KR100979906B1 - 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법 - Google Patents

고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법 Download PDF

Info

Publication number
KR100979906B1
KR100979906B1 KR1020080099231A KR20080099231A KR100979906B1 KR 100979906 B1 KR100979906 B1 KR 100979906B1 KR 1020080099231 A KR1020080099231 A KR 1020080099231A KR 20080099231 A KR20080099231 A KR 20080099231A KR 100979906 B1 KR100979906 B1 KR 100979906B1
Authority
KR
South Korea
Prior art keywords
doped semiconductor
cell stack
semiconductor region
flash memory
memory cell
Prior art date
Application number
KR1020080099231A
Other languages
English (en)
Other versions
KR20100040141A (ko
Inventor
이종호
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020080099231A priority Critical patent/KR100979906B1/ko
Priority to US13/123,458 priority patent/US8461643B2/en
Priority to PCT/KR2009/005463 priority patent/WO2010041838A2/ko
Publication of KR20100040141A publication Critical patent/KR20100040141A/ko
Application granted granted Critical
Publication of KR100979906B1 publication Critical patent/KR100979906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

본 발명은 플래시 메모리 셀 스택, 플래시 메모리 셀 스택 스트링, 셀 스택 어레이 및 그 제조 방법에 관한 것이다. 상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극; 상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어전극의 측면에 형성되는 게이트 스택; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면 중 일부에 형성되되 제1 방향을 따라 서로 대향되는 측면에 형성되는 제1 도우핑 반도체 영역;을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성된다.
상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 셀 스택 어레이는 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어진다.
플래시 메모리, 다이오드, 스택, 스트링, 어레이, 비휘발성

Description

고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조 방법{High density flash memory cell stack, cell stack string and fabricating method thereof}
본 발명은 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법에 관한 것으로서, 보다 상세하게는 MOS 트랜지스터를 기반으로 하지 않고 다이오드 형태를 이용하여 구현하는 플래시 메모리 셀 스택 및 셀 스택 스트링, 그리고 그 제조방법에 관한 것이다.
최근 플래시 메모리는 가전 및 휴대용 전자기기에서 그 수요가 급속히 증가하고 있어 시장성이 매우 뛰어나, 지속적으로 수요가 증가될 것으로 예상되고 있다. 그리고, 높은 집적도와 내구성, 그리고 빠른 쓰기/지우기 특성을 갖는 셀 소자에 대한 요구가 증대되고 있다. 특히, 낸드 (NAND) 플래시 메모리의 집적도는 IT 기술의 발전에 따라 계속 증가되는 것이 요구되고 있다. 낸드 플래시 메모리의 집적도는 셀 소자의 집적도에 의해 크게 좌우된다. 최근, 셀 소자의 게이트 길이가 50 nm 이하로 줄어들고 있고, 메모리 용량은 수십 기가 비트에 이르고 있다. 또한 다중 레벨 (multi-level) 셀의 요구가 증가되고 있다. 그런데, 소자의 축소화에 따 른 짧은채널효과는 다중 레벨 셀을 구현하는데 있어 문턱전압 산포를 크게 하거나 프로그램/이레이져에 따른 문턱전압 변화를 감소시키는 문제가 있다. 향후 계속해서 게이트 길이가 줄어들어야 집적도를 향상시킬 수 있는데, 이를 위한 다른 대안이 고려되어야 한다.
기존의 플로팅 게이트를 이용한 낸드 플래시 메모리는 셀 축소화에 따라 셀 사이의 cross-talk 문제가 심각하게 발생하고 있다. 기존의 플로팅 폴리 전극을 갖는 소자의 집적도를 높이기 위해서, 메모리 저장 노드를 질화막과 같은 절연성 저장전극을 사용하는 SONOS 계열의 플래시 메모리 셀이 고려되고 있다. 또한 나노 도트(dot) 또는 나노 결정(crystal)을 저장 전극으로 사용하는 NFGM (Nano-Floating Gate Memory) 셀이 고려되고 있다. 기존의 평탄채널 구조에 질화막이나 나노 dot과 같은 저장전극을 사용하여 메모리 셀을 구현할 경우는 기존의 도전성 폴리 실리콘 플로팅 게이트를 사용한 경우에 비해 축소화 특성이 개선된다. 그러나 이러한 개선된 저장전극을 사용하더라도 30 nm 또는 그 이하의 게이트 길이에 대해서는 짧은채널효과에 의해 특성이 크게 저하되거나 축소화가 불가능한 한계에 직면하게 된다.
셀 소자의 게이트 길이를 40 nm 또는 그 이하로 줄일 경우 발생하는 짧은채널효과를 억제하고 문턱전압의 산포를 줄이기 위해 평탄채널 소자에서 비대칭 소스/드레인 구조를 갖는 SONOS 또는 TANOS(TaN-AlO-SiN-Oxide-Si) 셀 소자 (K. T. Park et al, A 64-cell NAND flash memory with asymmetric S/D structure for sub-40 nm technology and beyond, in Technical Digest of Symposium on VLSI Technology, p. 24, 2006)가 삼성전자에 의해 발표되었다. 전술한 셀 소자는 셀 소 자의 게이트를 중심으로 한쪽은 소스나 드레인에 해당하는 영역이 있고 다른 쪽에는 소스나 드레인이 없는 구조를 갖는다. 이러한 구조를 갖는 셀 소자는 소스나 드레인이 없는 영역에 제어전극으로부터의 fringing 전계를 이용하여 반전층을 형성되도록 하여 짧은 채널효과를 억제한다. 이러한 셀 소자는 비록 기존의 소스/드레인 영역을 갖는 평탄 채널을 갖는 SONOS 셀 소자에 비해 축소화 특성은 개선되지만, 셀 소자의 소스/드레인 중 어느 한쪽은 제어전극과 겹치는 형태로 형성되기 때문에 40 nm 이하의 채널길이에서 짧은채널효과를 보이며, 궁극적으로 평탄채널 구조가 갖는 축소화 한계에 직면하게 된다. 또한 축소화에 따른 제조 공정도 어렵다.
기존의 평탄채널 구조에서 발생하는 짧은채널효과를 줄이기 위해 채널을 함몰시키고 저장전극으로 도전성 플로팅 게이트를 적용한 플래시 소자구조(S.-P. Sim et al, Full 3-dimensional NOR flash cell with recessed channel and cylindrical floating gate - A scaling direction for 65 nm and beyond, in Technical Digest of Symposium on VLSI Technology, p. 22, 2006)가 삼성전자에 의해 발표되었다. 이 소자 구조는 소자 축소화에 따라 함몰영역의 폭이 축소화되어야 하고 이에 따라 소자 특성 저항 및 소자의 불균일성이 증가하게 된다.
본 발명자는 소스/드레인이 없는 NAND 스트링에 대한 구조를 연구하였으며, 이에 대하여 "고집적 플래시 메모리 셀 스트링, 셀 소자 및 그 제조 방법"의 명칭으로 한국특허출원하여 특허 제10-856701호로 등록된 바 있다. 이 발명에 제안한 구조는 낸드 스트링을 구현하는데 있어 공정이 간단할 뿐만 아니라, 셀 소자의 소스/드레인을 제거했기 때문에 소자의 축소화 특성 및 프로그램 특성 등을 개선하는 특징이 있다. 여기서 셀 소자는 소스/드레인이 없으나 채널을 갖는 MOS 구조를 기반으로 하고 있다.
소자의 축소화가 우수한 FinFET 기반의 SONOS 플래시 메모리에서 GIDL (Gate Induced Drain Leakage)을 읽어서 메모리 동작을 구현한 연구결과가 단일 셀 소자 수준에서 발표되었다 (Alvaro Padilla et al., Enhanced endurance of dual-bit SONOS NVM cells using the GIDL read method, in Technical Digest of Symposium on VLSI Technology, p. 143, 2008). 이 소자는 여전히 MOS 구조를 갖는 셀을 기반으로 하고 있어, 축소화된 MOS 소자가 갖는 제조 공정상의 어려움 및 문턱전압의 변화 등의 문제를 갖고 있다.
기존의 MOS 구조와 다른 셀 소자로서 gated-diode 구조를 메모리 셀 소자로 적용한 논문(Wen-Jer Tsai et al., "A novel non-volatile memory cell using a gated-diode structure with a trapping-nitride storage layer," in VLSI Symp. Tech. Dig., 2006, pp. 52-53)이 Macronix에 의해 발표되었다. 이 연구에서 셀 소자는 fin 바디의 상부에 p-n 접합을 형성하고 상기 p-n 접합 주변의 전하저장노드에 전하를 저장하거나 제거하여 band-to-band 터널링에 의한 전류의 차이를 감지한다. 이러한 소자는 전체적으로 구조가 복잡하고, 국소적인 위치에 프로그램/이레이져가 이루어져 열화 문제가 발생될 뿐만 아니라, fin 바디 둘레에 저장노드를 포함하는 게이트 스택을 형성하고 제어전극이 형성되므로 셀 하나의 면적이 넓어짐에 따라 집적도가 저하되는 문제점이 있다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 소자 축소화 특성이 아주 우수한 다이오우드형 비휘발성 메모리 셀 소자를 제공하는 것이다.
본 발명의 다른 목적은 전술한 다이오드형 셀 소자를 스택 형태로 구현한 초고집적 비휘발성 메모리 셀 스택 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 전술한 셀 스택들로 이루어진 셀 스택 스트링 및 그 제조 방법을 제공하는 것이다.
전술한 기술적 과제를 달성하기 위한 본 발명의 제1 특징은 플래시 메모리 셀 스택에 관한 것으로서, 상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극; 상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어전극의 측면에 형성되는 게이트 스택; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면 중 일부에 형성되되 제1 방향을 따라 서로 대향되는 측면에 형성되는 제1 도우핑 반도체 영역; 을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성된다.
본 발명의 제2 특징에 따른 플래시 메모리 셀 스택은, 반도체 기판; 상기 반 도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극; 상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어 전극의 측면에 형성되는 게이트 스택; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면에 형성되는 제1 도우핑 반도체 영역; 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면과 대향되는 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제2 측면에 형성되는 격리 절연막; 을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성된다.
본 발명의 제3 특징에 따른 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극; 상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어 전극의 서로 대향되는 제1 측면 및 제2 측면에 형성되는 게이트 스택; 상기 제어 전극의 제1 측면과 제2 측면을 제외한 나머지 측면들에 형성되는 제4 절연막; 상기 제어 전극의 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 제1 절연막과 제2 도우핑 반도체 영역의 측면들에 형성되는 제1 도우핑 반도체 영역; 을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면들에 층으로 번갈아 형 성된다.
전술한 제1 내지 제3 특징에 따른 플래시 메모리 셀 스택의 상기 제1 도우핑 반도체 영역의 하부면은 상기 반도체 기판과 접촉하여 전기적으로 연결되는 것이 바람직하다.
전술한 제1 내지 제3 특징에 따른 플래시 메모리 셀 스택은 상기 제1 도우핑 반도체 영역과 상기 반도체 기판 사이에 웰(well)을 더 구비하는 것이 바람직하다.
전술한 제1 내지 제3 특징에 따른 플래시 메모리 셀 스택의 상기 게이트 스택은 터널링 절연막, 전하저장노드 및 블록킹 절연막으로 구성되거나, 터널링 절연막과 전하저장노드로 구성되거나, 전하저장노드와 블록킹 절연막으로 구성되는 것이 바람직하다.
전술한 제1 내지 제3 특징에 따른 플래시 메모리 셀 스택의 상기 전하저장노드는 제어전극의 모든 측면에 형성되거나, 제어전극과 제2 도우핑 반도체 영역이 겹치는 영역에만 형성되는 것이 바람직하다.
전술한 제1 내지 제3 특징에 따른 플래시 메모리 셀 스택의 제1 도우핑 반도체 영역과 제2 도우핑 반도체 영역은 서로 반대 유형의 불순물로 도핑되는 것이 바람직하다.
전술한 제1 내지 제3 특징에 따른 플래시 메모리 셀 스택의 상기 게이트 스택과 접하는 제2 도우핑 반도체 영역의 표면은 상기 제어전극과 나란한 방향이나 교차하는 방향을 따라 가운데가 볼록하게 형성되거나 상기 제어전극과 겹치는 영역의 중심 부분이 볼록하게 형성되는 것이 바람직하다.
전술한 제1 내지 제3 특징에 따른 플래시 메모리 셀 스택의 상기 셀 스택은 다수 개의 셀 소자로 구성되며, 각 셀 소자는 상기 제어전극, 게이트 스택, 제2 도우핑 반도체 영역 및 제1 도우핑 반도체 영역을 포함하며, 상기 셀 소자는 프로그램(program) 또는 이레이져(erase) 상태에 따라 게이트 스택 측면에 있는 제2 도우핑 반도체 영역에서 발생하는 GIDL에 의한 전류의 크기를 감지하고, 감지된 전류의 크기에 따라 프로그램 또는 이레이져 상태나 정도를 감지하며, 상기 셀 소자는 프로그램 전압, 이레이져 전압, 프로그램 시간 및 이레이져 시간 중 하나 또는 두 가지 이상을 조절하여 하나의 셀 소자에 2비트 이상의 다중 레벨 저장이 가능하도록 하는 것이 바람직하다.
전술한 제1 내지 제3 특징에 따른 플래시 메모리 셀 스택의 상기 제2 도우핑 반도체 영역과 제1 도우핑 반도체 영역의 사이에 형성되는 접합(junction)은 상기 제1 절연막의 상부에 형성되는 것이 바람직하다.
본 발명의 제4 특징에 따른 플래시 메모리 셀 스택 스트링은, 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극; 상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어전극의 측면에 형성되는 게이트 스택; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면 중 일부에 형성되되 제1 방향을 따라 서로 대향되는 측면에 형성되는 제1 도우핑 반도체 영 역;을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며, 상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성된다.
본 발명의 제5 특징에 따른 플래시 메모리 셀 스택 스트링은, 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극; 상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어 전극의 측면에 형성되는 게이트 스택; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면에 형성되는 제1 도우핑 반도체 영역; 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면과 대향되는 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제2 측면에 형성되는 격리 절연막; 을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며, 상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성된다.
본 발명의 제6 특징에 따른 플래시 메모리 셀 스택 스트링은, 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극; 상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어 전극의 서로 대향되는 제1 측면 및 제2 측면에 형성되는 게이트 스택; 상기 제어 전극의 제1 측면과 제2 측면을 제외한 나머지 측면들에 형성되는 제4 절연막; 상기 제어 전극의 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 제1 절연막과 제2 도우핑 반도체 영역의 측면들에 형성되는 제1 도우핑 반도체 영역; 을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며, 상기 셀 스택 스트링을 구성하는 각 셀 스택의 상기 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 상기 제1 절연막도 각 층에서 서로 연결되며, 인접한 제어전극들의 사이에 상기 제4 절연막이 배치된다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링은 상기 제1 도우핑 반도체 영역은 상기 반도체 기판과 접촉하여 전기적으로 연결되는 것이 바람직하다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링의 각 플래시 메모리 셀 스택은, 상기 제1 도우핑 반도체 영역과 상기 반도체 기판 사이에 웰(well)을 더 구비하는 것이 바람직하다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링의 제어 전극은 사각형 모양으로 이루어지며 그 둘레에 상기 게이트 스택이 형성되며, 상기 게이트 스택이 형성된 사각형 모양의 4 측면 중 하나의 측면에 격리 절연막이 형성되되 인접한 셀 스택 사이에도 연결되게 형성되는 것이 바람직하다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링은 상기 사각형 모양의 제어전극의 4 측면 중 하나의 측면에는 상기 게이트 스택이 형성되지 않고, 이 측면에 격리 절연막이 형성되되 인접한 셀 스택 사이에도 연결되게 형성되는 것이 바람직하다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링은 상기 게이트 스택은 터널링 절연막, 전하저장노드 및 블록킹 절연막으로 구성되거나, 터널링 절연막과 전하저장노드로 구성되거나, 전하저장노드와 블록킹 절연막으로 구성되는 것이 바람직하다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링은 상기 전하저장노드는 제어전극의 모든 측면에 형성되거나, 제어전극과 제2 도우핑 반도체 영역이 겹치는 영역에만 형성되는 것이 바람직하다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링의 제1 도우핑 반도체 영역과 제2 도우핑 반도체 영역은 서로 반대 유형의 불순물로 도핑되는 것이 바람직하다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링은 각 셀 소자는 상기 제어전극, 게이트 스택, 제2 도우핑 반도체 영역 및 제1 도우핑 반도체 영역으로 구성되며, 상기 셀 소자는 프로그램(program) 또는 이레이져(erase) 상태에 따라 게이트 스택 측면에 있는 제2 도우핑 반도체 영역에서 발생하는 GIDL에 의한 전류의 크기를 감지하고, 감지된 전류의 크기에 따라 프로그램 또는 이레이져 상태나 정도를 감지하며, 상기 셀 소자는 프로그램 전압, 이레이져 전압, 프로그램 시간 및 이레이져 시간 중 하나 또는 두 가지 이상을 조절하여 하나의 셀 소자에 2비트 이상의 다중 레벨 저장이 가능하도록 하는 것이 바람직하다.
전술한 제4 내지 제6 특징에 따른 플래시 메모리 셀 스택 스트링은 상기 층으로 형성된 제2 도우핑 반도체 영역들을 "L" 형태의 구조로 형성하고, 상기 "L" 형태의 구조의 상부 표면에 제1 접촉창을 형성하고, 상기 제1 접촉창이 금속 배선과 연결되도록 것이 바람직하다.
본 발명의 제7 특징에 따른 셀 스택 어레이는 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지며, 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은, 상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극; 상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어전극의 측면에 형성되는 게이트 스택; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면 중 일부에 형성되되 제1 방향을 따라 서로 대향되는 측면에 형성되는 제1 도우핑 반도체 영역;을 구비하고, 상기 제1 절연막과 상 기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며, 상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성되며, 서로 인접한 플래시 메모리 셀 스택 스트링의 제1 도우핑 반도체 영역을 서로 공유하거나 서로 인접한 플래시 메모리 셀 스택 스트링들의 제1 도우핑 반도체 영역들의 사이에 격리 절연막을 더 구비한다.
본 발명의 제8 특징에 따른 셀 스택 어레이는 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지며, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며,
상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극; 상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어 전극의 서로 대향되는 제1 측면 및 제2 측면에 형성되는 게이트 스택; 상기 제어 전극의 제1 측면과 제2 측면을 제외한 나머지 측면들에 형성되는 제4 절연막; 상기 제어 전극의 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 제1 절연막과 제2 도우핑 반도체 영역의 측면들에 형성되는 제1 도우핑 반도체 영역; 을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
상기 셀 스택 스트링을 구성하는 각 셀 스택의 상기 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 상기 제1 절연막도 각 층에서 서로 연결되며, 인접한 제어전극들의 사이에 상기 제4 절연막이 배치되며,
서로 인접한 플래시 메모리 셀 스택 스트링의 제1 도우핑 반도체 영역을 서로 공유하거나 서로 인접한 플래시 메모리 셀 스택 스트링들의 제1 도우핑 반도체 영역들의 사이에 격리 절연막을 추가로 구비한다.
본 발명의 제9 특징에 따른 셀 스택 어레이는 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지며, 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지는 셀 스택 어레이에 있어서, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극; 상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어 전극의 측면에 형성되는 게이트 스택; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면에 형성되는 제1 도우핑 반도체 영역; 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면과 대향되는 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제2 측면에 형성되는 격리 절연막; 을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성되며, 서로 인접한 셀 스택 스트링 사이에서 제1 도우핑 반도체 영역 또는 격리 절연막이 배치된다.
본 발명의 제10 특징에 따른 셀 스택 어레이는 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지며, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은, 반도체 기판; 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극; 상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막; 상기 제어전극의 측면에 형성되는 게이트 스택; 상기 게이트 스택의 제1 측면에 형성된 격리 절연막; 상기 게이트 스택의 제1 측면을 제외한 나머지 측면에 층으로 형성되는 다수 개의 제1 절연막; 상기 게이트 스택의 제1 측면을 제외한 나머지 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역; 상기 게이트 스택의 제1 측면과 대향되는 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면에 형성되는 제1 도우핑 반도체 영역;을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성되며,
서로 인접한 플래시 메모리 셀 스택 스트링의 격리 절연막은 서로 연결되며, 제1 도우핑 반도체 영역도 서로 연결되며, 서로 인접한 플래시 메모리 셀 스택 스트링은 제1 도우핑 반도체 영역 또는 격리 절연막을 서로 공유한다.
전술한 제9 특징에 따른 셀 스택 어레이는 상기 제어 전극과 격리 절연막의 사이에 게이트 스택이 형성되지 않는다.
전술한 제7 내지 제10특징에 따른 셀 스택 어레이의 상기 셀 스택 스트링은 상기 층으로 형성된 제2 도우핑 반도체 영역들을 "L" 형태의 구조로 형성하고, 상기 "L" 형태의 구조의 상부 표면에 제1 접촉창을 형성하고, 상기 제1 접촉창이 금속 배선과 연결되도록 하는 것이 바람직하다.
전술한 제7 내지 제10 특징에 따른 상기 셀 스택 어레이는 주변 회로인 MOS 소자와 동일한 반도체 기판에 집적되는 것이 바람직하다.
본 발명의 제11 특징에 따른 플래시 메모리 셀 스택의 제조 방법은, (a) 반도체 기판에 희생 반도체층과 제2 도우핑 반도체 영역을 번갈아 형성하는 단계; (b) (a) 결과물의 일정 영역에 마스크 패턴을 형성하고 식각한 후, 상기 식각 영역의 내부 표면에 게이트 스택을 형성하는 단계; (c) 게이트 스택이 형성된 상기 식각 영역에 제어전극을 형성하는 단계; (d) 마스크 패턴을 형성하고 상기 희생 반도체층과 제2 도우핑 반도체 영역의 일부를 식각하는 단계; (e) 상기 희생 반도체층을 선택적으로 식각하고, 상기 희생 반도체층이 식각된 영역에 제1 절연막을 형성 하는 단계; (f) 상기 제2 도우핑 반도체 영역의 측면에 제1 도우핑 반도체 영역을 형성하는 단계;를 구비하며, 상기 제1 도우핑 반도체 영역과 제2 도우핑 반도체 영역은 서로 다른 반도체 유형으로 도우핑되어 형성된다.
전술한 특징을 갖는 제조 방법의 상기 (a) 단계는, (a1) 반도체 기판의 표면에 제5 절연막을 형성하고 마스크 패턴을 형성하는 단계; (a2) 상기 반도체 기판을 식각하되 상기 제5 절연막의 하부의 일부의 반도체 기판도 "undercut" 형태로 식각하는 단계; (a3) 상기 식각된 반도체 기판의 표면에 "L"모양의 희생반도체층과 제2 도우핑 반도체 영역을 번갈아 성장하는 단계;로 이루어지는 것이 바람직하다.
전술한 특징을 갖는 제조 방법의 상기 (b)단계는 트렌치 형태로 식각하는 것을 특징으로 하며, 상기 (c) 단계는 상기 트렌치 형태로 식각된 영역에 제어전극용 물질을 채우고, 제어전극 이외의 영역을 선택적 식각한 후 식각된 영역에 제4 절연막을 채우는 것이 바람직하다.
전술한 특징을 갖는 제조 방법의 상기 (e) 단계에서 희생 반도체층을 선택적으로 식각하는 단계는 희생 반도체층의 선택적 식각에 의해 노출된 게이트 스택의 일부 또는 전부를 선택적으로 식각하는 단계를 더 구비하는 것이 바람직하다.
본 발명에 따른 셀 소자는, 플래시 메모리라는 특수성 하에서 기존의 MOS 트랜지스터 구조와 달리 간단한 다이오우드 구조를 갖도록 하고 이를 3차원으로 쌓아올려 스택으로 형성하였기 때문에 집적도가 크게 높아지는 장점이 있다.
본 발명에 따른 셀 스택의 셀 소자는 저장되는 전하의 양을 조절하면 전류를 약 1만배 이상까지 변화시킬 수 있어 다중레벨셀(MLC)이 가능하다.
이들 장점과 더불어 다음과 같은 추가의 장점이 있다.
첫째, 기존의 MOS 트랜지스터 방식의 셀 소자는 축소화에 따라 그 제작공정이 매우 어려워지고 있는데 비해, 본 발명의 셀 소자 구조는 간단한 다이오우드 구조이므로 제작공정이 단순해진다.
둘째, 기존의 MOS 트랜지스터 방식에 비해, 공정이 단순하고 특성변화가 적은 구성 요소를 갖고 있기 때문에 소자의 특성 산포가 상대적으로 작다.
셋째, 특정 셀 소자를 읽는 동작에서 다른 셀에 통과(pass) 전압을 걸지 않거나 낮은 전압을 인가해도 되기 때문에 read disturb 문제가 없다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 플래시 메모리 셀 스택 및 셀 스택 스트링의 구조 및 동작, 그리고 제조공정에 대하여 구체적으로 설명한다. 첨부된 도면들에서는 설명과 이해의 편의상, 수직으로 형성된 셀 스택의 상부를 제거하여 도시하였고, 일부의 도면에서는 제어전극(6)이나 MOS 소자의 게이트 전극(16)의 상부에서 절단하여 도시한다.
제1 실시예
이하, 도 1 내지 도 2를 참조하여 본 발명의 제1 실시예에 따른 플래시 메모리 셀 소자의 구조 및 동작을 설명한다. 도 1의 (a)는 플래시 메모리 셀 소자에 대한 제어전극(6)과 교차하는 방향으로의 단면도를 도시한 것이다. 도 1의 (a)를 참 조하면, 본 발명의 제1 실시예에 따른 플래시 메모리 셀 소자는 반도체 기판위에 형성된 제1 도우핑 반도체 영역(2), 상기 제1 도우핑 반도체 영역 위에 형성된 제2 도우핑 반도체 영역(1), 상기 제2 도우핑 반도체 영역 위에 형성된 터널링 절연막(3), 상기 터널링 절연막 위에 순차적으로 형성된 전하 저장 노드(4), 컨트롤 절연막(5) 및 제어전극(6)을 구비한다. 여기서 제1 도우핑 반도체 영역(2)과 제2 도우핑 반도체 영역(1)은 서로 다른 반도체 유형의 불순물로 도핑되어야 하며, 제2 도우핑 반도체 영역의 도핑 농도는 제1 도우핑 반도체 영역의 도핑 농도보다 고농도인 것이 바람직하다.
이 셀 소자의 주요 특징은, 기존의 MOS 트랜지스터를 기반으로 하는 셀 소자와는 달리, 소스/드레인이 없으며, 채널이 형성되지 않는 것이다. 기존의 축소화된 MOS 트랜지스터를 기반으로 하는 셀의 제조는 점차 어려워지고 있으며, 그에 따른 셀 소자의 특성 산포가 증가하는 추세이다. 도 1의 (b) 및 (c)는 도 1의 (a)에 보인 셀 소자의 심볼을 나타낸 것으로서, (b)는 제1 도우핑 반도체 영역(2)이 p형이고 제2 도우핑 반도체 영역(1)이 n형인 경우이고, (c)는 그 반대이다.
이하, 도 2를 참조하여 도 1의 플래시 메모리 셀 소자의 동작을 설명한다. 도 2는 도 1의 셀 소자의 동작을 설명하기 위하여 도시한 단면도로서, 읽기 동작 동안 셀 소자에서 상기 제1 및 제2 도우핑 반도체 영역 사이에 전류가 흘러가는 원리 및 방향을 설명하고 있다. 예를 들어, 제1 도우핑 반도체 영역(2)이 p형이고 제2 도우핑 반도체 영역(1)을 n+형인 경우를 상정한다. 제어전극(6)에 음의 전압을 인가하고 상기 제2 도우핑 반도체 영역에 양의 전압을 인가하면 상기 터널링 절연 막(3)과 접촉하고 있는 상기 n+ 반도체 표면에서 밴드간(band-to-band) 터널링에 의해 전자-정공 쌍(Electron-Hole Pair; EHP)이 발생한다. 발생된 전자는 양의 전압이 인가된 제2 도우핑 반도체 영역(1)으로 이동하고, 발생된 정공은 소수 캐리어로서 확산하여 제1 도우핑 반도체 영역(2)으로 이동한다. 이렇게 하여 도 2에 보인 것과 같이 전류가 흐른다. 상기 전하저장노드(4)에 양의 전하가 있거나 음의 전하가 없는 상태에서는 상기 표면 영역에서 전자-정공쌍이 매우 적어 흐르는 전류는 매우 작다. 그러나 프로그램을 통해 상기 전하저장노드에 음의 전하를 저장하면 상기 읽기 동작에서 훨씬 많은 전자-정공쌍이 발생하고 이는 지워져 있는 경우에 비해 훨씬 큰 전류이므로 쉽게 구별이 가능하다. 이러한 원리를 이용하여 메모리 셀을 구성할 수 있다.
이하, 도 1의 플래시 메모리 셀 소자를 이용하여 구현된 셀 스트링의 구조 및 동작을 설명한다. 도 3은 도 1의 셀 소자들로 이루어지는 셀 스트링의 일례로서, 도 1에 도시된 셀 소자를 이용하여 구현된 셀 스트링을 도시한 단면도 및 등가회로도이다. 도 3의 (b)는 셀 스트링에 대한 심볼로서, 심볼의 왼쪽에 보이는 다이오드의 방향은 임의로 표시한 것이며, 상기 제1 및 제2 도우핑 반도체 영역의 도우핑 유형이 바뀌면 그 방향이 바뀔 수 있다. 도 3을 참조하면, 셀 스트링은, 반도체 기판위에 형성된 제1 도우핑 반도체 영역(2), 상기 제1 도우핑 반도체 영역 위에 형성된 제2 도우핑 반도체 영역(1), 상기 제2 도우핑 반도체 영역 위에 형성된 터널링 절연막(3), 상기 터널링 절연막 위에 순차적으로 형성된 전하 저장 노드(4), 블록킹 절연막(5) 및 제어전극(6)을 구비한 플래시 메모리 셀 소자들이 일렬로 배 열되어 있다. 여기서 제1 도우핑 반도체 영역(2)은 반도체 기판(7)과 같은 반도체 유형의 불순물로 도핑되어 있으므로, 도 3에서는 반도체 기판(7)과 분리하여 별도로 표시되어 있지 않다.
상기 셀 스트링은 상기 각 셀 소자의 제어전극들(6)의 사이에 형성된 제2 절연막(11)을 구비하여, 셀 소자들의 제어전극들을 전기적으로 서로 분리되도록 한다. 상기 셀 스트링은 상기 각 셀 소자의 제1 도우핑 반도체 영역들(2)이 서로 연결되며, 상기 각 셀 소자의 제2 도우핑 반도체 영역들(1)도 서로 연결되며, 서로 연결된 제1 및 제2 도우핑 반도체 영역들에 대한 전기적 접촉을 위한 접촉창을 포함하고 있다. 상기 셀 스트링에 있어 제2 도우핑 반도체 영역의 전기적 접촉창(25)은 스트링의 오른쪽 끝 부분에서 형성되어 있다. 제1 도우핑 반도체 영역(2)의 전기적 접촉창(24)은 왼쪽 반도체 기판의 표면에서 이루어진다. 여기서 제1 도우핑 반도체 영역(2)은 반도체 기판(7)과 같은 유형의 불순물로 도우핑되어 있어, 제1 도우핑 반도체 영역의 전기적인 접촉은 기판 콘택과 공유하고 있다.
도 4는 도 1의 플래시 메모리 셀 소자로 이루어지는 셀 스트링의 또 다른 일례로서, 셀 소자 및 스위칭 소자로 이루어지는 셀 스트링을 도시한 단면도이다. 도 4의 (a)를 참조하면, 셀 스트링은 일렬로 배열된 다수 개의 셀 소자들과 상기 연결된 셀 소자의 양 끝단에 연결된 하나 또는 둘 이상의 스위칭 소자(50)를 구비하며, 상기 셀 소자의 제어전극(6)은 제2 절연막(11)으로 서로 분리된다. 도 4에서는 상기 스위칭 소자가 셀 스트링의 한쪽 끝 부분에 형성되어 있다. 상기 셀 소자는 반도체 기판(7)위에 형성된 제1 도우핑 반도체 영역(2), 상기 제1 도우핑 반도체 영 역 위에 형성된 제2 도우핑 반도체 영역(1), 상기 제2 도우핑 반도체 영역 위에 형성된 터널링 절연막(3), 상기 터널링 절연막 위에 순차적으로 형성된 전하 저장 노드(4), 블록킹 절연막(5) 및 제어전극(6)을 구비한다. 상기 스위칭 소자는 반도체 기판(7)위에 형성된 제1 도우핑 반도체 영역(2), 게이트 절연막, 게이트 전극(16), 소스 또는 드레인(17)을 구비한다. 상기 스위칭 소자는 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인(17)에 전기적 접촉창(27)을 형성하여 전극을 연결할 수 있다. 또한 연결된 제1 도우핑 반도체 영역에 한쪽에 전기적 접촉창(26)을 형성하고 전극을 연결할 수 있다. 도 4의 (b)는 도 4의 (a)에 있는 셀 스트링 구조에 대한 등가 회로 다이어그램들이며, 여기서도 다이오드의 방향은 임의로 표시된 것이다.
제2 실시예: 플래시 메모리 셀 스택 및 셀 스트링
이하, 첨부된 도면을 참조하여 본 발명의 제2 실시예에 따른 플래시 메모리 셀 스택 및 이를 이용한 플래시 메모리 셀 스택 스트링의 구조를 설명한다. 이하, 도 5의 (a)를 이용하여 본 발명의 제2 실시예에 따른 셀 스택(stack) 및 셀 스택 스트링의 구조를 설명한다. 본 명세서에 있어서, '셀 스택'이란 용어는 셀 소자들을 수직으로 쌓아 올린 것을 의미하고, '셀 스택 스트링'이란 용어는 이러한 셀 스택들을 일렬로 배열하여 형성한 것을 의미한다. 구조의 핵심부분을 잘 보이도록 하기 위해 셀 스택 및 셀 스택 스트링의 상부에 있을 수 있는 구조물은 모두 제거하여 표시하였다. 도 5의 (a)와 (b)는 상기 셀 스택 스트링의 일부를 나타낸 것이며, 도면의 상부에 사각형 모양의 파선으로 표시된 영역이 상기 셀 스택을 나타낸다.
도 5의 (a)를 참조하면, 본 발명의 제2 실시예에 따른 셀 스택은, 반도체 기판(7), 상기 반도체 기판의 표면에 형성되는 제어전극(6), 상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막(31), 상기 제어전극의 측면에 형성되는 게이트 스택(3, 4, 5), 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막(9), 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역(2), 상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 y 축 측면에 형성되는 제1 도우핑 반도체 영역(1)을 구비한다. 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성된다. 상기 절연막(31)은 상기 반도체 기판(7)과 제어전극(6)의 사이에 형성되며, 게이트 스택(3,4,5)과 동일하게 형성될 수도 있다. 도 5의 (a)에서 제1 도우핑 반도체 영역(1)의 하부면은 반도체 기판(7)과 접촉하여 전기적으로 연결되어 있다.
도 5의 (b)는 제2 실시예에 따른 플래시 메모리 셀 스택의 변형예로서, 반도체 기판(7)과 제1 도우핑 반도체 영역(1)의 사이에 웰(12)을 더 구비하는 것을 특징으로 한다. 제1 도우핑 반도체 영역(1)이 상기 웰(12)위에 형성되며, 웰(12)은 제1 도우핑 반도체 영역(1)과는 반대 유형의 불순물로 도핑되며, 웰(12)에 의해 제1 도우핑 반도체 영역(1)과 반도체기판(7)이 전기적으로 분리된다.
상기 셀 스택에 있어서, 상기 게이트 스택은 터널링 절연막(3), 전하저장노드(4), 블록킹 절연막(6)으로 구성되거나, 터널링 절연막(3)과 전하저장노드(4)로 구성되거나, 또는 전하저장노드(4)와 블록킹 절연막(5)으로 구성될 수 있다.
상기 전하저장노드(4)는 제어전극(6)의 모든 측면에 형성되거나 상기 제어전 극(6)과 제2 도우핑 반도체 영역(2)이 겹치는 위치에만 형성될 수 있다.
상기 터널링 절연막(3)은 한층 또는 다층으로 구현될 수 있으며, 상기 터널링 절연막이 다층으로 구현되는 경우 서로 인접한 층은 서로 다른 밴드갭을 갖는 물질로 이루어질 수 있다.
상기 게이트 스택의 상기 블록킹 절연막(5)은 한층 또는 다층으로 구현될 수 있으며, 상기 블록킹 절연막이 다층으로 구현되는 경우 서로 인접한 층은 서로 다른 밴드갭을 갖는 물질로 이루어질 수 있다.
상기 전하 저장노드(4)는 도전성 물질로 이루어진 도전성 박막으로 형성되거나, 절연 물질로 이루어진 절연성 박막으로 형성되거나, 절연성 나노 크기의 도트(dot) 또는 나노 크기의 크리스탈로 형성되거나, 절연성 박막과 나노 크기의 도트가 결합된 형태로 형성될 수 있다. 상기 전하 저장노드(4)가 도전성 박막으로 형성되는 경우 상기 도전성 박막은 반도체, 금속, 금속질화막, 다원계 금속, 실리사이드 중 하나 또는 둘 이상을 포함하며, 상기 전하 저장 노드가 절연성 박막으로 형성되는 경우 상기 절연성 박막은 질화막과 금속산화막 중 하나 또는 둘 이상을 포함하며, 상기 전하 저장 노드가 나노 크기의 도트로 형성되는 경우 상기 도트는 반도체 물질, 금속 산화물, 금속, 금속질화물, 실리사이드 물질 중 하나 또는 그 이상으로 이루어질 수 있다.
상기 셀 스택의 제어전극(6)은 고농도 도우핑된 Si, 폴리 Si, Ge, 폴리 Ge, SiGe, 폴리 SiGe, 아몰퍼스 Si, 아몰퍼서 Ge, 아몰퍼스 SiGe, 금속질화물, 금속, 실리사이드 중의 하나 또는 2개 이상의 조합으로 이루어질 수 있다. 상기 플래시 메모리 셀 스택의 셀 소자는 상기 제어전극(6), 게이트 스택(3, 4, 5), 제2 도우핑 반도체영역(2), 제1 반도체 도우핑 영역(1)으로 구성된다.
상기 제1 도우핑 반도체 영역(1)과 제2 도우핑 반도체 영역(2)은 서로 반대 유형의 불순물로 도핑된다. 예를 들어, 상기 제1 도우핑 반도체 영역(1)이 p형 반도체인 경우 상기 제2 도우핑 반도체 영역(2)은 n형 반도체이며, 상기 제1 도우핑 반도체 영역이 n형 반도체인 경우 상기 제2 도우핑 반도체 영역은 p형 반도체가 된다.
상기 게이트 스택과 접하는 제2 도우핑 반도체 영역(2)의 표면은 상기 제어전극(6)과 나란한 방향이나 교차하는 방향을 따라 가운데가 볼록하게 형성되거나 상기 제어전극(6)과 겹치는 영역의 중심 부분이 볼록하게 형성될 수 있다.
상기 셀 스택은 다수 개의 셀 소자로 구성되며, 각 셀 소자는 상기 제어전극(6), 게이트 스택, 제2 도우핑 반도체 영역(2) 및 제1 도우핑 반도체 영역(1)을 포함하며, 상기 셀 소자는 프로그램(program) 또는 이레이져(erase) 상태에 따라 게이트 스택의 측면에 있는 제2 도우핑 반도체 영역(2)에서 발생하는 GIDL (Gate Inducd Drain Leakage)에 의한 전류의 크기를 감지하고, 감지된 전류의 크기에 따라 프로그램 또는 이레이져 상태나 정도를 감지할 수 있다. 상기 플래시 메모리 셀 스택의 셀 소자는 프로그램 전압, 이레이져 전압, 프로그램 시간 및 이레이져 시간 중 하나 또는 2 이상을 조절하여 하나의 셀에 2 비트 이상의 다중 레벨이 가능하다.
상기 제2 도우핑 반도체 영역(2)과 제1 도우핑 반도체 영역(1) 사이에서 생 기는 접합(junction)은 상기 제1 절연막(9)의 상부에 형성되는 것이 바람직하다.
상기 플래시 메모리 셀 스택을 일렬로 배치하여 플래시 메모리 셀 스택 스트링을 구현할 수 있다. 도 5는 이와 같은 셀 스택 스트링의 일부를 보이고 있다. 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지는 플래시 메모리 셀 스택 스트링에 있어서, 각 셀 스택의 상기 제2 도우핑 반도체 영역(2)은 각 층에서 서로 연결되게 형성되고, 또한 상기 제1 절연막(9)도 각 층에서 서로 연결되게 형성되며, 상기 제1 도우핑 반도체 영역(1)은 상기 제2 도우핑 반도체 영역(2) 및 상기 제1 절연막의 측면(9)에 연결되어 형성된다.
상기 셀 스택 스트링에 있어서, 상기 제1 절연막(9)과 상기 제2 도우핑 반도체 영역(2)의 y 축 측면은 2개이며, 하나의 측면에서는 상기 제1 도우핑 반도체 영역(1)이 형성되고, 다른 하나의 측면에는 격리 절연막(8)이 형성될 수 있다.
상기 셀 스택 스트링에 있어서, 상기 제1 도우핑 반도체 영역(1)은 상기 반도체 기판(7)과 접촉하여 전기적으로 연결될 수 있다.
상기 셀 스택 스트링에 있어서, 상기 제1 도우핑 반도체 영역(1)과 상기 반도체 기판(7) 사이에 웰(12)을 더 구비할 수 있다. 상기 플래시 메모리 셀 스택 스트링에서 각 셀 스택의 웰(12)이 인접한 셀 스택의 웰들과 서로 연결된다.
상기 셀 스택 스트링은 다음과 같이 변형될 수 있다. 상기 셀 스택 스트링에 있어서, 상기 제어전극(7)은 사각형 모양을 하고 그 둘레에 상기 게이트 스택이 형성되며, 상기 게이트 스택이 형성된 사각형 모양의 4 측면 중 하나의 측면에 격리 절연막(8)이 형성되되 인접한 셀 스택 사이에도 연결되게 형성될 수 있다.
또한 상기 셀 스택 스트링은 다음과 같이 변형될 수 있다. 상기 셀 스택 스트링에 있어서, 상기 사각형 모양의 제어전극(6)의 4 측면 중 하나의 측면에는 상기 게이트 스택이 형성되지 않고, 이 측면에 격리 절연막(8)이 형성되되 인접한 셀 스택 사이에도 연결되게 형성될 수 있다.
상기 셀 스택 스트링은 다수의 셀 스택으로 구성되며, 이 셀 스택에 대한 설명은 이전에 언급한 것과 같다.
제3 실시예 : 플래시 메모리 셀 스택 및 셀 스트링
이하 도 6을 참조하여 본 발명의 제3 실시예에 따른 플래시 메모리 셀 스택 및 이를 이용한 플래시 메모리 셀 스택 스트링의 구조를 설명한다. 도 6의 (a)는 제3 실시예에 따른 플래시 메모리 셀 스택을 도시한 사시도이며, (b)는 제3 실시예에 대한 변형예를 도시한 사시도이다. 도 6의 (a)와 (b)는 상기 셀 스택 스트링의 일부를 나타낸 것이며, 도면의 상부에 사각형 모양의 파선으로 표시된 영역이 상기 셀 스택을 나타낸다. 제3 실시예는 제2 실시예와 유사하므로 중복되는 설명은 생략하고 차이점만을 설명한다.
도 6의 (a)를 참조하면, 본 발명의 제3 실시예에 따른 플래시 메모리 셀 스택은, 반도체 기판(7), 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극(6), 상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막(31), 상기 제어전극의 측면에 형성되는 게이트 스택(3, 4, 5), 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막(9), 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역(2), 제1 도우핑 반도체 영역(1), 격리 절연막(8)을 구비한다. 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성된다. 상기 절연막(31)은 상기 반도체 기판(7)과 제어전극(6)의 사이에 형성되며, 게이트 스택(3,4,5)과 동일하게 형성될 수도 있다.
제1 도우핑 반도체 영역(1)은 상기 제1 절연막 및 제2 도우핑 반도체 영역의 y축의 제1 측면에 형성된다. 격리 절연막(8)은 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면과 대향되는 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제2 측면에 형성된다. 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성된다.
전술한 구조를 갖는 플래시 메모리 셀 스택들로 이루어지는 플래시 메모리 셀 스택 스트링은 다수 개의 플래시 메모리 셀 스택들이 일렬로 배치된다. 상기 셀 스택 스트링의 각 셀 스택은 상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 y 축의 2개 측면을 구비하며, 하나의 측면에서는 상기 제1 도우핑 반도체 영역이 형성되고, 다른 하나의 측면에는 격리 절연막이 형성된다.
상기 셀 스택을 일렬로 배치하여 셀 스택 스트링을 구현하는데 있어, 각 셀 스택의 상기 제2 도우핑 반도체 영역은 각 층에서 서로 연결되게 형성되고, 또한 상기 제1 절연막도 각 층에서 서로 연결되게 형성되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 y 축의 한쪽 측면에 연결되고, 상기 격리 절연막은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 y 축의 다른 쪽 측면에 연결되어 형성될 수 있다.
도 6의 (a)에서 제1 도우핑 반도체 영역(1)의 하부면은 반도체 기판(7)과 접촉하여 전기적으로 연결되어 있다.
도 6의 (b)는 제3 실시예에 따른 플래시 메모리 셀 스택의 변형예로서, 반도체 기판(7)과 제1 도우핑 반도체 영역(1)의 사이에 웰(12)을 더 구비하는 것을 특징으로 한다. 제1 도우핑 반도체 영역이 상기 웰(12)위에 형성되며, 웰(12)은 제1 도우핑 반도체 영역(1)과는 반대 유형의 불순물로 도핑되며, 웰(12)에 의해 제1 도우핑 반도체 영역(1)과 반도체기판(7)이 전기적으로 분리된다. 변형된 셀 스택을 이용한 플래시 메모리 셀 스택 스트링은 각 셀 스택의 웰(12)이 인접한 셀 스택의 웰들과 서로 연결된다.
제2 내지 제3 실시예에 따른 플래시 메모리 셀 스택 또는 셀 스택 스트링에 있어서, 제1 도우핑 반도체 영역(1)이 반도체 기판(7)과 전기적으로 연결되거나, 제1 도우핑 반도체 영역을 반도체 기판에 형성된 웰(12)의 상부에 형성하여 제1 도우핑 반도체 영역과 반도체 기판을 전기적으로 분리시킬 수도 있다.
셀 스택 어레이의 구조
제2 내지 제3 실시예에 따른 플래시 메모리 셀 스택들이 일렬로 배열되어 이루어진 플래시 메모리 셀 스택 스트링들을 좌우로 배치하여 셀 스택 어레이로 구현할 수 있다. 도 7은 본 발명의 제2 실시예에 따른 셀 스택 또는 셀 스택 스트링을 이용하여 구현한 셀 어레이의 일례를 도시한 평면도이다. 셀 스택은 y 축 방향으로 일렬로 배열되어 셀 스택 스트링이 되고, 셀 스택 스트링을 x 축 방향으로 배열하여 셀 어레이를 형성하고 있다. 도 7의 (a)와 (b)에서 오른쪽 하단의 파선으로 형성된 사각형 영역은 도 5에 보인 3차원 사시도의 평면도이다.
셀 스택 어레이는 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지며, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어진다. 상기 플래시 메모리 셀 스택 및 플래시 메모리 셀 스택 스트링은 전술한 제2 또는 제3 실시예의 그것들과 동일하다.
상기 셀 스택 어레이는, 서로 인접한 플래시 메모리 셀 스택 스트링의 제1 도우핑 반도체 영역(1)을 서로 공유하거나, 서로 인접한 플래시 메모리 셀 스택 스트링들의 제1 도우핑 반도체 영역들의 사이에 격리 절연막(8)을 형성하여 공유한다. 도 7의 (a)는 상기 제1 도우핑 반도체 영역(1)을 공유하도록 배치된 셀 스택 어레이를 도시한 평면도이며, 도 7의 (b)는 서로 인접한 플래시 메모리 셀 스택 스트링들의 제1 도우핑 반도체 영역들의 사이에 형성된 격리 절연막(8)을 공유하도록 배치된 셀 스택 어레이를 도시한 평면도이다.
도 8의 (a)를 참조하면, 셀 스택 어레이는 상기 제2 도우핑 반도체 영역(2) 및 격리 절연막(8)의 y 축의 2개 측면 중 하나의 측면에는 제1 도우핑 반도체 영역(1)이 형성되고 다른 하나의 측면에 격리 절연막(8)이 형성된 셀 스택 스트링들이 배치되어 구현된다. 여기서, 각 셀 스택 스트링의 제1 도우핑 반도체 영역(1) 또는 격리 절연막(8)은 인접한 셀 스택 스트링과 공유하도록 배치된다.
도 8의 (b)를 참조하면, 셀 스택 어레이는 상기 제2 도우핑 반도체 영역(2) 및 격리 절연막(8)의 y 축의 2개 측면 중 하나의 측면에는 제1 도우핑 반도체 영역(1)이 형성되고 다른 하나의 측면에는 격리 절연막(8)이 형성된 셀 스택 스트링들이 배치되어 구현된다. 여기서, 각 셀 스택 스트링의 제1 도우핑 반도체 영역은 인접한 셀 스택 스트링의 격리 절연막(8)과 접하도록 배치된다.
도 9를 참조하면, 셀 스택 어레이는 상기 제2 도우핑 반도체 영역(2) 및 격리 절연막(8)의 y 축의 2개 측면 중 하나의 측면에는 제1 도우핑 반도체 영역(1)이 형성되고 다른 하나의 측면에 격리 절연막(8)이 형성된 셀 스택 스트링들이 배치되어 구현된다. 여기서, 각 셀 스택 스트링은 제1 도우핑 반도체 영역(1)의 한쪽 측면에 격리 절연막(8)을 더 포함하고, 인접한 2개의 셀 스택 스트링이 격리 절연막(8)은 서로 공유하도록 배치된다.
도 10의 (a)를 참조하면, 셀 스택 어레이는 각 플래시 메모리 셀 스택의 제어전극(6)이 사각형 모양을 하고 그 둘레에 상기 게이트 스택이 형성되며, 상기 게이트 스택이 형성된 사각형 모양의 4 측면 중 하나의 측면에 격리 절연막(8)이 형성된다. 상기 격리 절연막(8)은 인접한 셀 스택의 격리 절연막(8)과 연결되도록 형성된다. 서로 인접한 셀 스택 스트링은 상기 격리 절연막(8) 또는 제1 도우핑 반도체 영역(1)을 서로 공유하도록 배치된다.
도 10의 (b)를 참조하면, 셀 스택 어레이의 플래시 메모리 셀 스택은 상기 사각형 모양의 제어전극의 4 측면 중 하나의 측면에는 격리 절연막이 형성되고, 제어 전극의 나머지 3개의 측면에는 게이트 스택이 형성되며, 각 셀 스택의 격리 절연막(8)은 인접한 셀 스택의 격리 절연막(8)과 연결된다. 여기서, 셀 스택 어레이 의 서로 인접한 셀 스택 스트링은 상기 제1 도우핑 반도체 영역(1) 또는 격리 절연막(8)을 서로 공유하도록 배치된다.
제4 실시예: 플래시 메모리 셀 스택 및 셀 스택 스트링
이하, 첨부된 도면을 참조하여 본 발명의 제4 실시예에 따른 플래시 메모리 셀 스택 및 이를 이용한 플래시 메모리 셀 스택 스트링의 구조를 설명한다. 도 11의 (a)와 (b)는 본 발명의 변형에 따른 일례에 해당하는 3차원 사시도이다. 도 11의 (a)와 (b)는 상기 셀 스택 스트링의 일부를 나타낸 것이며, 도면의 상부에 사각형 모양의 파선으로 표시된 영역이 상기 셀 스택을 나타낸다. 이하, 도 11의 (a)를 이용하여 본 발명의 제4 실시예에 따른 셀 스택(stack) 및 셀 스택 스트링의 구조를 설명한다. 구조의 핵심부분을 잘 보이도록 하기 위해 셀 스택 및 셀 스택 스트링의 상부에 있을 수 있는 구조물은 모두 제거하여 표시하였다.
도 11의 (a)를 참조하면, 본 발명의 제4 실시예에 따른 셀 스택은, 반도체 기판(7), 상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극(6), 상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막(31), 상기 제어전극의 y 축의 측면에 형성되는 게이트 스택(3, 4, 5), 상기 제어전극의 x 축의 측면에 형성되는 제4 절연막(22), 상기 게이트 스택의 y축의 측면에 층으로 형성되는 다수 개의 제1 절연막(9), 상기 게이트 스택의 y축의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역(2), 상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 y 축 측면에 형성되는 제1 도우핑 반도체 영역(1)을 구비한다. 상기 제1 절연막(9)과 상기 제2 도우핑 반도체 영역(2)은 상기 게이트 스택의 측면에 층으로 번갈아 형성된다. 상기 절연막(31)은 상기 반도체 기판(7)과 제어전극(6)의 사이에 형성되며, 게이트 스택(3,4,5)과 동일하게 형성될 수도 있다. 도 11의 (a)에서 제1 도우핑 반도체 영역(1)의 하부면은 반도체 기판(7)과 접촉하여 전기적으로 연결되어 있다.
도 11의 (b)는 제4 실시예에 따른 플래시 메모리 셀 스택의 변형예로서, 도 11의 (a)와의 차이점으로 반도체 기판(7)과 제1 도우핑 반도체 영역(1)의 사이에 웰(12)을 더 구비하는 것을 특징으로 한다. 제1 도우핑 반도체 영역(1)이 상기 웰(12)위에 형성되며, 웰(12)은 제1 도우핑 반도체 영역(1)과는 반대 유형의 불순물로 도핑되며, 웰(12)에 의해 제1 도우핑 반도체 영역(1)과 반도체기판(7)이 전기적으로 분리된다.
도 11의 (a)와 (b)에서는 상기 전하 저장노드(4)는 상기 제어전극(6)과 제2 도우핑 반도체 영역(2)이 겹치는 부분에만 형성되어 있지만, 상기 제어전극(6)의 전면에 형성될 수도 있다. 상기 게이트 스택은 터널링 절연막(3), 전하저장노드(4), 블록킹 절연막(6)으로 구성되거나, 터널링 절연막(3)과 전하저장노드(4)로 구성되거나, 또는 전하저장노드(4)와 블록킹 절연막(5)으로 구성될 수 있다. 상기 전하저장노드(4)는 제어전극(6)의 모든 측면에 형성되거나 상기 제어전극(6)과 제2 도우핑 반도체 영역(2)이 겹치는 위치에만 형성될 수 있다.
상기 터널링 절연막(3)은 한층 또는 다층으로 구현될 수 있으며, 상기 터널링 절연막이 다층으로 구현되는 경우 서로 인접한 층은 서로 다른 밴드갭을 갖는 물질로 이루어질 수 있다. 상기 게이트 스택의 상기 블록킹 절연막(5)은 한층 또는 다층으로 구현될 수 있으며, 상기 블록킹 절연막이 다층으로 구현되는 경우 서로 인접한 층은 서로 다른 밴드갭을 갖는 물질로 이루어질 수 있다. 상기 전하 저장노드(4)는 도전성 물질로 이루어진 도전성 박막으로 형성되거나, 절연 물질로 이루어진 절연성 박막으로 형성되거나, 절연성 나노 크기의 도트(dot) 또는 나노 크기의 크리스탈로 형성되거나, 절연성 박막과 나노 크기의 도트가 결합된 형태로 형성될 수 있다. 상기 전하 저장노드(4)가 도전성 박막으로 형성되는 경우 상기 도전성 박막은 반도체, 금속, 금속질화막, 다원계 금속, 실리사이드 중 하나 또는 둘 이상을 포함하며, 상기 전하 저장 노드가 절연성 박막으로 형성되는 경우 상기 절연성 박막은 질화막과 금속산화막 중 하나 또는 둘 이상을 포함하며, 상기 전하 저장 노드가 나노 크기의 도트로 형성되는 경우 상기 도트는 반도체 물질, 금속 산화물, 금속, 금속질화물, 실리사이드 물질 중 하나 또는 그 이상으로 이루어질 수 있다.
상기 셀 스택의 제어전극(6)은 고농도 도우핑된 Si, 폴리 Si, Ge, 폴리 Ge, SiGe, 폴리 SiGe, 아몰퍼스 Si, 아몰퍼서 Ge, 아몰퍼스 SiGe, 금속질화물, 금속, 실리사이드 중의 하나 또는 2개 이상의 조합으로 이루어질 수 있다. 상기 플래시 메모리 셀 스택의 셀 소자는 상기 제어전극(6), 게이트 스택(3, 4, 5), 제2 도우핑 반도체영역(2), 제1 반도체 도우핑 영역(1)으로 구성된다.
상기 셀 스택은 다수 개의 셀 소자로 구성되며, 각 셀 소자는 상기 제어전극(6), 게이트 스택, 제2 도우핑 반도체 영역(2) 및 제1 도우핑 반도체 영역(1)을 포함하며, 상기 셀 소자는 프로그램(program) 또는 이레이져(erase) 상태에 따라 게이트 스택의 측면에 있는 제2 도우핑 반도체 영역(2)에서 발생하는 GIDL (Gate Inducd Drain Leakage)에 의한 전류의 크기를 감지하고, 감지된 전류의 크기에 따라 프로그램 또는 이레이져 상태나 정도를 감지할 수 있다.
상기 플래시 메모리 셀 스택의 셀 소자는 프로그램 또는 이레이져 전압이나 시간을 조절하여 하나의 셀에 2 비트 이상의 다중 레벨이 가능하다.
상기 제2 도우핑 반도체 영역(2)과 제1 도우핑 반도체 영역(1) 사이에서 생기는 접합(junction)은 상기 제1 절연막(9)의 상부에 형성될 수 있다.
상기 플래시 메모리 셀 스택을 일렬로 배치하여 플래시 메모리 셀 스택 스트링을 구현할 수 있다. 도 11은 이와 같은 셀 스택 스트링의 일부를 보이고 있다. 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지는 플래시 메모리 셀 스택 스트링에 있어서, 각 셀 스택의 상기 제2 도우핑 반도체 영역(2)은 각 층에서 서로 연결되게 형성되고, 또한 상기 제1 절연막(9)도 각 층에서 서로 연결되게 형성되며, 인접한 제어전극 사이에 상기 제4 절연막(22)이 형성되고, 상기 제1 도우핑 반도체 영역(1)은 상기 제2 도우핑 반도체 영역(2) 및 상기 제1 절연막(9)의 측면에 연결되어 형성된다.
상기 셀 스택 스트링에 있어서, 상기 제1 도우핑 반도체 영역(1)은 상기 반도체 기판(7)과 접촉하여 전기적으로 연결될 수 있다.
상기 셀 스택 스트링에 있어서, 상기 제1 도우핑 반도체 영역(1)과 상기 반도체 기판(7) 사이에 웰(12)을 더 구비할 수 있다. 상기 플래시 메모리 셀 스택 스트링에서 각 셀 스택의 웰(12)이 인접한 셀 스택의 웰들과 서로 연결된다.
상기 셀 스택 스트링은 다수의 셀 스택으로 구성되며, 이 셀 스택에 대한 설 명은 이전에 언급한 것과 같다.
도 12는 본 발명의 제4 실시예에 따른 플래시 메모리 셀 스택의 구조에 대한 변형예들을 도시한 사시도들이다. 도 12의 (a)에 도시된 변형예는 도 11의 (a)에 도시된 제4 실시예와 유사한 구조이나 다만 제2 도우핑 반도체 영역(2)과 제1 도우핑 반도체 영역(1)의 접합이 제1 절연막(9)의 끝 부분에 정렬되어 있다는 점에서 차이가 있다. 도 12의 (b)에 도시된 변형예는 제4 실시예와 유사한 구조이나 상기 전하저장노드(4)가 상기 제어전극(6) 측면과 제2 도우핑 반도체 영역(2)의 사이에만 국한되어 형성된 것이 아니라 제어전극(6)의 측면을 따라 전체적으로 형성되어 있다는 점이 다르다.
셀 스택 어레이의 구조
제4 실시예에 따른 플래시 메모리 셀 스택들이 일렬로 배열되어 이루어진 플래시 메모리 셀 스택 스트링들을 좌우로 배치하여 셀 스택 어레이로 구현할 수 있다. 도 13에 보인 본 발명의 셀 스택 또는 셀 스택 스트링을 이용하여 구현한 셀 어레이의 일례를 보이고 있다. 셀 스택은 y 축 방향으로 일렬로 배열되어 셀 스택 스트링이 되고, 셀 스택 스트링을 x 축 방향으로 배열하여 셀 어레이를 형성하고 있다. 도 13의 (a)와 (b)에서 오른쪽 하단의 파선으로 형성된 사각형 영역은 도 13에 보인 3차원 사시도의 평면도이다.
셀 스택 어레이는 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지며, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플 래시 메모리 셀 스택으로 이루어진다. 상기 플래시 메모리 셀 스택의 구조는 전술한 제4 실시예의 플래시 메모리 셀 스택의 구조와 동일하므로, 반복되는 설명은 생략한다.
상기 셀 스택 어레이는 서로 인접한 플래시 메모리 셀 스택 스트링의 제1 도우핑 반도체 영역(1)을 서로 공유하거나 상기 제1 도우핑 반도체 영역의 측면에 격리 절연막(8)을 추가로 구비하여 공유한다. 도 13의 (a)에서는 상기 제1 도우핑 반도체 영역(1)을 공유하여 어레이로 배치된 평면도를 보이고 있다. 도 13의 (b)에서는 상기 제1 도우핑 반도체 영역(1)의 y 축 2개의 측면에 추가로 형성된 격리 절연막(8)을 공유하여 어레이로 배치된 평면도를 보이고 있다.
전기적 접촉 및 집적을 고려한 플래시 메모리 셀 스택 스트링
도 14 내지 도 15를 참조하여 본 발명에 따른 셀 스택을 이용한 플래시 메모리 셀 스택 스트링의 구조를 설명한다. 본 발명에 따른 플래시 메모리 셀 스택 스트링은 다수개의 플래시 메모리 셀 스택들이 일렬로 배치되어 있는 것을 특징으로 한다.
도 14의 (a)와 (b)는 셀 스택 스트링이 배열된 셀 스택 스트링 또는 셀 스택 어레이의 일부에 대하여 도시한 평면도들이며, 도 14의 (c)는 도 14의 (a)와 (b)의 X-X' 방향을 따라 잘라서 도시한 단면도이다. 도 14는 셀 스택 스트링의 가장자리 구조를 설명하기 위하여 도시한 것이다. 도 14의 (a)는 도 5 내지 도 10에서 보인 셀 스택 스트링 또는 셀 스택 어레이의 일부를 적용한 경우에 대한 평면도이고, 도 14의 (b)는 도 11 내지 도 13에서 보인 셀 스택 스트링 또는 셀 스택 어레이의 일부를 적용한 경우에 대한 평면도이다. 도 14의 (c)에서 제2 도우핑 반도체 영역(2)이 6층으로 형성된 것을 예시적으로 도시한 것이며, 그 외에도 다양한 층이 형성될 수 있음은 당연하다. 도 14의 (a)와 (b)에 표시한 제1 접촉창(17)은 도 14의 (c)에서 보인 단면에서 표시되어 있지 않은 것으로 이후의 공정에서 형성될 위치를 표시하기 위해 준비한 것이다. 도 14는 다수의 층으로 형성된 제2 도우핑 반도체 영역(2)을 반도체 표면에서 서로 전기적으로 격리되도록 제1 접촉창(17)을 형성하여 임의의 금속배선에 연결할 수 있음을 보이기 위한 것이다.
도 15의 (a)는 도 11에 보인 셀 스택에 제3 절연막(19)을 형성하고 금속 배선을 위한 접촉창(contact hole)을 형성한 후의 상태를 도시한 평면도이며, 도 (b)는 도(a)의 X-X' 방향을 따라 잘라서 도시한 단면도이다. 도 15에서는 셀 스택 스트링 및 셀 스택 스트링의 가장자리 그리고 플래시 메모리의 구동을 위한 주변회로에 사용되는 MOS 소자의 단면을 일례로서 동시에 보이고 있다. 도 15에서 메모리를 위한 제1 접촉창(17)과 MOS 소자를 위한 제2 접촉창(18)이 표시되어 있는데, 이들 접촉창은 동시에 형성되거나 따로 형성될 수 있다. 상기 메모리 셀 스택 스트링을 셀 스택 어레이로 배열되었을 때, 상기 셀 스택 어레이는 주변 회로인 MOS 소자와 동일한 반도체 기판에 집적될 수 있다.
본 발명에 따른 셀 스택을 이용한 다양한 형태의 셀 스택 어레이에서, 상기 각 층별로 전기적으로 분리되어 형성된 제2 도우핑 반도체 영역(2)의 전기적 접촉창(17) 형성은 다층의 "L" 모양의 에피층 성장을 통해 표면에서 형성될 수 있다. 즉, 상기 셀 스택 스트링에서 상기 층으로 격리되어 형성된 제2 도우핑 반도체 영역(2)의 전기적인 접촉을 위해 "L" 형태의 구조를 도입하여 층으로 형성된 각 제2 도우핑 반도체 영역(2)을 수직 구조로 바꾸고, 상기 수직 구조물의 상부에 제1 접촉창(17)을 형성하고 금속 배선에 연결될 수 있도록 한다.
셀 스트링 제조 공정
도 16은 본 발명의 제4 실시예에 따른 플래시 메모리 셀 스택 및 이를 이용한 플래시 메모리 셀 스택 스트링을 구현하기 위한 제조공정의 일례를 순차적으로 도시한 단면도들이다. 도 16에서는 설명의 편의를 위하여 제조공정 중 주요단계들만을 도시하고 있으며, 제조 공정을 분명하게 보이기 위해 스택 구조의 상부를 자른 구조를 보이고 그에 따른 설명을 한다. 이하, 도 16을 참조하여 본 발명의 제4 실시예에 따른 플래시 메모리 셀 스택의 제조 공정을 설명한다.
먼저, 도 16의 (a)를 참조하면, 반도체 기판(7)에 반복적인 에피택셜 성장을 수행하여, 반도체 기판의 표면에 희생 반도체 층(21)과 제2 도우핑 반도체 영역(2) 층을 번갈아 형성한다(a 단계). 여기서 상기 희생 반도체 층(21)이나 제2 도우핑 반도체 영역(2) 또는 두 층 모두 n 형이나 p 형으로 도우핑될 수 있다. 상기 희생 반도체층(21)은 후공정에 의해 제1 절연막(9)으로 치환된다. 상기 다층의 에피층을 형성하는 (a) 단계는 반도체 기판(7)에 제5 절연막(23)을 형성하고 패터닝하는 단계와 상기 반도체 기판(7)을 식각하되 상기 제5 절연막(23)의 아래의 일부에도 식각되도록 하는 단계와 상기 드러난 반도체 기판의 표면에 "L" 모양의 희생 반도체 층(21)과 제2 도우핑 반도체 영역(2) 층을 번갈아 에피층으로 성장하는 단계로 구성될 수 있다.
다음, 도 16의 (b)를 참조하면, 상기 (a) 단계의 결과물에 마스크 패턴을 형성한 후 식각하여 반도체 기판(7)이 노출되는 트렌치를 형성한 후, 상기 트렌치의 내부 측벽과 하부 표면에 게이트 스택을 형성한다(b 단계). 상기 식각 공정에서, 제2 도우핑 반도체 영역(2)과 희생 반도체 층(21)은 같은 식각 조건에서 쉽게 식각될 수 있다.
다음, 도 16의 (c)를 참조하면, 상기 게이트 스택이 형성된 트렌치의 내부에 제어전극용 물질을 채우고, 마스크 공정을 통해 불필요한 제어전극용 물질을 제거한 후 그 영역에 절연물질을 채움으로써, 제어전극(6) 및 제4 절연막(22)이 형성된다(c 단계). 상기 제4 절연막(22)에 의해 일렬로 배치된 기둥 형태의 제어전극(6)이 전기적으로 격리될 수 있다.
다음, 도 16의 (d)를 참조하면, 상기 성장된 다층의 희생 반도체 층(21)과 제2 도우핑 반도체 영역(2) 층에 마스크 패턴을 형성한 후 식각하고 드러난 희생 반도체 층(21)을 선택적으로 식각한다(d 단계). 상기 (d) 단계의 희생 반도체 층(21)을 선택적으로 식각하는 단계 후 노출된 게이트 스택의 일부 또는 전부를 선택적으로 식각하는 공정을 더 구비할 수 있다.
다음, 도 16의 (e)를 참조하면, 상기 식각된 희생 반도체 층(21)의 공간에 제1 절연막(9)을 형성한다(e 단계). 다음, 도 15의 (f)를 참조하면, 상기 결과물에서 드러난 제2 도우핑 반도체 영역(2)에 선택적 에피층 성장을 통해 제1 도우핑 반 도체 영역(1)을 형성한다(f 단계). 상기 (f) 단계에서 상기 선택적 에피층 성장을 하기 전에 식각 공정을 통해 상기 노출된 제2 도우핑 반도체 영역(2)의 측면을 일부 식각하고 에피층 성장을 수행할 수 있다. 상기 (f) 단계 후에, 절연막을 형성하고 접촉창(contact hole)이 필요한 곳에 접촉창을 형성하고 금속층을 순차적으로 형성할 수 있다.
도 17은 도 16의 (a)에서 설명한 것과 같이 희생 반도체 층(21)과 제2 도우핑 반도체 영역(2)을 교대로 성장하는 에피층 공정 이전에 수행하는 공정에 대한 주요 공정단계를 보인다. 먼저, 도 17의 (a)를 참조하면, 반도체 기판(7)에 제5 절연막을 형성하고 패터닝 한 후, 상기 패터닝된 제5 절연막(23)을 마스크로 하여 상기 반도체 기판(7)을 선택적으로 식각한다. 이때 반도체 기판을 등방성 식각하는 경우, 수직 방향뿐만 아니라 수평방향으로도 식각이 이루어져 도 17의 (a)에서 보인 것과 같은 "undercut"이 형성된다. 여기서 에피층의 품질을 개선하기 위해 표면처리를 하고, 도 17의 (b)에 도시된 것과 같이 상기 희생 반도체 층(21)과 제2 도우핑 반도체 영역(2)을 교대로 성장하여, 도 16의 (a)와 같은 형상을 구현하게 된다.
도 18은 도 17에서 언급한 반도체 기판(7)의 선택적 식각 공정에서 구현될 수 있는 상기 undercut의 대표적인 구조들을 도시한 단면도들이다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이 상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 따른 셀 스택, 셀 스택 스트링 및 셀 스택 어레이는 고집적 비휘발성 반도체 메모리 분야에 널리 적용될 수 있다.
도 1의 (a)는 본 발명의 제1 실시예에 따른 플래시 메모리 셀 소자에 대한 제어전극(6)과 교차하는 방향으로의 단면도이며, 도 1의 (b) 및 (c)는 도 1의 (a)에 보인 셀 소자의 심볼을 나타낸 것이다.
도 2는 본 발명의 제1 실시예에 따른 플래시 메모리 셀 소자에 대한 단면도로서, 읽기 동작 동안 셀 소자에서 상기 제1 및 제2 도우핑 반도체 영역 사이에 전류가 흘러가는 원리 및 방향을 설명하고 있다.
도 3은 본 발명의 제1 실시예에 따른 플래시 메모리 셀 소자들로 이루어지는 셀 스트링을 도시한 단면도 및 등가회로도이다.
도 4는 본 발명의 제1 실시예에 따른 플래시 메모리 셀 소자로 이루어지는 셀 스트링의 또 다른 일례를 도시한 단면도이다.
도 5의 (a)와 (b)는 본 발명의 제2 실시예에 따른 플래시 메모리 셀 스택 스트링의 변형 예에 대한 일부를 도시한 3차원 사시도이다.
도 6의 (a)와 (b)는 본 발명의 제3 실시예에 따른 플래시 메모리 셀 스택 스트링의 변형 예에 대한 일부를 도시한 3차원 사시도이다.
도 7 내지 도 10은 도 5와 도 6에 보인 플래시 메모리 셀 스택 또는 플래시 메모리 셀 스택 스트링을 다양한 형태로 변형하여 셀 스택 어레이로 배치하여 도시한 평면도들이다. 점선으로 표시된 영역은 도 5와 도 6에서 도시한 구조의 평면도에 해당한다.
도 11의 (a)와 (b)는 본 발명의 제4 실시예에 따른 플래시 메모리 셀 스택 스트링의 변형 예에 대한 일부를 도시한 3차원 사시도이다.
도 12의 (a)와 (b)는 본 발명의 제5 실시예에 따른 플래시 메모리 셀 스택 스트링의 변형 예에 대한 일부를 도시한 3차원 사시도이다.
도 13은 도 11과 도 12에 보인 플래시 메모리 셀 스택 또는 플래시 메모리 셀 스택 스트링을 다양한 형태로 변형하여 셀 스택 어레이로 배치하여 도시한 평면도들이다. 점선으로 표시된 영역은 도 11과 도 12에서 도시한 구조의 평면도에 해당한다.
도 14의 (a)와 (b)는 셀 스택 스트링이 일렬로 배열된 셀 스택 어레이의 일부에 대하여 도시한 평면도들이며, 도 14의 (c)는 (b)의 X-X' 방향에 대하여 도시한 단면도이다.
도 15의 (a)는 도 11에 보인 셀 스택에 제3 절연막(19)을 형성한 후 금속 배선을 위한 접촉창(contact hole)을 형성한 후의 상태를 도시한 평면도이며, (b)는 (a)의 X-X' 방향에 대하여 도시한 단면도이다.
도 16은 본 발명의 도 11의 (a)에 보인 플래시 메모리 셀 스택 및 이를 이용한 플래시 메모리 셀 스택 스트링을 구현하기 위한 제조공정의 일례를 순차적으로 도시한 단면도들이다.
도 17은 도 16의 (a)에서 설명한 것과 같이 희생 반도체 층(21)과 제2 도우핑 반도체 영역(2)을 교대로 성장하는 에피층 공정 이전에 수행하는 공정에 대한 주요 공정단계를 보인다.
도 18은 도 17에서 언급한 반도체 기판(7)의 선택적 식각 공정에서 구현될 수 있는 상기 undercut의 대표적인 구조들을 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 제2 도우핑 반도체 영역 2 : 제1 도우핑 반도체 영역
3 : 터널링 절연막 4 : 전하저장노드
5 : 블록킹 절연막 6 : 제어전극
7 : 반도체 기판 8 : 격리 절연막
9 : 제1 절연막 10 : 게이트 스택
11 : 제2 절연막 12 : 웰 (well)
13 : 소스 14 : 드레인
15 : 게이트 산화막 16 : 게이트 전극
17 : 제1 접촉창(contact hole) 18 : 제2 접촉창
19 : 제3 절연막 20 : 제2 격리 절연막
21 : 희생 반도체 층 22 : 제4 절연막
23 : 제5 절연막

Claims (36)

  1. 반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극;
    상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어전극의 측면에 형성되는 게이트 스택;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면 중 일부에 형성되되 제1 방향을 따라 서로 대향되는 측면에 형성되는 제1 도우핑 반도체 영역;
    을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  2. 반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극;
    상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어 전극의 측면에 형성되는 게이트 스택;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면에 형성되는 제1 도우핑 반도체 영역;
    상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면과 대향되는 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제2 측면에 형성되는 격리 절연막;
    을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  3. 반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극;
    상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어 전극의 서로 대향되는 제1 측면 및 제2 측면에 형성되는 게이트 스택;
    상기 제어 전극의 제1 측면과 제2 측면을 제외한 나머지 측면들에 형성되는 제4 절연막;
    상기 제어 전극의 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택 의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 제1 절연막과 제2 도우핑 반도체 영역의 측면들에 형성되는 제1 도우핑 반도체 영역;
    을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면들에 층으로 번갈아 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 도우핑 반도체 영역의 하부면은 상기 반도체 기판과 접촉하여 전기적으로 연결되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 플래시 메모리 셀 스택은 상기 제1 도우핑 반도체 영역과 상기 반도체 기판 사이에 웰(well)을 더 구비하는 것을 특징으로 하는 플래시 메모리 셀 스택.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 게이트 스택은 터널링 절연막, 전하저장노드 및 블록킹 절연막으로 구성되거나, 터널링 절연막과 전하저장노드로 구성되거나, 전하저장노드와 블록킹 절연막으로 구성되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  7. 제6항에 있어서, 상기 전하저장노드는 제어전극의 모든 측면에 형성되거나, 제어전극과 제2 도우핑 반도체 영역이 겹치는 영역에만 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 제1 도우핑 반도체 영역과 제2 도우핑 반도체 영역은 서로 반대 유형의 불순물로 도핑되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 게이트 스택과 접하는 제2 도우핑 반도체 영역의 표면은 상기 제어전극과 나란한 방향이나 교차하는 방향을 따라 가운데가 볼록하게 형성되거나 상기 제어전극과 겹치는 영역의 중심 부분이 볼록하게 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 셀 스택은 다수 개의 셀 소자로 구성되며, 각 셀 소자는 상기 제어전극, 게이트 스택, 제2 도우핑 반도체 영역 및 제1 도우핑 반도체 영역을 포함하며,
    상기 셀 소자는 프로그램(program) 또는 이레이져(erase) 상태에 따라 게이트 스택 측면에 있는 제2 도우핑 반도체 영역에서 발생하는 GIDL에 의한 전류의 크기를 감지하고, 감지된 전류의 크기에 따라 프로그램 또는 이레이져 상태나 정도를 감지하는 것을 특징으로 하는 플래시 메모리 셀 스택.
  11. 제10항에 있어서, 상기 셀 소자는 프로그램 전압, 이레이져 전압, 프로그램 시간 및 이레이져 시간 중 하나 또는 두 가지 이상을 조절하여 하나의 셀 소자에 2비트 이상의 다중 레벨 저장이 가능하도록 하는 것을 특징으로 하는 플래시 메모리 셀 스택.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 도우핑 반도체 영역과 제1 도우핑 반도체 영역의 사이에 형성되는 접합(junction)은 상기 제1 절연막의 상부에 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택.
  13. 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지는 플래시 메모리 셀 스택 스트링에 있어서, 상기 플래시 메모리 셀 스택은,
    반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극;
    상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어전극의 측면에 형성되는 게이트 스택;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면 중 일부에 형성되되 제1 방향을 따라 서로 대향되는 측면에 형성되는 제1 도우핑 반도체 영역;을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
    상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  14. 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지는 플래시 메모리 셀 스택 스트링에 있어서, 상기 플래시 메모리 셀 스택은,
    반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극;
    상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어 전극의 측면에 형성되는 게이트 스택;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면에 형성되는 제1 도우핑 반도체 영역;
    상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면과 대향되는 상기 제 1 절연막 및 제2 도우핑 반도체 영역의 제2 측면에 형성되는 격리 절연막;
    을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
    상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  15. 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지는 플래시 메모리 셀 스택 스트링에 있어서, 상기 플래시 메모리 셀 스택은,
    반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극;
    상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어 전극의 서로 대향되는 제1 측면 및 제2 측면에 형성되는 게이트 스택;
    상기 제어 전극의 제1 측면과 제2 측면을 제외한 나머지 측면들에 형성되는 제4 절연막;
    상기 제어 전극의 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택 의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 제1 절연막과 제2 도우핑 반도체 영역의 측면들에 형성되는 제1 도우핑 반도체 영역;
    을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
    상기 셀 스택 스트링을 구성하는 각 셀 스택의 상기 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 상기 제1 절연막도 각 층에서 서로 연결되며, 인접한 제어전극들의 사이에 상기 제4 절연막이 배치되는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 제1 도우핑 반도체 영역은 상기 반도체 기판과 접촉하여 전기적으로 연결되는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  17. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 플래시 메모리 셀 스택 스트링의 각 플래시 메모리 셀 스택은, 상기 제1 도우핑 반도체 영역과 상기 반도체 기판 사이에 웰(well)을 더 구비하는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  18. 제13항에 있어서, 상기 제어전극은 사각형 모양으로 이루어지며 그 둘레에 상기 게이트 스택이 형성되며, 상기 게이트 스택이 형성된 사각형 모양의 4 측면 중 하나의 측면에 격리 절연막이 형성되되 인접한 셀 스택 사이에도 연결되게 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  19. 제18항에 있어서, 상기 사각형 모양의 제어전극의 4 측면 중 하나의 측면에는 상기 게이트 스택이 형성되지 않고, 이 측면에 격리 절연막이 형성되되 인접한 셀 스택 사이에도 연결되게 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  20. 제13항 내지 제15항, 제18항, 제19항 중 어느 한 항에 있어서, 상기 게이트 스택은 터널링 절연막, 전하저장노드 및 블록킹 절연막으로 구성되거나, 터널링 절연막과 전하저장노드로 구성되거나, 전하저장노드와 블록킹 절연막으로 구성되는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  21. 제20항에 있어서, 상기 전하저장노드는 제어전극의 모든 측면에 형성되거나, 제어전극과 제2 도우핑 반도체 영역이 겹치는 영역에만 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  22. 제13항 내지 제15항, 제18항, 제19항 중 어느 한 항에 있어서, 제1 도우핑 반도체 영역과 제2 도우핑 반도체 영역은 서로 반대 유형의 불순물로 도핑되는 것 을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  23. 제13항 내지 제15항, 제18항, 제19항 중 어느 한 항에 있어서, 상기 셀 스택은 다수 개의 셀 소자로 구성되며, 각 셀 소자는 상기 제어전극, 게이트 스택, 제2 도우핑 반도체 영역 및 제1 도우핑 반도체 영역으로 구성되며,
    상기 셀 소자는 프로그램(program) 또는 이레이져(erase) 상태에 따라 게이트 스택 측면에 있는 제2 도우핑 반도체 영역에서 발생하는 GIDL에 의한 전류의 크기를 감지하고, 감지된 전류의 크기에 따라 프로그램 또는 이레이져 상태나 정도를 감지하는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  24. 제23항에 있어서, 상기 셀 소자는 프로그램 전압, 이레이져 전압, 프로그램 시간 및 이레이져 시간 중 하나 또는 두 가지 이상을 조절하여 하나의 셀 소자에 2비트 이상의 다중 레벨 저장이 가능하도록 하는 것을 특징으로 하는 플래시 메모리 셀 스택 스트링.
  25. 제13항 내지 제15항, 제18항 및 제19항 중 어느 한 항에 있어서, 상기 셀 스택 스트링은 상기 층으로 형성된 제2 도우핑 반도체 영역들을 "L" 형태의 구조로 형성하고, 상기 "L" 형태의 구조의 상부 표면에 제1 접촉창을 형성하고, 상기 제1 접촉창이 금속 배선과 연결되도록 하는 것을 특징으로 하는 셀 스택 스트링.
  26. 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지는 셀 스택 어레이에 있어서, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은,
    반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극;
    상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어전극의 측면에 형성되는 게이트 스택;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면 중 일부에 형성되되 제1 방향을 따라 서로 대향되는 측면에 형성되는 제1 도우핑 반도체 영역;을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
    상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성되며,
    서로 인접한 플래시 메모리 셀 스택 스트링의 제1 도우핑 반도체 영역을 서로 공유하거나 서로 인접한 플래시 메모리 셀 스택 스트링들의 제1 도우핑 반도체 영역들의 사이에 형성된 격리 절연막을 더 구비하는 것을 특징으로 하는 셀 스택 어레이.
  27. 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지는 셀 스택 어레이에 있어서, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은,
    반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극;
    상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어 전극의 서로 대향되는 제1 측면 및 제2 측면에 형성되는 게이트 스택;
    상기 제어 전극의 제1 측면과 제2 측면을 제외한 나머지 측면들에 형성되는 제4 절연막;
    상기 제어 전극의 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제어 전극의 상기 제1 측면 및 제2 측면과 대향되는 상기 제1 절연막과 제2 도우핑 반도체 영역의 측면들에 형성되는 제1 도우핑 반도체 영역;
    을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
    상기 셀 스택 스트링을 구성하는 각 셀 스택의 상기 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 상기 제1 절연막도 각 층에서 서로 연결되며, 인접한 제어전극들의 사이에 상기 제4 절연막이 배치되며,
    서로 인접한 플래시 메모리 셀 스택 스트링의 제1 도우핑 반도체 영역을 서로 공유하거나 서로 인접한 플래시 메모리 셀 스택 스트링들의 제1 도우핑 반도체 영역들의 사이에 형성된 격리 절연막을 추가로 구비하는 것을 특징으로 하는 셀 스택 어레이.
  28. 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지는 셀 스택 어레이에 있어서, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은,
    반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어 전극;
    상기 제어 전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어 전극의 측면에 형성되는 게이트 스택;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 게이트 스택의 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면에 형성되는 제1 도우핑 반도체 영역;
    상기 제1 절연막 및 제2 도우핑 반도체 영역의 제1 측면과 대향되는 상기 제1 절연막 및 제2 도우핑 반도체 영역의 제2 측면에 형성되는 격리 절연막;
    을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
    상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성되며,
    서로 인접한 셀 스택 스트링 사이에서 제1 도우핑 반도체 영역 또는 격리 절연막이 배치되는 것을 특징으로 하는 셀 스택 어레이.
  29. 일렬로 배열된 다수개의 플래시 메모리 셀 스택 스트링으로 이루어지는 셀 스택 어레이에 있어서, 상기 플래시 메모리 셀 스택 스트링은 일렬로 배열된 다수개의 플래시 메모리 셀 스택으로 이루어지며, 상기 플래시 메모리 셀 스택은,
    반도체 기판;
    상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극;
    상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막;
    상기 제어전극의 측면에 형성되는 게이트 스택;
    상기 게이트 스택의 제1 측면에 형성된 격리 절연막;
    상기 게이트 스택의 제1 측면을 제외한 나머지 측면에 층으로 형성되는 다수 개의 제1 절연막;
    상기 게이트 스택의 제1 측면을 제외한 나머지 측면에 층으로 형성되는 다수 개의 제2 도우핑 반도체 영역;
    상기 게이트 스택의 제1 측면과 대향되는 제1 절연막과 상기 제2 도우핑 반도체 영역의 측면에 형성되는 제1 도우핑 반도체 영역;을 구비하고, 상기 제1 절연막과 상기 제2 도우핑 반도체 영역은 상기 게이트 스택의 측면에 층으로 번갈아 형성되며,
    상기 셀 스택 스트링을 구성하는 각 셀 스택의 제2 도우핑 반도체 영역은 각 층에서 서로 연결되고, 각 셀 스택의 제1 절연막도 각 층에서 서로 연결되며, 상기 제1 도우핑 반도체 영역은 상기 제2 도우핑 반도체 영역 및 상기 제1 절연막의 측면에 연결되어 형성되며,
    서로 인접한 플래시 메모리 셀 스택 스트링의 격리 절연막은 서로 연결되며, 제1 도우핑 반도체 영역도 서로 연결되며, 서로 인접한 플래시 메모리 셀 스택 스트링은 제1 도우핑 반도체 영역 또는 격리 절연막을 서로 공유하는 것을 특징으로 하는 셀 스택 어레이.
  30. 제29항에 있어서, 상기 제어 전극과 격리 절연막의 사이에 게이트 스택이 형 성되지 않는 것을 특징으로 하는 셀 스택 어레이.
  31. 제26항 내지 제30항 중 어느 한 항에 있어서, 상기 셀 스택 스트링은 상기 층으로 형성된 제2 도우핑 반도체 영역들을 "L" 형태의 구조로 형성하고, 상기 "L" 형태의 구조의 상부 표면에 제1 접촉창을 형성하고, 상기 제1 접촉창이 금속 배선과 연결되도록 하는 것을 특징으로 하는 셀 스택 어레이.
  32. 제26항 내지 제30항 중 어느 한 항에 있어서, 상기 셀 스택 어레이는 주변 회로인 MOS 소자와 동일한 반도체 기판에 집적되는 것을 특징으로 하는 셀 스택 어레이.
  33. (a) 반도체 기판에 희생 반도체층과 제2 도우핑 반도체 영역을 번갈아 형성하는 단계;
    (b) (a) 결과물의 일정 영역에 마스크 패턴을 형성하고 식각한 후, 상기 식각 영역의 내부 표면에 게이트 스택을 형성하는 단계;
    (c) 게이트 스택이 형성된 상기 식각 영역에 제어전극을 형성하는 단계;
    (d) 마스크 패턴을 형성하고 상기 희생 반도체층과 제2 도우핑 반도체 영역의 일부를 식각하는 단계;
    (e) 상기 희생 반도체층을 선택적으로 식각하고, 상기 희생 반도체층이 식각된 영역에 제1 절연막을 형성하는 단계;
    (f) 상기 제2 도우핑 반도체 영역의 측면에 제1 도우핑 반도체 영역을 형성하는 단계;
    를 구비하며, 상기 제1 도우핑 반도체 영역과 제2 도우핑 반도체 영역은 서로 다른 반도체 유형으로 도우핑되어 형성되는 것을 특징으로 하는 플래시 메모리 셀 스택 어레이 제조 방법.
  34. 제33항에 있어서, 상기 (a) 단계는
    (a1) 반도체 기판의 표면에 제5 절연막을 형성하고 마스크 패턴을 형성하는 단계;
    (a2) 상기 반도체 기판을 식각하되 상기 제5 절연막의 하부의 일부의 반도체 기판도 "undercut" 형태로 식각하는 단계;
    (a3) 상기 식각된 반도체 기판의 표면에 "L"모양의 희생반도체층과 제2 도우핑 반도체 영역을 번갈아 성장하는 단계;로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스택 어레이 제조 방법.
  35. 제33항에 있어서, 상기 (b)단계는 트렌치 형태로 식각하는 것을 특징으로 하며,
    상기 (c) 단계는 상기 트렌치 형태로 식각된 영역에 제어전극용 물질을 채우고, 제어전극 이외의 영역을 선택적 식각한 후 식각된 영역에 제4 절연막을 채우는 것을 특징으로 하는 플래시 메모리 셀 스택 어레이 제조 방법.
  36. 제33항에 있어서, 상기 (e) 단계에서 희생 반도체층을 선택적으로 식각하는 단계는 희생 반도체층의 선택적 식각에 의해 노출된 게이트 스택의 일부 또는 전부를 선택적으로 식각하는 단계를 더 구비하는 것을 특징으로 하는 플래시 메모리 셀 스택 어레이 제조 방법.
KR1020080099231A 2008-10-09 2008-10-09 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법 KR100979906B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080099231A KR100979906B1 (ko) 2008-10-09 2008-10-09 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법
US13/123,458 US8461643B2 (en) 2008-10-09 2009-09-24 High-density flash memory cell stack, cell stack string, and fabrication method thereof
PCT/KR2009/005463 WO2010041838A2 (ko) 2008-10-09 2009-09-24 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080099231A KR100979906B1 (ko) 2008-10-09 2008-10-09 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100040141A KR20100040141A (ko) 2010-04-19
KR100979906B1 true KR100979906B1 (ko) 2010-09-06

Family

ID=42101064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099231A KR100979906B1 (ko) 2008-10-09 2008-10-09 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법

Country Status (3)

Country Link
US (1) US8461643B2 (ko)
KR (1) KR100979906B1 (ko)
WO (1) WO2010041838A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659947B2 (en) 2010-09-21 2014-02-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9406692B2 (en) 2014-01-03 2016-08-02 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices having dummy channel holes

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070112512A1 (en) * 1987-09-28 2007-05-17 Verizon Corporate Services Group Inc. Methods and systems for locating source of computer-originated attack based on GPS equipped computing device
US8716780B2 (en) * 2009-11-06 2014-05-06 Rambus Inc. Three-dimensional memory array stacking structure
US8237213B2 (en) * 2010-07-15 2012-08-07 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
KR101671464B1 (ko) * 2010-12-02 2016-11-02 삼성전자주식회사 반도체 소자의 제조 방법
KR101430415B1 (ko) * 2012-06-09 2014-08-14 서울대학교산학협력단 게이트 다이오드 구조를 갖는 메모리 셀 스트링 및 이를 이용한 메모리 어레이
US8658499B2 (en) 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
KR20140028968A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9508736B2 (en) * 2013-10-17 2016-11-29 Cypress Semiconductor Corporation Three-dimensional charge trapping NAND cell with discrete charge trapping film
KR102248205B1 (ko) * 2014-06-25 2021-05-04 삼성전자주식회사 수직 채널 및 에어 갭을 갖는 반도체 소자
US9177966B1 (en) 2014-07-08 2015-11-03 Sandisk Technologies Inc. Three dimensional NAND devices with air gap or low-k core
US9412749B1 (en) * 2014-09-19 2016-08-09 Sandisk Technologies Llc Three dimensional memory device having well contact pillar and method of making thereof
US9515085B2 (en) 2014-09-26 2016-12-06 Sandisk Technologies Llc Vertical memory device with bit line air gap
US9418939B2 (en) * 2014-11-12 2016-08-16 Macronix International Co., Ltd. Contact structure for NAND based non-volatile memory device and a method of manufacture
US9484296B2 (en) 2015-02-12 2016-11-01 Sandisk Technologies Llc Self-aligned integrated line and via structure for a three-dimensional semiconductor device
US9899399B2 (en) 2015-10-30 2018-02-20 Sandisk Technologies Llc 3D NAND device with five-folded memory stack structure configuration
US10355015B2 (en) 2016-03-23 2019-07-16 Sandisk Technologies Llc Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block
US10224104B2 (en) 2016-03-23 2019-03-05 Sandisk Technologies Llc Three dimensional NAND memory device with common bit line for multiple NAND strings in each memory block
US10050054B2 (en) 2016-10-05 2018-08-14 Sandisk Technologies Llc Three-dimensional memory device having drain select level isolation structure and method of making thereof
US9929174B1 (en) 2016-10-28 2018-03-27 Sandisk Technologies Llc Three-dimensional memory device having non-uniform spacing among memory stack structures and method of making thereof
US9853038B1 (en) 2017-01-20 2017-12-26 Sandisk Technologies Llc Three-dimensional memory device having integrated support and contact structures and method of making thereof
US10199359B1 (en) * 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
US10115459B1 (en) 2017-09-29 2018-10-30 Sandisk Technologies Llc Multiple liner interconnects for three dimensional memory devices and method of making thereof
US10373969B2 (en) 2018-01-09 2019-08-06 Sandisk Technologies Llc Three-dimensional memory device including partially surrounding select gates and fringe field assisted programming thereof
US10727248B2 (en) 2018-02-15 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10892267B2 (en) 2018-02-15 2021-01-12 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures and method of making the same
US10903230B2 (en) 2018-02-15 2021-01-26 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures and method of making the same
US10971507B2 (en) 2018-02-15 2021-04-06 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
KR102487371B1 (ko) * 2018-06-22 2023-01-11 삼성전자주식회사 수직형 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070034931A1 (en) 2005-08-15 2007-02-15 Macronix International Co., Ltd. Systems and methods for memory structure comprising a PPROM and an embedded flash memory
KR100856701B1 (ko) 2006-12-04 2008-09-04 경북대학교 산학협력단 고집적 플래시 메모리 셀 스트링，셀 소자，및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118988B2 (en) * 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
US6894341B2 (en) * 2001-12-25 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method
US7042044B2 (en) * 2004-02-18 2006-05-09 Koucheng Wu Nor-type channel-program channel-erase contactless flash memory on SOI
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法
US7646041B2 (en) * 2006-12-04 2010-01-12 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical channels, methods of operating, and methods of fabricating the same
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP2009194244A (ja) * 2008-02-15 2009-08-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP2009212398A (ja) * 2008-03-05 2009-09-17 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2009212399A (ja) * 2008-03-05 2009-09-17 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
KR101539399B1 (ko) * 2008-09-24 2015-07-24 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2010135592A (ja) * 2008-12-05 2010-06-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010153481A (ja) * 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
US8198672B2 (en) * 2010-06-30 2012-06-12 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070034931A1 (en) 2005-08-15 2007-02-15 Macronix International Co., Ltd. Systems and methods for memory structure comprising a PPROM and an embedded flash memory
KR100856701B1 (ko) 2006-12-04 2008-09-04 경북대학교 산학협력단 고집적 플래시 메모리 셀 스트링，셀 소자，및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659947B2 (en) 2010-09-21 2014-02-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8804427B2 (en) 2010-09-21 2014-08-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9406692B2 (en) 2014-01-03 2016-08-02 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices having dummy channel holes
USRE48473E1 (en) 2014-01-03 2021-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices having dummy channel holes
USRE49440E1 (en) 2014-01-03 2023-02-28 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices having dummy channel holes

Also Published As

Publication number Publication date
US20110198687A1 (en) 2011-08-18
KR20100040141A (ko) 2010-04-19
WO2010041838A2 (ko) 2010-04-15
US8461643B2 (en) 2013-06-11
WO2010041838A3 (ko) 2010-07-22

Similar Documents

Publication Publication Date Title
KR100979906B1 (ko) 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법
KR100630746B1 (ko) 멀티-비트 및 멀티-레벨 비휘발성 메모리 소자 및 그 동작및 제조 방법
US8395942B2 (en) Junctionless TFT NAND flash memory
US7582926B2 (en) Semiconductor storage device, its manufacturing method and operating method, and portable electronic apparatus
JP3963664B2 (ja) 半導体記憶装置及びその製造方法
KR100956985B1 (ko) 고집적 수직형 플래시 메모리 셀 스트링, 셀 소자, 및 그제조 방법
KR101160185B1 (ko) 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR101056113B1 (ko) 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR100914684B1 (ko) 플래시 메모리 셀 스트링, 셀 소자, 및 그 제조 방법
KR101002293B1 (ko) 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법
KR100551632B1 (ko) 반도체 기억장치 및 그 제조 방법
KR100807221B1 (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR101073640B1 (ko) 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법
US7569879B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
TW200527655A (en) Semiconductor memory device and method for making same
US20200373311A1 (en) Nonvolatile memory device
KR20130014990A (ko) 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
TWI642182B (zh) 鰭基非揮發性記憶體結構、具有此結構之積體電路及其製造方法
KR20120085945A (ko) 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
KR100973827B1 (ko) 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법
TWI556412B (zh) 記憶元件及其製造方法
KR101366742B1 (ko) 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법
CN112820732A (zh) 半导体器件
KR101025157B1 (ko) 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법
KR101067412B1 (ko) 일회 프로그램 가능한 비휘발성 메모리 어레이와 그 동작 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 8