KR20130014990A - 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 - Google Patents
가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20130014990A KR20130014990A KR1020110076775A KR20110076775A KR20130014990A KR 20130014990 A KR20130014990 A KR 20130014990A KR 1020110076775 A KR1020110076775 A KR 1020110076775A KR 20110076775 A KR20110076775 A KR 20110076775A KR 20130014990 A KR20130014990 A KR 20130014990A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- insulating film
- stack
- semiconductor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 168
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000005641 tunneling Effects 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims description 61
- 238000003860 storage Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 26
- 238000004260 weight control Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 238000009825 accumulation Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 238000005429 filling process Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 5
- 239000010410 layer Substances 0.000 description 189
- 210000004027 cell Anatomy 0.000 description 184
- 230000008569 process Effects 0.000 description 11
- 238000007667 floating Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 수직형 반도체 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 MOS 기반 플래시 메모리 소자의 축소화 특성과 성능을 개선하고 메모리 용량을 늘리기 위하여 바디를 공유하는 이웃한 셀 스택 사이마다 플로팅 게이트 형태의 가중치 전극, 터널링 절연막 및 가중치 제어 전극을 구비한 3차원 수직형 메모리 셀 스트링과 이를 이용한 메모리 어레이 및 그 제조 방법에 관한 것이다.
Description
본 발명은 수직형 반도체 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조방법에 관한 것이다.
최근 플래시 메모리는 가전 및 휴대용 전자기기에서 그 수요가 급속히 증가하고 있어 지속적인 성장이 가능할 것으로 예상되고 있다.
낸드(NAND) 플래시 메모리의 집적도는 IT 기술의 발전에 따라 계속 증가되는 것이 요구되고 있다. 그런데 낸드 플래시 메모리의 집적도는 셀 소자의 집적도에 의해 크게 좌우된다. 최근, 셀 소자의 게이트 길이가 50 nm 이하로 줄어들고 있고, 메모리 용량은 수십 기가 비트에 이르고 있다. 그러나 기존의 도전성 플로팅 게이트를 갖는 평탄 채널 구조의 낸드 플래시 소자는 짧은채널효과가 크게 문제되어 더 이상 게이트 길이를 줄일 수 없는 한계에 직면했다. 또한 다중 레벨(multi-level) 셀의 요구가 증가되고 있는데, 소자의 축소화에 따른 짧은채널효과는 다중 레벨 셀을 구현에 있어 문턱전압 산포를 크게 하기 때문에 사용이 아주 제한적이거나 불가능할 수 있다. 게이트 길이가 50 nm 이하인 기술은 높은 가격의 장비나 공정을 필요로 하므로 제조 단가가 증가하는 문제점도 있다. 향후 계속해서 게이트 길이가 줄어들어야 집적도를 향상시킬 수 있는데, 이러한 상황을 대처할 수 있는 대안이 고려되어야 하는 실정이다.
셀 소자의 집적도를 높이기 위하여 기존의 플로팅 게이트를 갖는 메모리 셀 대신 질화막과 같은 절연성 저장노드를 사용하는 SONOS 계열의 플래시 메모리 셀이 고려되고 있다. 또한, 나노 dot 또는 나노 crystal을 전하 저장노드로 사용하는 NFGM(Nano-Floating Gate Memory) 셀이 고려되고 있다. 기존의 평탄 채널 구조에 질화막이나 나노 dot과 같은 전하 저장노드를 사용하여 메모리 셀을 구현할 경우, 기존의 도전성 폴리 실리콘의 플로팅 게이트를 사용한 경우에 비해 축소화 특성이 개선된다. 그러나 이러한 개선된 전하 저장노드를 사용하더라도 40 nm 급 또는 그 이하의 게이트 길이에 대해서는 짧은채널효과에 의해 특성이 크게 저하되어 축소화가 불가능한 한계에 직면하게 된다.
셀 소자의 게이트 길이를 40 nm 또는 그 이하로 줄일 경우 발생하는 짧은채널효과를 억제하고 문턱전압의 산포를 줄이기 위해 평탄 채널 구조에서 비대칭 소스/드레인 구조를 갖는 SONOS 혹은 TANOS(TaN-AlO-SiN-Oxide-Si) 셀 소자가 삼성전자에 의해 발표되었다(비특허문헌 1 참조). 셀 소자의 게이트를 중심으로 한쪽은 소스/드레인에 해당하는 불순물 도핑 영역이 있으나, 다른 쪽에는 소스/드레인을 위한 불순물 도핑 영역이 없는 구조이다. 이는 불순물 도핑 대신 이웃 제어전극으로부터의 프린징(fringing) 전계로 형성되는 반전층(inversion layer)으로 가상 소스/드레인을 형성하도록 함으로써 짧은채널효과를 억제하는 구조이다. 비록 기존의 불순물 도핑으로 양측 소스/드레인을 형성하는 평탄 채널을 갖는 SONOS 셀 소자에 비해 축소화 특성은 개선되지만, 셀 소자의 양측 소스/드레인 중 어느 한쪽은 제어전극과 겹치는 형태로 형성되기 때문에 40 nm 이하의 채널 길이에서 여전히 짧은채널효과를 보이며, 궁극적으로 평탄 채널 구조가 갖는 축소화 한계에 직면하게 된다.
기존의 평탄 채널 구조에서 발생하는 짧은채널효과를 줄이기 위해 채널을 함몰시키고 저장노드로 도전성 플로팅 게이트를 적용한 플래시 소자구조가 삼성전자에 의해 발표되었다(비특허문헌 2 참조). 이에 의하더라도 집적도 향상을 위해선 함몰영역의 폭은 축소되어야 하고, 이럴 경우 소자의 불균일성이 증가하게 되는 문제점이 있다.
제조 단가를 줄이면서 집적도를 높일 수 있는 방법은 셀 소자나 셀 스트링을 수직으로 형성하는 방법이 있다. 하기 특허문헌 1에서는 트렌치를 형성하고 터널링 절연막, 플로팅 게이트, 블로킹 절연막 및 제어전극을 트렌치 내에 순차적으로 형성하여 구현하였다. 소스는 트렌치의 바닥 근처 반도체 영역에, 그리고 드레인은 트렌치의 상부 근처 반도체 영역에 각각 형성하였다. 이 구조에서는 수직형 셀 소자가 1개만 형성되어 실질적으로 메모리 용량을 높일 수 없으며, 구조적인 문제로 인해 여러 개의 셀 소자들을 수직으로 형성할 수 없다.
최근 발표된 논문(비특허문헌 3)에서는 상기 특허문헌 1이 갖는 문제점을 해결하기 위해 수직으로 여러 개의 셀들과 두 개의 스위칭 소자들을 배치하고 있다. 이에 의하면, 집적도는 높일 수 있으나, 쓰기 시간이 다소 느리고, 특히 지우기 시간이 느린 단점이 있다. 또한, 유지시간(retention) 특성이 나쁘다. 제조공정에 있어서 수직으로 적층되는 여러 층의 제어전극들 사이에 전기적 절연을 위해 절연층을 형성한다. 이 경우 하나의 스트링을 형성하기 위해 원 모양의 비아홀(via hole)을 형성할 때, 폴리실리콘으로 구성되는 제어전극과 실리콘 산화막으로 구성되는 절연층을 번갈아 가면서 계속 식각해야 하는데, 이는 공정적으로 매우 어렵고 많은 시간을 소요할 수 있다. 또한 튜브(tube) 형태의 바디를 수직으로 형성할 때 바닥이 반도체 영역과 전기적으로 연결되도록 하기 위해서 비아홀의 수직 측벽에 형성된 게이트 절연막 또는 블로킹 절연막은 남기고 비아홀 바닥에 있는 것만 식각해야 한다. 이때 측벽의 절연막이 손상을 입을 수 있고, 이는 메모리 셀 특성의 저하로, 결국 수율이 저하될 수 있다. 비아홀의 바닥에 형성되는 소스 영역을 비아홀의 상부 표면으로부터 전기적인 컨택을 하고 배선을 하려면 큰 단차를 극복해야 함은 물론이고 추가의 마스크를 필요로 할 수 있다. 요컨대 공정적 측면에서 많은 어려움이 있다.
상기와 같은 기존 소자들의 문제점을 해결하기 위하여, 본 발명자에 의하여 새로운 구조의 고집적/고성능 플래시 메모리 소자를 개발하여 하기 특허문헌 2의 한국 특허출원을 한 바 있다. 이에 의하면, 수직으로 형성된 셀 스트링에서 전기적으로 절연된 다층의 전극스택을 공유하도록 형성함으로써, 집적도를 크게 개선한 점이 있으나, 동작에 있어서 셀 스트링을 구성하는 바디에서의 cross-talk이 문제가 되며, 특히, 리드 동작시 인접한 스택구조에 형성된 반도체 바디 사이에 전기적인 간섭(interference)이 생겨 셀 특성의 산포를 크게 하는 문제점이 있다.
또한, 동일한 전극스택의 양 측벽에 형성되는 셀 스택 사이라도 문턱전압 산포가 발생될 수 있는 문제점이 있다.
비특허문헌 1: K. T. Park et al., A 64-cell NAND flash memory with asymmetric S/D structure for sub-40 nm technology and beyond, in Technical Digest of Symposium on VLSI Technology, p. 24, 2006
비특허문헌 2: S.-P. Sim et al., Full 3-dimensional NOR flash cell with recessed channel and cylindrical floating gate - A scaling direction for 65 nm and beyond, in Technical Digest of Symposium on VLSI Technology, p. 22, 2006
비특허문헌 3: Y. Fukuzumi et al., Optimal integration and characteristics of vertical array devices for ultra-high density, bit-cost scalable flash memory, IEDM Tech. Dig., pp. 449-452, 2007
본 발명은 상기와 같은 종래 기술의 문제점들을 해결하기 위하여 창안된 것으로, 고집적이 가능하면서도 셀 스트링에서 바디 사이의 간섭(cross-talk 또는 interference)을 제거하기 위해 바디를 공유하는 이웃한 셀 스택 사이마다 플로팅 게이트 형태로 가중치 전극(weighting electrode)을 위치시키고, 아울러 셀 스택 간의 문턱전압 산포 문제를 상기 가중치 전극으로의 다양한 전하 주입과 방출에 의한 가중치으로 해결할 수 있도록 각 가중치 전극 상에 터널링 절연막을 사이에 두고 전하주입 전극을 형성한 3차원 수직형 메모리 셀 스트링과 이를 이용한 메모리 어레이 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 의한 3차원 수직형 메모리 셀 스트링은 반도체 기판 상에 하나 이상의 트렌치로 일정거리 이격되며 수직방향으로 절연막과 도전성 물질층이 교대로 반복 적층되어 형성된 두 개 이상의 전극스택들; 상기 각 전극스택의 상부 및 측벽, 상기 기판의 이격 공간 상에 형성된 전하저장층을 포함한 게이트 절연막 스택; 상기 게이트 절연막 스택 상에 형성된 반도체 바디; 상기 각 트렌치 마다 상기 반도체 바디 상에 제 1 분리절연막을 사이에 두고 형성된 하나 이상의 가중치 전극; 상기 각 가중치 전극을 상기 각 트렌치 방향으로 전기적으로 분리시키는 제 2 분리절연막; 상기 각 가중치 전극 상에 형성된 터널링 절연막; 및 상기 터널링 절연막 상에 형성된 가중치 제어 전극을 포함하여 구성된 것을 특징으로 한다.
또한, 본 발명에 의한 메모리 어레이는 2개 이상의 상기 수직형 메모리 셀 스트링들이 상기 각 트렌치 방향으로 일정 간격 이격되며 형성된 것을 특징으로 한다.
그리고, 3차원 수직형 메모리 셀 스트링의 제조방법은 반도체 기판에 희생 반도체층과 전극용 반도체층을 교대로 n번 적층한 후 하드 마스크 물질층을 증착하는 제 1 단계; 상기 하드 마스크 물질층을 패터닝하고 이를 기초로 상기 n번 적층된 희생 반도체층과 전극용 반도체층을 식각하여 상기 반도체 기판이 노출되도록 하나 이상의 트렌치를 형성하는 제 2 단계; 상기 각 트렌치에 의해 노출된 희생 반도체층을 선택적으로 식각하고 식각된 부위에 절연막으로 채워 두 개 이상의 전극스택들을 형성하는 제 3 단계; 상기 각 전극스택을 둘러싸며 상기 각 트렌치 상에 전하저장층을 포함한 게이트 절연막 스택을 형성하는 제 4 단계; 상기 게이트 절연막 스택 상에 일정 두께로 반도체층을 증착하고 패터닝하여 반도체 바디를 형성하는 제 5 단계; 상기 반도체 바디를 감싸며 상기 각 트렌치 상에 제 1 분리절연막을 형성하는 제 6 단계; 상기 반도체 기판 전면에 도전성 물질을 증착하고 식각하여 상기 각 트렌치 내부의 상기 제 1 분리절연막 상에 가중치 전극을 형성하는 제 7 단계; 및 상기 가중치 전극을 상기 각 트렌치 방향으로 일정 간격으로 식각하고 절연막으로 채워 제 2 분리절연막을 형성하는 제 8 단계를 포함하여 구성된 것을 특징으로 한다.
상기와 같은 구성에 의하여, 본 발명에 따른 수직형 메모리 셀 스트링은 바디를 공유하는 이웃한 셀 스택 사이마다 플로팅 게이트 형태의 가중치 전극, 터널링 절연막 및 가중치 제어 전극을 구비함으로써, 바디 사이의 간섭(cross-talk 또는 interference)을 제거할 수 있음은 물론 셀 스택 간의 문턱전압 산포 문제를 상기 가중치 전극으로의 다양한 전하 주입과 방출에 의한 가중치으로 해결할 수 있는 효과가 있다.
또한, 본 발명에 따른 수직형 메모리 셀 스트링은 가중치 전극에 저장되는 전하의 양을 임의로 조절하여 프로그램된 셀이나 지워진 셀의 문턱전압을 가중치 전극을 공유하는 셀 스택별로 임의로 조절할 수 있게 됨에 따라 메모리 용량도 높일 수 있는 가능성을 제공한다.
한편, 본 발명에 따른 수직형 메모리 셀 스트링 제조방법은 각 전극스택을 둘러싸며 게이트 절연막 스택, 반도체 바디 및 제 1 분리절연막을 순차적으로 형성한 후 가중치 전극을 채운 다음 다시 가중치 전극을 각 트렌치 방향으로 일정 간격으로 식각하여 제 2 분리절연막을 채우는 형태로 진행함으로써, 최소한의 마스크로 구현할 수 있는 효과가 있다.
도 1은 본 발명에 따른 셀 스트링을 이용한 메모리 어레이의 일부에 대한 평면도로, 내부 구조를 보이기 위해 x, y 평면에서 수직인 z축 방향으로 형성된 3차원 스택 구조에서 최상단 도전성 물질층을 수평으로 절단한 단면도이다.
도 2는 도 1과 유사한 단면도이나, 게이트 절연막 스택 중 제 1 절연막이 y축 방향의 셀 스택 사이에서 절단되지 않고 제 1 분리절연막이 형성된 것을 보여준다.
도 3 및 도 4는 도 1의 B 부분에 해당하는 사시도로, 각각 트렌치 방향으로 이격되며 형성된 셀 스트링에 있어 게이트 절연막 스택이 식각된 경우와 남아있는 경우를 보여준다. 각 도면에서 일례로 하나의 셀 스택에는 스위칭 소자와 셀 소자를 포함하여 8개가 형성되어 있다.
도 5는 도 3과 유사한 사시도이나, 게이트 절연막 스택 중 제 1 절연막/전하저장층은 각 전극간 절연막이 제 2 절연막과 접하도록 제거된 것을 보여준다.
도 6은 도 5와 유사한 사시도이나, 메모리 셀들 및 제 1, 제 2 선택 트랜지스터의 각 양측 소스/드레인이 반도체 바디에 도핑층으로 형성된 것을 보여준다.
도 7은 도 3과 유사한 사시도이나, 반도체 기판에 트렌치의 바닥을 따라 매몰전극이 형성된 것을 보여준다.
도 8은 도 3과 유사한 사시도이나, 각 전극스택의 최하단 절연막 및 트렌치의 바닥과 반도체 기판 사이에는 매몰 절연막이 형성된 것을 보여준다.
도 9 내지 도 12는 각각 본 발명에 따른 셀 스트링 구조의 일 단면을 보여주는 단면도로, 이를 이용한 플래시 메모리 어레이에서 셀의 동작을 보여주기 위한 전원 인가 심벌이 예시적으로 도시되어 있다.
도 13 내지 도 16은 본 발명에 따른 셀 스트링 구조의 다양한 실시예를 보여주기 위한 주요부 단면도이다.
도 17은 본 발명에 따른 셀 스트링을 이용한 메모리 어레이의 일 예시도로, (a)는 수직으로 형성된 스택 구조에서 최상단 도전성 물질층을 수평으로 절단한 단면도이고, (b)는 (a)에서 전극스택의 길이방향인 XX'선을 따라 수직하게 절단한 단면도이다. 도 17(b)에서 일례로 6층의 도전층(제 1, 2 전극 및 제어전극)이 보여진다.
도 18은 본 발명에 따른 셀 스트링 또는 메모리 어레이와 이를 구동하기 위한 MOS 소자를 주변회로로 같이 집적할 수 있음을 보여주는 예시도로, (a)는 일 레이아웃(평면도)이고, (b)는 (a)에서 전극스택의 길이방향인 YY'선을 따라 수직하게 절단한 단면도이다.
도 19는 본 발명에 따른 메모리 어레이의 구조, 컨택 및 배선의 구체적인 일 예들을 보여주기 위한 레이아웃(평면도)이다.
도 20 내지 도 25는 본 발명에 따른 셀 스트링 또는 이를 이용한 메모리 어레이의 제조 공정을 보여주는 공정 사시도이다.
도 26 및 도 27은 본 발명에 따른 셀 스트링 또는 이를 이용한 메모리 어레이의 제조 공정 중 각 전극의 컨택(contact)을 전극스택의 상부 일측에서 함께 형성할 수 있도록 반도체 기판에 절연막으로 패터닝하고 식각한 후 희생 반도체층과 전극용 반도체층을 번갈아 에피층으로 성장하는 일 예를 보여주는 공정 단면도이다.
도 28 및 도 29는 반도체 기판의 식각공정에서 식각된 반도체 기판의 가장자리 식각 프로파일의 다른 예를 보여주는 공정 단면도이다.
도 2는 도 1과 유사한 단면도이나, 게이트 절연막 스택 중 제 1 절연막이 y축 방향의 셀 스택 사이에서 절단되지 않고 제 1 분리절연막이 형성된 것을 보여준다.
도 3 및 도 4는 도 1의 B 부분에 해당하는 사시도로, 각각 트렌치 방향으로 이격되며 형성된 셀 스트링에 있어 게이트 절연막 스택이 식각된 경우와 남아있는 경우를 보여준다. 각 도면에서 일례로 하나의 셀 스택에는 스위칭 소자와 셀 소자를 포함하여 8개가 형성되어 있다.
도 5는 도 3과 유사한 사시도이나, 게이트 절연막 스택 중 제 1 절연막/전하저장층은 각 전극간 절연막이 제 2 절연막과 접하도록 제거된 것을 보여준다.
도 6은 도 5와 유사한 사시도이나, 메모리 셀들 및 제 1, 제 2 선택 트랜지스터의 각 양측 소스/드레인이 반도체 바디에 도핑층으로 형성된 것을 보여준다.
도 7은 도 3과 유사한 사시도이나, 반도체 기판에 트렌치의 바닥을 따라 매몰전극이 형성된 것을 보여준다.
도 8은 도 3과 유사한 사시도이나, 각 전극스택의 최하단 절연막 및 트렌치의 바닥과 반도체 기판 사이에는 매몰 절연막이 형성된 것을 보여준다.
도 9 내지 도 12는 각각 본 발명에 따른 셀 스트링 구조의 일 단면을 보여주는 단면도로, 이를 이용한 플래시 메모리 어레이에서 셀의 동작을 보여주기 위한 전원 인가 심벌이 예시적으로 도시되어 있다.
도 13 내지 도 16은 본 발명에 따른 셀 스트링 구조의 다양한 실시예를 보여주기 위한 주요부 단면도이다.
도 17은 본 발명에 따른 셀 스트링을 이용한 메모리 어레이의 일 예시도로, (a)는 수직으로 형성된 스택 구조에서 최상단 도전성 물질층을 수평으로 절단한 단면도이고, (b)는 (a)에서 전극스택의 길이방향인 XX'선을 따라 수직하게 절단한 단면도이다. 도 17(b)에서 일례로 6층의 도전층(제 1, 2 전극 및 제어전극)이 보여진다.
도 18은 본 발명에 따른 셀 스트링 또는 메모리 어레이와 이를 구동하기 위한 MOS 소자를 주변회로로 같이 집적할 수 있음을 보여주는 예시도로, (a)는 일 레이아웃(평면도)이고, (b)는 (a)에서 전극스택의 길이방향인 YY'선을 따라 수직하게 절단한 단면도이다.
도 19는 본 발명에 따른 메모리 어레이의 구조, 컨택 및 배선의 구체적인 일 예들을 보여주기 위한 레이아웃(평면도)이다.
도 20 내지 도 25는 본 발명에 따른 셀 스트링 또는 이를 이용한 메모리 어레이의 제조 공정을 보여주는 공정 사시도이다.
도 26 및 도 27은 본 발명에 따른 셀 스트링 또는 이를 이용한 메모리 어레이의 제조 공정 중 각 전극의 컨택(contact)을 전극스택의 상부 일측에서 함께 형성할 수 있도록 반도체 기판에 절연막으로 패터닝하고 식각한 후 희생 반도체층과 전극용 반도체층을 번갈아 에피층으로 성장하는 일 예를 보여주는 공정 단면도이다.
도 28 및 도 29는 반도체 기판의 식각공정에서 식각된 반도체 기판의 가장자리 식각 프로파일의 다른 예를 보여주는 공정 단면도이다.
이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
도 1은 본 발명에 따른 셀 스트링을 이용한 메모리 어레이의 일부에 대한 평면도로, 내부 구조를 보이기 위해 수직으로 형성된 스택 구조에서 최상단 도전성 물질층을 수평으로 절단한 단면도이다.
도 1에서 영역 A는 셀 스택 구조에서 하나의 셀이 점유하는 면적을 표시한 것이고, 영역 B는 후술되는 각 실시예들의 구조를 설명하기 위해 2 x 3 의 셀 스택들로 구성된 메모리 어레이의 일부를 나타낸 것이고, 영역 C는 6 x 1의 셀 스텍들로 구성된 하나의 수직형 셀 스트링의 일부를 나타낸 것이고, 우측 상단에 표시된 'F'는 주어진 기술에서의 최소 선폭을 나타낸 것이다.
본 명세서에서 사용되는 "셀 스택"은 후술할 전극스택, 상기 전극스택의 일 측벽 상의 게이트 절연막 스택 및 반도체 바디에 형성되는 메모리 셀 소자들의 수직 적층 구조를 말하고, "셀 스트링"은 도 1에서 영역 C와 같이 x 방향으로 셀 스택들이 하나의 반도체 바디로 연결된 것을 말하고, "셀 스트링을 이용한 메모리 어레이"는 도 1과 같이 셀 스트링(예컨대, 영역 C)이 y 방향으로 일정 간격 이격되며 형성된 것을 말한다.
이하에서는 본 발명에 따른 실시예를 크게 3차원 수직형 메모리 셀 스트링, 상기 셀 스트링을 이용한 메모리 어레이 및 상기 셀 스트링의 제조방법으로 나누어 설명한다.
[셀 스트링의 구조에 관한
실시예
]
우선, 본 발명에 따른 메모리 셀 스트링의 구조는 기본적으로, 도 1의 C 영역 및 도 3과 같이, 반도체 기판(1) 상에 하나 이상의 트렌치를 이루도록 수평방향(예컨대, x 방향)으로 일정거리 이격되며, 수직방향(예컨대, x 방향 및 y 방향에 각각 수직한 방향)으로 절연막(7, 9)과 도전성 물질층(8, 10, 11)이 교대로 n번 반복 적층되어(도 3에서는 일례로 8번 반복 적층 후 절연막 12가 한번 더 적층됨) 형성된 두 개 이상의 전극스택(40)들; 상기 각 전극스택의 상부 및 측벽, 상기 기판의 이격 공간 상에 형성된(즉, 상기 두 개 이상의 전극스택들 사이 각 트렌치를 감싸며 형성된) 전하저장층(3)을 포함한 게이트 절연막 스택(50); 상기 게이트 절연막 스택 상에 형성된 반도체 바디(5); 상기 각 트렌치 마다 상기 반도체 바디(5) 상에 제 1 분리절연막(6)을 사이에 두고 형성된 하나 이상의 가중치 전극(27); 상기 각 가중치 전극을 상기 각 트렌치 방향(예컨대, y 방향)으로 전기적으로 분리시키는 제 2 분리절연막(28); 상기 각 가중치 전극 상에 형성된 터널링 절연막(29); 및 상기 터널링 절연막 상에 형성된 가중치 제어 전극(30)을 포함하여 구성된다.
여기서, 반도체 바디, 게이트 절연막 스택 및 전극스택의 임의 도전성 물질층은 수직 채널을 갖는 하나의 셀 소자를 구성하게 되어, 결과적으로 다수 개의 셀 소자들이 전극스택(40)의 일 측면을 따라 수직으로 적층되어 셀 스택을 형성하게 된다.
그리고, 각 전극스택(40)의 측벽을 따라 형성된 셀 스택들은 x 방향으로 각 트렌치마다 마주보는 반도체 바디(5)의 전기적 cross-talk을 없애며 문턱전압을 조절하기 위한 가중치 전극(27)이 형성된 셀 스트링을 구성하게 된다.
또한, 가중치 전극(27)의 주변은 절연막으로 완전히 둘러싸여, 즉, 가중치 전극(27)의 바닥과 x 방향의 양 측면은 제 1 분리절연막(6)으로, 각 트렌치 방향인 y 방향의 양 측면은 제 2 분리절연막(28)으로, 상부는 터널링 절연막(29)으로 각각 둘러싸여, 상기 가중치 전극(27)은 플로팅(floating) 전극으로 기능하게 된다.
이러한 가중치 전극(27)은 전도성 물질로 형성되어 마주보는 반도체 바디(5)의 전기적 cross-talk을 없애는 기능뿐만 아니라, 가중치 제어 전극(30)과 터널링 절연막(29)을 통하여 전하(예컨대, 전자)를 주입하거나 빼어낼 수 있어, 가중치 전극(27)을 공유하는 셀 스택 별로 문턱전압을 독립적으로 서로 다른 가중치(weighting)을 주면서 조절할 수 있게 된다.
가중치 전극(27)에 전자를 주입하기 위해 일 예로 가중치 전극(27)을 공유하는 양측 전극스택(40)의 각 최상단 도전성 물질층(11)에 반도체 바디(5)에 채널이 형성되지 않을 정도의 전압(후술하는 바와 같이, 각 스택의 최상단에 위치하는 선택 트랜지스터가 off될 전압)을 인가하고, 나머지 도전성 물질층(8, 10)에는 높은 양의 전압을, 가중치 제어 전극(30)에는 낮은 음의 전압(즉, 절대값이 큰 음의 전압)을 각각 인가할 수 있다. 이렇게 되면, 가중치 전극(27)은 양의 커플링 전압(coupling voltage)이 유도되어 터널링 절연막(29)을 통하여 가중치 제어 전극(30)으로부터 전자가 가중치 전극(27)으로 주입되게 된다. 이때, 가중치 전극(27)의 커플링 전압 크기는 각 스택 셀의 게이트 역할을 하는 도전성 물질층(8, 10) 모두 또는 일부 양의 전압을 인가함으로써, 용이하게 조절할 수 있게 되고, 그 결과 가중치 전극(27)에로의 전자 유입량(가중치 정도)을 용이하게 조절할 수 있게 된다.
반대로, 가중치 전극(27)에 주입된 전자를 가중치 제어 전극(30)으로 빼어내기 위해서는 일 예로 가중치 전극(27)을 공유하는 양측 전극스택(40)의 모든 도전성 물질층(8, 10, 11)에는 반도체 바디(5)에 채널이 형성될 정도의 전압을, 각 전극스택 상부의 반도체 바디(5a, 불순물 도핑된 바디 컨택부)에는 낮은 음의 전압(즉, 절대값이 큰 음의 전압)을, 가중치 제어 전극(30)에는 높은 양의 전압을 각각 인가할 수 있다.
그리고, 제 1 분리절연막(6), 제 2 분리절연막(28) 및 터널링 절연막(29) 모두 산화막으로 형성할 수 있으나, 제 1 분리절연막(6)은 가중치 전극(27)에 커플링 전압이 용이하게 형성될 수 있도록 고유전율막(예컨대, 산화알루미늄막)으로 형성함이 바람직하다.
한편, 각 전극스택(40)의 모든 도전성 물질층(8, 10, 11)을 메모리 셀의 게이트로 할 수 있으나, 각 셀의 독립적인 접근성을 쉽게 하기 위해 최하단 도전성 물질층(8) 및 최상단 도전성 물질층(11)은, 각각 전극스택 상부의 반도체 바디(5a)와 컨택으로 연결된 라인(예컨대, 비트라인 또는 접지라인)을 선택하기 위한 제 1 및 제 2 선택 트랜지스터(스위칭 소자)의 게이트로 하고, 그 사이에 있는 나머지 도전성 물질층(10)들이 메모리 셀들의 각 게이트로 사용될 수 있다.
물론, 각 전극스택(40)의 최상단 도전성 물질층(11)만 선택 트랜지스터(스위칭 소자)의 게이트로 하고, 상기 선택 트랜지스터 게이트(11)의 밑에 있는 도전성 물질층들(8, 10)은 모두 메모리 셀 소자들의 각 게이트로 사용될 수도 있다.
각 전극스택(40)의 도전성 물질층(8, 10, 11)을 게이트로 하는 각 소자(메모리 소자 또는 스위칭 소자) 사이는 반도체 바디(5)에 이웃 게이트의 프린징 전계(fringing field)로 형성되는 반전층(inversion layer)이나 축적층(accumulation layer)으로 가상(virtual) 소스/드레인이 형성될 수 있어, 도 3과 같이, 외부 라인과 전기적으로 연결되기 위한 최상단 도전성 물질층(11) 상측의 반도체 바디(5a)를 제외하고는 통상과 같은 고농도의 도핑층이 형성되어 있지 않을 수 있다.
이때, 각 트렌치 바닥에서의 가중치 전극(27)을 공유하는 셀 스택 사이는 각 전극스택(40)의 최하단 도전성 물질층(8) 및/또는 반도체 기판(1)에 소정의 전압을 인가함으로써, 이에 의하여 형성되는 반전층(inversion layer)이나 축적층(accumulation layer)으로 서로 전기적으로 연결하게 된다.
그리고, 상기 게이트 절연막 스택(50)은 전하저장층(3)을 포함한 2개 이상의 절연막층들로 구성될 수 있고, 이는 후술하는 바와 같이 다양하게 실시될 수 있으나, 도 1 및 도 3과 같이, 각 전극스택(40)으로부터 제 1 절연막(2)/전하저장층(3)/제 2 절연막(4) 순으로 형성되고, 모두가 반도체 바디(5)와 유사한 크기로 절단되는 것이 바람직하다.
이는 전하저장층(3)에 저장된 전하가 열 등 주위 환경에 따라 이웃 셀 스트링의 셀로 퍼져나감에 따른 셀 동작의 오류를 근본적으로 제거할 수 있기 때문이다.
또한, 상기 전하저장층(3)은 채널 또는 게이트로 주입된 전자 또는 정공을 저장할 수 있는 것이면 어떤 물질도 가능하나, 주입된 전하가 주변으로 이동하기 어렵고 전하를 저장할 수 있는 트랩(trap)이 많은 질화물(nitride) 등이 바람직하다.
본 실시예에 따른 셀 스트링 구조는 상기 기본 구조를 따르거나 일부 변경하며 다양하게 구체화될 수 있는데, 그 일 예들을 첨부된 도면을 참조하며 간단히 설명하면 다음과 같다.
도 2는 도 1과 유사한 구조의 단면도이나, 게이트 절연막 스택(50a) 중 제 1 절연막(2a)이 y축 방향의 셀 스택 사이에서 절단되지 않고 제 1 분리절연막(6)이 형성될 수 있음을 보여준다.
도 4는 도 3과 유사한 구조의 사시도이나, 게이트 절연막 스택(50b)을 이루는 제 1 절연막(2a)/전하저장층(3a)/제 2 절연막(4a)이 어레이 구성시 이웃 셀 스트링과 함께 공유될 수 있음을 보여준다.
도 5는 도 3과 유사한 구조의 사시도이나, 전하저장층(3)에 저장된 전하가 동일한 셀 스트링에 연결된 상하 셀로 이동함에 따른 셀 동작의 오류도 근본적으로 제거하기 위하여, 각 전극스택의 절연막(7, 9) 상에선 게이트 절연막 스택(50c) 중 제 1 절연막(2b)/전하저장층(3b)을 아예 제거할 수 있음을 보여준다.
이 경우 전하저장층(3b)은 앞의 실시예와 달리, 각 전극스택(40a)의 도전성 물질층(8a, 10a, 11a)과 반도체 바디(5)가 교차하는 부위에만 형성되어 이웃 셀과 고립되므로, 도전성 물질(예컨대, 금속)로 형성할 수도 있는 장점이 있다. 그러나, 이를 위해서는 도 3의 구조에 비해 제조 공정의 순서를 바꾸며 일부 추가 공정이 필요로 한다.
도 6은 도 5와 유사한 구조의 사시도이나, 각 전극스택(40a)의 도전성 물질층(8a, 10a, 11a)을 게이트로 하는 각 소자(메모리 소자 또는 스위칭 소자) 사이의 반도체 바디(5c)와 트렌치 바닥의 가중치 전극(27)을 공유하는 셀 스택 사이의 반도체 바디(5b)에는 통상과 같이 고농도의 도핑층으로 소스/드레인을 형성할 수도 있음을 보여준다.
이렇게 함으로써, 각 소자 사이의 반도체 바디(5b, 5c)에 이웃 게이트 등의 프린징 전계(fringing field)에 의해 생기는 반전층(inversion layer)이나 축적층(accumulation layer)을 보강하여 소자 간 전기적 연결의 저항을 줄일 수 있는데, 이는 특히 전극스택(40a)의 도전성 물질층(8a, 10a, 11a) 사이 간격 즉 절연막(7, 9)의 두께가 클 때 주로 이용될 수 있다.
도 7은 도 3과 유사한 구조의 사시도이나, 반도체 바디(5)의 저항을 줄이기 위해, 반도체 기판(1)에 각 트렌치의 바닥을 따라 매몰전극(14)을 더 형성하여 전압을 인가할 수 있도록 구성될 수 있음을 보여준다.
도 8은 도 3과 유사한 구조의 사시도이나, 각 전극스택(40)의 최하단 절연막(7) 및 각 트렌치의 바닥과 반도체 기판(1) 사이에는 매몰 절연막(15)이 더 형성되어, 반도체 기판(1)으로의 누설 전류를 막을 수 있도록 구성될 수 있음을 보여준다.
기타, 전하저장층(3)에 저장된 전하가 동일한 셀 스트링 상의 상하 셀 간에 이동을 억제하기 위한 구성의 실시예가 도 14 내지 도 16에 더 도시되어 있다.
도 13은 도 3의 셀 스택 구조의 요부를 다시 그린 것인데, 이와 대비하며 도 14 내지 도 16을 살펴본다.
도 14 내지 도 16은 모두, 도 13과 달리, 각 전극스택의 절연막(9b)이 도전성 물질층(10, 10a) 보다 폭이 작도록 하여 도전성 물질층 사이 마다에 요홈을 형성하고, 상기 요홈을 따라 게이트 절연막 스택 중 적어도 제 1 절연막/전하저장층이 굽이치며 형성되도록 함으로써, 상하 셀 간에 전하 이동을 억제할 수 있음을 보여준다. 도 10 및 도 12에서도 마찬가지이다.
도 14 및 도 15와 같이, 각 전극스택의 양측에 도전성 물질층이 돌출되도록 할 경우에는 그렇지 않은 도 13과 달리 게이트 절연막 스택(50e, 50f)에서 제 1 절연막(2d, 2f)은 터널링 절연막으로, 제 2 절연막(4e, 4f)은 블로킹 절연막으로 기능하도록 동작하는 것이 바람직하다.
이는 각 전극스택의 양측으로 돌출된 도전성 물질층(10, 10a)의 모서리나 라운딩된 표면에 의하여 도전성 물질층 쪽이 반도체 바디(5', 5'')에 형성된 채널 쪽보다 전계가 집중되어, 도전성 물질층(10, 10a)에서 전하저장층(3d, 3f)으로의 전하 주입 또는 제거가 용이하기 때문이다.
상기 요홈을 따라, 도 14 및 도 15와 같이, 반도체 바디(5', 5'')도 굽이치며 형성되도록 할 수 있으나, 상기 요홈은 게이트 절연막 스택으로 또는, 도 16과 같이, 게이트 절연막 스택과 별도의 절연막(28a)으로 채워져 측면이 평탄화된 다음 반도체 바디(5)가 형성되도록 하여, 셀과 셀 사이에서 반도체 바디(5)와 전하저장층(3d) 사이에 원하지 않는 전하의 저장이나 제거를 억제할 수 있다.
도 15는 각 전극스택의 양측으로 돌출된 도전성 물질층(10a)의 표면이 라운딩된 것만 보여주나, 여기에 게이트 절연막 스택 또는, 도 16과 같이, 별도의 절연막(28a)으로 채워져 측면이 평탄화된 다음 반도체 바디(5)가 형성되도록 할 수 있다.
도 16의 도면부호 28a은 별도의 절연막일 수 있으나, 게이트 절연막 스택(50g)의 일부인 제 2 절연막(4)과 동일한 물질로 형성될 수 있다.
한편, 반도체 바디 상에 형성되는 제 1 분리절연막(6)은, 도 14와 같이, 요홈을 채우거나, 도 15와 같이, 함께 굽이치며 형성될 수 있다.
마지막으로, 도 3 내지 도 10과 같이, 각 전극스택의 최상단 도전성 물질층(11) 상에는 제 3 절연막(12)이 더 형성될 수 있으나, 도 11 및 도 12와 같이, 제 3 절연막(12) 없이 바로 게이트 절연막 스택(50d)이 형성될 수 있다.
여기서, 제 3 절연막(12)이 더 형성될 경우에는, 최상단 도전성 물질층(11)을 게이트로 하는 제 2 트랜지스터의 상측 소스/드레인은 반도체 바디를 컨택하기 위한 각 전극스택의 상부(5a)처럼 고농도의 불순물 도핑층으로 형성함이 바람직하다.
그리고, 각 트렌치의 바닥 근처에 형성된 반도체 바디에는, 도 9와 같이, 반도체 기판(1)에 매몰전극(14-1, 14-2)을 더 형성하거나, 도 10 내지 도 12와 같이, 고농도의 불순물 도핑층(5b)을 형성하여 반도체 바디의 도전성을 높일 수 있다. 물론, 매몰전극이나 불순물 도핑층 형성 없이, 전술한 바와 같이, 최하단 도전성 물질층(8)의 프링징 전계에 의하거나 반도체 기판(1) 자체에 전압을 인가함으로써, 각 트렌치 바닥에 위치한 반도체 바디의 도전성을 높일 수 있다.
기타, 상기 각 전극스택을 구성하는 도전성 물질층은 고농도의 불순물이 도핑된 반도체 물질(예컨대, 결정질 실리콘, 비정질 실리콘, 폴리 실리콘 등) 뿐만 아니라 금속일 수도 있다.
셀 스트링의 구조에 관한 실시예의 기술적 사상을 따르면서, 일부 구성의 형상을 달리하며 다양하게 실시될 수 있음을 보여주고, 달라진 대상을 구분할 수 있도록 하기 위하여 첨부된 도면에서는 일부 형상이 바뀐 경우 도면부호를 달리하며 부여하였으므로, 본 발명이 속한 기술분야의 통상 기술자라면 상기 기재 내용 및 도면을 참조하면 변형 가능한 다양한 실시예를 충분히 이해하고 실시할 수 있다 할 것이어서, 더 이상의 설명은 생략한다.
다음은, 도 9를 참조하며, 본 발명에 의한 셀 스트링의 동작에 대하여 간단히 설명한다.
우선, 이웃 전극스택의 상부에 형성된 반도체 바디(예컨대, 5a-1과 5a-2)에 소정의 전압을 인가하며 가중치 전극(27)을 공유하지 않은 셀 스택 간에 문턱전압 차이, 즉 각 전극스택으로 형성되는 소자의 턴온(turn-on) 전압에 차이가 발생되는지 확인한 다음, 문턱전압 차이가 발생되는 곳은 해당 가중치 전극(27)에 소정의 전하(전자나 정공)를 주입함으로써(가중치 전극에 전하를 주입하는 방법은 전술한 바와 같음), 상기 가중치 전극(27)을 공유하는 셀 스택의 문턱전압을 일괄적으로 이동(shift)시키며 조절한다.
그리고, 특정 셀(편의상, 두 번째 전극스택에서 파선으로 표시된 원 속에 있는 셀: Cell 1)을 프로그램하기 위해서는, 기존 방법과 같이 먼저 상기 특정 셀을 지나는 도전성 물질층(특정 셀의 제어전극)을 공유하는 모든 셀의 채널에 precharge를 수행한다. 이와 같은 precharge 단계는 상기 특정 셀의 제어전극을 통하여 공유되는 모든 셀에서 프로그램에 필요한 높은 전압이 인가될 때, 원치 않는 셀에 프로그램이 되는 것을 막기 위함이다.
이 이후에 설명하는 상기 특정 셀을 프로그램하는 방식은 일례에 해당하며 더 많은 조합이 가능할 수 있다. 편의상 도 9에서 가운데 전극스택의 상부에 형성된 반도체 바디(5a-2)는 접지에 연결되고, 좌우에 형성된 전극스택의 상부에 형성된 반도체 바디(5a-1, 5a-3)는 비트라인(bit-line)에 연결된다고 가정한다. 상기와 같이 모든 셀이 precharge된 상태에서 모든 선택 트랜지스터(스위칭 소자)를 off 시킨다. 이 상태에서 가운데 전극스택의 하단에 위치한 제 1 선택 트랜지스터를 on 시키고, 우측 전극스택(가운데 전극스택의 우측에 있는 전극스택)의 상부에 있는 반도체 바디에 0 V나 특정전압을 인가하고 동시에 우측 전극스택에 있는 제 1 및 제 2 선택 트랜지스터를 on 시키며, 좌측 전극스택(가운데 전극스택의 좌측에 있는 전극스택)에 있는 제 1 및 제 2 선택 트랜지스터는 off 시킨다. 이 상태에서 상기 특정 셀의 제어전극에 프로그램 전압(VPGM)을 인가하고, 가운데 전극스택에 있는 나머지 셀들의 각 제어전극(도전성 물질층)에 패스 전압(VPASS)을 인가하게 되면, 상기 우측 전극스택의 상부에서 비트라인에 연결된 반도체 바디로부터 캐리어가 상기 특정 셀 소자의 바디에 공급되고, 프로그램 전압(VPGM)에 의하여 상기 특정 셀만 프로그램을 할 수 있다. 이때, 상기 특정 셀과 제어전극을 공유하는 반대편의 셀(도 9에서 파선으로 표시된 네모 속에 있는 셀: Cell 2)은 인접한 좌측 전극스택에 있는 선택 트랜지스터가 모두 off되어 있으므로, precharge된 상태에서 플로팅되어 있어 프로그램되지 않게 된다.
한편, 상기 특정 셀을 읽기 위해서는 일례로 도 9에서 가운데 전극스택의 상부에 있는 바디에 0 V를 인가하고, 동시에 같은 스택에 있는 제 1 및 제 2 선택 트랜지스터를 on 시킨다. 그리고 좌측 전극스택에 있는 두 선택 트랜지스터는 off 시키고 우측 전극스택에 있는 선택 트랜지스터는 모두 on 시킨다. 읽기전압(VREAD)을 우측 전극스택의 상부에 형성된 반도체 바디에 인가하여, 우측 전극스택의 상단에 있는 비트라인으로부터 가운데 전극스택의 상단에 있는 접지라인으로 흐르는 전류를 읽어서 상기 특정 셀의 상태를 파악할 수 있다.
그리고, 셀의 지우기 동작을 설명하기 위하여, 설명의 편의상 각 셀 소자의 구조가 n형 MOSFET으로 동작한다고 가정한다. 모든 셀들을 한꺼번에 지우기 위해서는 해당하는 모든 셀들의 각 제어전극에 지우기를 위한 음의 전압(VERS)을 인가한다. 각 셀 스택에 위치한 제 1 또는 제 2 선택 트랜지스터(스위칭 소자)에서 셀 소자와 인접하지 않는 n+ 소스/드레인과 선택 트랜지스터의 게이트 전극이 겹친 영역에서 GIDL(Gate Induced Drain Leakage)을 일으켜 정공을 발생시킨다. 이를 위해 일례로 상기 제 2 선택 트랜지스터의 게이트 전극에 음의 전압을 인가하고 n+ 소스/드레인에 양의 전압을 인가한다. 이때 생성된 정공은 셀 소자들의 바디로 흘러 들어가고, 각 셀 소자의 제어전극에 지우기를 위한 음의 전압(VERS) 인가로 전하저장층으로 들어가, 결과적으로 각 셀 소자의 전하저장층에 저장된 전자가 바디로 빠져나가며 일괄적으로 지워지게 된다.
또한, 특정 셀을 선택적으로 지우는 것도 가능한데, 이에 대한 설명을 위해, 각 셀 소자의 구조가 n형 MOSFET으로 동작한다고 가정하고, 예시적으로 도 9에서 파선으로 표시된 원 속의 셀(Cell 1)을 특정 셀로 하여 선택적으로 지우는 과정에 대하여 설명한다. 모든 선택 트랜지스터들은 off된 상태에서, 상기 특정 셀과 인접한 우측 전극스택의 상단과 연결된 비트라인에 0 V나 임의의 전압을 인가하고, 우측 전극스택의 선택 트랜지스터는 모두 on 시키며, 좌측 전극스택의 선택 트랜지스터를 모두 off 시키다. 우측 전극스택의 상단에 있는 제 2 선택 트랜지스터(스위칭 소자)에서 셀 소자와 인접하지 않는 n+ 소스/드레인과 게이트 전극이 겹치는 영역에서만 GIDL에 의해 정공이 발생되도록 하여 정공을 제공하고, 상기 특정 셀이 있는 가운데 전극스택에서 하단에 있는 제 1 선택 트랜지스터만 on 시켜, 생성된 정공이 상기 특정 셀의 바디에 도달하도록 한다. 이 상태에서 상기 특정 셀의 제어전극에는 음의 전압(VERS)을 인가하고, 가운데 전극스택의 셀 소자 제어전극들(도전성 물질층들)에는 GIDL에 의해 발생한 정공이 상기 특정 셀의 바디에 공급될 수 있을 정도의 전압이 인가되면, 선택적으로 상기 특정 셀만 지울 수 있게 된다.
물론, 상기 셀 스트링의 동작에서 각 전극스택의 하단에 있는 제 1 선택 트랜지스터는 셀 소자로 활용될 수 있으므로, 각 전극스택의 상부에 하나의 제 2 선택트랜지스터만 스위칭 소자로 활용할 수 있다.
이상 설명한 바와 같이, 본 실시예에 의한 셀 스트링 구조에 따르면, 가중치 전극(27)에 의하여 셀 스트링에서 바디 사이의 간섭을 제거할 수 있고, 나아가 가중치 제어 전극(30)을 통하여 적절한 전하를 가중치 전극(27)에 주입함으로써, 셀 스택 간의 문턱전압 산포 문제를 해결하거나 임의로 셀 소자의 문턱전압을 변화시켜 메모리 용량을 증가시킬 수 있게 된다. 아울러, 3차원 스택구조에서 셀이 차지하는 면적을 통상 6F2 보다 절반 정도인 4F2 이하로 줄일 수 있고(도 1 참조), 수직으로 적층되는 구조이어서 고집적이 얼마든지 가능한 장점이 있다.
[셀 스트링을 이용한 메모리 어레이 구조에 관한
실시예
]
다음은, 상기 셀 스트링을 이용한 메모리 어레이 구조에 관한 실시예를 첨부된 도면을 참조하며 설명한다.
본 실시예에 의한 메모리 어레이 구조는 기본적으로, 도 1과 같이, x 방향으로 형성된 셀 스트링(영역 C)이 각 트렌치 방향인 y 방향으로 일정 간격으로 이격되며 복수 개로 형성된 구조를 갖는다.
이때, y 방향으로 일정 간격 이격된 복수 개의 셀 스트링들은 각각 독립된 전극스택들을 가지도록 형성될 수도 있으나, 도 1과 같이, 이웃 셀 스트링과 공유되도록 구성될 수 있다. 다만, 상기 복수 개의 셀 스트링들은 y 방향으로 제 2 분리절연막(28)을 사이에 두고 가중치 전극(27)을 이웃한 셀 스트링 간에 전기적으로 분리되도록 한다.
나아가, 각 셀 스트링의 게이트 절연막 스택의 전하저장층이 질화막과 같이 트랩이 있는 절연막으로 구성될 경우에는, 도 4와 같이, 상기 게이트 절연막 스택(50b)도 이웃 셀 스트링과 공유되도록 구성될 수 있다.
그리고, 이웃 셀 스트링과 공유하는 각 전극스택은 각 도전성 물질층을 컨택하기 위한 부분(컨택홀이 형성되는 부분, 이하 '컨택부'라 함)이 수평으로 돌출되며 형성되거나, 도 17(b)의 도면부호 42와 같이, 각 전극스택(40) 상부로 돌출되도록 각 도전성 물질층(8, 10)이 연장되며 적층되어 형성될 수도 있다. 이렇게 형성된 컨택부(42) 상에는, 도 18(b)와 같이, 전극층 컨택홀(16')이 형성되고, 상기 전극층 컨택홀(16')에는 도전성 물질을 채워 전극층 컨택(16)을 형성하게 된다.
도 19는 본 실시예에 따른 메모리 어레이의 구조, 컨택 및 배선의 구체적인 일 예를 보여준다.
도 19에 도시된 바와 같이, 제 1 분리절연막(28)으로 가중치 전극(27)을 분리시키며 전극스택(40)을 이웃 셀 스트링과 공유하는 형태로 메모리 어레이가 형성되고, 각 셀 스트링의 반도체 바디(5a)는 각 전극스택의 상부에 형성된 바디 컨택(36, 37)을 통하여 비트라인("B": bit-line, 30)과 접지라인("G": ground line, 31)에 교대로 연결된다.
각 셀 스트링의 반도체 바디(5a)가 비트라인(33)과 접지라인(31)에 교대로 연결되는 배선은 다양하게 구현될 수 있으나, 도 19에 도시된 바와 같이, 이웃 셀 스트링의 바디 컨택들(36, 37)이 사선 방향으로 교대로 배선된 비트라인(33) 및 접지라인(31)에 각각 연결되고(굵은 실선 참조), 양측 가장자리에 위치한 셀 스트링들의 바디 컨택들은 다른 층에서 상기 사선 방향과 교차하는 방향으로 교대로 배선된 비트라인(33) 및 접지라인(31)에 각각 연결될 수 있다(굵은 점선 참조).
그리고, 전극스택(40)을 이루는 각 전극층(도전성 물질층: 8, 10, 11)의 전기적 접속을 위한 배선도 다양하게 구현될 수 있으나, 도 19에 도시된 바와 같이, 위로부터 홀수번째 전극스택들은 좌측단에 각 전극층 컨택(16, 35, 35')이 형성되고, 짝수번째 전극스택들은 우측단에 각 전극층 컨택(16, 35, 35')이 형성되어, 상기 각 전극층 컨택(16, 35, 35')을 통해 전극스택의 길이 방향과 수직하게 배선된 워드라인(32)과 각 전극스택 마다 독립적인 형태로 배선되는 제 1 선택라인(39) 및 제 2 선택라인(39')에 각각 연결될 수 있다.
한편, 가중치 제어 전극(30)은, 도 3과 같이, 각 스트링의 각 트렌치 마다 가중치 전극(27) 상에 터널링 절연막(29)을 사이에 두고 형성되고, 도 19와 같이, 동일한 셀 스트링의 이웃한 트렌치 상에 형성된 가중치 제어 전극과는 전기적으로 연결되지 않도록 배선하는 것이 바람직하다. 이는 동일한 셀 스트링의 이웃한 트렌치 상에 형성된 가중치 전극(27) 간에는 독립된 가중치이 가능하여(즉, 주입되는 전하량을 달리하여) 각 전극스택 양측으로 형성된 셀 스택 사이의 문턱전압을 독립적으로 조절할 수 있기 때문이다.
가중치 제어 전극(30)을 연결하기 위한 배선은 다양하게 할 수 있으나, 도 19에 도시된 바와 같이, 비트라인(33) 및 접지라인(31)의 배선방향을 따라 이와 동일하게 사선 방향으로 연결될 수 있다. 이와 같은 가중치 제어 전극(30)의 구체적인 배선 방법은 상기 각 셀 스트링의 반도체 바디(5a)를 비트라인(33) 및 접지라인(31)으로 연결하기 위한 배선 방법과 동일하므로, 이에 대한 설명은 생략한다.
상기와 같이 가중치 제어 전극(30)을 연결하기 위한 배선을 할 경우, 배선의 수는 셀 스트링의 수와 동일하게 된다(도 19의 F1 내지 F8 참조).
도 19에서는 일례로 각 전극스택(40)이 6개의 전극층들(도전성 물질층들: 8, 10, 11)로 구성된 것을 보여주는데, 6개의 전극층들 중에서 최하단 전극층(8) 및 최상단 전극층(11)은 각각 제 1, 제2 선택 트랜지스터의 게이트 전극으로 사용되고, 나머지 4개의 전극층들(10)은 셀 소자의 제어전극으로 사용된다. 그러나, 필요에 따라 각 전극스택의 최하단에 형성된 제 1 선택 트랜지스터는 셀 소자로 활용될 수 있다.
또한, 본 실시예에 따른 메모리 어레이는 반도체 기판에 일정 깊이로 식각된 곳에 형성되어 식각되지 않은 영역에 형성되는 구동 소자들과 함께 하나의 반도체 기판 상에 형성될 수 있는데, 이는 구체적으로, 도 18과 같이, 상기 각 전극스택, 상기 각 가중치 전극 및 상기 각 수직형 메모리 셀 스트링을 반도체 기판(1)에 일정 깊이로 식각하여 형성하고, 상기 각 전극스택 또는 상기 각 가중치 전극의 좌측 또는/및 우측으로 이웃하게 이들에 전기적 접속을 단속하는 구동 소자들을 함께 집적할 수 있다.
도 18은 어레이 구동소자가 동일 반도체 기반 상에서 메모리 어레이와 함께 집적될 수 있음을 보여주는 일 예시도로, (b)는 (a)에서 전극스택의 길이방향인 YY'선을 따라 수직하게 절단한 단면도이고, 설명되지 않은 도면부호 18 및 18'는 각각 구동소자의 소스/드레인(22)(23) 컨택(contact) 및 이를 위한 컨택홀(contact hole)이고, 19는 구동소자의 게이트(gate), 20은 배선 공정시 형성된 층간 절연막, 21은 구동소자의 게이트 절연막, 24는 격리 절연막이다.
[셀 스트링의 제조방법에 관한
실시예
]
이후에는 상기 셀 스트링을 제조하는 방법에 관한 실시예를 중심으로 설명할 것이나, 이해의 편의상 상기 셀 스트링을 이용한 메모리 어레이의 일부 즉, 도 1에서 영역 B부분이 제조되는 각 공정 단계를 도시한 도 20 내지 도 30을 참조하며 설명한다.
우선, 도 20과 같이, 준비된 반도체 기판(1)에, 도 21과 같이, 희생 반도체층(25)과 전극용 반도체층(8', 10', 11')을 교대로 n번(도 21에서는 7번) 적층한 후 하드 마스크 물질층(12')을 증착하여 적층 스택(40')을 형성한다(제 1 단계).
여기서, 상기 반도체 기판(1)은 단결정 반도체 기판을 사용함으로써 그 위에 에피텍셜 방법으로 상기 희생 반도체층(25)과 상기 전극용 반도체층(8', 10', 11')을 교대로 n번(도 21에서는 7번) 적층 형성하는 것이 바람직하다.
그러나, 상기 전극용 반도체층(8', 10', 11')은 셀 소자나 스위칭 소자(예컨대, 제 1, 2 트랜지스터)의 바디가 아닌 게이트 전극을 형성하기 위한 것이므로, 상기 에피텍셜에 의한 단결정 반도체층으로 형성되지 않더라도 무방하다. 또한, 상기 전극용 반도체층(8', 10', 11')은 단순히 도전성 물질층으로 대체되고, 이 도전성 물질층을 격리하기 위한 절연막이 상기 희생 반도체층(25)을 대신할 수 있다.
따라서, 도 8과 같은 구조를 제조하기 위해, 상기 반도체 기판(1)에 매몰절연막(15)을 먼저 형성하고, 상기 매몰절연막(15) 상에 비정질이나 다결정 상태로 상기 희생 반도체층(25)과 상기 전극용 반도체층(8', 10', 11')을 교대로 n번 적층 형성할 수도 있다.
또한, 상기 희생 반도체층(25)은 차후 공정에서 선택적 식각으로 없애고 절연막으로 채우게 되므로, 상기 전극용 반도체층(8', 10', 11') 물질보다 식각률이 큰 것이어야 한다. 예컨대, 상기 반도체 기판(1) 및 상기 전극용 반도체층(8', 10', 11') 물질이 실리콘일 경우 상기 희생 반도체층(25)은 실리콘게르마늄일 수 있다.
그리고, 상기 전극용 반도체층(8', 10', 11')은 도전성을 띠어야 하므로, 이 단계에서 매 층착시마다 n형 또는 p형 불순물을 고농도로 도핑하거나, 후술되는 단계, 즉, 상기 희생 반도체층(25)의 선택적 식각 후에 플라즈마 도핑 등을 이용하여 드러난 전극용 반도체층(8, 10, 11)에 상기 불순물을 도핑할 수도 있다.
한편, 상기 제 1 단계 이전에, 도 26과 같이, 상기 반도체 기판(1) 상에 절연막을 증착하고 식각하여 상기 각 전극스택들의 컨택이 형성될 부위에 절연막 마스크(26)를 형성하는 단계; 및 상기 절연막 마스크(26)를 이용하여 상기 각 전극스택이 형성될 상기 반도체 기판(1)의 해당 영역을 언더 컷(under cut) 형태로 식각하는 단계를 더 진행한 다음, 상기 제 1 단계를 진행하면, 도 27과 같이, 전극스택의 상부에 해당하는 높이에서 각 전극스택들의 컨택이 형성될 부위가 함께 형성된 적층 스택(40')을 형성할 수 있다.
이때, 상기 절연막 마스크(26) 밑으로 상기 반도체 기판(1)이 언더 컷(under cut) 형태로 식각되는 것은 등방성 식각에 기인하게 되는데, 등방성 식각의 정도에 따라 기판 가장자리의 식각 프로파일은 도 27뿐만 아니라 도 28의 도면부호 1a 및 도 29의 도면부호 1b와 같이 다양하게 생길 수 있다.
기타, 상기 하드 마스크 물질층(12')은 상기 희생 반도체층(25)과 상기 전극용 반도체층(8', 10', 11') 식각시 남아 있을 수 있는 물질이면 어느 것이나 족하나, 산화막이나 질화막일 수 있다.
다음, 도 22와 같이, 상기 하드 마스크 물질층(12')을 패터닝하고 이를 기초로 상기 n번 적층된 희생 반도체층(25)과 전극용 반도체층(8', 10', 11')을 식각하여 상기 반도체 기판(1)이 노출되도록 하나 이상의 트렌치를 형성한다(제 2 단계).
이어, 도 22와 같이, 상기 각 트렌치에 의해 노출된 희생 반도체층(25)을 선택적으로 식각하고 식각된 부위에 절연막(7, 9)으로 채워 두 개 이상의 전극스택(40)들을 형성한다(제 3 단계). 본 단계는 절연막 마스크(26)를 이용하여 반도체 기판(1)을 식각하며 상기 제 1, 2 단계를 진행한 다음, 도 27과 같은 구조에서, 노출된 희생 반도체층(25)을 선택적으로 식각하고 식각된 부위에 절연막(7, 9)으로 채울 경우, 상기 절연막 마스크(26)가 희생 반도체층(25)이 제거된 구조물을 지탱할 수 있게 된다.
이때, 전술한 바와 같이, 상기 희생 반도체층(25)을 선택적으로 식각 후 상기 절연막(7, 9)을 채우기 전에 플라즈마 도핑 등을 이용하여 드러난 전극용 반도체층(8, 10, 11)에 n형 또는 p형 불순물을 고농도로 도핑할 수도 있다.
그리고, 상기 희생 반도체층(25)의 선택 식각과 상기 절연막(7, 9) 채움 공정은 상기 전극용 반도체층(8, 10, 11)의 지지를 위하여 일부씩 순차적으로 행하는 것이 바람직하다.
즉, 상기 제 2 단계로 트렌치를 형성한 다음, 추가적인 사진식각 공정으로 일부 적층구조는 소정의 마스크 물질로 막고 일부 적층구조는 열어 일부씩 순차적으로 상기 희생 반도체층(25)의 선택 식각과 상기 절연막(7, 9) 채움 공정을 진행하는 것이 바람직하다.
이후, 도 23과 같이, 상기 각 전극스택(40)을 둘러싸며 상기 각 트렌치 상에 전하저장층(3)을 포함한 게이트 절연막 스택(50)을 형성한다(제 4 단계).
이때, 상기 게이트 절연막 스택(50)은 트렌치로 분리된 상기 각 전극스택을 둘러싸며 제 1 절연막(2), 전하저장층(3) 및 제 2 절연막(4)이 순차적으로 형성된다.
여기서, 상기 제 1 절연막(2)은 열산화막으로 형성할 수 있고, 상기 전하저장층(3)은 질화물(nitride)과 같이 전하 트랩층이 있는 절연 물질로 형성할 수 있다.
다음, 도 23과 같이, 상기 게이트 절연막 스택(50) 상에 일정 두께로 반도체층을 증착하고 패터닝하여 반도체 바디(5)를 형성한다(제 5 단계).
이때, 상기 반도체층을, 도 23과 같이, 트렌치 방향(y 방향)으로 일정거리 이격되며 패터닝되도록 함으로써, 각 셀 스트링의 바디(5)를 구분 지으며, 메모리 어레이를 구현할 수 있게 된다.
여기서, 상기 각 셀 스트링의 반도체 바디(5)를 마스크로 하여 상기 게이트 절연막 스택(50)을 더 식각하게 되면, 도 3과 같이, 이웃 셀 스트링 사이의 게이트 절연막 스택(50)을 제거할 수 있게 된다.
이어, 도 24와 같이, 상기 반도체 바디(5)를 감싸며 상기 각 트렌치 상에 제 1 분리절연막(6)을 형성한다(제 6 단계).
여기서, 상기 제 1 분리절연막(6)을 형성하기 이전 또는 이후에 수직으로 불순물 이온주입 공정을 더 실시하여, 각 전극스택 상부 및 각 트렌치 하부에 있는 반도체 바디(5)에 고농도 불순물 도핑층(5a, 5b)을 형성할 수도 있다.
다음, 도 24와 같이, 상기 반도체 기판 전면에 도전성 물질을 증착하고 식각하여 상기 각 트렌치 내부의 상기 제 1 분리절연막(6) 상에 가중치 전극(27)을 형성한다(제 7 단계).
이어, 도 25와 같이, 상기 가중치 전극(27)을 상기 각 트렌치 방향(y 방향)으로 일정 간격으로 식각하고 절연막으로 채워 제 2 분리절연막(28)을 형성한다(제 8 단계).
이후, 상기 가중치 전극(27) 상부에 터널링 절연막(29)을 형성하는 단계와 다시 도전성 물질을 증착하여 가중치 제어 전극(30)을 형성하는 단계를 더 진행한다.
그리고, 상기 가중치 제어 전극(30)을 형성한 후에는 별도의 불순물 이온주입 공정을 더 진행하여, 각 전극스택 상부에 형성되어 있는 반도체 바디(5) 및 가중치 제어 전극(30)에 고농도 불순물 도핑층을 형성할 수도 있다.
이상으로, 본 발명의 바람직한 실시예에 대하여 기술하였으나, 본 발명에 속하는 통상의 지식을 가진 자라면, 이를 기초로 다양하게 실시할 수 있는바, 더 이상의 설명은 생략한다.
본 발명에 따른 기술은 NAND 플래시 메모리 분야에 널리 사용될 수 있다.
1: 기판 2: 제 1 절연막
3: 전하저장층 4: 제 2 절연막
5: 반도체 바디 6: 제 1 분리절연막
7: 최하단 절연막 8: 제 1 선택 트랜지스터의 게이트
9: 층간 절연막 10: 도전성 물질층
11: 제 2 선택 트랜지스터의 게이트 12: 제 3 절연막
14: 매몰 전극 15: 매몰 절연막
16, 35, 35': 전극층 컨택 16': 컨택홀(contact hole)
19: 구동 소자의 게이트 20: 배선용 절연막
21: 구동 소자의 게이트 절연막 22: 구동 소자의 소스
23: 구동 소자의 드레인 24: 격리 절연막
25: 희생 반도체층 26: 절연막 마스크
27: 가중치 전극 28: 제 2 분리절연막
29: 터널링 절연막 30: 가중치 제어 전극
31: 접지라인 32: 워드라인
33: 비트라인 36, 37: 바디 컨택
38: 가중치 제어 전극 컨택 39: 제 1 선택라인
39': 제 2 선택라인 40: 전극스택
50; 게이트 절연막 스택
3: 전하저장층 4: 제 2 절연막
5: 반도체 바디 6: 제 1 분리절연막
7: 최하단 절연막 8: 제 1 선택 트랜지스터의 게이트
9: 층간 절연막 10: 도전성 물질층
11: 제 2 선택 트랜지스터의 게이트 12: 제 3 절연막
14: 매몰 전극 15: 매몰 절연막
16, 35, 35': 전극층 컨택 16': 컨택홀(contact hole)
19: 구동 소자의 게이트 20: 배선용 절연막
21: 구동 소자의 게이트 절연막 22: 구동 소자의 소스
23: 구동 소자의 드레인 24: 격리 절연막
25: 희생 반도체층 26: 절연막 마스크
27: 가중치 전극 28: 제 2 분리절연막
29: 터널링 절연막 30: 가중치 제어 전극
31: 접지라인 32: 워드라인
33: 비트라인 36, 37: 바디 컨택
38: 가중치 제어 전극 컨택 39: 제 1 선택라인
39': 제 2 선택라인 40: 전극스택
50; 게이트 절연막 스택
Claims (31)
- 반도체 기판 상에 하나 이상의 트렌치로 일정거리 이격되며 수직방향으로 절연막과 도전성 물질층이 교대로 반복 적층되어 형성된 두 개 이상의 전극스택들;
상기 각 전극스택의 상부 및 측벽, 상기 기판의 이격 공간 상에 형성된 전하저장층을 포함한 게이트 절연막 스택;
상기 게이트 절연막 스택 상에 형성된 반도체 바디;
상기 각 트렌치 마다 상기 반도체 바디 상에 제 1 분리절연막을 사이에 두고 형성된 하나 이상의 가중치 전극;
상기 각 가중치 전극을 상기 각 트렌치 방향으로 전기적으로 분리시키는 제 2 분리절연막;
상기 각 가중치 전극 상에 형성된 터널링 절연막; 및
상기 터널링 절연막 상에 형성된 가중치 제어 전극을 포함하여 구성된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 1 항에 있어서,
상기 반도체 기판에 상기 각 트렌치의 바닥을 따라 매몰전극이 더 형성된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 1 항에 있어서,
상기 각 전극스택의 최하단 절연막 및 상기 각 트렌치의 바닥과 상기 반도체 기판 사이에는 매몰 절연막이 더 형성된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 1 항에 있어서,
상기 게이트 절연막 스택은 상기 각 전극스택으로부터 제 1 절연막/전하저장층/제 2 절연막 순으로 형성되고,
상기 제 1 절연막/전하저장층/제 2 절연막 모두 또는 상기 게이트 절연막 스택 중 전하저장층/제 2 절연막이 상기 반도체 바디와 동일한 크기로 절단된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 4 항에 있어서,
상기 게이트 절연막 스택 중 제 1 절연막/전하저장층은 상기 각 전극스택의 절연막 상에선 제거된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 4 항에 있어서,
상기 각 전극스택의 절연막은 도전성 물질층보다 폭이 작아 도전성 물질층 사이 마다에 요홈이 형성되고,
상기 요홈을 따라 상기 게이트 절연막 스택 중 적어도 제 1 절연막/전하저장층이 굽이치며 형성된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 6 항에 있어서,
상기 요홈을 따라 상기 게이트 절연막 스택 및 상기 반도체 바디도 굽이치며 형성된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 7 항에 있어서,
상기 각 전극스택의 도전성 물질층은 상기 요홈에서 돌출된 부위가 라운딩된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 6 항에 있어서,
상기 요홈은 상기 게이트 절연막 스택과 별도의 절연막으로 채워져 측면이 평탄화된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 각 전극스택의 최하단 도전성 물질층 및 최상단 도전성 물질층은 각각 제 1 선택 트랜지스터의 게이트 및 제 2 선택 트랜지스터의 게이트이고,
상기 제 1 선택 트랜지스터의 게이트 및 상기 제 2 선택 트랜지스터의 게이트 사이에 있는 상기 각 전극스택의 도전성 물질층들은 메모리 셀 소자들의 각 게이트인 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 10 항에 있어서,
상기 메모리 셀 소자들은 상기 반도체 바디에 프린징 전계(fringing field)로 형성되는 반전층(inversion layer)이나 축적층(accumulation layer)으로 서로 연결된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 10 항에 있어서,
상기 메모리 셀 소자들 및 상기 제 1, 2 선택 트랜지스터는 각각 상기 반도체 바디에 불순물 도핑층으로 소스/드레인이 형성된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 각 전극스택의 최상단 도전성 물질층은 선택 트랜지스터의 게이트이고,
상기 선택 트랜지스터 게이트의 밑에 있는 상기 각 전극스택의 도전성 물질층들은 메모리 셀 소자들의 각 게이트인 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 13 항에 있어서,
상기 메모리 셀 소자들은 상기 반도체 바디에 프린징 전계(fringing field)로 형성되는 반전층(inversion layer)이나 축적층(accumulation layer)으로 서로 연결된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 제 13 항에 있어서,
상기 메모리 셀 소자들 및 상기 선택 트랜지스터는 각각 상기 반도체 바디에 불순물 도핑층으로 소스/드레인이 형성된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링.
- 2개 이상의 제 1 항에 의한 수직형 메모리 셀 스트링들이 상기 각 트렌치 방향으로 일정 간격 이격되며 형성된 것을 특징으로 하는 메모리 어레이.
- 제 16 항에 있어서,
상기 2개 이상의 제 1 항에 의한 수직형 메모리 셀 스트링들은 상기 제 2 분리절연막을 사이에 두고 이웃한 셀 스트링 간의 상기 가중치 전극을 분리시킨 것을 특징으로 하는 메모리 어레이.
- 제 17 항에 있어서,
상기 2개 이상의 제 1 항에 의한 수직형 메모리 셀 스트링들은 상기 게이트 절연막 스택을 공유하는 것을 특징으로 하는 메모리 어레이.
- 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
상기 각 전극스택은 적어도 일단에 도전성 물질층이 수평으로 돌출되도록 단차를 이루며 적층되거나, 전극스택 상부로 돌출되도록 연장되며 적층된 것을 특징으로 하는 메모리 어레이.
- 제 19 항에 있어서,
상기 각 셀 스트링의 반도체 바디는 상기 각 전극스택의 상부에 형성된 바디 컨택들을 통하여 비트라인과 접지라인에 교대로 연결된 것을 특징으로 하는 메모리 어레이.
- 제 20 항에 있어서,
상기 각 셀 스트링의 반도체 바디가 비트라인과 접지라인에 교대로 연결되는 배선은, 이웃 셀 스트링의 바디 컨택들이 사선 방향으로 교대로 배선된 비트라인 및 접지라인에 각각 연결되고, 양측 가장자리에 위치한 셀 스트링들의 바디 컨택들은 다른 층에서 상기 사선 방향과 교차하는 방향으로 교대로 배선된 비트라인 및 접지라인에 각각 연결된 것을 특징으로 하는 메모리 어레이.
- 제 21 항에 있어서,
상기 각 전극스택을 이루는 각 도전성 물질층의 전기적 접속을 위한 배선은, 상기 두 개 이상의 전극스택들 중 홀수번째 전극스택들은 좌측단에 각 전극층 컨택이 형성되고, 짝수번째 전극스택들은 우측단에 각 전극층 컨택이 형성되어, 상기 각 전극층 컨택을 통해 상기 각 전극스택의 길이 방향과 수직하게 배선되는 워드라인과 상기 각 전극스택 마다 독립적인 형태로 배선되는 제 1 선택라인 및 제 2 선택라인에 각각 연결된 것을 특징으로 하는 메모리 어레이.
- 제 21 항에 있어서,
상기 가중치 제어 전극은 상기 각 스트링의 각 트렌치 마다 상기 가중치 전극 상에 상기 터널링 절연막을 사이에 두고 형성되고, 동일한 셀 스트링의 이웃한 트렌치 상에 형성된 가중치 제어 전극과는 전기적으로 연결되지 않는 것을 특징으로 하는 메모리 어레이.
- 제 23 항에 있어서,
상기 가중치 제어 전극을 연결하기 위한 배선은, 상기 비트라인 및 접지라인의 배선방향을 따라 사선 방향으로 연결된 것을 특징으로 하는 메모리 어레이.
- 제 24 항에 있어서,
상기 가중치 제어 전극을 연결하기 위한 배선의 수는 상기 셀 스트링의 수와 동일한 것을 특징으로 하는 메모리 어레이.
- 제 16 항에 있어서,
상기 어레이는 상기 반도체 기판에 일정 깊이로 식각된 곳에 형성되어 식각되지 않은 영역에 형성되는 구동 소자들과 함께 상기 반도체 기판 상에 형성된 것을 특징으로 하는 메모리 어레이.
- 반도체 기판에 희생 반도체층과 전극용 반도체층을 교대로 n번 적층한 후 하드 마스크 물질층을 증착하는 제 1 단계;
상기 하드 마스크 물질층을 패터닝하고 이를 기초로 상기 n번 적층된 희생 반도체층과 전극용 반도체층을 식각하여 상기 반도체 기판이 노출되도록 하나 이상의 트렌치를 형성하는 제 2 단계;
상기 각 트렌치에 의해 노출된 희생 반도체층을 선택적으로 식각하고 식각된 부위에 절연막으로 채워 두 개 이상의 전극스택들을 형성하는 제 3 단계;
상기 각 전극스택을 둘러싸며 상기 각 트렌치 상에 전하저장층을 포함한 게이트 절연막 스택을 형성하는 제 4 단계;
상기 게이트 절연막 스택 상에 일정 두께로 반도체층을 증착하고 패터닝하여 반도체 바디를 형성하는 제 5 단계;
상기 반도체 바디를 감싸며 상기 각 트렌치 상에 제 1 분리절연막을 형성하는 제 6 단계;
상기 반도체 기판 전면에 도전성 물질을 증착하고 식각하여 상기 각 트렌치 내부의 상기 제 1 분리절연막 상에 가중치 전극을 형성하는 제 7 단계; 및
상기 가중치 전극을 상기 각 트렌치 방향으로 일정 간격으로 식각하고 절연막으로 채워 제 2 분리절연막을 형성하는 제 8 단계를 포함하여 구성된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링의 제조방법.
- 제 27 항에 있어서,
상기 제 1 단계 이전에 상기 반도체 기판 상에 절연막을 증착하고 식각하여 상기 각 전극스택들의 컨택이 형성될 부위에 절연막 마스크를 형성하는 단계; 및
상기 절연막 마스크를 이용하여 상기 각 전극스택이 형성될 상기 반도체 기판의 해당 영역을 언더 컷(under cut) 형태로 식각하는 단계를 더 진행하는 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링의 제조방법.
- 제 27 항 또는 제 28 항에 있어서,
상기 제 1 단계의 상기 희생 반도체층과 상기 전극용 반도체층의 적층은 에피텍셜에 의하여 각각 단결정 형태로 형성하거나, 상기 반도체 기판 상에 매몰 절연막을 먼저 형성한 다음 적층하여 각각 비정질이나 다결정 형태로 형성하는 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링의 제조방법.
- 제 29 항에 있어서,
상기 전극용 반도체층은 상기 희생 반도체층보다 식각률이 낮은 반도체 물질이고, 상기 제 1 단계에서 적층되며 불순물로 도핑되거나, 상기 제 3 단계에서 상기 희생 반도체층이 선택 식각된 다음에 불순물로 도핑된 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링의 제조방법.
- 제 30 항에 있어서,
상기 제 3 단계에서 상기 희생 반도체층의 선택 식각과 상기 절연막 채움 공정은 상기 전극용 반도체층의 지지를 위하여 일부씩 순차적으로 행하는 것을 특징으로 하는 3차원 수직형 메모리 셀 스트링의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110076775A KR101329586B1 (ko) | 2011-08-01 | 2011-08-01 | 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110076775A KR101329586B1 (ko) | 2011-08-01 | 2011-08-01 | 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130014990A true KR20130014990A (ko) | 2013-02-12 |
| KR101329586B1 KR101329586B1 (ko) | 2013-11-14 |
Family
ID=47894900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110076775A KR101329586B1 (ko) | 2011-08-01 | 2011-08-01 | 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101329586B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140112827A (ko) * | 2013-03-14 | 2014-09-24 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| KR20150054503A (ko) * | 2013-11-12 | 2015-05-20 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| KR20180126323A (ko) * | 2017-05-17 | 2018-11-27 | 연세대학교 산학협력단 | 3 차원 비휘발성 메모리 소자 및 이의 제조 방법 |
| CN110634881A (zh) * | 2018-06-22 | 2019-12-31 | 三星电子株式会社 | 垂直半导体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200073429A (ko) | 2018-12-14 | 2020-06-24 | 삼성전자주식회사 | 반도체 소자 |
| KR102134089B1 (ko) * | 2019-01-02 | 2020-07-14 | 부산대학교 산학협력단 | 곡면 채널을 갖는 3 차원 적층 nor 플래시 메모리와 그의 제조 방법 및 동작 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101539697B1 (ko) * | 2008-06-11 | 2015-07-27 | 삼성전자주식회사 | 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법 |
| KR20110020533A (ko) * | 2009-08-24 | 2011-03-03 | 삼성전자주식회사 | 재기입가능한 3차원 반도체 메모리 장치의 제조 방법 |
| KR101623547B1 (ko) * | 2009-12-15 | 2016-05-23 | 삼성전자주식회사 | 재기입가능한 3차원 반도체 메모리 장치의 제조 방법 |
-
2011
- 2011-08-01 KR KR1020110076775A patent/KR101329586B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140112827A (ko) * | 2013-03-14 | 2014-09-24 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| KR20150054503A (ko) * | 2013-11-12 | 2015-05-20 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| US9530899B2 (en) | 2013-11-12 | 2016-12-27 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of manufacturing the same |
| KR20180126323A (ko) * | 2017-05-17 | 2018-11-27 | 연세대학교 산학협력단 | 3 차원 비휘발성 메모리 소자 및 이의 제조 방법 |
| CN110634881A (zh) * | 2018-06-22 | 2019-12-31 | 三星电子株式会社 | 垂直半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101329586B1 (ko) | 2013-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101056113B1 (ko) | 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
| CN108573979B (zh) | 半导体器件 | |
| KR101160185B1 (ko) | 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
| KR102612195B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20200083296A1 (en) | Three-dimensional semiconductor device | |
| KR101028993B1 (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN104205342B (zh) | 小型三维垂直nand 及其制造方法 | |
| US8923072B2 (en) | Non-volatile memory device and method of fabricating the same | |
| KR101110355B1 (ko) | 차단 게이트 라인을 갖는 3차원 스택 어레이 및 그 제조방법 | |
| KR100956985B1 (ko) | 고집적 수직형 플래시 메모리 셀 스트링, 셀 소자, 및 그제조 방법 | |
| CN110729304B (zh) | 三维半导体存储器件 | |
| US20110199813A1 (en) | Non-volatile memory device having 3d structure and method for fabricating the same | |
| US20130161717A1 (en) | Non-volatile memory device and method for fabricating the same | |
| KR101329586B1 (ko) | 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
| US11127862B2 (en) | Three-dimensional non-volatile memory device and method of manufacturing the same | |
| US9929169B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR101002293B1 (ko) | 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 | |
| US20220328519A1 (en) | Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| KR20210022797A (ko) | 반도체 장치 | |
| KR101073640B1 (ko) | 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법 | |
| CN112310096A (zh) | 半导体装置 | |
| KR101362219B1 (ko) | 바디를 공유하는 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이 | |
| KR101090979B1 (ko) | 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링 | |
| KR101091023B1 (ko) | 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이 | |
| US20240008283A1 (en) | Nor-type memory device, method of manufacturing nor-type memory device, and electronic apparatus including memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 5 |