CN104205342B - 小型三维垂直nand 及其制造方法 - Google Patents

小型三维垂直nand 及其制造方法 Download PDF

Info

Publication number
CN104205342B
CN104205342B CN201380014950.3A CN201380014950A CN104205342B CN 104205342 B CN104205342 B CN 104205342B CN 201380014950 A CN201380014950 A CN 201380014950A CN 104205342 B CN104205342 B CN 104205342B
Authority
CN
China
Prior art keywords
dielectric
gate electrode
groove
storage
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380014950.3A
Other languages
English (en)
Other versions
CN104205342A (zh
Inventor
J.阿尔斯梅尔
R.S.马卡拉
X.科斯塔
Y.张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN104205342A publication Critical patent/CN104205342A/zh
Application granted granted Critical
Publication of CN104205342B publication Critical patent/CN104205342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种NAND装置，至少具有垂直NAND串(180)的3x3子阵列，其中控制栅极电极(3，3a，3b，3aL，3aR)在子阵列中是连续的并且在子阵列中没有气隙或电介质填充的沟槽。气隙或电介质填充沟槽(53，63)将NAND的下选择栅极(51)和上选择栅极(61)分别与在相同子阵列中的相邻NAND串的相应的选择栅极分开。气隙或电介质填充沟槽(81)可以分开整个NAND串阵列的不同的子阵列块。NAND装置通过以下方式形成：首先形成具有分开的下选择栅极(51)的下选择栅极层，然后形成包含多个NAND串部分的多个存储装置层级，并且然后存储装置层级之上形成具有分开的上选择栅极(61)的上选择栅极层级(60)，多个NAND串部分包括连续的网状控制栅极电极(3)。

Description

小型三维垂直NAND及其制造方法
相关申请的交叉引用
本申请要求2012年3月21日提交的美国临时申请序列号为61/613，630的权益，其全部内容通过引用结合于本文。
技术领域
本发明一般地涉及半导体装置领域并且具体地涉及三维垂直NAND串和其它三维装置及其制造方法。
背景技术
图1A和1B中描述了现有技术中三维垂直NAND串的示例。图1A所示的装置是现有技术中所已知的万亿比特单元阵列晶体管(terabit cell array transistor，“TCAT”)阵列。它在垂直NAND闪存串中包括通过栅极替换工艺而形成的镶嵌的金属栅极SONOS型单元(见Jang，et al.，“Vertical cell array using TCAT(Terabit Cell Array Transistor)technology for ultra high density NAND flash memory，”2009 Symposium on VLSITechnology Digest of Technical Papers，pages 192-193，June 16 2009，Honolulu，Hawaii，其全部内容通过引用结合于本文)。
图1B所示的装置是现有技术所已知的Pipe-shaped Bit Cost Scalable(“P-BiCS”)快闪存储器(见Katsumata，et al.，“Pipe-shaped BiCS Flash Memory with 16Stacked Layers and Multi-Level-Cell Operation for Ultra High Density StorageDevices，”2009 Symposium on VLSI Technology Digest of Technical Papers，pages136-137，June 16 2009，Honolulu，Hawaii，其全部内容通过引用结合于本文)。
发明内容
NAND装置至少具有垂直NAND串的3x3阵列，其中控制栅极电极在阵列中是连续的并且在阵列中没有气隙或电介质填充的沟槽。NAND装置通过下面方式形成：首先形成具有分开的下选择栅极的下选择栅极层级，然后形成包含多个NAND串部分的多个存储装置层级，并且然后在存储装置层级上形成具有分开的上选择栅极的上选择栅极层级。
附图说明
图1A、2A和2B是现有技术中NAND存储装置的侧截面示意图。图1B是现有技术中NAND存储装置的立体截面示意图。图2C是现有技术中NAND存储装置的俯视截面示意图。
图3A和3B是本发明实施例的NAND存储装置的侧截面示意图。图3C是图3A和3B中装置的俯视截面示意图。
图4A是本发明实施例的NAND存储装置的侧截面示意图。图4B是图4A中装置的俯视截面示意图。
图5A和5B是本发明实施例中NAND存储装置的下选择栅极装置层级沿图5C中的线A-A’和B-B’相互垂直的侧截面示意图。图5C是图5A和5B的装置俯视截面示意图。
图6A、6B、6C和6D是制造本发明实施例的NAND存储装置的下选择栅极装置层级的方法步骤的侧截面示意图。
图7、8、9和10是制造本发明实施例的NAND存储装置的存储装置层级的方法步骤的侧截面示意图。
图11A和11B是本发明实施例的NAND存储装置的上选择栅极装置层级沿图11C中的线A-A’和B-B’的相互垂直的截面示意图。图11C是图11A和11B中装置的俯视截面示意图。
图12A和12B分别是本发明实施例的NAND存储装置中对应下和上选择栅极装置层级的侧截面示意图。
图13A和13B是本发明其它实施例中的NAND存储装置的侧截面示意图。
图14A是现有技术装置的俯视截面示意图，并且图14B和14C是根据本发明实施例的NAND存储装置的俯视截面示意图。
图14D和14E是本发明实施例的NAND存储装置的分别沿图14C中的线A-A’和B-B’的侧截面示意图。
图15A至15Q是制造图14C所示的NAND存储装置的方法步骤的俯视图，并且图16A至16Q是对应于图15A至15Q中所示的制造NAND存储装置方法的对应步骤的沿图14C中线B-B’的各个侧截面示意图。
具体实施方式
本发明人意识到由于相邻的垂直NAND串之间存在沟槽，TCAT和P-BiCS两者都具有低于最优密度的密度。例如，如图1A所示和图2A所示意示出的，每个TCAT NAND串180通过字线切口或沟槽86与相邻的串分开。TCAT中的底部源极选择栅极(SGS)装置在从堆叠金属层的底部开始构建的下选择栅极电极之间需要切口空间或沟槽86。此外，源极线102的形成过程和p阱300接触在TCAT装置中需要额外的空间。
同样地，如图1B所示和图2B示意性示出的，每个U形(也称为管状)P-BiCS NAND串180在选择栅极61以及U形沟道1的翼或臂之间需要狭缝沟槽86A，其中该U形沟道1在上源极线102和位线202之间延伸。此外，如图2B所示，相邻U形NAND串180也通过字线切口或沟槽86B相互分开以不丢失有效空穴并减少字线Rs。图2C中示出了填充的存储孔(filledmemory holes)84(例如，包含NAND串沟道1以及膜13，膜13包含隧道电介质、电荷存储区域和阻挡电介质)和在TCAT和P-BiCS装置中的沟槽86的俯视图。为了清晰起见，将控制栅极从图2C中省略，并且图的底部示出了在去除牺牲材料时防止装置层级坍塌在彼此上的支撑柱88。使得沟道在两个相邻的填充的存储孔之间具有比预期更大的节距(例如，约为150nm的节距)，并且使阵列效率降低多于50％。
本发明人意识到可以去除在垂直NAND串的阵列中的字线(即，控制栅极)沟槽或切口86以提高装置密度并且减小填充的存储孔84的节距。实施例包括单片三维NAND串以及制造具有至少一个3x3阵列的垂直NAND串的三维NAND装置的方法，其中垂直NAND串的控制栅极电极在阵列中是连续的并且在阵列中没有气隙或电介质填充的沟槽86。NAND装置通过下面方式形成：首先形成具有分开的下选择栅极的下选择栅极层级，然后形成包含多个NAND串部分的多个存储装置层级，并且然后在存储装置层级上形成具有分开的上选择栅极的上选择栅极层级。
图3A、3B、3C、4A和4B示出了小型垂直NAND(“CVNAND”)装置的实施例。图3A示意性地示出了整个CVNAND装置的侧截面示意图，包括位于图4A所示的存储装置层70之下和之上的下50和上60选择栅极装置层级。图3B示意性地示出了存储层级70和一个CVNAND阵列的选择栅极装置层级50、60的侧截面示意图，并且图3C示意性地示出了填充的存储孔84和支撑柱88的位置的俯视图。图4A示出了在一个NAND串阵列中的存储装置层级70(例如，包含控制栅极电极/字线的层级)的侧截面示意图。图4B示意性地示出了每个阵列区块中连续控制栅极电极3和填充的存储孔84之间位置关系的俯视截面示意图。
在一实施例中，NAND串可以形成有垂直沟道。一方面，如图3B、3A和4B所示，垂直沟道1具有实心柱的形状。在此方面，整个沟道包含半导体材料。另一方面，如图4A所示，垂直沟道具有中空的圆柱形。在此方面，垂直沟道包括由半导体沟道1壳围绕的非半导体的芯2。芯可以不填充或用诸如氧化硅或氮化硅的绝缘材料填充。
在某些实施例中，单片三维NAND串180包含半导体沟道1，半导体沟道1具有至少一个端部，该至少一个端部大体上垂直于衬底100的主表面100a延伸，如图3A和3B所示。例如，半导体沟道1可以为柱形并且整体柱形的半导体沟道大体上垂直衬底100的主表面100a延伸。在这些实施例中，装置的源极/漏极电极可以包括下电极102(例如，在半导体衬底100的主表面100a中的重掺杂的半导体区域源极电极)，其设置在与掺杂的源极区域103接触的半导体沟道1之下；以及上电极202(例如，位线)，其形成在半导体沟道1中的掺杂的漏极区域203之上，如图3A所示。下电极102与图3A所示的视图之外的金属互连接触或者与阵列下方的电路的金属线接触。因此，漏极/位线电极202从上方与柱形的半导体沟道1(通过漏极区域203)接触，并且源极电极102从下方与柱形的半导体沟道1(通过源极区域103)接触。
衬底100可以是任何现有技术中已知的半导体衬底，诸如单晶硅，诸如硅-锗或硅-锗-碳的IV-IV族化合物，III-V族化合物，II-VI族化合物，覆盖于这样衬底的外延层，或者诸如氧化硅、玻璃、塑料、金属或陶瓷衬底的其它半导体或非半导体材料。衬底100可以包括制造在其上的集成电路，诸如存储装置的驱动电路。
任何合适的半导体材料可用于半导体沟道1，例如硅，锗，硅锗，锑化铟，或者诸如III-V或II-VI族的半导体材料的其它化合物半导体材料。半导体材料可以是非晶形体、多晶体或单晶体。半导体沟道材料可以由任何合适的沉积方法形成。例如，在一个实施例中，半导体沟道材料通过低压化学气相沉积(LPCVD)法沉积。在其它某些实施例中，半导体沟道材料可以是通过使初始沉积的非晶半导体材料再结晶而形成的再结晶的多晶半导体材料。
图4A中的绝缘填料材料2可以包含任何电绝缘材料，诸如氧化硅、氮化硅、氮氧化硅或者其它绝缘材料。
每个单片三维NAND串180还包括多个控制栅极电极3，如图4A-4B所示。控制栅极电极3可以包括大体上平行衬底100的主表面100a延伸的带状部分。如图4B所示，当从顶部观察时，控制栅极电极3包括除了存储孔84之外都连续的“网”，该存储孔84由沟道1、可选的隧道电介质11、电荷存储区域9、阻挡电介质7和可选的绝缘填料2完全填充。换句话说，控制栅极电极3可以认为是其开口全部被填充的网。
多个控制栅极电极3至少包含位于第一装置层级(例如，装置层A)的第一控制栅极电极3a以及位于第二装置层级(例如，装置层B)的第二控制栅极电极3b，其中第二装置层级位于衬底100的主表面100a之上和装置层级A之下，如图4A和3A所示。控制栅极的材料可以包括本技术领域已知的任何一种或多种合适的导体或半导体控制栅极材料，诸如掺杂的多晶硅或者诸如钨、铜、铝、钽、钛、钴、氮化钛的金属或其合金。例如，在某些实施例中，优先选择钨以允许利用“后栅极”工艺的方便实施，下文中将参照图7-10进行描述。
如图3A、4A和4B所示，第一控制栅极电极3a和第二控制栅极电极3b在阵列中是连续的，因此这些电极在阵列中没有气隙或电介质填充的沟槽。图4B示出了两个位于第一装置层级A的控制栅极电极3aL和3aR(例如，左电极和右电极)。每个电极在示例性4x3的填充的存储孔84阵列的周围形成连续的网。每个电极3aL和3aR分别与阵列区块的字线200L和200R接触。阵列区块包括通过其各控制栅极电极(例如，3aL)连接至公共字线(例如，200L)的多个阵列(例如，多个4x3阵列)。为清晰起见，在图4B中仅示出了一个通过对应的控制栅极电极连接至每个字线的阵列。但应理解的是，图4B中所示的图案沿字线重复。因此，每个阵列位于对应的阵列区块中，其中在装置层级A的一个区块中的左控制栅极电极3aL与在同层级A的相邻阵列区块中的右控制栅极电极3aR通过气隙(如果狭缝沟道81未填充)或电介质填充的沟槽81相互分开。相同的构造应用在图4A和3A所示的其它存储层级中。
阻挡电介质7邻近控制栅极3设置并可以由控制栅极3围绕。阻挡电介质7可以包括分别与多个控制栅极电极3的对应的一个接触的多个阻挡电介质片，如图4A、3A和4B所示。例如，位于装置层级A的第一电介质片7a和位于装置层级B的第二电介质片7b分别与控制电极3a和3b接触，如图4A所示。在某些实施例中，多个阻挡电介质片7的每一个的至少一部分在相邻两个NAND串之间围绕控制栅极电极3的顶部、底部和两边的部分，如图4A和3A所示。
装置还包括位于沟道1和阻挡电介质7之间的多个电荷存储区域9。类似地，多个离散的电荷存储区域9至少包括位于装置层级A的第一离散电荷存储片9a和位于装置层级B的第二离散电荷存储片9b，如图4A所示。
隧道电介质11位于多个电荷存储区域9的每一个与半导体沟道1之间。阻挡电介质7和隧道电介质11可以独立地从任何一种或多种相同或不同的电绝缘材料中选择，其中电绝缘材料为诸如氧化硅、氮化硅、氮氧化硅或其它绝缘材料。
电荷存储区域9可以包括导体(例如，金属或金属合金诸如钛、铂、钌、氮化钛、氮化铪、氮化钽、氮化锆，或者金属硅化物，诸如硅化钛、硅化镍、硅化钴或其组合物)或半导体(例如，多晶硅)浮置栅极、导电纳米粒子或者电荷存储介电层或片(例如，氮化硅或其它电介质)。例如，在某些实施例中，电荷存储区域包括氮化硅，其中氧化硅阻挡电介质7、氮化物电荷存储区域9和氧化硅隧道电介质11形成NAND串的氧-氮-氧(ONO)存储膜13。可替换地，阻挡电介质可以包括三层ONO电介质，使得存储膜13包括ONO(11)-N(9)-O(7)。
如图4B所示，隧道电介质11包括围绕半导体沟道1的圆柱体，电荷存储区域9包括围绕隧道电介质的圆柱体，并且阻挡电介质7包括围绕电荷存储区域的圆柱体。控制栅极电极3的第一控制栅极电极3a和第二控制栅极电极3b在每个NAND串中围绕阻挡电介质。
NAND串的选择或存取晶体管16L、16U在图3A、3B、5、6和11中示出。这些晶体管及其操作在专利申请序列号No.12/827，947中进行了描述，作为选择晶体管的教导通过引用结合在本文。
如图3A和5A-5C所示，下选择栅极电极51在下选择栅极电极层50中设置为邻近控制栅极电极3(例如，3a、3b)之下的柱形半导体沟道1的下部分1L。层级50可以是源极选择栅极层，并且电极51可以是源极侧选择栅极电极。每个下选择栅极电极51在层级50的阵列中通过气隙或电介质填充的沟槽53与相邻的下选择栅极电极51分开。
此外，如图3A和11A-C所示，上选择栅极电极61设置为邻近在第一控制栅极电极3a和第二控制栅极电极3b之上的柱形半导体沟道1的上部分1U。电极61可以包括位于漏极上选择栅极层60中的漏极侧选择栅极电极。每个上选择栅极电极61在层级60的阵列中通过气隙或电介质填充的沟槽63与相邻的上选择栅极电极61分开。
在一个非限制性的实施例中，每个半导体沟道1包括邻近上选择栅极电极61的第一部分1U、邻近下选择栅极电极51的第二部分1L、至少位于第一和第二部分之间的第一装置层级(A)和第二装置层级(B)中的第三部分1M(例如，中间或存储部分)以及位于沟道1的第二部分1L和第三部分1M之间的可选的落地焊盘部分55。
在图3B所示的一个实施例中，沟道1的第三(中间)部分1M比第一(上部)1U和第二(下部)1L沟道1部分具有更大的直径或宽度，因为这三个部分以下述单独的工艺步骤形成。较细的上部1U和下部1L沟道1部分允许为在对应的层级60和50中的相邻的上部61和下部51选择栅极之间增加气隙或电介质填充的沟槽53、63提供空间。比较而言，因为控制栅极3是连续的并且在邻近沟道1的中间(存储)部分1M处不需要气隙或沟道，沟道部分1M可以比沟道部分1U和1L更厚。
最后，如图3A、3B、5和6所示并将在下文中详细描述，沟道1可以选择性地包括落地焊盘部分55。落地焊盘部分相比于沟道1的第二部分1L和第三部分1M具有更大的直径和宽度。
图5A-5C示出了装置的下选择栅极层级50。图5C示出了俯视图并且图5A和5B示出了沿图5C的线A-A’和B-B’的侧截面图。下选择栅极层50位于衬底100上。下选择栅极层50包括多个半导体沟道1(包括底部上的源极区域103)的下部分1L，以及多个下源极电极102。每个下源极电极通过对应的源极区域103电连接至半导体沟道的多个下部分1L的每一个。层级50还包括多个下选择栅极电极51，其邻近栅极电介质54，该栅极电介质54与每个半导体沟道1的下部分1L接触。沟道1L、栅极电介质54和选择栅极51形成每个NAND串的下(源极)选择晶体管16L。带状下选择栅极线52成行地与选择栅极51连接以输入/输出(未示出)，如图5B和5C所示。在层级50之上形成存储层级70的层之前，形成层级50，以使选择栅极50被互相分开。
图6A-6D描述了图5A所示的该层50的形成步骤。如图6A所示，沟道1的下部分1L可以利用任何合适的光刻或刻蚀技术通过刻蚀硅衬底100而形成，以形成硅柱体1L。可替换地，柱体1L可以形成在位于衬底100上的掩模的开口中。这种情况下，选择栅极装置层级50在衬底100的表面100a上提升，使得选择晶体管16L具有多晶硅沟道1L并且CMOS装置可以形成在NAND阵列下的单晶硅衬底100中。该选项非最优选。
之后，使柱体1L氧化以在柱体的侧壁(一个或多个)和衬底100的表面100a的暴露部分上形成氧化硅栅极电介质54。可替换地，栅极电介质可以通过CVD或其它合适的方法沉积在柱体1L和衬底100的表面100A上。这种情况下，电介质54可以包括除了氧化硅之外的材料。
最后，使上衬底100的上表面100A被掺杂(例如，通过离子注入)以形成源极区域103和源极电极102(例如，衬底100中埋设的掺杂的源极线)。通过高剂量的注入在衬底100中形成埋设的源极线102。可替换地，除了埋设植入的线102之外，可以另外提供或取代埋设植入的线102提供可选的埋设的金属网(例如，钨，等)作为源极电极(一个或多个)。源极区域103可以通过向柱体1L的基底进行有角度地离子注入(例如，磷或砷注入进p型硅衬底中)而形成。如下将述，该注入可以在电介质54形成之前或之后或者在选择栅极51形成之后进行。
接着，如图6B所示，在形成下选择栅极层级50的步骤过程中，每个下选择栅极电极51通过气隙或电介质填充的沟槽53与阵列中相邻的下选择栅极电极分开。这可以通过下面方式进行：在覆盖沟道1的下部分1L的电介质54上形成选择栅极51层，然后各向异性地刻蚀选择栅极层以在覆盖沟道1的下部分1L的电介质54上留下细小的(discreet)、分开的侧壁间隔体形状的选择栅极51。可以留出间隔栅极51之间的空间作为气隙或填充电介质填充物53。可替换地，选择栅极51可以通过沉积导电层并利用光刻和刻蚀将其图案化为细小的栅极51而形成。如果需要，可以硅化晶体管16L的栅极51的部分。
然后形成选择栅极线52以将细小的选择栅极连接成行。线52可以通过沉积一个或多个导电层并且然后进行光刻和刻蚀以形成带状线52而形成。线52在图5C中的A-A方向上而不是B-B方向上相互分开。
然后，如图6C-6D所示，可选的半导体落地焊盘55可以外延生长于暴露在下选择栅极层级50中的电介质填充的沟槽53中的多个半导体沟道1的下部分1L的每一个之上，使得落地焊盘具有比在下面的沟道的下部分具有更大的宽度或直径。
落地焊盘55的形成可以包括外延生长在沟道1的暴露部分1L上的“蘑菇头”形的过度生长硅56。该过度生长硅56随之由绝缘间隙填充层(例如，氧化硅或氮化硅)覆盖。然后使蘑菇头硅56和间隙填充层平面化(例如，通过CMP)以在每个柱体1L上形成平面的落地焊盘55，落地焊盘55通过绝缘间隙填充物57分开，如图6D所示。
图7-10描述了根据本发明的一实施例在形成下选择栅极层级50的步骤之后制造图4A和3A中存储装置层级70的方法。存储装置层级70包括多个NAND串部分。
参考图7，交替层121(121a、121b等)和132(132a、132b等)的堆叠120形成在位于衬底100的主表面之上的已完成的下选择栅极装置层级50之上。层121、132可以通过任何合适的沉积方法沉积在衬底上，诸如溅射、CVD、PECVD、MBE等。层121、132可以是6至100nm厚。堆叠120可以由不同于材料121和132的绝缘材料200的可选覆盖层覆盖。
在该实施例中，第一层121包括电绝缘材料，诸如氧化硅、氮化硅、高k电介质(例如，有机或无机金属氧化物)等。第二层132是牺牲层。任何相比于材料121可以选择性地刻蚀的牺牲材料可以用于层132，诸如导电或绝缘或半导体材料。例如，当层121的材料是氧化硅时，层132的牺牲材料可以是氮化硅。
在层121、132的沉积之后，刻蚀堆叠120以形成多个存储孔84。至少3x3，例如存储孔84的至少6x6的阵列可以形成在其中NAND串的垂直沟道将相继形成的位置。
半导体沟道1的中间部分1M随之形成于在存储孔84中暴露的落地焊盘55上。沟道部分1M可以用绝缘填料2填充(如图4A所示)或者可以包括实心柱(如图3A和7所示)。
优选地，沟道1部分1M的材料包括轻掺杂的p型或n型(即，掺杂小于1017cm-3)硅材料(例如，多晶硅)。优选n沟道装置，因为其可与n+结(例如，源极103和漏极203n+掺杂区域的掺杂浓度在1017cm-3和1021cm-3之间)方便地连接。但是，也可以使用p沟道装置。也可以使用其它半导体材料(例如，SiGe、SiC、Ge、III-V、II-VI族等)。
半导体沟道1可以通过任何理想的方法形成。例如，半导体沟道材料1可以通过在孔84中和堆叠120上(例如，通过CVD)沉积半导体(例如，多晶硅)材料而形成，接着的是通过以堆叠120的顶面作为抛光停止层或刻蚀停止层的化学机械抛光(CMP)或回蚀以移除沉积半导体层的上部分的步骤。
在某些实施例中，单晶硅或多晶硅垂直沟道1可以通过金属诱导结晶(“MIC”，也称为金属诱导横向结晶)形成而不需要单独的掩模步骤。MIC方法因为沟道材料在孔84中的横向限制而提供完整的沟道结晶。
在MIC方法中，非晶的或小颗粒状的多晶硅半导体(例如，硅)层可以首先形成在孔84中和堆叠120上，然后在半导体层上形成成核促进剂层。成核促进剂层可以是连续的层或多个不连续的区域。成核促进剂层可以包括任何理想的多晶硅成核促进剂材料，例如但不限于：诸如Ge、Ni、Pd、Al或其组合的成核促进剂材料。
然后非晶的或小颗粒状半导体层可以通过使非晶的或小颗粒状的多晶半导体再结晶而将其转化为大颗粒多晶或单晶半导体层。再结晶可以通过低温(例如，300至600C)退火进行。
然后多晶半导体层的上部分和成核促进剂层可以通过以堆叠120的顶表面作为停止层的CMP或回蚀去除，产生图7所示的结构。去除可以通过选择性地湿法刻蚀多余的成核促进剂层和在层的顶部中形成的任何硅化物然后通过以堆叠120的顶部作为停止层的硅层顶部的CMP而进行。
沟道1部分1M形成之后，至少一个狭缝沟槽81(也如图4B所示)在堆叠120中形成。开口81、84可以通过光刻形成掩模(例如，光致抗蚀剂掩模)然后刻蚀没有掩模的部分而形成。如图4B所示，狭缝沟槽开口81可以是穿过多于一个NAND串的切口的形状。狭缝沟槽81允许从后侧进入位于存储孔84的垂直NAND串以在“后栅极”工艺中形成控制栅极3。
接着，如图8所示，相比于第一层121材料选择性地刻蚀牺牲材料132以形成凹进62。凹进62可以通过选择性的、各向同性的湿法或干法蚀刻而形成，其相比于第一层绝缘材料121选择性地穿过狭缝沟槽81刻蚀牺牲材料132。凹进62延伸至沟道1部分1M。优选地，将在第一层121之间的整层第一牺牲材料132去除直至沟道1部分1M。
如图9所示随之在凹进62中形成存储膜13。这包括在位于存储开口84中的沟道部分1M之上的凹进中形成隧道电介质11，在隧道电介质之上形成电荷存储区域9，并且在凹进62中的电荷存储区域之上形成阻挡电介质7。阻挡电介质7可以包括通过保形原子层沉积(ALD)或化学气相沉积(CVD)而沉积的氧化硅层。其它高k电介质材料，诸如氧化铪，可以替代氧化硅使用或两者与氧化硅一起使用。电介质7可以具有6至20nm的厚度。电荷存储区域9可以包括通过任何合适方法沉积的氮化硅层，诸如ALD、CVD等，并且具有3至20nm的厚度。隧道电介质可以包括氧化硅或者其它合适的材料构成的相对较薄的绝缘层(例如，4至10nm的厚度)，其它合适的材料诸如为氮氧化物、氧化物及氮化物多层堆叠、或高k电介质(例如，氧化铪)。隧道电介质可以通过任何合适的方法沉积，诸如ALD、CVD等。可替换地，隧道电介质可以通过热氧化凹进62中暴露的沟道1的中间部分1M的暴露的侧壁而形成。
控制栅极3然后穿过狭缝沟槽81形成在凹进62的剩余部分中的阻挡电介质上，如图10所示。控制栅极3优选为金属或金属合金栅极，诸如钨栅极，通过MOCVD或其它合适的方法而形成。最后，如果需要，阵列区块之间的狭缝沟槽81可以用电介质填充材料填充或者它们可以作为气隙沟槽而不填充。
图11A-11C描述了装置的上选择栅极层级60。图11C示出了顶部的截面示意图(分别沿图11A和11B中线A-A和B-B，其中位线202未示出)，并且图11A和11B示出了沿图11C中线A-A’和B-B’的侧截面示意图。上选择栅极层60形成在多个存储装置层级70之上，优选为在层级70完成之后并且优选为不使用堆叠120层。上选择栅极层级60包括多个半导体沟道1的上部分1U，和多个上漏极电极(例如，位线)202。每个上源极或漏极电极202通过漏极区域203电连接至半导体沟道的多个上部分1U的每一个。层级60还包括多个上选择栅极电极61。每个上选择栅极电极61设置为邻近与每个半导体沟道1的上部分1U接触的栅极电介质64。沟道部分1U、栅极电介质64和选择栅极61形成每个NAND串的上(漏极)选择晶体管16U。通过绝缘填料63相互分开的上选择栅极线66将选择栅极61连接成行。
上选择栅极层级60可以用与下选择栅极层级50相同的方式形成，除了下述方式。首先，沟道1的上部分1U(例如，上选择栅极晶体管16U的沟道)生长在相应的沟道1的中间部分1M上。因此，部分1U可以包括多晶半导体(例如，多晶硅)或再结晶的、近乎单晶的硅(例如，通过MIC工艺再结晶)。
其次，不形成落地焊盘55，而是在柱体1U的顶部掺杂与沟道1部分1U(例如，p型)相反导电型(例如，n型)的掺杂剂以形成漏极区域203。这可以通过将P或As离子注入到硅柱体1U的暴露部分而实现。第三，如图11B所示，位线202通过在电介质层204的轨道状沟槽中的镶嵌工艺或者通过在位线202轨道周围形成电介质层204而形成。否则，上选择栅极电极61可以通过在栅极电介质64上的侧壁间隔体工艺形成，该栅极电介质64覆盖着与下选择栅极电极51相同材料的上选择栅极晶体管16U的硅沟道1L。如果需要，晶体管16U的栅极61的部分和/或漏极203可以是硅化物。
图12A和12B分别描述了选择晶体管16以及层级50和60的构件示例性的尺寸(纳米级)，以纳米为单位。上述构造为更大区块的尺寸提供密集的阵列。CVNAND的尺寸小于5nm有效半节距(F/n)，其中F是最小特征尺寸并且n是装置层级的数量。
上述NAND装置可以被编程并且可以用常规的NAND技术读取。但是，因为每个NAND串的选择栅极相互分开，上述装置的擦除操作可以通过穿过下选择栅极装置层级50中的下选择栅极源极晶体管16L的栅极诱发漏极漏电流(GIDL)过程而进行。有效的GIDL擦除通过优化底部SGS晶体管16L的GIDL电流(擦除期间)以及截止电流/漏电流(禁止期间)可以擦除非常高的堆叠。这也提供了仅从源极线102侧有效地擦除，其可以为顶部SGD晶体管16U优化截止电流和漏电流(禁止和读取期间)。这使得装置开启抑制窗口并减少非选择区块的读取电流泄露。可以认为相比于现有技术的三维NAND，子区块的擦除可以变得更加有效。
图13A和13B是本发明实施例的NAND存储装置的侧截面示意图。图13A和13B中所示的装置与上述图3A中所示的装置类似，除了图13A和13B中所示的装置，还包含局域互连(源极接触)302。局域互连302可以在图13A的实施例中阵列的下方延伸(例如，局域互连在图13A视图中的阵列下层进出纸面延伸)。可替换地，局域互连302可以延伸进图13B实施例中的狭缝沟槽81中。局域互连302可以包括任何合适的导电材料，诸如钨、铝、铜等。
在图13B的实施例中，局域互连302包括与下电极102电接触的垂直柱体(例如，在半导体衬底100的主表面中的重掺杂的半导体区域源极电极或位于衬底上方的其它电极)。局域互连302的上部分与源极线电接触。
在本实施例中，狭缝沟槽81和局域互连302延伸穿过存储装置层70并且穿过电介质沟槽填充材料53至下电极102的暴露的上表面。优选地，狭缝沟槽81的侧壁用绝缘层304覆盖，诸如氧化硅(见图14D和14E)，并且局域互连形成在狭缝沟槽81的中间位于绝缘层304部分之间。
如图13B所示，垂直NAND串的阵列的宽度由相邻沟槽81之间的空间决定，至少一个或多个该沟槽可以用局域互连302填充。局域互连302可以接触串的相邻阵列的公用下电极102以同时为多个NAND串阵列中的串提供源极侧的擦除。
局域互连可以如上所述通过刻蚀沟槽81一直到下电极102而形成，在沟槽81中形成绝缘层304并且用局域互连302的导电材料填充的沟槽中的剩余的中间空间。局域互连302导电层和/或绝缘层304延伸出沟槽81的部分可以通过平面化(诸如CMP)去除。在图13A的替换实施例中，局域互连先于阵列的形成而形成在阵列之下。
图14A是图1B和2B所示的现有技术中BiCS NAND装置的顶部截面视图。图14B和14C是根据本发明的实施例的CVNAND存储装置的顶部截面示意图。
如图14B所示，填充的存储孔84(例如，孔84包括柱形沟道1和存储膜13)排列成正方形或长方形的布局，其中存储孔位于虚拟的长方形或正方形的角上，类似于图14A中BiCS的布局。延伸至下电极102的上选择栅极61、位线202和局域互连302也在图14B中示出。
图14C描述了其中填充的存储孔84(例如，NAND串沟道1和存储膜13)排列为大体上六边形的图案的替换实施例。该图案包括重复的七个填充的存储孔84的单位图案，存储孔84具有中间孔84，中间孔84由六个其它孔84所围绕，六个其它孔84排列成围绕中间孔84的六边形布局。换句话说，中间半导体沟道1和存储膜13单元由六个其它半导体沟道和存储膜单元围绕，排列为围绕中间半导体沟道和存储膜单元的六边形布局。六边形图案在同一个平面内，关于阵列的一点具有三个对称轴。三个轴相互分开大约60度。因此，存储孔84排列在六边形网格上，其也称为六边形拼接(hexagonal tiling)、双截角六边形拼接(bitruncated hexagonal tiling)或多截角六边形拼接(omnitruncated hexagonaltiling)。优点是，六边形填充只占通常使用的图14A所示的相同数量的单元的使用标准长方形布局的面积的87％。
当从顶部观察时，图14C的六边形拼接构造中的存储孔84沿每个选择栅极51、61交错布局。图14C的六边形拼接构造相比于图14A和14B的布局为选择栅极51、61提供了松散的布局(例如，更大的节距)。但是，相比于图14A和14B的布局，可以提高图14C的六边形拼接构造的阵列的密度，其位线202的节距相比于图14A和14B的布局中的节距减少了2倍。
图14D和14E是具有六边形拼接的存储孔84构造的CVNAND存储装置在图14C中分别沿线A-A’和B-B’的侧截面示意图。线A-A’是穿过位于位线1、3、4和5上填充的存储孔84的对角线。线B-B是沿位线5的线。在图14C所示的示例中，存在六条位线(BL1、BL2、BL3、BL4、BL5和BL6)和三个选择栅极61，它们在相邻局域互连302之间形成18个NAND串的6x3六边形拼接阵列。如果需要也可以使用具有6x3以外的阵列的构造。
图14D和14E还描述了各个SGS 16L和SGD 16U选择晶体管的各个下选择栅极51和上选择栅极61的连接线(连接线)351、361。线351、361可以包括任何合适的导体，诸如钨，并且可以将选择栅极连接至驱动/控制电路(未示出)。
如图14D所示，每个存储孔84的直径标记为d1，并且相邻存储孔84之间的距离(沿图14C中的对角线A-A’)标记为d2。相邻存储孔84之间的距离(沿给出的位线BL5，沿图14C中的垂直线B-B’)为
图15A至15Q是制造图14C所示的NAND存储装置的步骤的俯视图。图16A至16Q是对应于图15A至15Q中所示的制造NAND存储装置方法的各个步骤沿图14C中线B-B’的各个侧截面示意图。
该方法从形成下电极102开始，诸如通过在上衬底100的表面100a中注入重掺杂的扩散区域102。例如，区域102可以包括在p型衬底100中的n+掺杂区域，如图15A和16A所示。如果需要，导电型可以相反。扩散(掺杂)区域102作为下选择栅极晶体管16L的公共源极线。
多个柱体半导体沟道1L然后形成在区域102上。每个沟道1L将作为下选择栅极晶体管16L的沟道，如图15B和16B所示。沟道1L可以包括未掺杂或具有比区域102低的掺杂浓度的轻掺杂p型多晶硅。沟道1L可以通过沉积未掺杂或轻掺杂的多晶硅层，然后利用光刻或刻蚀将该层图案化为柱体1L而形成。
下选择栅极晶体管16L的栅极电介质54然后沉积在区域102之上以及柱体半导体沟道1L的顶部和侧壁上，如图15C和16C所示。栅极电介质54可以包括氧化硅或其它电介质。
下选择栅极电极51然后形成在电介质54覆盖的柱形沟道1L的侧壁上，如图15D和16D所示。栅极电极51可以通过在图15C和16C中所示的装置之上沉积栅极电极材料形成，然后通过各向同性间隔体刻蚀形成侧壁件个体栅极51。优选地，在通过间隔体刻蚀形成间隔体栅极51之后，进行第二刻蚀回蚀(或刻蚀上的间隔体)使得栅极51的顶部位于柱形沟道1L顶部的下方。
然后，各个下选择栅极51的SGS连接线351形成为与栅极51的一侧接触，如图15E和16E所示。线351可以包括任何合适的导体，诸如钨。线351可以通过在图15D和16D中的装置之上沉积钨层形成，并且然后利用光刻和刻蚀将该钨层图案化成线351。
下一步骤中，沟槽填充电介质材料53，诸如氮化硅或其它不同于材料54的绝缘材料形成在图15E和16E所示的装置之上。材料53随之回蚀或被平面化(例如，通过CMP)以暴露由栅极电介质54围绕的圆柱形柱体半导体沟道1L的顶表面。沟槽填充电介质材料53的一部分保留在凹的选择栅极51和线351的上表面上。
若果需要，落地焊盘55和缝隙填充电介质57可以形成在暴露的柱体半导体沟道1L上，如图6C和6D所示。存储孔刻蚀停止层353然后形成在装置之上，如图15G和16G所示。刻蚀停止层353可以包括任何合适的刻蚀停止材料，诸如金属氧化物材料，例如氧化钽或氧化铪。这样就完成了下装置层级50的制造。
然后，如图15H和16H所示，交替层121(121a、121b等)和132(132a、132b等)的堆叠120形成在已完成的下选择栅极装置层50上的刻蚀停止层353之上。上文中描述了堆叠120和层121、132并且在图7中示出。堆叠120然后通过光刻和刻蚀被图案化以形成延伸至刻蚀停止层353的存储孔84，如图15H和16H所示。
然后利用不同的刻蚀化学方法刻蚀在存储孔84中暴露的刻蚀停止层353以暴露柱体半导体沟道1L和电介质层54和可选的电介质层53的上部分的顶表面，如图15I和16I所示。这些附图不是按比例绘制。
如图15J和16J所示，存储装置层级70的圆柱形的柱形沟道1M然后形成在存储孔中，使得沟道1M与下选择栅极晶体管16L柱形沟道1L电接触。柱形沟道1M可以直接与柱形沟道1L接触或者柱形沟道1M可以与图3B所示的接触柱形沟道1L的落地焊盘55接触。优选地，圆柱形的柱形沟道1M具有比圆柱形的柱形沟道1L更大的直径。
然后，狭缝沟槽81可以如图4B和7所示形成。层132可以如图8所示通过狭缝沟槽81去除，并且存储膜13和控制栅极3可以利用“背侧工艺”通过狭缝沟槽81形成在堆叠120中，如图9和10所示。
可替换地，可以使用“正侧工艺”以完成存储装置层级70。在正侧工艺中，相比于使用堆叠120中的牺牲层132，堆叠120包括通过绝缘层121分开的导电控制栅极层3。在该替换方法中，存储膜13形成在存储孔84中，使得各个膜13覆盖相应的孔84的侧壁。沟道1M然后形成在与各个存储膜13接触的每个孔84的敞开的中间部分中，如上所述。此外，控制栅极材料可以包括任何本技术领域已知的一个或多个合适的导体或半导体控制栅极材料，诸如掺杂的多晶硅或金属，诸如钨、铜、铝、钽、钛、钴、氮化钛或其合金。对于半导体控制栅极的情况，硅化工艺可以穿过狭缝沟槽81进行以提高导电性。
最后，如图13B、14D和14E所示并且如上所述，绝缘层304和局域互连302形成在狭缝沟槽(一个或多个)81中。这样就完成了存储装置层级70。
上选择栅极装置层级60然后利用如图15K-15Q和16K-16Q中所示的步骤形成。首先，如图15K和16K所示，回蚀堆叠120中最上方的绝缘层121以暴露柱形沟道1M的上部分1U。如图15L和16L所示，还可以刻蚀暴露的沟道材料以形成更窄的沟道1U。可替换地，单独的上柱体半导体沟道1U可以形成于在孔84中暴露的沟道1M的上表面上。沟道1U可以通过沉积半导体层形成，诸如轻掺杂的多晶硅或未掺杂的多晶硅层，并且利用光刻和刻蚀将该层图案化。优选地，沟道1U具有比沟道1M更小的直径。
栅极电介质64，诸如氧化硅层然后形成在柱形沟道1U上，如图15M和16M所示。然后，如图15N和16N所示，上选择栅极61如上所述形成为类似于下选择栅极51的侧壁间隔体。各个上选择栅极61的SGD连接线361以相似于上述SGS连接线351的方式形成为与栅极61的一侧接触，如图15O和16O所示。
沟槽填充电介质63，诸如氮化硅然后形成在装置之上并且诸如通过CMP被平面化，以暴露沟道1U的上表面，如图15P和16P所示。最后，漏极区域203通过注入与沟道1U的掺杂剂导电型相反的掺杂剂而形成在沟道1U的上部，如图15Q和16Q所示。例如，如果沟道1U/1M/1L是p型轻掺杂，则区域203可以是n+重掺杂。上装置层60通过形成位线202而完成，如图11A和11B所示。
如上参照图15A和16A所述，埋设的源极线/区域102通过将高剂量注入衬底而形成。如果需要，除了埋设的掺杂半导体区域之外或代替埋设的掺杂半导体区域，还可以使用可选的埋设钨或者其它金属或金属合金的网。在另一个替换实施例中，多晶硅栅极51和/或SGS装置16L的埋设的源极区域102和/或SGD装置16U的多晶硅栅极61可以被硅化以在多晶硅或硅的表面上形成金属硅化物层。
在另一个替换实施例中，下选择装置层级50可以提升，使得SGS装置16L变为位于绝缘层之上的多晶硅层中的多晶硅基装置。这使得CMOS驱动电路形成在绝缘层和NAND阵列之下。
因此，本发明的实施例的CVNAND相比于图1和2的BiCS和TCAT NAND装置更为密集并且为更大的区块尺寸提供非常密集的阵列。CVNAND包括上柱体装置(SGD 16U)，其具有多晶硅或者结晶的多晶硅沟道，以及底柱体装置(SDS 16L)，其在单晶硅衬底100中或在NAND阵列下的衬底100中具有CMOS驱动电路的多晶硅层中具有源极电极102。柱体SGS/D装置16L、16U具有紧密的节距以省略在现有技术装置中的分开沟槽86。
CVNAND装置可以利用单晶硅SDS装置16L被有效地GIDL擦除，通过优化底部SGS装置的GIDL电流(擦除期间)以及截止电流/漏电流(禁止期间)，可以擦除非常高的堆叠。有效地擦除仅从源极线102侧，这使得顶部SGD晶体管16U截止电流和漏电流(禁止和读取期间)得以优化。这使得装置开启抑制窗口并减少非选择区块的读取电流泄露。因此，相比于现有技术的3D NAND装置，子区块擦除可以变得更为有效。
虽然上述涉及特定优选的实施例，但是应理解的是本发明不限于此。本领域的普通技术人员将理解，可对公开的实施例进行各种修改并且这些修改意在属于本发明的范围内。所有的文中引用的公开、专利申请和专利通过引用将其全部内容结合于本文。

Claims (14)

1.一种单片三维垂直NAND串阵列的制造方法，包括：
在衬底上形成下选择栅极层级，该下选择栅极层级包括多个半导体沟道的下部分，多个下源极或漏极电极，每个下源极或漏极电极电连接至该多个半导体沟道的下部分的每一个，以及多个下选择栅极电极，每个下选择栅极电极设置为邻近与每个半导体沟道的该下部分接触的栅极电介质；
在形成下选择栅极层的步骤后，在该下选择栅极层级上形成多个存储装置层级，其中该存储装置层级包括多个NAND串部分；以及
在该多个存储装置层级上形成上选择栅极层级，该上选择栅极层级包括多个半导体沟道的上部分，多个上源极或漏极电极，每个上源极或漏极电极电连接至该半导体沟道的该多个上部分的每一个，以及多个上选择栅极电极，每个上选择栅极电极设置为邻近与每个半导体沟道的该上部分接触的栅极电介质，
其中形成该下选择栅极层级的步骤包括：
在该衬底中形成掺杂区域，作为下选择栅极晶体管的公共源极线；
在该公共源极线之上形成该下选择栅极晶体管的多个下柱形半导体沟道，其中该下柱形半导体沟道包括多个该半导体沟道的该下部分；
在该公共源极线之上和该下柱形半导体沟道的顶部和侧壁上形成该下选择栅极晶体管的下栅极电介质；
在该下栅极电介质之上沉积下栅极电极材料；
各向同性地刻蚀该下栅极电极材料以形成该下选择栅极晶体管的侧壁间隔体下选择栅极电极；
形成与该下选择栅极电极的一侧接触的下连接线；
在该下连接线、该下选择栅极电极和该下栅极电介质之上形成下沟槽填充电介质材料；
平面化该下沟槽填充电介质以暴露由该下栅极电介质围绕的该下柱形半导体沟道的顶表面；以及
在该下沟槽填充电介质和由该下栅极电介质围绕的该下柱形半导体沟道的顶表面之上形成存储孔刻蚀停止层。
2.根据权利要求1所述的方法，其中该多个存储装置层级包括：
垂直NAND串的阵列，其中，
每个NAND串包括中间半导体沟道部分，隧道电介质设置为邻近该中间半导体沟道部分，电荷存储区域设置为邻近该隧道电介质，以及阻挡电介质设置为邻近该电荷存储区域；
该中间半导体沟道大体上垂直于该衬底的主表面延伸；并且
该阵列至少包括NAND串的3x3阵列；以及
多个控制栅极电极，具有网状，大体上平行于该衬底的该主表面延伸，其中该多个控制栅极电极至少包括位于第一装置层级中的第一控制栅极电极以及位于第二装置层级中的第二控制栅极电极，该第二装置层级位于该衬底的该主表面之上并且位于该第一装置层级之下。
3.根据权利要求2所述的方法，其中，
该第一控制栅极电极和该第二控制栅极电极在该阵列中是连续的；并且该第一控制栅极电极和该第二控制栅极电极在该阵列中没有气隙或电介质填充的沟槽。
4.根据权利要求3所述的方法，还包括：
在形成该下选择栅极层级的步骤中，通过气隙或电介质填充的沟槽将该阵列中的每个下选择栅极电极与相邻的下选择栅极电极分开；以及
在形成该下选择栅极层级的步骤中，通过气隙或电介质填充的沟槽将该阵列中的每个上选择栅极电极与相邻的上选择栅极电极分开。
5.根据权利要求4所述的方法，还包括：
在暴露在该下选择栅极层级中的该电介质填充的沟槽中的该多个半导体沟道的下部分的每一个上，外延生长半导体落地焊盘，使得该落地焊盘具有比在下面的该沟道的下部分更大的宽度或直径；以及
在每个落地焊盘上堆叠并构造该中间半导体沟道部分。
6.根据权利要求5所述的方法，其中形成多个存储装置层级包括：
在该落地焊盘和该下选择栅极层级之上形成第一材料和第二材料的交替层的堆叠，其中该第一材料包括电绝缘材料并且该第二材料包括牺牲材料；
刻蚀该堆叠以在该堆叠中形成多个存储开口；
在该存储开口的该落地焊盘上形成该中间半导体沟道部分；
在垂直NAND串的相邻阵列之间形成狭缝沟槽；
选择性地从该狭缝沟槽去除该牺牲材料层以暴露该狭缝沟槽中第一材料层之间的凹进；
在该存储开口中的该沟道部分之上形成该隧道电介质；
在该存储开口中的该沟道部分周围所形成的该隧道电介质之上形成该电荷存储区域；
在该凹进中形成该阻挡电介质；以及
选择性地在该凹进中形成该多个控制栅极电极。
7.根据权利要求6所述的方法，其中该多个控制栅极电极包括金属或金属合金电极。
8.根据权利要求6所述的方法，其中形成该中间半导体沟道部分的步骤完全地用中间半导体沟道部分填充该存储开口。
9.根据权利要求6所述的方法，其中在该存储开口中形成该中间半导体沟道部分的步骤在该隧道电介质上而不是在该存储开口的中间部分形成该中间半导体沟道部分，使得该中间半导体沟道部分不完全填充该存储开口，并且
还包括在该存储开口的该中间部分形成绝缘填料材料以完全填充该存储开口。
10.根据权利要求6所述的方法，还包括在该狭缝沟槽形成绝缘层以及用导电材料填充该狭缝沟槽中剩余的中间空间，以形成延伸穿过该沟槽以接触位于该阵列下的下电极的局域互连。
11.根据权利要求2所述的方法，其中，
该半导体沟道包括实心柱形沟道或空心圆柱形沟道；
该隧道电介质包括围绕该半导体沟道的圆柱；
该电荷存储区域包括围绕该隧道电介质的圆柱；
该阻挡电介质包括围绕该电荷存储区域的圆柱；
该第一控制栅极电极和该第二控制栅极电极在每个NAND串中围绕该阻挡电介质；
每个NAND串中的该隧道电介质、该电荷存储区域和该阻挡电介质包括存储膜；并且
该阵列中的该半导体沟道和存储膜大体上排列为六边形图案，该六边形图案包括中间半导体沟道和存储膜单元，其由六个其它半导体沟道和存储膜单元围绕，六个其它半导体沟道和存储膜单元大体上排列为围绕该中间半导体沟道和存储膜单元的六边形布局。
12.根据权利要求2所述的方法，还包括：
在形成该侧壁间隔体下选择栅极电极之后，进行另外的回蚀刻蚀或者间隔体上刻蚀，使得该侧壁间隔体下选择栅极电极的顶部位于该下柱形半导体沟道的顶表面之下；以及
在平面化步骤之后并且在形成该存储孔刻蚀停止层步骤之前，形成由间隙填充电介质围绕的半导体落地焊盘，该间隙填充电介质暴露在该下柱形半导体沟道的该顶表面之上。
13.根据权利要求12所述的方法，其中形成该多个存储装置层级的步骤包括：
在该存储孔刻蚀停止层之上形成第一材料和第二材料的交替层的堆叠，其中该第一材料包括电绝缘材料并且该第二材料包括牺牲材料；
利用第一刻蚀化学刻蚀该堆叠以在延伸至该存储孔刻蚀停止层的该堆叠中形成多个存储开口；
利用不同于该第一刻蚀化学的第二刻蚀化学刻蚀暴露在该存储开口中的该存储孔刻蚀停止层以暴露该落地焊盘；
在该存储开口的该落地焊盘上形成该中间半导体沟道部分；
在垂直NAND串的相邻阵列之间形成狭缝沟槽；
选择性地从该狭缝沟槽去除该牺牲材料层以暴露该狭缝沟槽中的第一材料层之间的凹进；
在该存储开口中的该中间半导体沟道部分之上形成该隧道电介质；
在该存储开口中的该中间半导体沟道部分周围所形成的该隧道电介质之上形成该电荷存储区域；
在该凹进中形成该阻挡电介质；
在该凹进中形成该多个控制栅极电极；
在该狭缝沟槽中形成绝缘层；以及
用导电材料填充该狭缝沟槽中的剩余中间空间，以形成延伸穿过该沟槽以接触该公共源极线的局域互连。
14.根据权利要求13所述的方法，其中形成该上选择栅极层级的步骤包括：
在该中间半导体沟道部分之上形成该上选择栅极晶体管的多个上柱形半导体沟道，其中该上柱形半导体沟道包括多个该半导体沟道的该上部分；
在该上柱形半导体沟道的顶部和侧壁上形成该上选择栅极晶体管的上栅极电介质；
在该上栅极电介质之上沉积上栅极电极材料；
各向异性地刻蚀该上栅极电极材料以形成该上选择栅极晶体管的侧壁间隔体上选择栅极电极；
形成与该上选择栅极电极的一侧接触的上连接线；
在该上连接线、该上选择栅极电极和该上栅极电介质之上形成上沟槽填充电介质材料；
平面化该上沟槽填充电介质以暴露由该上栅极电介质围绕的该上柱形半导体沟道的顶表面；以及
通过向该上柱形半导体沟道的该暴露的顶表面注入与该上柱形半导体沟道的导电型相反的掺杂剂，在该上柱形半导体沟道的上部分中形成漏极区域。
CN201380014950.3A 2012-03-21 2013-02-04 小型三维垂直nand 及其制造方法 Active CN104205342B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261613630P 2012-03-21 2012-03-21
US61/613,630 2012-03-21
US13/754,293 2013-01-30
US13/754,293 US8878278B2 (en) 2012-03-21 2013-01-30 Compact three dimensional vertical NAND and method of making thereof
PCT/US2013/024638 WO2013141968A1 (en) 2012-03-21 2013-02-04 Compact three dimensional vertical nand and method of making thereof

Publications (2)

Publication Number Publication Date
CN104205342A CN104205342A (zh) 2014-12-10
CN104205342B true CN104205342B (zh) 2017-04-26

Family

ID=49210984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380014950.3A Active CN104205342B (zh) 2012-03-21 2013-02-04 小型三维垂直nand 及其制造方法

Country Status (4)

Country Link
US (2) US8878278B2 (zh)
KR (1) KR101941734B1 (zh)
CN (1) CN104205342B (zh)
WO (1) WO2013141968A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611135A (zh) * 2017-08-31 2018-01-19 长江存储科技有限责任公司 一种3dnand存储器件的制造方法

Families Citing this family (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928061B2 (en) 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
US9159739B2 (en) 2010-06-30 2015-10-13 Sandisk Technologies Inc. Floating gate ultrahigh density vertical NAND flash memory
US10128261B2 (en) 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
KR101759659B1 (ko) * 2011-07-25 2017-07-20 삼성전자 주식회사 3차원 반도체 메모리 장치
US8878278B2 (en) * 2012-03-21 2014-11-04 Sandisk Technologies Inc. Compact three dimensional vertical NAND and method of making thereof
US8614126B1 (en) * 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
KR101985936B1 (ko) * 2012-08-29 2019-06-05 에스케이하이닉스 주식회사 불휘발성 메모리 소자와 그 제조방법
US9349452B2 (en) 2013-03-07 2016-05-24 Sandisk Technologies Inc. Hybrid non-volatile memory cells for shared bit line
US9165656B2 (en) * 2013-03-11 2015-10-20 Sandisk Technologies Inc. Non-volatile storage with shared bit lines and flat memory cells
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9449982B2 (en) 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9093480B2 (en) 2013-04-01 2015-07-28 Sandisk Technologies Inc. Spacer passivation for high aspect ratio etching of multilayer stacks for three dimensional NAND device
US9099496B2 (en) 2013-04-01 2015-08-04 Sandisk Technologies Inc. Method of forming an active area with floating gate negative offset profile in FG NAND memory
US9214235B2 (en) * 2013-04-16 2015-12-15 Conversant Intellectual Property Management Inc. U-shaped common-body type cell string
US9252151B2 (en) 2013-07-08 2016-02-02 Sandisk Technologies Inc. Three dimensional NAND device with birds beak containing floating gates and method of making thereof
US10008566B2 (en) * 2013-09-12 2018-06-26 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with reduced electrical resistance and capacitance
US9230980B2 (en) 2013-09-15 2016-01-05 Sandisk Technologies Inc. Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device
US9230973B2 (en) 2013-09-17 2016-01-05 Sandisk Technologies Inc. Methods of fabricating a three-dimensional non-volatile memory device
US9023719B2 (en) 2013-09-17 2015-05-05 Sandisk Technologies Inc. High aspect ratio memory hole channel contact formation
US9202578B2 (en) * 2013-10-02 2015-12-01 Conversant Intellectual Property Management Inc. Vertical gate stacked NAND and row decoder for erase operation
KR102094472B1 (ko) 2013-10-08 2020-03-27 삼성전자주식회사 반도체 장치
US9431410B2 (en) 2013-11-01 2016-08-30 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
WO2015066794A1 (en) * 2013-11-08 2015-05-14 Conversant Intellectual Property Management Inc. A three-dimensional nonvolatile memory cell structure with upper body connection
US9159736B2 (en) 2014-02-07 2015-10-13 Micron Technology, Inc. Data line arrangement and pillar arrangement in apparatuses
KR20150110965A (ko) * 2014-03-21 2015-10-05 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9331088B2 (en) * 2014-03-25 2016-05-03 Sandisk 3D Llc Transistor device with gate bottom isolation and method of making thereof
JP2015195262A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
CN104979388B (zh) * 2014-04-01 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体装置及其制造方法
US9331094B2 (en) 2014-04-30 2016-05-03 Sandisk Technologies Inc. Method of selective filling of memory openings
US9548313B2 (en) * 2014-05-30 2017-01-17 Sandisk Technologies Llc Method of making a monolithic three dimensional NAND string using a select gate etch stop layer
US9768270B2 (en) 2014-06-25 2017-09-19 Sandisk Technologies Llc Method of selectively depositing floating gate material in a memory device
US9379124B2 (en) * 2014-06-25 2016-06-28 Sandisk Technologies Inc. Vertical floating gate NAND with selectively deposited ALD metal films
US9455263B2 (en) * 2014-06-27 2016-09-27 Sandisk Technologies Llc Three dimensional NAND device with channel contacting conductive source line and method of making thereof
US9305932B2 (en) 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
US9397107B2 (en) 2014-06-30 2016-07-19 Sandisk Technologies Llc Methods of making three dimensional NAND devices
US9570460B2 (en) 2014-07-29 2017-02-14 Sandisk Technologies Llc Spacer passivation for high-aspect ratio opening film removal and cleaning
US9356031B2 (en) 2014-08-11 2016-05-31 Sandisk Technologies Inc. Three dimensional NAND string memory devices with voids enclosed between control gate electrodes
US9136130B1 (en) 2014-08-11 2015-09-15 Sandisk Technologies Inc. Three dimensional NAND string with discrete charge trap segments
CN104157654B (zh) 2014-08-15 2017-06-06 中国科学院微电子研究所 三维存储器及其制造方法
US9230983B1 (en) 2014-08-20 2016-01-05 Sandisk Technologies Inc. Metal word lines for three dimensional memory devices
US9230974B1 (en) 2014-08-26 2016-01-05 Sandisk Technologies Inc. Methods of selective removal of blocking dielectric in NAND memory strings
US9576975B2 (en) 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
KR102188501B1 (ko) 2014-09-02 2020-12-09 삼성전자주식회사 반도체 장치
US9455267B2 (en) * 2014-09-19 2016-09-27 Sandisk Technologies Llc Three dimensional NAND device having nonlinear control gate electrodes and method of making thereof
US9666590B2 (en) 2014-09-24 2017-05-30 Sandisk Technologies Llc High stack 3D memory and method of making
US9613973B2 (en) 2014-10-03 2017-04-04 Micron Technology, Inc. Memory having a continuous channel
US9368509B2 (en) 2014-10-15 2016-06-14 Sandisk Technologies Inc. Three-dimensional memory structure having self-aligned drain regions and methods of making thereof
US9825051B2 (en) * 2014-10-22 2017-11-21 Sandisk Technologies Llc Three dimensional NAND device containing fluorine doped layer and method of making thereof
US9305849B1 (en) 2014-11-12 2016-04-05 Sandisk Technologies Inc. Method of making a three dimensional NAND device
US9236396B1 (en) 2014-11-12 2016-01-12 Sandisk Technologies Inc. Three dimensional NAND device and method of making thereof
US9698152B2 (en) 2014-11-13 2017-07-04 Sandisk Technologies Llc Three-dimensional memory structure with multi-component contact via structure and method of making thereof
US9698223B2 (en) * 2014-11-25 2017-07-04 Sandisk Technologies Llc Memory device containing stress-tunable control gate electrodes
US9496419B2 (en) 2014-11-25 2016-11-15 Sandisk Technologies Llc Ruthenium nucleation layer for control gate electrodes in a memory structure
US9570455B2 (en) 2014-11-25 2017-02-14 Sandisk Technologies Llc Metal word lines for three dimensional memory devices
US9793288B2 (en) 2014-12-04 2017-10-17 Sandisk Technologies Llc Methods of fabricating memory device with spaced-apart semiconductor charge storage regions
US9553100B2 (en) 2014-12-04 2017-01-24 Sandisk Techologies Llc Selective floating gate semiconductor material deposition in a three-dimensional memory structure
US9754956B2 (en) 2014-12-04 2017-09-05 Sandisk Technologies Llc Uniform thickness blocking dielectric portions in a three-dimensional memory structure
EP3029736A1 (en) * 2014-12-05 2016-06-08 IMEC vzw Vertical, three-dimensional semiconductor device
US9984963B2 (en) 2015-02-04 2018-05-29 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US9780182B2 (en) 2015-02-04 2017-10-03 Sandisk Technologies Llc Molybdenum-containing conductive layers for control gate electrodes in a memory structure
US10741572B2 (en) 2015-02-04 2020-08-11 Sandisk Technologies Llc Three-dimensional memory device having multilayer word lines containing selectively grown cobalt or ruthenium and method of making the same
US9356034B1 (en) 2015-02-05 2016-05-31 Sandisk Technologies Inc. Multilevel interconnect structure and methods of manufacturing the same
US9287290B1 (en) 2015-02-11 2016-03-15 Sandisk Technologies Inc. 3D memory having crystalline silicon NAND string channel
US9530788B2 (en) 2015-03-17 2016-12-27 Sandisk Technologies Llc Metallic etch stop layer in a three-dimensional memory structure
US9508731B2 (en) 2015-03-24 2016-11-29 Intel Corporation Pillar arrangement in NAND memory
US9685454B2 (en) * 2015-03-24 2017-06-20 Sandisk Technologies Llc Method of forming 3D vertical NAND with III-V channel
US9761604B2 (en) 2015-03-24 2017-09-12 Sandisk Technologies Llc 3D vertical NAND with III-V channel
US9601508B2 (en) 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
US9397046B1 (en) 2015-04-29 2016-07-19 Sandisk Technologies Llc Fluorine-free word lines for three-dimensional memory devices
US9627403B2 (en) 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US9419012B1 (en) 2015-06-19 2016-08-16 Sandisk Technologies Llc Three-dimensional memory structure employing air gap isolation
US9356043B1 (en) * 2015-06-22 2016-05-31 Sandisk Technologies Inc. Three-dimensional memory devices containing memory stack structures with position-independent threshold voltage
US10622368B2 (en) 2015-06-24 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
US9613977B2 (en) 2015-06-24 2017-04-04 Sandisk Technologies Llc Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
US9530785B1 (en) 2015-07-21 2016-12-27 Sandisk Technologies Llc Three-dimensional memory devices having a single layer channel and methods of making thereof
US9853043B2 (en) 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US9502471B1 (en) 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
KR102413766B1 (ko) * 2015-09-08 2022-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
US9806089B2 (en) 2015-09-21 2017-10-31 Sandisk Technologies Llc Method of making self-assembling floating gate electrodes for a three-dimensional memory device
US9576966B1 (en) 2015-09-21 2017-02-21 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US9646975B2 (en) 2015-09-21 2017-05-09 Sandisk Technologies Llc Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US9659955B1 (en) 2015-10-28 2017-05-23 Sandisk Technologies Llc Crystalinity-dependent aluminum oxide etching for self-aligned blocking dielectric in a memory structure
US9620512B1 (en) 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
US9793139B2 (en) 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
US9397111B1 (en) * 2015-10-30 2016-07-19 Sandisk Technologies Llc Select gate transistor with single crystal silicon for three-dimensional memory
US9899399B2 (en) * 2015-10-30 2018-02-20 Sandisk Technologies Llc 3D NAND device with five-folded memory stack structure configuration
KR102483985B1 (ko) * 2015-11-02 2023-01-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9831266B2 (en) 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR101944229B1 (ko) * 2015-11-20 2019-01-30 샌디스크 테크놀로지스 엘엘씨 매립형 소스 라인을 위한 지지 페데스탈 구조물들을 포함하는 3차원 nand 디바이스 및 그 제조 방법
US9917100B2 (en) 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9799670B2 (en) 2015-11-20 2017-10-24 Sandisk Technologies Llc Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
US9837431B2 (en) * 2015-11-20 2017-12-05 Sandisk Technologies Llc 3D semicircular vertical NAND string with recessed inactive semiconductor channel sections
US9853037B2 (en) 2015-11-23 2017-12-26 Micron Technology, Inc. Integrated assemblies
JP6867387B2 (ja) 2015-11-25 2021-04-28 サンライズ メモリー コーポレイション ３次元垂直ｎｏｒフラッシュ薄膜トランジスタストリング
CN106920799B (zh) * 2015-12-25 2019-09-24 旺宏电子股份有限公司 半导体结构及其制造方法
US9589839B1 (en) 2016-02-01 2017-03-07 Sandisk Technologies Llc Method of reducing control gate electrode curvature in three-dimensional memory devices
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US9859363B2 (en) * 2016-02-16 2018-01-02 Sandisk Technologies Llc Self-aligned isolation dielectric structures for a three-dimensional memory device
US9595535B1 (en) * 2016-02-18 2017-03-14 Sandisk Technologies Llc Integration of word line switches with word line contact via structures
US9721663B1 (en) 2016-02-18 2017-08-01 Sandisk Technologies Llc Word line decoder circuitry under a three-dimensional memory array
US9978770B2 (en) * 2016-02-22 2018-05-22 Toshiba Memory Corporation Semiconductor memory device
KR102568889B1 (ko) * 2016-02-24 2023-08-22 에스케이하이닉스 주식회사 반도체 장치
TW201733020A (zh) * 2016-03-10 2017-09-16 Toshiba Kk 半導體裝置及其製造方法
US9966385B2 (en) * 2016-03-14 2018-05-08 Toshiba Memory Corporation Semiconductor memory device
US11049867B2 (en) 2016-03-18 2021-06-29 Toshiba Memory Corporation Semiconductor memory device including an asymmetrical memory core region
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US9711530B1 (en) 2016-03-25 2017-07-18 Sandisk Technologies Llc Locally-trap-characteristic-enhanced charge trap layer for three-dimensional memory structures
US9666546B1 (en) * 2016-04-28 2017-05-30 Infineon Technologies Ag Multi-layer metal pads
US9691864B1 (en) * 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
US10121794B2 (en) 2016-06-20 2018-11-06 Sandisk Technologies Llc Three-dimensional memory device having epitaxial germanium-containing vertical channel and method of making thereof
US10134752B2 (en) * 2016-06-22 2018-11-20 Samsung Electronics Co., Ltd. Memory device
US10103161B2 (en) 2016-06-28 2018-10-16 Sandisk Technologies Llc Offset backside contact via structures for a three-dimensional memory device
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US9917093B2 (en) 2016-06-28 2018-03-13 Sandisk Technologies Llc Inter-plane offset in backside contact via structures for a three-dimensional memory device
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US9978768B2 (en) 2016-06-29 2018-05-22 Sandisk Technologies Llc Method of making three-dimensional semiconductor memory device having laterally undulating memory films
US9659866B1 (en) 2016-07-08 2017-05-23 Sandisk Technologies Llc Three-dimensional memory structures with low source line resistance
US10529620B2 (en) 2016-07-13 2020-01-07 Sandisk Technologies Llc Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same
US10381372B2 (en) 2016-07-13 2019-08-13 Sandisk Technologies Llc Selective tungsten growth for word lines of a three-dimensional memory device
US10461090B2 (en) 2016-07-22 2019-10-29 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US9824966B1 (en) 2016-08-12 2017-11-21 Sandisk Technologies Llc Three-dimensional memory device containing a lateral source contact and method of making the same
US9805805B1 (en) 2016-08-23 2017-10-31 Sandisk Technologies Llc Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof
US9711229B1 (en) * 2016-08-24 2017-07-18 Sandisk Technologies Llc 3D NAND with partial block erase
US9893083B1 (en) * 2016-10-13 2018-02-13 Micron Technology, Inc. Elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor and methods of processing silicon nitride-comprising materials
US9881929B1 (en) 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
US10008570B2 (en) 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US9972640B1 (en) * 2016-11-17 2018-05-15 Sandisk Technologies Llc Three-dimensional memory device with self-aligned drain side select gate electrodes and method of making thereof
US9991277B1 (en) 2016-11-28 2018-06-05 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
US10056399B2 (en) 2016-12-22 2018-08-21 Sandisk Technologies Llc Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same
KR20180076298A (ko) * 2016-12-27 2018-07-05 아이엠이씨 브이제트더블유 대체 게이트를 갖는 수직 채널형 3차원 비휘발성 반도체 메모리 디바이스의 제조방법
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
JP2018142654A (ja) * 2017-02-28 2018-09-13 東芝メモリ株式会社 半導体装置及びその製造方法
KR20230117633A (ko) * 2017-03-08 2023-08-08 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 쓰루 어레이 컨택 구조
JP2018157069A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体記憶装置
US9960180B1 (en) 2017-03-27 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device with partially discrete charge storage regions and method of making thereof
US20180331117A1 (en) 2017-05-12 2018-11-15 Sandisk Technologies Llc Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US10224340B2 (en) 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608011B2 (en) * 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional NOR memory array architecture and methods for fabrication thereof
US11180861B2 (en) 2017-06-20 2021-11-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10438964B2 (en) 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
US10403639B2 (en) * 2017-07-18 2019-09-03 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
KR102342853B1 (ko) 2017-07-21 2021-12-23 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자
US10236300B2 (en) 2017-07-25 2019-03-19 Sandisk Technologies Llc On-pitch drain select level isolation structure for three-dimensional memory device and method of making the same
CN107658311B (zh) * 2017-08-28 2018-12-14 长江存储科技有限责任公司 三维存储器
US10804287B2 (en) 2017-08-28 2020-10-13 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
CN107482013B (zh) * 2017-08-28 2018-09-18 长江存储科技有限责任公司 三维存储器及其形成方法
US10797067B2 (en) 2017-08-31 2020-10-06 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and fabricating method thereof
CN107564915B (zh) * 2017-08-31 2018-11-16 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
US10192878B1 (en) * 2017-09-14 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device with self-aligned multi-level drain select gate electrodes
JP6948892B2 (ja) 2017-09-19 2021-10-13 キオクシア株式会社 半導体記憶装置
US10896916B2 (en) 2017-11-17 2021-01-19 Sunrise Memory Corporation Reverse memory cell
US10211109B1 (en) 2017-11-29 2019-02-19 International Business Machines Corporation Local wiring in between stacked devices
US10229931B1 (en) 2017-12-05 2019-03-12 Sandisk Technologies Llc Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same
US10373969B2 (en) 2018-01-09 2019-08-06 Sandisk Technologies Llc Three-dimensional memory device including partially surrounding select gates and fringe field assisted programming thereof
US10283493B1 (en) 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
US10510738B2 (en) 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
US10381378B1 (en) 2018-02-02 2019-08-13 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
JP2019161012A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 記憶装置
US11217532B2 (en) 2018-03-14 2022-01-04 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same
KR102585222B1 (ko) 2018-04-04 2023-10-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10756186B2 (en) 2018-04-12 2020-08-25 Sandisk Technologies Llc Three-dimensional memory device including germanium-containing vertical channels and method of making the same
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10347654B1 (en) 2018-05-11 2019-07-09 Sandisk Technologies Llc Three-dimensional memory device employing discrete backside openings and methods of making the same
US10615172B2 (en) 2018-05-11 2020-04-07 Sandisk Technologies Llc Three-dimensional memory device having double-width staircase regions and methods of manufacturing the same
CN112567516A (zh) 2018-07-12 2021-03-26 日升存储公司 三维nor存储器阵列的制造方法
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
WO2020019149A1 (en) * 2018-07-24 2020-01-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with corrosion-resistant composite spacer
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
US10593730B1 (en) 2018-10-10 2020-03-17 Micron Technology, Inc. Three-dimensional memory array
US10971514B2 (en) 2018-10-17 2021-04-06 Sandisk Technologies Llc Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same
CN109564922B (zh) 2018-10-24 2020-09-25 长江存储科技有限责任公司 三维存储设备及其制造方法
US10923494B2 (en) * 2018-11-19 2021-02-16 Micron Technology, Inc. Electronic devices comprising a source below memory cells and related systems
US10566241B1 (en) * 2018-11-19 2020-02-18 Micron Technology, Inc. Methods of forming a semiconductor device, and related semiconductor devices and systems
CN113169041B (zh) 2018-12-07 2024-04-09 日升存储公司 形成多层垂直nor型存储器串阵列的方法
EP3918633A4 (en) 2019-01-30 2023-02-08 Sunrise Memory Corporation HIGH BANDWIDTH, HIGH CAPACITY EMBEDDED MEMORY DEVICE USING WAFER BONDS
JP2022519537A (ja) 2019-02-11 2022-03-24 サンライズ メモリー コーポレイション 垂直型薄膜トランジスタ、及び、垂直型薄膜トランジスタの、３次元メモリアレイのためのビット線コネクタとしての応用メモリ回路方法
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11239253B2 (en) * 2019-03-01 2022-02-01 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11424231B2 (en) * 2019-03-01 2022-08-23 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US10790300B2 (en) * 2019-03-01 2020-09-29 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
US11398451B2 (en) * 2019-03-01 2022-07-26 Sandisk Technologies Llc Methods for reusing substrates during manufacture of a bonded assembly including a logic die and a memory die
US11296023B2 (en) * 2019-04-10 2022-04-05 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US11476363B2 (en) 2019-04-10 2022-10-18 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US11037947B2 (en) * 2019-04-15 2021-06-15 Macronix International Co., Ltd. Array of pillars located in a uniform pattern
KR20200132136A (ko) * 2019-05-15 2020-11-25 삼성전자주식회사 3차원 반도체 메모리 장치
US11672133B2 (en) 2019-06-20 2023-06-06 Intel Corporation Vertically stacked memory elements with air gap
US11917821B2 (en) 2019-07-09 2024-02-27 Sunrise Memory Corporation Process for a 3-dimensional array of horizontal nor-type memory strings
KR20220031033A (ko) 2019-07-09 2022-03-11 선라이즈 메모리 코포레이션 수평 nor형 메모리 스트링의 3차원 어레이를 위한 공정
KR102653228B1 (ko) * 2019-10-15 2024-03-29 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
CN110828470B (zh) * 2019-10-25 2023-08-11 长江存储科技有限责任公司 3d存储器件及其制造方法
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
US11251120B2 (en) * 2020-01-07 2022-02-15 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same
TWI836184B (zh) 2020-02-07 2024-03-21 美商森恩萊斯記憶體公司 具有低延遲的高容量記憶體電路
TWI783369B (zh) 2020-02-07 2022-11-11 美商森恩萊斯記憶體公司 準揮發性系統級記憶體
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
WO2021173572A1 (en) 2020-02-24 2021-09-02 Sunrise Memory Corporation Channel controller for shared memory access
US11508693B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation High capacity memory module including wafer-section memory circuit
CN111403400B (zh) * 2020-03-31 2023-05-26 长江存储科技有限责任公司 存储器的阵列共源极及其形成方法
WO2021207050A1 (en) 2020-04-08 2021-10-14 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional nor memory string array
KR20210128627A (ko) * 2020-04-17 2021-10-27 에스케이하이닉스 주식회사 반도체 메모리 장치
CN111540747B (zh) * 2020-04-27 2021-07-16 长江存储科技有限责任公司 3d存储器件的制造方法
CN111785732B (zh) * 2020-06-18 2021-04-20 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
US11581366B2 (en) * 2020-06-22 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Memory cell device with thin-film transistor selector and methods for forming the same
CN112071851B (zh) * 2020-08-10 2023-09-05 长江存储科技有限责任公司 堆叠结构及其制造方法、3d nand存储器及其制造方法
WO2022047067A1 (en) 2020-08-31 2022-03-03 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array or nor memory strings and process for fabricating the same
CN112038349A (zh) * 2020-09-08 2020-12-04 长江存储科技有限责任公司 用于形成三维存储器件的沟道孔的方法以及三维存储器件
CN112234066B (zh) * 2020-10-15 2021-12-17 长江存储科技有限责任公司 三维存储器及其制造方法
TWI745132B (zh) * 2020-10-22 2021-11-01 旺宏電子股份有限公司 快閃記憶體
US11417683B2 (en) 2020-10-22 2022-08-16 Macronix International Co., Ltd. Flash memory and method of fabricating the same
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
CN112614848B (zh) * 2020-12-02 2024-06-18 长江存储科技有限责任公司 三维存储器结构及其制备方法
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
CN112687699B (zh) * 2020-12-24 2023-12-26 长江存储科技有限责任公司 三维存储器及其制备方法
CN113299654B (zh) * 2021-05-20 2022-06-14 长江存储科技有限责任公司 三维存储器件及其制造方法
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
CN113795913B (zh) * 2021-08-11 2023-11-24 长江存储科技有限责任公司 半导体器件、系统及其形成方法
CN116631939B (zh) * 2023-07-14 2023-12-12 长鑫存储技术有限公司 半导体结构的制备方法以及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971336A (zh) * 2007-12-27 2011-02-09 桑迪士克3D公司 三维六边形矩阵存储器阵列和制造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877462B2 (ja) 1990-07-23 1999-03-31 株式会社東芝 不揮発性半導体記憶装置
JP3679970B2 (ja) * 2000-03-28 2005-08-03 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4226205B2 (ja) 2000-08-11 2009-02-18 富士雄 舛岡 半導体記憶装置の製造方法
EP1312120A1 (en) 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US7233522B2 (en) 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US7221588B2 (en) 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
US7177191B2 (en) 2004-12-30 2007-02-13 Sandisk 3D Llc Integrated circuit including memory array incorporating multiple types of NAND string structures
KR100650837B1 (ko) * 2005-06-30 2006-11-27 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자 및 그의 제조방법
US7535060B2 (en) 2006-03-08 2009-05-19 Freescale Semiconductor, Inc. Charge storage structure formation in transistor with vertical channel region
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4768557B2 (ja) 2006-09-15 2011-09-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7851851B2 (en) 2007-03-27 2010-12-14 Sandisk 3D Llc Three dimensional NAND memory
US7514321B2 (en) 2007-03-27 2009-04-07 Sandisk 3D Llc Method of making three dimensional NAND memory
US7848145B2 (en) 2007-03-27 2010-12-07 Sandisk 3D Llc Three dimensional NAND memory
US7745265B2 (en) 2007-03-27 2010-06-29 Sandisk 3D, Llc Method of making three dimensional NAND memory
US7808038B2 (en) 2007-03-27 2010-10-05 Sandisk 3D Llc Method of making three dimensional NAND memory
US7575973B2 (en) 2007-03-27 2009-08-18 Sandisk 3D Llc Method of making three dimensional NAND memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP4691124B2 (ja) 2008-03-14 2011-06-01 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP5430890B2 (ja) 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
JP4802313B2 (ja) 2008-08-01 2011-10-26 ニッコー株式会社 圧電振動子の保持装置
JP5288936B2 (ja) 2008-08-12 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
KR101478678B1 (ko) 2008-08-21 2015-01-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP4675996B2 (ja) 2008-09-10 2011-04-27 株式会社東芝 不揮発性半導体記憶装置
US7994011B2 (en) 2008-11-12 2011-08-09 Samsung Electronics Co., Ltd. Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method
KR101527192B1 (ko) 2008-12-10 2015-06-10 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
JP5317664B2 (ja) 2008-12-17 2013-10-16 株式会社東芝 不揮発性半導体記憶装置の製造方法
US20100155818A1 (en) 2008-12-24 2010-06-24 Heung-Jae Cho Vertical channel type nonvolatile memory device and method for fabricating the same
KR101495806B1 (ko) 2008-12-24 2015-02-26 삼성전자주식회사 비휘발성 기억 소자
KR101481104B1 (ko) 2009-01-19 2015-01-13 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP5364394B2 (ja) 2009-02-16 2013-12-11 株式会社東芝 不揮発性半導体記憶装置
US8284601B2 (en) 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
KR101616089B1 (ko) 2009-06-22 2016-04-28 삼성전자주식회사 3차원 반도체 메모리 소자
JP2011035237A (ja) 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR101584113B1 (ko) 2009-09-29 2016-01-13 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8193054B2 (en) * 2010-06-30 2012-06-05 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
WO2012003301A2 (en) 2010-06-30 2012-01-05 Sandisk Technologies Inc. Ultrahigh density vertical nand memory device and method of making thereof
US8198672B2 (en) 2010-06-30 2012-06-12 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US8928061B2 (en) * 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
US9397093B2 (en) * 2013-02-08 2016-07-19 Sandisk Technologies Inc. Three dimensional NAND device with semiconductor, metal or silicide floating gates and method of making thereof
US8187936B2 (en) 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
KR101778287B1 (ko) 2010-08-30 2017-09-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US8659944B2 (en) * 2010-09-01 2014-02-25 Macronix International Co., Ltd. Memory architecture of 3D array with diode in memory string
US8445347B2 (en) 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
US8878278B2 (en) * 2012-03-21 2014-11-04 Sandisk Technologies Inc. Compact three dimensional vertical NAND and method of making thereof
US8847302B2 (en) 2012-04-10 2014-09-30 Sandisk Technologies Inc. Vertical NAND device with low capacitance and silicided word lines
US8828884B2 (en) 2012-05-23 2014-09-09 Sandisk Technologies Inc. Multi-level contact to a 3D memory array and method of making
US8658499B2 (en) 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971336A (zh) * 2007-12-27 2011-02-09 桑迪士克3D公司 三维六边形矩阵存储器阵列和制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611135A (zh) * 2017-08-31 2018-01-19 长江存储科技有限责任公司 一种3dnand存储器件的制造方法

Also Published As

Publication number Publication date
KR101941734B1 (ko) 2019-01-23
WO2013141968A1 (en) 2013-09-26
US8878278B2 (en) 2014-11-04
CN104205342A (zh) 2014-12-10
US9331090B2 (en) 2016-05-03
KR20140138121A (ko) 2014-12-03
US20150037950A1 (en) 2015-02-05
US20130248974A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
CN104205342B (zh) 小型三维垂直nand 及其制造方法
CN108573979B (zh) 半导体器件
US9806093B2 (en) Through-memory-level via structures for a three-dimensional memory device
US9559117B2 (en) Three-dimensional non-volatile memory device having a silicide source line and method of making thereof
US10079203B2 (en) Vertical memory devices and methods of manufacturing the same
US9496274B2 (en) Three-dimensional non-volatile memory device
US8946023B2 (en) Method of making a vertical NAND device using sequential etching of multilayer stacks
US8786004B2 (en) 3D stacked array having cut-off gate line and fabrication method thereof
US20140284697A1 (en) Vertical nand and method of making thereof using sequential stack etching and landing pad
CN109075175A (zh) 三维存储装置中的阶梯区域之间的直通存储级通孔结构及其制备方法
KR101056113B1 (ko) 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR20120078958A (ko) 3차원 반도체 장치의 제조 방법
KR101160185B1 (ko) 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR101117589B1 (ko) 단결정 스타구조 형성방법 및 이를 이용한 3차원 낸드 플래시 메모리 어레이
CN106206600A (zh) 存储器件及其制造方法及包括该存储器件的电子设备
KR101329586B1 (ko) 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR101263313B1 (ko) 수직 적층된 ｓｓｌ을 갖는 스타구조 낸드 플래시 메모리 어레이 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: texas

Applicant after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Applicant before: Sandisk Corp.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant