CN112687699B - 三维存储器及其制备方法 - Google Patents
三维存储器及其制备方法 Download PDFInfo
- Publication number
- CN112687699B CN112687699B CN202011545703.4A CN202011545703A CN112687699B CN 112687699 B CN112687699 B CN 112687699B CN 202011545703 A CN202011545703 A CN 202011545703A CN 112687699 B CN112687699 B CN 112687699B
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- amorphous silicon
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 62
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 274
- 238000000034 method Methods 0.000 claims abstract description 96
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 229920005591 polysilicon Polymers 0.000 claims abstract description 71
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000008569 process Effects 0.000 claims abstract description 57
- 238000002425 crystallisation Methods 0.000 claims abstract description 34
- 230000008025 crystallization Effects 0.000 claims abstract description 30
- 239000002346 layers by function Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 36
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 26
- 230000001939 inductive effect Effects 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000006698 induction Effects 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 34
- 239000000463 material Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000010849 ion bombardment Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004943 liquid phase epitaxy Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 cobalt metals Chemical class 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910012990 NiSi2 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提供了一种三维存储器及其制备方法。制备三维存储器的方法包括：在衬底上形成叠层结构，并在叠层结构中形成沟道孔；在沟道孔的靠近衬底的底面形成第一外延层；在第一外延层的远离所述衬底的上表面和沟道孔的内侧壁上依次形成功能层和非晶硅层；在叠层结构的远离衬底的顶面形成诱发金属薄膜；以及使非晶硅层与诱发金属薄膜接触，以诱发结晶形成多晶硅沟道层。根据该制备方法，可使由双堆叠或多堆叠工艺制备的三维存储器具有高质量的多晶硅沟道层。
Description
技术领域
本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。
背景技术
在现有技术的三维存储器制备方法中，通常采用固相结晶法(Solid PhaseCrystallization，SPC)生成多晶硅沟道层，具体地，通常采用如图17A至图17E所示的以下步骤：
如图17A所示，形成沟道结构的功能层，具体地，可在堆叠结构2中形成贯穿至衬底1的沟道孔3，沟道孔3在衬底1中形成具有一定深度的凹槽，并在凹槽中形成外延层4。在外延层4的远离衬底1的表面和沟道孔3的内侧壁上可通过沉积等方法形成第一氧化物层/氮化物层/第二氧化物层/一次非晶硅沉积层ONOP的堆叠结构，其中ONO堆叠结构组成功能层5，非晶硅沉积层可作为保护牺牲层6。
如图17B所示，在沟道孔3中对其底部(靠近衬底1的部分)进行深孔刻蚀SONO，以此破坏位于沟道孔3的底部的功能层5和保护牺牲层6，以暴露外延层4。在该过程期间，为了保护功能层5，保护牺牲层6中的一些非晶硅可能被刻蚀掉。
如图17C所示，执行另一蚀刻工艺(例如，湿蚀刻工艺)以去除保护牺牲层6的剩余部分。
如图17D所示，生成多晶硅沟道层以连接外延层4。具体地，可通过例如化学气相沉积(CVD)方法在功能层5的表面预先形成非晶硅层7，然后非晶硅层7可通过例如固相结晶法生成多晶硅沟道层8。具体地，可在600℃以上的高温下使非晶硅熔化，再在温度稍低的时候使其出现晶核，随着温度的降低熔融的硅在晶核上继续晶化而使晶粒增大最终转化为多晶硅沟道层8。
如图17E所示，在沟道孔3的剩余空间中填充沟道填充层9。
然而，随着三维存储器中叠层结构的层叠数目越来越多，沟道的高宽比(AR)越来越大，对多晶硅沟道层的质量要求也越来越高。上述通过固相结晶法生成的多晶硅沟道层其结晶性较差，载流子迁移率较低(高阻抗)，同时由于沟道长度变长，多晶硅沟道层的电阻增大，导致沟道结构的导通电流减小并可能影响阈值电压(Vt)的稳定性，最终导致三维存储器的性能变差。
此外，在现有三维存储器的制备方法中，通常还需要实施高能离子轰击以形成穿通至外延层的深孔(深孔刻蚀SONO)，而这样的高能离子轰击，会破坏外延层而产生晶格缺陷等问题，从而最终影响三维存储器的性能。
发明内容
本申请提供了一种可至少部分解决现有技术中存在的上述问题的三维存储器及其制备方法。
本申请一方面提供了一种制备三维存储器的方法，所述方法包括：在衬底上形成叠层结构，并在所述叠层结构中形成沟道孔；在所述沟道孔的靠近所述衬底的底面形成第一外延层；在所述第一外延层的远离所述衬底的上表面和所述沟道孔的内侧壁上依次形成功能层和非晶硅层；在所述叠层结构的远离所述衬底的顶面形成诱发金属薄膜；以及使所述非晶硅层与所述诱发金属薄膜接触，以诱发结晶形成多晶硅沟道层。
在一个实施方式中，使所述非晶硅层与所述诱发金属薄膜接触，以诱发所述非晶硅层结晶形成多晶硅沟道层包括：使所述非晶硅层与所述诱发金属薄膜接触生成诱发金属硅化物；通过控制退火温度和退火持续时间，以控制所述诱发结晶的速度，使所述诱发结晶中形成的诱发金属硅化物集中在所述沟道孔的所述底面；以及诱发所述非晶硅层结晶形成多晶硅沟道层。
在一个实施方式中，使所述非晶硅层与所述诱发金属薄膜接触，以诱发所述非晶硅层结晶形成多晶硅沟道层之后，所述方法还包括：去除所述诱发金属硅化物，并去除所述功能层的位于所述底面的部分，以暴露所述第一外延层的所述上表面；以及在所述上表面上形成第二外延层以连接所述多晶硅沟道层。
在一个实施方式中，所述非晶硅层结晶以形成多晶硅沟道层包括：所述非晶硅层在退火工艺中诱发结晶以形成多晶硅沟道层。
在一个实施方式中，所述退火工艺的温度为500℃-550℃。
在一个实施方式中，在所述叠层结构的远离所述衬底的顶面形成诱发金属薄膜还包括：由镍、铝和钴金属中的至少一种制备所述诱发金属薄膜。
在一个实施方式中，所述诱发金属硅化物与所述多晶硅沟道层具有大于设定值的刻蚀选择比，以在去除所述诱发金属硅化物时保留所述多晶硅沟道层。
在一个实施方式中，在形成所述第二外延层的步骤之前所述方法还包括：在所述多晶硅沟道层的表面上形成第一氧化膜；在所述第一外延层的所述上表面上形成第二氧化膜，其中，所述第一氧化膜的厚度大于所述第二氧化膜的厚度；去除所述第二氧化膜；以及减薄所述第一氧化膜，并去除所述第一氧化膜的与所述第一外延层的所述上表面相对的部分。
在一个实施方式中，去除所述诱发金属硅化物包括：采用气相刻蚀工艺去除所述诱发金属硅化物。
在一个实施方式中，所述方法还包括：在形成所述诱发金属薄膜之前，采用低温氧化工艺在所述非晶硅层的表面生成覆盖所述非晶硅层的保护层；以及在形成多晶硅沟道层的步骤后去除所述保护层。
在一个实施方式中，在所述叠层结构的远离所述衬底的顶面形成诱发金属薄膜还包括：在所述顶面的对应所述沟道孔的部分形成诱发金属薄膜；以及采用湿法刻蚀去除所述诱发金属薄膜中未与所述非晶硅层接触的部分。
在一个实施方式中，在所述衬底上形成包括至少一个子叠层结构的叠层结构。
本申请另一方面提供了一种三维存储器，包括：衬底；设置在所述衬底上的叠层结构，所述叠层结构包括交替叠置的栅极层和绝缘层；以及贯穿所述叠层结构的沟道结构，其中，所述沟道结构包括第一外延层和第二外延层，所述第一外延层设置于所述衬底中，所述第二外延层设置于所述第一外延层远离所述衬底的表面。
在一个实施方式中，所述沟道结构包括贯穿所述叠层结构的沟道层，所述沟道层与所述第二外延层连接。
在一个实施方式中，所述沟道层通过预先制备非晶硅层，并基于金属诱导结晶制得。
在一个实施方式中，所述叠层结构包括至少一个子叠层结构。
根据上述的实施方式的制备三维存储器的方法以及三维存储器，通过金属诱发横向结晶的工艺可生成结晶性能良好，并具有较佳载流子迁移率的多晶硅沟道层，此外，通过利用沟道孔中去除诱发金属硅化物后的空间生成第二外延层以自行对准连接多晶硅沟道层，不需要在沟道孔中进行深孔刻蚀，优化了三维存储器的制备工艺，并提高了三维存储器的性能。
附图说明
通过阅读参照以下附图所作的对非限制性实施例的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：
图1是根据本申请的一个实施方式的三维存储器的制备方法流程图；
图2至图13是根据本申请的一个实施方式的制备方法的工艺示意图；
图14是根据本申请的一个实施方式的采用金属诱导法生成多晶硅沟道层的示例性图像；
图15和图16是根据本申请的一个实施方式的采用金属诱导法生成多晶硅沟道层的工艺示意图；以及
图17A至图17E是现有三维存储器的制备方法的示例性工艺示意图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本申请的教导的情况下，本申请中讨论的第一侧也可被称作第二侧，第一窗口也可称为第二窗口，反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。此外，在本文中，当描述一个部分位于另一部分“上”时，意味着位于所述另一部分的上面或者下面，而并非绝对表示以重力方向为基准位于之上之意。
还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
此外，在本申请中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。
图1是根据本申请第一实施方式的三维存储器的制备方法1000的流程图。如图1所示，本申请提供一种三维存储器的制备方法1000包括：
S1，在衬底上形成叠层结构，在叠层结构中形成沟道孔；
S2，在沟道孔的靠近衬底的底面形成第一外延层；
S3，在第一外延层的远离衬底的上表面和沟道孔的内侧壁上依次形成功能层和非晶硅层；
S4，在叠层结构的远离衬底的顶面形成诱发金属薄膜，非晶硅层与诱发金属薄膜接触，并发生硅化反应，生成诱发金属硅化物；以及
S5，使非晶硅层结晶以形成多晶硅沟道层。
下面将结合图2至图9详细说明上述制备方法1000的各个步骤的具体工艺。
具体地，图2是根据本申请的一个实施方式的制备方法的、在沟道孔中形成功能层和非晶硅层后所形成的结构的剖面示意图。在衬底上形成叠层结构，在叠层结构中形成沟道孔的步骤S1可例如包括：制备衬底100；在衬底100上形成叠层结构200；以及在叠层结构200中形成沟道孔300，沟道孔300沿叠层厚度方向贯穿叠层结构200并延伸至衬底100中。
衬底100为半导体衬底，其材料可选择单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可选择绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可选择其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
叠层结构200用于在其中形成垂直于衬底100方向的存储单元串。如图2所示，在本申请的一个实施方式中，可通过一个或多个薄膜沉积工艺在衬底100的一侧形成叠层结构200，薄膜沉积工艺可包括但不限于CVD、PVD、ALD或其任何组合，本申请对此不作限定。叠层结构200可包括多个由绝缘层210和牺牲层220交替层叠的叠层，其中牺牲层220将在后续的步骤中被替换为栅极层。牺牲层220可以是氮化物层，例如氮化硅。绝缘层210可以是氧化物层，例如，氧化硅。
进一步地，叠层结构200还可包括多个子叠层结构，即叠层结构200可由单个子叠层(Single deck)结构形成(如图2所示)，也可由多个子叠层(Multiple deck)结构依次层叠形成。叠层结构200中的牺牲层或栅极层的层数越多，形成的存储单元串中包括的存储单元就越多，器件的集成度就越高。
再次参考图2，沟道孔300为贯穿叠层结构200并延伸至衬底100中的通孔。可采用例如刻蚀工艺等形成沟道孔300，使沟道孔300穿过叠层结构200并延伸至衬底100中。在另一些实施方式中，也可在沟道孔300到达衬底100之前停止上述蚀刻工艺，执行后续的冲压工艺以进一步将沟道孔300延伸到衬底100中。
在本申请的一个实施方式中，制备三维存储器的方法1000还包括在沟道孔300的靠近衬底100的底面形成第一外延层340，该第一外延层340可通过选择性外延生长(SEG)工艺形成，例如气相外延(VPE)、液相外延(LPE)、分子束外延(MPE)或者其任意组合。第一外延层340可以是外延硅、硅锗、锗、III-V化合物材料、II-VI化合物材料、有机半导体材料和其它适当半导体材料中的至少一种。
图2仅以包括单个子叠层结构的叠层结构200为例描述沟道孔300的设置过程，本领域技术人员可以理解的是，叠层结构200也可由分别设置有沟道孔的多个子叠层结构依次层叠形成。
在本申请的一个实施方式中，制备三维存储器的方法1000还包括在第一外延层340的远离衬底的上表面341和沟道孔300的内侧壁上依次形成功能层310和非晶硅层320。
功能层310可包括从沟道孔300的内侧壁依次层叠的阻挡层311、电荷存储层312以及隧穿层313。
在本申请的一个实施方式中，功能层310可为ONO叠层，ONO(Oxide-Nitride-Oxide)叠层即氧化物、氮化物和氧化物的叠层。可通过例如原子层沉积的方法依次沉积氧化物、氮化物和氧化物的叠层形成功能层310。
非晶硅层320可通过例如化学气相沉积(CVD)方法形成在遂穿层313靠近沟道孔300的轴线的表面。在后续的工艺步骤中，非晶硅层320可通过金属诱发横向结晶(MetalInduced Lateral Crystallization，MILC)方法诱发形成多晶硅，从而形成多晶硅沟道层350(如图7所示)。
进一步地，在本申请的一个实施方式中，制备三维存储器的方法1000还包括在非晶硅层320的靠近沟道孔300的轴线的表面生成覆盖非晶硅层320的保护层(未示出)。保护层通常在低温环境下制备，以防止非晶硅层320在上述诱发多晶硅的工艺步骤之前发生结晶，保护层可以是例如低温原子层沉积氧化物。保护层用于在后续生成多晶硅沟道层350(如图7所示)的步骤中固定通过结晶生成的沟道层350。在多晶硅层350生成后，可通过例如刻蚀工艺，去除保护层。
作为一种选择，沟道孔300的剩余空间还可部分或者全部填充沟道牺牲层360，该沟道牺牲层360可包括电介质材料，例如氧化硅。在沟道孔300中，沟道牺牲层360、非晶硅层320、隧穿层313、电荷存储层312和阻挡层311从沟道孔300的轴线朝向内侧壁径向依次布置。
随着三维存储器中叠层结构的层叠数目越来越多，使得沟道的高宽比(AR)越来越大，沟道长度越来越长，因此对多晶硅沟道层的质量要求也越来越高。在如图17A-17E为代表的现有技术中，由固相结晶法所形成的多晶硅沟道层，其结晶性较差，载流子迁移率较低(高阻抗)，同时由于沟道长度变长，导致沟道层的电阻增大，导致沟道结构的导通电流减小并可能影响阈值电压(Vt)的稳定性，最终导致三维存储器的性能变差。
另外，在这些现有三维存储器的制备方法中，通常还需要实施高能离子轰击以形成穿通至外延层的沟道孔(深孔刻蚀SONO)，而这样的高能离子轰击，会破坏外延层而产生晶格缺陷等问题。不仅如此，随着沟道的高宽比(AR)越来越大，沟道长度越来越长，高能离子轰击难以有效控制外延层表面的凹槽深度，而过大的凹槽深度通常会引起后续多晶硅沉积的L脚(L Foot)缺陷。同时，由于沟道孔的内侧壁ONOP的多层堆叠结构具有例如氧化硅、非晶硅、氮化硅等多种不同类型的膜层，必须使用氟基混合气体作为等离子体刻蚀的刻蚀气体，才能有效穿透这些膜层，而氟基混合气体的使用也会导致侧壁堆叠结构的破坏以及硅外延层的界面缺陷。在现有制备三维存储器的方法中出现的以上这些问题都会影响沟道的制备以及最终三维存储器的性能。
而在本申请的上述实施方式中，区别于上述的现有技术，采用金属诱发横向结晶MILC工艺制备沟道层，可使非晶硅层在较低的温度下发生相变形成多晶硅沟道层，并且由MILC所诱发出的多晶硅结晶性能良好，具有较佳载流子迁移率(低阻抗)。因此，本发明通过利用MILC工艺来制备沟道层，能够得到质量远高于通过现有SPC工艺所制备的多晶硅沟道层。
同时，本申请提供的三维存储器的制备方法，在后续的沟道层和外延层的连接过程中，不采用现有的干法刻蚀工艺，而是通过控制MILC工艺中的退火温度和持续时间使得最终诱发金属硅化物存在于沟道孔的底部，以在后续步骤中去除，并再次利用选择性外延生长(SEG)工艺在沟道孔中去除诱发金属硅化物后的空间中生成第二外延层，以使第二外延层自行对准连接沟道层，可有效地避免影响沟道的制备以及最终三维存储器的性能的上述问题。
图3至图9是根据本申请的一个实施方式的制备方法的工艺示意图。具体地，如图3所示，可采用例如干法刻蚀工艺和湿法刻蚀工艺中的任意一种或多种依次去除位于叠层结构200和沟道孔300顶部(远离衬底100的部分)的沟道牺牲层360、非晶硅层320和隧穿层313(在图2中示出)并将上述去除处理停止于电荷存储层312。叠层结构200的顶部仅保留阻挡层311和电荷存储层312，位于沟道孔300中的非晶硅层320的截面321呈围绕沟道孔300轴线的、具有一定宽度的圆环形状。
如图4所示，可采用例如等离子体气相沉积(PVD)的方法在沟道孔300的顶部沉积诱发金属薄膜11，其中诱发金属可选择镍、铝和钴等，使诱发金属薄膜11的一个表面与非晶硅层320的顶部截面321(如图3所示)紧密接触。进一步地，可采用例如硫酸过氧化物((热硫酸(H2SO4)和双氧水(H2O2)的混合物(hot SPM))湿法清除不与非晶硅层320的截面321接触的诱发金属薄膜11，换言之，在本步骤中可仅保留诱发金属薄膜11中与非晶硅层320的截面321(如图3所示)紧密接触的部分。
如图5至图7以及图14至图16所示，多晶硅沟道层350可通过金属诱发横向结晶MILC工艺形成。在MILC工艺中，形成诱发金属薄膜11(如图4所示)的诱发金属可降低非晶硅向多晶硅转变的相变能量，并且对诱发金属和非晶硅进行退火处理可使非晶硅晶化而生成多晶硅14(如图6所示)。该过程的晶化温度可低于500℃。在本申请的一个实施方式中，可将退火工艺中的反应温度设置为例如500℃-550℃。进一步地，还可将持续时间设定为例如30min或以上。如图5和图14所示，当诱发金属薄膜11与非晶硅层320接触时，在接触界面处发生硅化反应并生成诱发金属硅化物12(例如，硅化镍NiSi2)，利用诱发金属硅化物12释放的潜热及接触界面处因晶格失措而提供的晶格位置，非晶硅原子在其与诱发金属接触界面处可重结晶，形成多晶硅晶粒。如图6、图15和图16所示，诱发金属硅化物12被破坏后，诱发金属原子在非晶硅层内可继续迁移(参考图16中示出的表示诱发金属迁移方向的箭头)，再次形成诱发金属硅化物12，如此反复可直到非晶硅基本上全部晶化为多晶硅14。进一步地，可通过控制退火温度和持续时间有效地控制非晶硅的晶化情况，具体地，可通过在MILC工艺中控制退火温度，使多晶硅14的生长速度维持在较高的水平的同时，避免非晶硅在发生诱导之前结晶。
如图7所示，考虑到最终存在于多晶硅沟道层350中的诱发金属硅化物12会在后续的高温工艺中发生相变或者结团等现象而形成高阻，在本申请的一个实施方式中，可通过控制退火温度和持续时间使得诱发金属硅化物12最终存在于沟道孔300的底部，并可通过后续步骤去除。
如图8至图13所示，为了制作三维存储器中存储单元串的下选通管器件BSG的沟道，需要将多晶硅沟道层350与衬底中形成的外延层连接。
如图8所示，可采用例如刻蚀工艺去除沟道牺牲层360(参见图7)。
在本申请的一个实施方式中，诱发金属的选择，应考虑诱发金属硅化物12与多晶硅的刻蚀选择比，两者需具有预定的高刻蚀选择比。例如，硅化镍NiSi2与多晶硅具有较高刻蚀选择比，因此可选择金属镍(Ni)生成诱发金属薄膜11。
当诱发金属硅化物12与多晶硅具有大于设定值的、较高的刻蚀选择比时，可确保采用刻蚀工艺(例如，干法刻蚀)去除存在于沟道孔300底部的诱发金属硅化物12的步骤中，多晶硅沟道层350能够不被去除。
上述工艺通过效地去除诱发金属硅化物，避免了诱发金属硅化物在后续的高温工艺中发生相变或者结团等现象而形成高阻的可能性，使得MILC工艺形成多晶硅沟道层成为可能。
进一步地，由于ONO叠层结构的功能层310与多晶硅具有较高刻蚀选择比，因此，如图9所示，可选择例如湿法刻蚀的工艺去除位于沟道300的底部的功能层310(参见图8)，以暴露出第一外延层340。根据本申请的一个示例性实施例，可选用HF+H3PO4+HF溶液作为湿法刻蚀的腐蚀液。
如图9所示，去除位于沟道孔300的底部的诱发金属硅化物12和功能层310(参见图8)后，在沟道孔300的底部存在一个空间13。参见图12，可再次采用选择性外延生长(SEG)工艺形成第二外延层370以自对准连接多晶硅沟道层350。具体地，在空间13中可通过例如气相外延(VPE)、液相外延(LPE)、分子束外延(MPE)或者其任意组合，在第一外延层340的远离衬底的上表面朝向沟道孔300形成第二外延层370。第二外延层370可以是外延硅、硅锗、锗、III-V化合物材料、II-VI化合物材料、有机半导体材料和其它适当半导体材料中的至少一种。
第一外延层340和第二外延层370可共同组成三维存储器中存储单元串下选通管器件BSG的沟道，位于叠层结构200中底层的牺牲层221在后续步骤中会替换为底层栅极层，并可作为存储单元串的下选通管器件BSG的栅极。
根据本申请的一个示例性实施方式，在形成第二外延层370的步骤中，还可包括氧化多晶硅沟道350和第一外延层340的步骤以及去除多晶硅沟道350的表面和第一外延层340表面氧化膜的步骤。具体地，如图10所示，分别在多晶硅沟道层350的靠近沟道孔300的轴线的表面和第一外延层340的远离衬底的上表面341上形成第一氧化膜351和第二氧化膜342，并且，由于多晶硅沟道350的氧化速率大于第一外延层340的氧化速率，因此第一氧化膜351的厚度大于第二氧化膜342的厚度。之后，如图11所示，可利用例如湿法刻蚀工艺，通过控制腐蚀液(例如氢氟酸)的浓度和通入速率，控制刻蚀量，使得第二氧化膜342(如图10所示)被完全去除，同时第一氧化膜351还有少量剩余。换言之，可通过刻蚀工艺，保证第一外延层340的上表面上没有氧化物，而在多晶硅沟道层350的靠近沟道孔300的轴线的表面具有较薄的氧化层。
通过以上步骤，一方面可有效地减薄多晶硅沟道，控制多晶硅沟道中的缺陷总量，另一方面还可通过在多晶硅沟道层表面设置的氧化层有效地防止在形成第二外延层的步骤中，多晶硅沟道层受到影响，例如防止多晶硅沟道层的表面生长出外延结构。
再次参考图12，在第二外延层370制备完成后，可采用填充介质层380填充沟道孔300，以支撑沟道结构并改善其稳定性。填充介质层380可包括氧化介质层，例如氧化硅等。进一步地，在填充过程中，可通过控制沟道填充工艺，在填充介质层380中形成多个绝缘间隙以减轻结构应力。
进一步地，参考图13，还可在沟道孔300的顶部形成沟道插塞390。沟道插塞390的材料可选用与多晶硅沟道层350相同的材料制备，例如p型掺杂的多晶硅等。沟道插塞390的一侧可电联接多晶硅沟道层350，另一侧可电联接例如后段制程互连结构(Array BEOL)，并基于后段制程互连结构电联接外围电路晶圆。
本申请提供的三维存储器制备方法可为三维存储器提供结晶性能良好，具有较佳载流子迁移率(低阻抗)的多晶硅沟道层，提高了维存储器的性能。
进一步地，本申请提供的三维存储器制备方法不采用现有的利用高能离子轰击外延层的深孔刻蚀工艺(SONO)，而是利用材料间的高刻蚀选择比依次去除位于沟道孔底部的诱发金属硅化物和功能层，并利用沟道孔中去除诱发金属硅化物后的空间二次生成外延层，与沟道层的连接，完成三维存储器中存储单元工作的电路回路。因此，可有效避免现有制备三维存储器的双堆叠或多堆叠工艺中因为下沟道孔的套刻精度(OVL)存在偏移，使得深孔刻蚀易破坏上、下沟道孔结合处的功能层的问题，提高了三维存储器的性能。
再次参考图13，本申请另一方面还提供一种三维存储器结构。具体地，三维存储器结构包括衬底100、叠层结构200和沟道结构。叠层结构200设置在衬底100上，包括交替叠置的绝缘层210和牺牲层220。沟道结构贯穿叠层结构200，包括形成在沟道孔300中以填充沟道孔300的阻挡层311、电荷存储层312、隧穿层313、第一外延层340、第二外延层370、填充介质层380和沟道插塞390。第一外延层340的至少一部分设置于衬底100中，第二外延层370设置于第一外延层340远离衬底100的表面。
在一个实施方式中，沟道结构还包括：贯穿叠层结构200的多晶硅沟道层350，多晶硅沟道层350与第二外延层370连接，以形成存储单元串工作的电路回路。
在一个实施方式中，多晶硅沟道层可通过非晶硅层在退火工艺中基于诱发金属硅化物结晶制得。
在一个实施方式中，诱发金属硅化物与多晶硅具有预定的高刻蚀选择比，可确保在去除存在于沟道孔300的底部的未发生晶化的诱发金属硅化物的步骤中，多晶硅沟道层350能够不被去除。
在一个实施方式中，叠层结构200包括至少一个子叠层结构。
由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容不再赘述。
此外，在制备三维存储器方法的后序工艺中，还包括将交替的叠置的绝缘层和牺牲层中的牺牲层除去，以金属层替代形成栅极层的步骤。本申请中的实施例和工艺流程仅示出了栅极层形成之前的叠层结构。三维存储器的最终产品应被提供具有交替的绝缘层和栅极层的叠层结构。
本申请提供的三维存储器结构，其多晶硅沟道层通过采用预先制备的非晶硅层在退火工艺中基于诱发金属结晶制得，具有结晶性能良好，载流子迁移率(低阻抗)较佳的特点。可有效地避免由于沟道的高宽比(AR)越来越大，沟道层的电阻增大，导致沟道结构的导通电流减小并影响阈值电压(Vt)的稳定性的问题。同时，与如图17A-17E为代表的现有技术比较，本申请提供的三维存储器结构不需要通过实施高能离子轰击以形成穿通至外延层的沟道孔(深孔刻蚀SONO)，可避免因破坏外延层而产生晶格缺陷以及造成相邻界面高度的不均匀性等问题。通过利用选择性外延生长(SEG)工艺在沟道孔中去除诱发金属硅化物后的空间中生成第二外延层，以使第二外延层自行对准连接沟道层，可有效地提高三维存储器的性能。
以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (14)
1.一种制备三维存储器的方法，其特征在于，所述方法包括：
在衬底上形成叠层结构，并在所述叠层结构中形成贯穿所述叠层结构的沟道孔；
在所述沟道孔的靠近所述衬底的底面形成第一外延层；
在所述第一外延层的远离所述衬底的上表面和所述沟道孔的内侧壁上依次形成功能层和非晶硅层；
在所述叠层结构的远离所述衬底的顶面形成诱发金属薄膜；
使所述非晶硅层与所述诱发金属薄膜接触，以诱发所述非晶硅层结晶形成多晶硅沟道层，其中所述非晶硅层与所述诱发金属薄膜接触生成诱发金属硅化物；
去除所述诱发金属硅化物，并去除所述功能层的位于所述底面的部分，以暴露所述第一外延层的所述上表面；以及
在所述上表面上形成第二外延层以连接所述多晶硅沟道层。
2. 根据权利要求1所述的方法，其特征在于，使所述非晶硅层与所述诱发金属薄膜接触，以诱发所述非晶硅层结晶形成多晶硅沟道层包括：
通过控制退火温度和退火持续时间，以控制诱发结晶的速度，使所述诱发结晶中形成的诱发金属硅化物集中在所述沟道孔的所述底面；以及
诱发所述非晶硅层结晶形成多晶硅沟道层。
3.根据权利要求1所述的方法，其特征在于，使所述非晶硅层结晶以形成多晶硅沟道层包括：
所述非晶硅层在退火工艺中诱发结晶以形成多晶硅沟道层。
4.根据权利要求3所述的方法，其特征在于，所述退火工艺的温度为500℃-550℃。
5.根据权利要求1所述的方法，其特征在于，在所述叠层结构的远离所述衬底的顶面形成诱发金属薄膜还包括：
由镍、铝、钴金属中的至少一种制备所述诱发金属薄膜。
6.根据权利要求1所述的方法，其特征在于，所述诱发金属硅化物具有大于设定值的刻蚀选择比，以在去除所述诱发金属硅化物时保留所述多晶硅沟道层。
7.根据权利要求1所述的方法，其特征在于，在形成所述第二外延层的步骤之前，所述方法还包括：
在所述多晶硅沟道层的表面上形成第一氧化膜；
在所述第一外延层的所述上表面上形成第二氧化膜，其中，所述第一氧化膜的厚度大于所述第二氧化膜的厚度；
去除所述第二氧化膜；以及
减薄所述第一氧化膜，并去除所述第一氧化膜的与所述第一外延层的所述上表面相对的部分。
8.根据权利要求1所述的方法，去除所述诱发金属硅化物包括：
采用气相刻蚀工艺去除所述诱发金属硅化物。
9.根据权利要求1至8任一项所述的方法，其特征在于，所述方法还包括：
在形成所述诱发金属薄膜之前，采用低温氧化工艺在所述非晶硅层的表面生成覆盖所述非晶硅层的保护层；以及在形成多晶硅沟道层的步骤之后，去除所述保护层。
10. 根据权利要求1所述的方法，在所述叠层结构的远离所述衬底的顶面形成诱发金属薄膜还包括：
在所述顶面的对应所述沟道孔的部分形成诱发金属薄膜；以及
采用湿法刻蚀去除所述诱发金属薄膜中未与所述非晶硅层接触的部分。
11.根据权利要求1所述的方法，其特征在于，在衬底上形成叠层结构还包括：
在所述衬底上形成包括至少一个子叠层结构的叠层结构。
12.一种三维存储器，其特征在于，包括：
衬底；
设置在所述衬底上的叠层结构，所述叠层结构包括交替叠置的栅极层和绝缘层；以及
贯穿所述叠层结构的沟道结构，
其中，所述沟道结构包括沟道层、第一外延层和第二外延层，所述第一外延层设置于所述衬底中，所述第二外延层设置于所述第一外延层远离所述衬底的表面；以及
所述沟道层贯穿所述叠层结构，并通过预先制备非晶硅层，并基于金属诱导使所述非晶硅层结晶制得。
13.根据权利要求12所述的存储器，其特征在于，所述沟道层与所述第二外延层连接。
14.根据权利要求12所述的存储器，其特征在于，所述叠层结构包括至少一个子叠层结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011545703.4A CN112687699B (zh) | 2020-12-24 | 2020-12-24 | 三维存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011545703.4A CN112687699B (zh) | 2020-12-24 | 2020-12-24 | 三维存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112687699A CN112687699A (zh) | 2021-04-20 |
| CN112687699B true CN112687699B (zh) | 2023-12-26 |
Family
ID=75451488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011545703.4A Active CN112687699B (zh) | 2020-12-24 | 2020-12-24 | 三维存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112687699B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
| KR20150025224A (ko) * | 2013-08-28 | 2015-03-10 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9478495B1 (en) * | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
| CN107808884A (zh) * | 2016-08-24 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 三维nand闪存器件的制造方法 |
| CN108122924A (zh) * | 2016-10-31 | 2018-06-05 | 中芯国际集成电路制造(北京)有限公司 | 闪存器件及其制造方法 |
| CN110140211A (zh) * | 2017-11-09 | 2019-08-16 | 长江存储科技有限责任公司 | 三维存储器件及其制作方法 |
| CN110326110A (zh) * | 2017-01-20 | 2019-10-11 | 李卫民 | 使用金属栅第一方法来构建三维非易失性存储器器件 |
| CN111492481A (zh) * | 2020-03-20 | 2020-08-04 | 长江存储科技有限责任公司 | 三维存储器件和制作方法 |
| CN111710683A (zh) * | 2020-06-04 | 2020-09-25 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014179465A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US9331093B2 (en) * | 2014-10-03 | 2016-05-03 | Sandisk Technologies Inc. | Three dimensional NAND device with silicon germanium heterostructure channel |
| US9960178B2 (en) * | 2015-03-13 | 2018-05-01 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
| KR102385568B1 (ko) * | 2017-07-13 | 2022-04-12 | 삼성전자주식회사 | 수직형 메모리 장치 |
| US10672490B2 (en) * | 2018-01-17 | 2020-06-02 | International Business Machines Corporation | One-time-programmable memory in a high-density three-dimensional structure |
| US11637122B2 (en) * | 2018-05-10 | 2023-04-25 | SK Hynix Inc. | Semiconductor device and manufacturing method of semiconductor device |
-
2020
- 2020-12-24 CN CN202011545703.4A patent/CN112687699B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
| KR20150025224A (ko) * | 2013-08-28 | 2015-03-10 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9478495B1 (en) * | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
| CN107808884A (zh) * | 2016-08-24 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 三维nand闪存器件的制造方法 |
| CN108122924A (zh) * | 2016-10-31 | 2018-06-05 | 中芯国际集成电路制造(北京)有限公司 | 闪存器件及其制造方法 |
| CN110326110A (zh) * | 2017-01-20 | 2019-10-11 | 李卫民 | 使用金属栅第一方法来构建三维非易失性存储器器件 |
| CN110140211A (zh) * | 2017-11-09 | 2019-08-16 | 长江存储科技有限责任公司 | 三维存储器件及其制作方法 |
| CN111492481A (zh) * | 2020-03-20 | 2020-08-04 | 长江存储科技有限责任公司 | 三维存储器件和制作方法 |
| CN111710683A (zh) * | 2020-06-04 | 2020-09-25 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112687699A (zh) | 2021-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3183747B1 (en) | Metal word lines for three dimensional memory devices | |
| US10679995B2 (en) | Semiconductor device and method | |
| US11854901B2 (en) | Semiconductor method and device | |
| CN112838097B (zh) | 三维存储器及其制备方法 | |
| US20200051994A1 (en) | Memory device improvement | |
| US11935793B2 (en) | Dual dopant source/drain regions and methods of forming same | |
| US11682711B2 (en) | Semiconductor device having multi-layered gate spacers | |
| CN112687700B (zh) | 三维存储器及其制备方法 | |
| CN113257831B (zh) | 三维存储器及其制备方法 | |
| US20220285347A1 (en) | Semiconductor device and method | |
| CN112909016B (zh) | 三维存储器及其制备方法 | |
| CN112687699B (zh) | 三维存储器及其制备方法 | |
| CN109473440B (zh) | 半导体器件沟道层的制备方法及半导体器件 | |
| US11348842B2 (en) | Split replacement metal gate integration | |
| US11757020B2 (en) | Semiconductor device and method | |
| US11515403B2 (en) | Semiconductor device and method | |
| CN114023760A (zh) | 三维存储器及其制作方法 | |
| CN112786614B (zh) | 制备三维存储器的方法 | |
| CN107507772B (zh) | 一种沟道孔底部刻蚀方法 | |
| CN112071858B (zh) | 三维存储器及其制备方法 | |
| US20230268416A1 (en) | Semiconductor Devices and Methods of Manufacture | |
| US20230268423A1 (en) | Semiconductor Device and Methods of Forming the Same | |
| US20230065620A1 (en) | Semiconductor device and method | |
| US20240164090A1 (en) | Semiconductor device and fabrication method thereof, and memory system | |
| KR100744689B1 (ko) | 반도체 소자의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |