CN112786614B - 制备三维存储器的方法 - Google Patents
制备三维存储器的方法 Download PDFInfo
- Publication number
- CN112786614B CN112786614B CN202110302061.3A CN202110302061A CN112786614B CN 112786614 B CN112786614 B CN 112786614B CN 202110302061 A CN202110302061 A CN 202110302061A CN 112786614 B CN112786614 B CN 112786614B
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- forming
- amorphous silicon
- annealing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 240
- 239000010410 layer Substances 0.000 claims abstract description 366
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 113
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000002425 crystallisation Methods 0.000 claims abstract description 39
- 230000008025 crystallization Effects 0.000 claims abstract description 37
- 230000001939 inductive effect Effects 0.000 claims abstract description 32
- 239000002346 layers by function Substances 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims description 136
- 238000000137 annealing Methods 0.000 claims description 76
- 229910021332 silicide Inorganic materials 0.000 claims description 62
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000012141 concentrate Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000005054 agglomeration Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010062575 Muscle contracture Diseases 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 208000006111 contracture Diseases 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- -1 sulfuric acid peroxide Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请提供了一种制备三维存储器的方法，该方法包括：在衬底上形成源极牺牲层、位于源极牺牲层上方的叠层结构、以及贯穿叠层结构和源极牺牲层并延伸至衬底中的沟道孔；在沟道孔的内壁上依次形成功能层和非晶硅层；在叠层结构的远离衬底的顶表面形成诱发金属薄膜，使诱发金属薄膜与非晶硅层接触；诱发非晶硅层结晶，以形成结晶硅沟道层；以及去除源极牺牲层以及功能层的邻近于衬底的部分，以部分地暴露衬底和结晶硅沟道层；以及在所暴露的衬底上形成源极连接层，使之与所暴露的结晶硅沟道层接触。由此，可以改善三维存储器的沟道结构的载流子迁移率，从而改善半导体器件整体的电池电流。
Description
技术领域
本申请总体上涉及半导体设计和制造领域，并且更具体地，涉及一种改善三维存储器中的沟道结构的制备工艺的方法。
背景技术
随着三维存储器(例如，3D NAND)中叠层结构的层叠数目的增加，沟道的高宽比(AR)越来越大，对多晶硅沟道层的质量要求也越来越高。
在现有技术的三维存储器制备方法中，通常采用固相结晶法(Solid PhaseCrystallization，SPC)或薄膜沉积方法来形成多晶硅沟道层。
然而，通过固相结晶法生成的多晶硅的结晶性并不理想，例如晶粒大小不均匀、晶界势垒高度较大等，致使载流子迁移率较低(高阻抗)。通常，可能还需要增加额外的氢化处理来改善经由SPC形成的多晶硅沟道层的性能。
另外，通过薄膜沉积方法沉积的多晶硅的晶粒形貌不佳(例如，呈V字形)，且通常内含高密度的微挛晶缺陷，晶粒尺寸小，载流子迁移率不够大，而使其在器件应用方面受到一定限制。
同时，由于叠层结构的层叠量增加，沟道长度变长，具有低载流子迁移率的多晶硅沟道层的电阻会增大得更明显，从而使得沟道结构的导通电流明显减小。这可能会限制三维存储器的位密度的增加，并且也可能影响阈值电压(Vt)的稳定性，最终导致三维存储器的性能变差。
发明内容
本申请提供了一种通过应用金属横向诱导法(MILC)来改善三维存储器(例如，3DNAND)的沟道结构的方法。通过利用MILC方法将非晶硅结晶成具有更大晶粒的多晶硅(甚至可能具有接近于单晶硅的晶粒大小)，改善三维存储器的多晶硅沟道结构的载流子迁移率，从而改善半导体器件整体的电池电流。
同时，本申请还提供了避免由于应用MILC方法而产生的金属硅化物降低沟道结构性能的方法。
根据本申请的一方面。制备三维存储器的方法所述方法包括：在衬底上形成源极牺牲层、位于所述源极牺牲层上方的叠层结构、以及贯穿所述叠层结构和所述源极牺牲层并延伸至所述衬底中的沟道孔；在所述沟道孔的内壁上依次形成功能层和非晶硅层；在所述叠层结构的远离所述衬底的顶表面形成诱发金属薄膜，使所述诱发金属薄膜与所述非晶硅层接触；诱发所述非晶硅层结晶，以形成结晶硅沟道层；以及去除所述源极牺牲层以及所述功能层的邻近于所述衬底的部分，以部分地暴露所述衬底和所述结晶硅沟道层；以及在所暴露的衬底上形成源极连接层，使之与所暴露的结晶硅沟道层接触。
在示例性实施方式中，形成所述结晶硅沟道层包括：通过第一退火工艺，使所述非晶硅层与所述诱发金属薄膜反应生成诱发金属硅化物；以及通过第二退火工艺，使所述非晶硅层中的非晶硅结晶形成结晶层，所述结晶层包括其晶粒大于所述非晶硅的晶粒的多晶硅或单晶硅；其中，在所述第二退火工艺期间，所述非晶硅层中的非晶硅沿着朝向所述沟道孔的底部的方向逐渐结晶；以及所述诱发金属硅化物在所述第二退火工艺结束时集中于所述沟道孔的底部。
在示例性实施方式中，在执行所述第一退火工艺的步骤与执行所述第二退火工艺的步骤之间，所述方法还包括：形成覆盖所述叠层结构和所述功能层的顶表面的帽盖层。
在示例性实施方式中，所述第一退火工艺和所述第二退火工艺为快速热退火工艺；以及其中，在所述第一退火工艺中使用的第一温度低于在所述第二退火工艺中使用的第二温度。
在示例性实施方式中，所述第一温度处于200℃至300℃的范围内；以及其中，所述第二温度处于400℃至600℃的范围内。
在示例性实施方式中，在形成所述诱发金属薄膜之前，所述方法还包括：形成覆盖所述非晶硅层的保护层，所述保护层为低温氧化物。
在示例性实施方式中，所述保护层形成为填充整个所述沟道孔。
在示例性实施方式中，所述非晶硅层形成为具有5nm至15nm的厚度。
在示例性实施方式中，所述保护层在其中形成有气隙。
在示例性实施方式中，所述方法还包括：在所述第二退火工艺结束之后，去除所述保护层；以及在形成所述结晶硅沟道层之后，在所述沟道孔内填充绝缘芯部。
在示例性实施方式中，所述非晶硅层形成为具有15nm至25nm的厚度，以及其中，在所述第二退火工艺结束之后，所述方法还包括：去除所述诱发金属硅化物；以及对经由所述第二退火工艺形成的结晶层进行回刻处理，以去除预定厚度，从而形成所述结晶硅沟道层。
在示例性实施方式中，在形成所述源极连接层之前，所述方法还包括：在所述沟道孔的顶部形成与所述结晶硅沟道层连接的沟道插塞，所述沟道插塞具有与所述结晶硅沟道层相同的材料。
在示例性实施方式中，形成所述源极连接层包括：利用源极连接材料形成所述源极连接层，所述源极连接材料是掺杂的多晶硅、掺杂的单晶硅和掺杂的非晶硅中的一种。
在示例性实施方式中，所述源极连接层形成为具有与所述结晶硅沟道层接触的第一部分、以及从所述第一部分延伸并与所述衬底接触的第二部分。
在示例性实施方式中，形成所述源极连接层包括：通过利用所述源极连接材料填充经去除所述源极牺牲层和所述功能层的部分而暴露的整个空间，形成所述源极连接层。
在示例性实施方式中，所述源极连接材料是掺杂的多晶硅、掺杂的单晶硅和掺杂的非晶硅中的一种。
根据本申请的另一方面，制备三维存储器的方法包括：在衬底上形成叠层结构以及贯穿所述叠层结构并延伸至所述衬底中的沟道孔；在所述沟道孔的内壁上依次形成功能层和第一非晶硅层；在所述第一非晶硅层上形成诱发金属薄膜，以覆盖所述第一非晶硅层；通过第一退火工艺，使所述第一非晶硅层与所述诱发金属薄膜反应生成诱发金属硅化物；在所述诱发金属硅化物上形成第二非晶硅层；以及通过第二退火工艺使所述第二非晶硅层结晶，以形成结晶硅沟道层。
在示例性实施方式中，形成所述结晶硅沟道层还包括：通过所述第二退火工艺，使所述第二非晶硅层中的非晶硅沿着背离所述沟道孔的内壁的方向逐渐结晶形成结晶层，所述结晶层包括其晶粒大于所述非晶硅的晶粒的多晶硅或单晶硅；以及去除在所述第二退火工艺结束之后残留的诱发金属硅化物，以暴露所述结晶层，其中，所述残留的诱发金属硅化物在所述第二退火工艺结束时集中于所述结晶层的背离所述沟道孔的内壁的最外侧。
在示例性实施方式中，形成所述结晶硅沟道层还包括：对所暴露的结晶层进行回刻处理，以去除预定厚度，从而形成所述结晶硅沟道层。
在示例性实施方式中，在执行所述第一退火工艺的步骤与执行所述第二退火工艺的步骤之间，所述方法还包括：形成覆盖所述叠层结构和所述功能层的顶表面的帽盖层。
在示例性实施方式中，在形成所述结晶硅沟道层之后，所述方法还包括：在所述沟道孔的顶部形成沟道插塞，所述沟道插塞具有与所述结晶硅沟道层相同的材料。
附图说明
通过阅读参照以下附图所作的对非限制性实施例的详细描述，本申请的其它特征、目的和优点将会变得更明显。在附图中：
图1是根据本申请的第一实施例的用于制造三维存储器的方法的流程图；
图2a至图2k是根据第一实施例的在制造半导体器件的各个中间步骤处的剖视图；
图3a至图3m是根据第二实施例的在制造半导体器件的各个中间步骤处的剖视图；
图4是示出了根据本申请的第三实施例的用于制造三维存储器的方法的流程图；以及
图5a至图5h是根据第三实施例的在制造半导体器件的各个中间步骤处的剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本申请的示例性实施方式，在附图中示出了本申请的优选实施方式。然而，本申请可以以不同的形式来实施，并且不应被解释为限于本文中阐述的示例性实施方式。相反，提供这些实施方式使得本申请将是透彻的和完整的，并将向本领域技术人员充分传达本申请的范围。
还应当理解，应该理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或者“联接到”另一元件或层时，其可以直接在另一元件或上或者直接连接到另一元件或层，或者在它们之间可以存在元件或层。而当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在介于中间的元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。
在整个说明书中，相同的附图标记表示相同的组件。在附图中，为了清楚起见，夸大了层和区域的厚度。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。
当某一实施方式可被不同地实施时，具体过程顺序可与所描述的顺序不同地执行。例如，两个接连描述的过程可大致同时执行，或者以与所描述的顺序相反的顺序执行，或者可以在两个过程之间插入其它过程。
本文中所使用的术语仅用于描述特定实施方式的目的，并且不旨在进行限制。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。还应理解的是，当在本说明书中使用时，术语“包括”指定所阐述的特征、区域、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
此外，可在本文中使用相对术语，诸如“下”或“底”以及“上”或“顶”来描述如图中所示的一个元件与另一元件的关系。应当理解，除了图中描绘的定向之外，相对术语旨在包含设备的不同定向。在示例性实施方式中，当图之一中的设备被翻转时，被描述为在其他元件的“下”侧上的元件将随之被定向在其他元件的“上”侧上。因此，取决于图的特定定向，示例性术语“下”可以包含“下”和“上”两种定向。类似地，当图之一中的设备被翻转时，被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件“上方”。因此，示例性术语“下方”或“下面”可以包含上方和下方两种定向。
如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本申请所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和本申请的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或过于形式化的含义进行解释。
为了描述的便利，本文中限定了一些特定的技术术语，此处对其中一些进行概述性解释。术语“结晶层”指示经过退火结晶而形成的产物，其可以是结晶过程中的一种过渡结构。术语“结晶硅沟道层”指示对应于半导体器件的最终成品中包括的沟道层的结构，取决于沟道层结晶硅的晶粒大小，其可以是多晶硅沟道层也可以是单晶硅沟道层。术语“沟道结构”指示包括功能层和结晶硅沟道层的部分，其可以是对应于在半导体器件的最终成品中包括的一部分的结构。
本申请可以各种形式呈现，以下将描述其中一些示例。
本申请提供了一种通过应用金属横向诱导法(MILC)来改善三维存储器(例如，3DNAND)的沟道结构的方法。通过利用MILC方法将非晶硅结晶成具有更大晶粒的多晶硅(甚至可能具有接近于单晶硅的晶粒大小)，改善三维存储器的多晶硅沟道结构的载流子迁移率，从而改善半导体器件整体的电池电流。
同时，本申请还提供了避免由于应用MILC方法而产生的金属硅化物降低沟道结构性能的方法。
图1示出了根据本申请的第一实施例的用于制造三维存储器的方法的流程图。如图1中所示，根据本申请的第一实施例的用于制造三维存储器的方法1000包括：
S110：在衬底上形成源极牺牲层、位于源极牺牲层上方的叠层结构、以及贯穿叠层结构和源极牺牲层并延伸至衬底中的沟道孔；
S120：在沟道孔的内壁上依次形成功能层和非晶硅层；
S130：在叠层结构的远离衬底的顶表面形成诱发金属薄膜，使诱发金属薄膜与非晶硅层接触；
S140：诱发非晶硅层结晶，以形成结晶硅沟道层；以及
S150：去除源极牺牲层以及功能层的邻近于衬底的部分，以部分地暴露衬底和结晶硅沟道层；以及
S160：在所暴露的衬底上形成源极连接层，使之与所暴露的结晶硅沟道层接触。
图2a至图2k是根据第一实施例的在制造半导体器件的各个中间步骤处的剖视图。下面将参照图2a至图2k对用于制造三维存储器的方法1000进行详细描述。
图2a中示出了根据第一实施例的方法1000的步骤S110和步骤S120执行之后的半导体器件的剖视图。
根据本申请的示例，步骤S110例如可以包括：制备衬底100；在衬底100上形成源极牺牲层110；在源极牺牲层110上形成叠层结构200；以及形成沟道孔300，所述沟道孔300形成为贯穿源极牺牲层110和叠层结构200、并延伸到衬底100中的通孔。
根据示例性实施方式，衬底100可以是半导体衬底，诸如单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可选择绝缘体上硅(SOI)、绝缘体上锗(GOI)；或者还可选择其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
叠层结构200可以由在衬底100上方交替堆叠的绝缘层201和牺牲层203来形成。绝缘层201可以是但不限于氧化物层，例如包括氧化硅。牺牲层203可以是但不限于氮化物层，例如包括氮化硅。在后续工艺步骤中，牺牲层203可以被替换为栅极层。叠层结构200中的牺牲层或栅极层的层数越多，形成的存储单元串中包括的存储单元就越多，器件的集成度就越高。
源极牺牲层110可以形成为插置在衬底100和叠层结构200之间，并且可以是例如多晶硅。然而，本申请的示例性实施方式不限于此。在一些实施方式中，源极牺牲层110也可包括多个合适的牺牲层，例如，如图2a中所示，其可包括顺序堆叠的氧化物层111、多晶硅层113和氮化物层115。在另外的示例中，源极牺牲层110也可以包括更多牺牲层，例如多晶硅层可被夹在两个氮化硅层之间，并且然后夹在两个氧化硅层之间，本申请对此不做限制。
在后续工艺步骤(例如，步骤S150)中，源极牺牲层110可以被去除，并被填充源极连接材料以形成与结晶硅沟道层连接的源极连接层700，这将在下文进行详细描述。
沟道孔300可以采用例如刻蚀工艺等形成，其形成为穿过叠层结构200并延伸至衬底100中。在另一些实施方式中，也可在沟道孔300到达衬底100之前停止上述刻蚀工艺，执行后续的冲压工艺以进一步将沟道孔300延伸到衬底100中。
在形成沟道孔300之后，可以执行步骤S120，以在沟道孔300的内壁上依次形成功能层310和非晶硅层320。应理解的是，本文中所使用的术语“内壁”，诸如“沟道孔300的内壁”等，指示相应结构的更远离叠层结构200的一侧。
功能层310可以包括从沟道孔300的内壁依次层叠的阻挡层311、电荷存储层313以及隧穿层315。本文中，功能层310也可以称为ONO结构(即，氧化物、氮化物和氧化物)。可通过例如原子层沉积的方法依次沉积氧化物、氮化物和氧化物的叠层形成功能层310。
非晶硅层320可通过例如化学气相沉积(CVD)方法形成在隧穿层315的内壁上。在后续的工艺步骤中，非晶硅层320可通过金属诱发横向结晶法诱发形成多晶硅，从而形成结晶硅沟道层430(如图2g所示)。在该示例中，非晶硅层320可以形成为具有约5nm至约15nm的厚度，例如，可以具有约10nm的厚度。
进一步地，根据第一实施例，制备三维存储器的方法1000还可以包括：在沟道孔300内部形成覆盖非晶硅层320的保护层，例如通过低温原子沉积而形成的低温氧化物层330。在本示例中，低温氧化物层330通常在低温环境下制备，并且可以形成为填充整个沟道孔，且在其间不形成有气隙。所述低温氧化物层330的功能之一可以是防止非晶硅层320在上述诱发多晶硅的工艺步骤之前发生结晶。
此外，根据该示例性实施方式，填充整个沟道孔300的低温氧化物层330不仅可以用于防止非晶硅在被诱发前结晶的保护层，还可以充当沟道结构的绝缘芯部，以支承沟道结构并改善其稳定性。在常规的三维存储器制备工艺中，所述绝缘芯部通常需要在形成结晶硅沟道层后通过额外的步骤，例如向沟道孔填充诸如氧化硅的氧化物介质来形成。然而，根据该示例性实施方式的方法则可以省略氧化物介质填充这一步骤，从而可以简化工艺步骤，有效地提高工艺效率。
根据第一实施例，参见图2c，用于制造三维存储器的方法1000还可以包括：在叠层结构200的远离衬底100的顶表面形成诱发金属薄膜400，使诱发金属薄膜400与非晶硅层320接触(即，步骤S130)。
在开始步骤S320之前，参照图2b，方法1000还可以包括：通过例如化学机械研磨工艺(CMP)对经由步骤S120形成的结构的顶部执行去除处理，以暴露非晶硅层320，使之能够在步骤S130中与诱发金属薄膜400接触。然而，本申请对去除处理的工艺不作限制，该步骤也可以采用诸如干法刻蚀/湿法刻蚀等工艺来实现。进一步地，所述去除处理可以如图2b中所示停止于叠层结构200的一个牺牲层203，但本申请不限于此。
经由上述去除处理，所暴露的非晶硅层320的截面呈围绕沟道孔300轴线的、具有一定宽度的圆环形状。
在步骤S130中，参见图2c，可以采用例如等离子体气相沉积(PVD)的方法在沟道孔300的顶部沉积诱发金属薄膜400，并且诱发金属薄膜400与非晶硅层320的顶部截面320-TP直接接触。根据示例性实施方式，诱发金属可以采用镍、钯、铝和钴等中的一种。下文中，以利用镍作为诱发金属的情况为例进行非限制性描述。
根据示例性实施方式，使非晶硅层320与诱发金属薄膜400接触后，用于制造三维存储器的方法1000还可以包括：利用金属诱发横向结晶(MILC)工艺诱发非晶硅层320结晶，以形成结晶硅沟道层430(步骤S140)。以下将参照图2d至图2g对步骤S140进行详细描述。
参见图2d，可以通过第一退火工艺，使非晶硅层320与诱发金属薄膜400反应生成诱发金属硅化物410(下文中，也可简称为金属硅化物410)。在一些示例性实施方式中，退火工艺可以通过一种或多种加热工艺来实现，例如快速热退火(RTA)、闪光灯加热、激光加热、磁加热、电阻加热、感应加热和/或任何其它适当退火方法。
根据本申请的示例性实施方式，第一退火工艺可以是RTA工艺。作为示例，第一退火工艺的反应温度可以设置为约200℃至约300℃，进一步地，可以是例如约200℃。此外，作为示例，第一退火工艺的持续时间可以设置成约20秒至约40秒，进一步地，可以是例如约30秒。
在生成诱发金属硅化物410之后，参照图2f，可以使用第二退火工艺，使非晶硅层320中的非晶硅结晶形成结晶层420，所述结晶层420包括其晶粒大于所述非晶硅的晶粒的多晶硅或单晶硅。第二退火工艺也可以是以上列出的加热工艺中的一种或多种。
根据本申请的示例性实施方式，第二退火工艺也可以是RTA工艺。作为示例，第二退火工艺的反应温度可以高于第一退火工艺的反应温度，例如设置为约400℃至约600℃，进一步地，可以是例如约500℃。此外，作为示例，第二退火工艺的持续时间可以设置成约20秒至约40秒，进一步地，可以是例如约30秒。
进一步地，在生成诱发金属硅化物410之后，可以去除多余的诱发金属薄膜400(例如，不与非晶硅层320的顶部截面320-TP接触的部分)。例如，诱发金属薄膜400可以使用例如硫酸过氧化物((热硫酸(H2SO4)和双氧水(H2O2)的混合物(hot SPM))去除。
另外，应理解，虽然本申请中描述的是，多余的诱发金属薄膜400是在经第一退火工艺发生硅化反应之后被去除，但该去除操作的顺序不限于此。例如，可以在步骤S130中沉积诱发金属薄膜400之后紧接着便去除不与非晶硅层320接触的多余部分。
以下将参照图2f和图2g对利用金属诱发横向结晶(MILC)工艺使非晶硅结晶的原理和过程进行详细描述。
形成诱发金属薄膜400的诱发金属可降低非晶硅向多晶硅/单晶硅转变的相变能量，并且退火处理可使非晶硅晶化。
当诱发金属薄膜400在退火工艺条件下与非晶硅层320接触时，二者在接触界面处发生硅化反应，并生成金属硅化物410(例如，硅化镍NiSi2)。利用金属硅化物410释放的潜热及接触界面处因晶格失错而提供的晶格位置，非晶硅原子在其与诱发金属接触界面处可重结晶，以形成尺寸较大的多晶硅/单晶硅晶粒(也称为，结晶层420)，同时金属硅化物410被破坏。横向结晶的结晶层420的表面平滑，具有长晶粒和连续晶界的特征，其晶界势垒高度低于常规的固相结晶产生的晶界势垒高度。因而，经MILC形成的结晶层具有优良的性能而且不必进行额外的氢化处理。
金属硅化物410被破坏后，诱发金属原子在非晶硅层320内可继续迁移，再次形成金属硅化物410，如此反复可直到非晶硅基本上全部晶化。在该示例中，诱发金属原子可以沿着非晶硅层320朝向沟道孔300的底部迁移，即，非晶硅层320中的非晶硅沿着朝向沟道孔300的底部的方向逐渐结晶。在第二退火工艺结束时，金属硅化物410集中于沟道孔300的底部。
进一步地，可通过控制退火温度和持续时间有效地控制非晶硅的晶化情况，具体地，可通过在第二退火工艺中控制退火温度，使结晶层420的生长速度维持在较高的水平的同时，避免非晶硅在发生诱导之前结晶。
由此，可以形成具有较大晶粒的多晶硅(甚至单晶硅)的改善的结晶硅沟道层430。
可选地，参照图2e，在执行第一退火工艺的步骤与执行第二退火工艺的步骤之间，方法1000还可以包括：形成覆盖叠层结构200和功能层310的顶表面的帽盖层500。根据一个示例性实施方式，帽盖层500可以与低温氧化物层330具有相同的材料。通过帽盖层500，可以防止功能层310在第二退火工艺过程期间被机台杂质污染，以避免其在高热环境中与杂质发生反应，从而避免沟道结构的整体性能劣化。
进一步地，在形成结晶硅沟道层430之后，参照图2h，方法1000还可以包括：在沟道孔300的顶部形成与结晶硅沟道层430连接的沟道插塞600。在该示例中，沟道插塞600可以具有与结晶硅沟道层430相同的材料，例如单晶硅/或多晶硅，但本申请不限于此。
作为示例，沟道插塞600的一侧可电联接结晶硅沟道层430，其另一侧可电联接例如后段制程互连结构(Array BEOL)，并基于后段制程互连结构电联接外围电路晶圆。
在常规的三维存储器制备工艺中，在沟道孔的位于衬底中的底部部分中可以形成包括半导体材料的外延层，例如，其可利用选择性外延生长(SEG)工艺生成。该外延层可以与沟道孔内的多晶硅沟道层联接，以途经多晶硅沟道层的下部分以及位于沟道孔下方的外延层形成半导体器件的下部回路，例如形成为存储单元串下选通管器件BSG的一部分。
然而，在上述常规的结构中，通过MILC方法形成结晶硅沟道层之后，残留在沟道孔底部的金属硅化物可能在后续的高温工艺中发生相变或者结团等现象，从而形成高阻，也可能减弱沟道结构整体的导通电流。
为解决这一问题，作为一种选择，传统工艺中通常可利用多种刻蚀方法去除残留在沟道孔底部的金属硅化物。然而，刻蚀金属硅化物过程的增加，不仅会使工艺步骤更为繁琐，且在刻蚀期间可能对已结晶的结晶层的至少表面部分造成破坏，使其晶格缺陷增加，结晶质量下降。
在本申请的示例性实施方式中，可以利用例如侧壁选择性外延生长技术(也称为SWS技术)来解决这一问题。下面将参照图2i至图2k对此进行详细描述。
首先，可以执行步骤150：去除源极牺牲层110以及功能层310的邻近于衬底100的部分，以部分地暴露衬底100和结晶硅沟道层430。
根据本申请的三维存储器还可以包括延伸穿过叠层结构200的一个或多个栅极线切口沟槽(未示出)。
可以通过经由栅极线切口沟槽(未示出)的任何刻蚀工艺来实现源极牺牲层110的去除和功能层310的部分去除。作为一个示例，可以在多个单独的刻蚀工艺中依次执行源极牺牲层110的去除和功能层310的部分去除。
作为一个示例，例如可以使用刻蚀多晶硅但不刻蚀氮化硅或氧化硅的含有四甲基氢氧化铵(TMAH)的溶液作为源极牺牲层110的刻蚀剂，去除源极牺牲层110。
作为一个示例，可以使用刻蚀氧化硅但不刻蚀氮化硅或硅的含有氢氟酸(HF)的溶液作为功能层310中的阻挡层311的刻蚀剂，来去除阻挡层311的靠近衬底的下部部分。在源极牺牲层110还包括氧化物层111的情况下，该刻蚀剂也可以去除该氧化物层111。
作为一个示例，去除隧穿层315和电荷存储层313可以通过两个单独的刻蚀工艺来实现。在一些实施例中，去除隧穿层315和电荷存储层313可以以双环工艺形成，使得它们的化学组分足够接近以在单个刻蚀工艺中被去除。
经由以上过程，可以部分地暴露衬底100和结晶硅沟道层430。
应理解的是，以上示出的用于步骤S150的刻蚀工艺仅为示例性的，本申请对去除源极牺牲层110和功能层310的工艺不作具体限制。
其次，在暴露衬底100和结晶硅沟道层430之后，可以执行步骤S160：在所暴露的衬底100上形成源极连接层700，使之与所暴露的结晶硅沟道层430接触。
在该步骤S160中，可以在所暴露的衬底100上和所暴露的结晶硅沟道层430的下部外侧壁430-SW(与内侧壁相对的一侧，即朝向叠层结构200的一侧)上沉积源极连接材料，从而形成源极连接层700。如图2j中所示，源极连接层700可以包括与结晶硅沟道层430接触的第一部分710以及从第一部分710延伸并与衬底100接触的第二部分720。具体地，源极连接层700可以具有呈“L”形的剖面形状，其第一部分710沿着结晶硅沟道层430的下部外侧壁430-SW垂直于衬底100延伸，并且其第二部分720沿着暴露的衬底100垂直于所述第一部分710延伸。第一部分710和第二部分720可以通过连续的SEG工艺形成，也可以经由单独的第一SEG工艺和第二SEG工艺来形成。
图2k中示出了形成源极连接层的替代性示例。在去除衬底100和功能层310的部分(步骤S150)之后，参照图2k，也可以通过直接在经去除后暴露的空间中填充源极连接材料，形成源极连接层700-1。在该过程中，源极连接材料的填充可以采用任何合适的沉积方法，诸如化学气相沉积(CVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、原子层沉积(ALD)、脉冲激光沉积(PLD)等。如图2k中所示，源极连接层700-1可以具有规则的矩形的剖面形状，但这只是示例性的，在实际操作中，其也可能具有不规则的剖面形状。
进一步地，源极连接层700或700-1可以是导电金属或任何半导体材料，例如多晶硅或单晶硅，并且半导体材料可以是未掺杂的或可以包括p型或n型掺杂剂。根据本申请的示例性实施方式，源极连接层700可以是掺杂的多晶硅、掺杂的单晶硅和掺杂的非晶硅中的一种。
此外，源极连接层700或700-1可以与结晶硅沟道层430直接接触，并且将结晶硅沟道层430电连接到半导体器件的一个或多个源极区(未示出)。在一些实施例中，源极连接层700或700-1可以是用于多个垂直存储单元串的公共源极线，并且因此可以被称为公共源极层。
由此，可以在衬底100上方形成源极连接层700或700-1。通过在衬底上方形成源极连接层，可以绕开集中在沟道孔300的底部处的金属硅化物410形成电路回路，由此可以避免金属硅化物410在后续高温工艺中发生相变或者结团等现象，从而形成高阻而减弱整个回路的电流大小。
本申请中以步骤S150和S160为例描述的形成源极连接层700的方法仅是示例性的，应理解的是，也可以使用其它方式来形成源极连接层700，本文中对形成其的具体工艺不作具体限制。
图3a至图3j示出了根据本申请的第二实施例的方法1000的各个工艺步骤的示意性剖视图。在图3a至图3j中，使用与第一实施例相同的附图标记来表示相同的部件。为了避免冗余，下文中将省略对相同附图标记以及相同工艺操作的描述，并且仅侧重于其与参照图2a至图2k描述的实施方式的不同之处进行描述。
如先前描述的第一实施例中，金属硅化物410最终是集中在沟道孔300的底部处，但并未被去除掉。然而，结晶形成的结晶硅沟道层430为多晶硅或单晶硅，其在高温作用下仍可能与接触其的金属硅化物410中的诱发金属原子进行二次硅化反应。当高温工艺时间持续足够长时，位于衬底100下方的金属硅化物410可能通过二次硅化反应沿着结晶硅沟道层430上行至其与源极连接层700接触的部分，故而仍然存在劣化沟道回路的电流的风险。
根据第二实施例，参照图3a至图3m，其示例性地示出了将金属硅化物410去除，以彻底规避由于其而使沟道回路性能劣化的风险。
根据第二实施例，如图3a中所示，其与第一实施例的不同之处在于，低温氧化物层330-1形成为其间具有气隙GAP，而非完全填充在沟道孔300内。
随着叠层结构的层叠量增加，沟道孔的长度增加，使得低温氧化物层可能会沉积不均匀，从而会在其间形成有气隙。在这种情况下，其间形成有气隙的低温氧化物层可能无法如先前的第一实施例那样在最终存储器产品中充当沟道结构的绝缘芯部，因而需要在后续操作中将其去除，这将参照图3g进行详细描述。
图3b示出了执行CMP工艺暴露非晶硅层320-1的步骤，其对应于第一实施例的图2b。图3c示出了沉积诱发金属薄膜400并使之与非晶硅层320-1直接接触的步骤，其对应于第一实施例的图2c。图3d示出了通过第一退火工艺生成诱发金属硅化物410的步骤，其对应于第一实施例的图2d。图3e示出了形成帽盖层500的步骤，其对应于第一实施例的图2e。图3f示出了通过第二退火工艺生成结晶层420的步骤，其对应于第一实施例的图2f和图2g。参照图2b至图2g的描述同样适用于第二实施例，为避免冗余此处不再赘述。
在第二退火工艺结束之后，参照图3g，根据第二实施例的方法还包括：去除其中形成有气隙GAP的低温氧化物层330-1。例如，可以使用刻蚀工艺来去除覆盖结晶层420的低温氧化物层330-1。此处，不对具体的刻蚀工艺进行限制，可以使用诸如干法刻蚀、湿法刻蚀等的任何一种合适的工艺，只要其能够有效去除低温氧化物层330-1且不过分损伤结晶层420即可。
随后，如图3h中所示，根据第二实施例的方法还包括：去除金属硅化物410。经过去除低温氧化物层330-1的步骤之后，可以暴露结晶层420以及金属硅化物410，其中，结晶层420形成在沟道孔300的侧壁上，且金属硅化物410位于沟道孔300的底部。由此，可以通过沟道孔300来去除位于沟道孔300的底部的金属硅化物410。例如，去除金属硅化物410的工艺可以采用刻蚀工艺(例如，干法刻蚀)。
在去除金属硅化物410的过程中，不可避免地会对暴露的结晶层420的表面造成损坏，从而导致晶格缺陷增加，结晶质量下降。
进一步地，在去除金属硅化物410之后，参照图3i，根据第二实施例的方法还包括：对结晶层420进行回刻处理，以去除预定厚度，从而形成与存储器的最终产品中的沟道层对应的结晶硅沟道层430。在该示例中，所述预定厚度可以是约5nm至约10nm。由此，可以去除结晶层420的由于去除金属硅化物410而受损的部分，而仅保留靠近沟道孔300内壁的未被损坏的部分。由此，可以避免结晶层的结晶质量下降。
根据第二实施例，进一步地，为使结晶层420具有足够的厚度以被执行上述回刻处理，在步骤S120(如图3a中所示)中，与第一实施例中不需进行回刻的非晶硅层320相比，非晶硅层320-1可以形成为具有更大的厚度。在该示例中，非晶硅层320-1可以具有约15nm至约25nm的厚度，例如可以是约20nm的厚度。由此，可以确保通过非晶硅层结晶而成的结晶层具有足够的厚度进行上述回刻处理。
在形成结晶硅沟道层430之后，参照图3j，根据第二实施例的方法还包括：形成填充在沟道孔300内的绝缘芯部800，以支承沟道结构并改善其稳定性。绝缘芯部800可以包括氧化介质层，例如其可以具有与低温氧化物层330-1相同的材料。
进一步地，参照图3j，根据第二实施例的方法还包括形成沟道插塞600，其对应于第一实施例中的沟道插塞600，在此不做赘述。
图3k至图3m示出了根据第二实施例的在步骤S150和步骤S160中形成源极连接层700的示意性剖视图，其分别对应于根据第一实施例的图2i至图2k。参照图2i至图2k的描述同样适用于第二实施例，为避免冗余此处不再赘述。
由此，通过参照图3a至图3m描述的根据第二实施例的方法，可以通过去除金属硅化物，防止位于沟道孔底部的金属硅化物在后续高温工艺中通过二次硅化反应上行至结晶硅沟道层的构成沟道电路回路的部分，从而彻底消除金属硅化物对沟道电路回路的影响。另外，可以通过对暴露的结晶硅沟道层进行回刻处理，去除由于金属硅化物的去除而受损的部分，减少结晶硅沟道层的晶格缺陷，从而进一步改善其导通性能。
下文中，图4是示出了根据本申请的第三实施例的用于制造三维存储器的方法的流程图。图4中所示的方法2000涉及利用MILC方法形成结晶硅沟道层并去除金属硅化物的另一示例性方法。
如图4中所示，根据第三实施例的方法2000包括：
S210：在衬底上形成叠层结构、以及贯穿叠层结构并延伸至衬底中的沟道孔；
S220：在沟道孔的内壁上依次形成功能层和第一非晶硅层；
S230：在第一非晶硅层的内壁上形成诱发金属薄膜，以覆盖第一非晶硅层；
S240：通过第一退火工艺，使第一非晶硅层与诱发金属薄膜反应生成诱发金属硅化物；
S250：在诱发金属硅化物上形成第二非晶硅层；以及
S260：通过第二退火工艺使第二非晶硅层结晶，以形成结晶硅沟道层。
在根据第三实施例的方法2000中，对源极连接层的设置方式不作限定，其既可以如第一实施例和第二实施例中那样在衬底上方设置在沟道结构的侧壁上，也可以如常规实施方式中那样设置在沟道孔的位于衬底中的底部部分。下文中，以与先前实施例形同的结构为例对方法2000进行描述，但应理解的是，这仅是示例性的，而非对本申请的范围进行限制。
根据第三实施例，步骤S210和220分别与根据第一实施例的方法1000的步骤S110和S120基本上相同，且源极连接层也可以利用与第一实施例的步骤S150和步骤S160基本上相同的方式形成。为避免冗余，将省略对这些基本相同的步骤的描述。下文中将侧重于步骤S230至步骤S260来具体描述另一种在利用MILC方法时避免金属硅化物影响沟道性能的方法。
图5a至图5f中示出了根据第三实施例的步骤S230至步骤S260的各个工艺阶段的示意性剖视图。同样地，相同的附图标记表示相同的部件，并且为避免冗余，下文仅描述与前文的示例性实施方式的不同之处。
在步骤S230中，如图5a中所示，在形成第一非晶硅层320之后，可以在其表面上形成诱发金属薄膜400，以使其覆盖整个第一非晶硅层320。诱发金属薄膜400的形成可以采用与根据第一实施例相同的工艺，此处不再赘述。
在步骤S240中，通过第一退火工艺，使第一非晶硅层320与诱发金属薄膜400反应生成诱发金属硅化物410(如图5b中所示)。在该过程中，第一退火工艺的反应温度和持续时间可以与第一实施例相同，或者也可以根据诱发金属薄膜400和第一非晶硅层320所形成的厚度进行调整。
进一步地，如图5c中所示，根据第三实施例的方法2000还可以包括：在结束第一退火工艺之后，去除多余的诱发金属薄膜400，并暴露诱发金属硅化物410。
在步骤S350中，如图5d中所示，可以在诱发金属硅化物410上形成第二非晶硅层340。第二非晶硅层340可以形成为具有约15nm至约25nm的厚度，例如可以是约20nm的厚度。
根据第三实施例，用于形成结晶硅沟道层430的步骤S260可以包括：通过第二退火工艺使第二非晶硅层340中的非晶硅结晶形成结晶层420，所述结晶层420包括其晶粒大于所述非晶硅的晶粒的多晶硅或单晶硅(如图5e至图5f中所示)；以及去除在第二退火工艺结束之后残留的诱发金属硅化物410(如图5g中所示)，暴露结晶层420。
进一步地，在该步骤S260中，还可以包括：在去除诱发金属硅化物410之后，对结晶层420进行回刻处理，以去除预定厚度，从而形成结晶硅沟道层430(如图5h中所示)。其中所述预定厚度可以是约5nm至约10nm。
在该示例中，第二退火工艺可具有与第一实施例的第二退火工艺相同的工艺条件，或者也可以根据所形成的第一非晶硅320、第二非晶硅340和/或诱发金属薄膜400的厚度进行调整。
根据第三实施例，在第二退火工艺期间，如图5e至图5f中所示，第二非晶硅层340中的非晶硅沿着背离沟道孔300的内壁的方向逐渐结晶。在这种情况下，诱发金属硅化物410在第二退火工艺结束时集中于结晶层420的背离沟道孔300的内壁的最外侧(如图5f中所示)。由此，可以经由沟道孔300通过与实施例2相同的工艺去除集中在结晶层420的表面上的诱发金属硅化物410。由此，可以避免诱发金属硅化物410在后续高温工艺中发生相变或者结团等现象，从而形成高阻而减弱整个回路的电流大小。
以上示例性实施方式中，示出了利用MILC方法对非晶硅进行诱导结晶成具有更大晶粒的多晶硅/单晶硅的示例。但在根据本申请的另外的示例性实施方式中，也可以利用MILC法对具有较小晶粒的多晶硅进行诱导以使其生长为具有更大的晶粒(其可以接近于单晶硅晶粒大小)的多晶硅/单晶硅沟道层，从而进一步改善沟道结构的载流子迁移率，增大沟道层的导通电流大小。应理解的是，利用MILC法对具有较小晶粒的多晶硅进行诱导的实施方式也应落入本申请的精神和范围内。
故而，在以上方法的步骤S120、S220和S250中，也可以形成多晶硅层来代替非晶硅层与诱发金属发生硅化反应。
本申请另一方面还提供一种三维存储器结构。具体地，参照图2j和图2k，三维存储器结构包括衬底100、叠层结构200、沟道结构以及源极连接层700。叠层结构200设置在衬底100上，包括交替叠置的绝缘层201和牺牲层203。沟道结构贯穿叠层结构200并延伸至衬底100中，并且包括形成在沟道孔300中以填充沟道孔300的阻挡层311、电荷存储层313、隧穿层315、绝缘芯部330和沟道插塞600。源极连接层700形成在衬底100上方。
在一个实施方式中，沟道结构还可以包括：位于隧穿层315与绝缘芯部330之间的结晶硅沟道层430，其中，结晶硅沟道层430与源极连接层700连接，以形成存储单元串工作的电路回路。
在一个实施方式中，结晶硅沟道层430可通过非晶硅层或多晶硅层在退火工艺中基于诱发金属硅化物结晶制得。
在一个实施方式中，诱发金属硅化物集中在沟道孔的位于衬底下方的底部部分，且不参与电路回路的形成。
在一个实施方式中，从剖视图观察时，源极连接层700具有“L”形形状，并且包括与结晶硅沟道层430接触的第一部分以及从所述第一部分延伸并与衬底100接触的第二部分。
在一个实施方式中，从剖视图观察时，源极连接层700具有矩形形状。
由于在上文中描述制备方法1000或2000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容不再赘述。
此外，在制备三维存储器方法的后序工艺中，还包括将交替的叠置的绝缘层和牺牲层中的牺牲层除去，以金属层替代形成栅极层的步骤。本申请中的实施例和工艺流程仅示出了栅极层形成之前的叠层结构。三维存储器的最终产品应被提供具有交替的绝缘层和栅极层的叠层结构。
以上概述了数个实施例的特征，使得本领域中的技术人员可以更好地理解本公开的各方面。本领域中的技术人员应当理解，他们可以容易地使用本公开作为基础以用于设计或修改用于实施与本文所介绍的实施例的相同的目的和/或实现相同优点的其它工艺和结构。本领域中的技术人员还应当认识到，这种等效构造并不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，他们可以在本文中进行各种改变、替代和变更。
Claims (20)
1.一种制备三维存储器的方法，其中，所述方法包括：
在衬底上形成源极牺牲层、位于所述源极牺牲层上方的叠层结构、以及贯穿所述叠层结构和所述源极牺牲层并延伸至所述衬底中的沟道孔；
在所述沟道孔的内壁上依次形成功能层和非晶硅层；
在所述叠层结构的远离所述衬底的顶表面形成诱发金属薄膜，使所述诱发金属薄膜与所述非晶硅层接触；
诱发所述非晶硅层结晶，以形成结晶硅沟道层；以及
去除所述源极牺牲层以及所述功能层的邻近于所述衬底的部分，以部分地暴露所述衬底和所述结晶硅沟道层；以及
在所暴露的衬底上形成源极连接层，使之与所暴露的结晶硅沟道层接触。
2.根据权利要求1所述的方法，其中，形成所述结晶硅沟道层包括：
通过第一退火工艺，使所述非晶硅层与所述诱发金属薄膜反应生成诱发金属硅化物；以及
通过第二退火工艺，使所述非晶硅层中的非晶硅结晶形成结晶层，所述结晶层包括其晶粒大于所述非晶硅的晶粒的多晶硅或单晶硅；
其中，在所述第二退火工艺期间，所述非晶硅层中的非晶硅沿着朝向所述沟道孔的底部的方向逐渐结晶；以及
所述诱发金属硅化物在所述第二退火工艺结束时集中于所述沟道孔的底部。
3.根据权利要求2所述的方法，其中，在执行所述第一退火工艺的步骤与执行所述第二退火工艺的步骤之间，所述方法还包括：
形成覆盖所述叠层结构和所述功能层的顶表面的帽盖层。
4.根据权利要求2所述的方法，其中，所述第一退火工艺和所述第二退火工艺为快速热退火工艺；以及
其中，在所述第一退火工艺中使用的第一温度低于在所述第二退火工艺中使用的第二温度。
5.根据权利要求4所述的方法，其中，所述第一温度处于200℃至300℃的范围内；以及
其中，所述第二温度处于400℃至600℃的范围内。
6.根据权利要求2所述的方法，其中，在形成所述诱发金属薄膜之前，所述方法还包括：
形成覆盖所述非晶硅层的保护层，所述保护层为低温氧化物。
7.根据权利要求6所述的方法，其中，所述保护层形成为填充整个所述沟道孔。
8.根据权利要求7所述的方法，其中，所述非晶硅层形成为具有5nm至15nm的厚度。
9.根据权利要求6所述的方法，其中，所述保护层在其中形成有气隙。
10.根据权利要求9所述的方法，其中，所述方法还包括：
在所述第二退火工艺结束之后，去除所述保护层；以及
在形成所述结晶硅沟道层之后，在所述沟道孔内填充绝缘芯部。
11.根据权利要求9或10所述的方法，其中，所述非晶硅层形成为具有15nm至25nm的厚度，以及
其中，在所述第二退火工艺结束之后，所述方法还包括：
去除所述诱发金属硅化物；以及
对经由所述第二退火工艺形成的结晶层进行回刻处理，以去除预定厚度，从而形成所述结晶硅沟道层。
12.根据权利要求2所述的方法，其中，在形成所述源极连接层之前，所述方法还包括：
在所述沟道孔的顶部形成与所述结晶硅沟道层连接的沟道插塞，所述沟道插塞具有与所述结晶硅沟道层相同的材料。
13.根据权利要求2所述的方法，其中，形成所述源极连接层包括：利用源极连接材料形成所述源极连接层，所述源极连接材料是掺杂的多晶硅、掺杂的单晶硅和掺杂的非晶硅中的一种。
14.根据权利要求13所述的方法，其中，所述源极连接层形成为具有与所述结晶硅沟道层接触的第一部分、以及从所述第一部分延伸并与所述衬底接触的第二部分。
15.根据权利要求13所述的方法，其中，形成所述源极连接层包括：
通过利用所述源极连接材料填充经去除所述源极牺牲层和所述功能层的部分而暴露的整个空间，形成所述源极连接层。
16.一种制备三维存储器的方法，其中，所述方法包括：
在衬底上形成叠层结构以及贯穿所述叠层结构并延伸至所述衬底中的沟道孔；
在所述沟道孔的内壁上依次形成功能层和第一非晶硅层；
在所述第一非晶硅层上形成诱发金属薄膜，以覆盖所述第一非晶硅层；
通过第一退火工艺，使所述第一非晶硅层与所述诱发金属薄膜反应生成诱发金属硅化物；
在所述诱发金属硅化物上形成第二非晶硅层；以及
通过第二退火工艺使所述第二非晶硅层结晶，以形成结晶硅沟道层。
17.根据权利要求16所述的方法，其中，形成所述结晶硅沟道层还包括：
通过所述第二退火工艺，使所述第二非晶硅层中的非晶硅沿着背离所述沟道孔的内壁的方向逐渐结晶形成结晶层，所述结晶层包括其晶粒大于所述非晶硅的晶粒的多晶硅或单晶硅；以及
去除在所述第二退火工艺结束之后残留的诱发金属硅化物，以暴露所述结晶层，
其中，所述残留的诱发金属硅化物在所述第二退火工艺结束时集中于所述结晶层的背离所述沟道孔的内壁的最外侧。
18.根据权利要求17所述的方法，其中，形成所述结晶硅沟道层还包括：
对所暴露的结晶层进行回刻处理，以去除预定厚度，从而形成所述结晶硅沟道层。
19.根据权利要求16所述的方法，其中，在执行所述第一退火工艺的步骤与执行所述第二退火工艺的步骤之间，所述方法还包括：
形成覆盖所述叠层结构和所述功能层的顶表面的帽盖层。
20.根据权利要求16所述的方法，其中，在形成所述结晶硅沟道层之后，所述方法还包括：
在所述沟道孔的顶部形成沟道插塞，所述沟道插塞具有与所述结晶硅沟道层相同的材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110302061.3A CN112786614B (zh) | 2021-03-22 | 2021-03-22 | 制备三维存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110302061.3A CN112786614B (zh) | 2021-03-22 | 2021-03-22 | 制备三维存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112786614A CN112786614A (zh) | 2021-05-11 |
| CN112786614B true CN112786614B (zh) | 2022-04-29 |
Family
ID=75762886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110302061.3A Active CN112786614B (zh) | 2021-03-22 | 2021-03-22 | 制备三维存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786614B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821456B1 (ko) * | 2000-08-14 | 2008-04-11 | 샌디스크 쓰리디 엘엘씨 | 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법 |
| KR102098588B1 (ko) * | 2013-06-28 | 2020-04-08 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| CN108122924B (zh) * | 2016-10-31 | 2021-01-26 | 中芯国际集成电路制造(北京)有限公司 | 闪存器件及其制造方法 |
| KR20190105604A (ko) * | 2017-01-20 | 2019-09-17 | 웨이민 리 | 강유전성 산화물 메모리 장치 |
| US10170194B1 (en) * | 2017-08-31 | 2019-01-01 | Micron Technology, Inc. | Asymmetrical multi-gate string driver for memory device |
| JP2019054220A (ja) * | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
| US10720445B1 (en) * | 2018-02-08 | 2020-07-21 | Sandisk Technologies Llc | Three-dimensional memory device having nitrided direct source strap contacts and method of making thereof |
-
2021
- 2021-03-22 CN CN202110302061.3A patent/CN112786614B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112786614A (zh) | 2021-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10121794B2 (en) | Three-dimensional memory device having epitaxial germanium-containing vertical channel and method of making thereof | |
| US11322509B2 (en) | Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same | |
| US10797060B2 (en) | Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same | |
| EP3210235B1 (en) | Methods of forming three dimensional nand string memory devices | |
| CN110676258B (zh) | 三维存储器件及其制造方法 | |
| US10797061B2 (en) | Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same | |
| US9870945B2 (en) | Crystalline layer stack for forming conductive layers in a three-dimensional memory structure | |
| KR20170117378A (ko) | 도파 물질을 포함하는 집적 포토닉스 | |
| US20200006364A1 (en) | Three-dimensional memory device containing aluminum-silicon word lines and methods of manufacturing the same | |
| US20200006374A1 (en) | Three-dimensional memory device containing aluminum-silicon word lines and methods of manufacturing the same | |
| WO2009050645A1 (en) | Method of manufacturing localized semiconductor-on-insulator (soi) structures in a bulk semiconductor wafer | |
| CN112838097B (zh) | 三维存储器及其制备方法 | |
| US11177369B2 (en) | Stacked vertical field effect transistor with self-aligned junctions | |
| US11721727B2 (en) | Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same | |
| US20060113635A1 (en) | Semiconductor member, manufacturing method thereof, and semiconductor device | |
| CN112786614B (zh) | 制备三维存储器的方法 | |
| US10991718B2 (en) | Three-dimensional memory device containing a vertical semiconductor channel containing a connection strap and method of making the same | |
| US7799648B2 (en) | Method of forming a MOSFET on a strained silicon layer | |
| CN112909016B (zh) | 三维存储器及其制备方法 | |
| CN112687699B (zh) | 三维存储器及其制备方法 | |
| CN112071858B (zh) | 三维存储器及其制备方法 | |
| US11804487B2 (en) | Source/drain regions of semiconductor devices and methods of forming the same | |
| US20240164090A1 (en) | Semiconductor device and fabrication method thereof, and memory system | |
| CN113228282A (zh) | 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺 | |
| JP4403380B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |