CN108122924B - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN108122924B CN108122924B CN201610925895.9A CN201610925895A CN108122924B CN 108122924 B CN108122924 B CN 108122924B CN 201610925895 A CN201610925895 A CN 201610925895A CN 108122924 B CN108122924 B CN 108122924B
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- forming
- substrate
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000012212 insulator Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 52
- 230000005641 tunneling Effects 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 238000003860 storage Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 82
- 125000006850 spacer group Chemical group 0.000 claims description 67
- 230000006870 function Effects 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 19
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 claims description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 7
- 230000008569 process Effects 0.000 abstract description 36
- 229910021332 silicide Inorganic materials 0.000 abstract description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 26
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 465
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 238000005137 deposition process Methods 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 13
- 239000000377 silicon dioxide Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
本发明公开了一种闪存器件及其制造方法，涉及半导体技术领域。该闪存器件可以包括：衬底；在该衬底的一部分上的电极层，该电极层为功函数调节层或金属硅化物层；以及存储单元，该存储单元包括：在电极层上的沟道结构，该沟道结构从内到外依次包括：与电极层接触的沟道层、包绕在该沟道层表面上的隧穿绝缘物层、包绕在该隧穿绝缘物层表面上的电荷捕获层、以及包绕在该电荷捕获层表面上的阻挡层；以及沿着沟道结构的轴向排列的包绕沟道结构的多个栅极结构。本发明的闪存器件可以形成在电介质层上，从而可以与后段制程相兼容。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存器件及其制造方法。
背景技术
目前，三维NAND闪存器件逐渐发展起来。例如，已经出现了基于TCAT(TerabitCell Array Transistor，太比特单元阵列晶体管)技术制造的三维NAND闪存器件。这种三维NAND器件具有多个成串连接的非易失性的晶体管。这些晶体管中，处在顶部的晶体管(称为顶部晶体管)用作串选择晶体管(string select，简称为SSL))，处在底部的晶体管(称为底部晶体管)用作共同源极选择晶体管(common source select，简称CSL)，另外，GSL(gateselect-line，栅极选择线)可以打开该底部晶体管，该底部晶体管包括竖直沟道的一部分和在衬底上的水平沟道部分。顶部和底部选择晶体管与其他单元晶体管同时形成。
传统的三维NAND闪存器件(例如TACT结构)在逻辑模块的后段制程(Back End OfLine，简称为BEOL)之前被制造。在制造过程中，需要在硅衬底中进行掺杂以形成用于底部晶体管的源极或漏极。因此，传统的三维NAND闪存器件需要直接建立在硅衬底上。但是BEOL一般没有硅衬底，其通常是电介质层(例如金属层间电介质层)，因此，传统的三维NAND闪存器件很难形成在BEOL中，即传统的三维NAND闪存器件与BEOL很难兼容。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种闪存器件，包括：衬底；在所述衬底的一部分上的电极层，所述电极层为功函数调节层或金属硅化物层；以及存储单元，所述存储单元包括：在所述电极层上的沟道结构，所述沟道结构从内到外依次包括：与所述电极层接触的沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层；以及沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构。
在一个实施例中，所述沟道层的材料包括N型多晶硅，所述功函数调节层的材料包括碳化钛或钛铝合金；或者，所述沟道层的材料包括P型多晶硅，所述功函数调节层的材料包括氮化钛。
在一个实施例中，所述金属硅化物层的材料包括镍硅化合物。
在一个实施例中，在所述电极层为金属硅化物层的情况下，所述沟道层中与所述电极层邻接的一部分为经过金属诱导横向结晶MILC处理后的多晶硅部分，其中该多晶硅部分被所述多个栅极结构中处在最底部的栅极结构所包绕。
在一个实施例中，所述衬底包括：硅衬底或者电介质层；所述隧穿绝缘物层的材料包括硅的氧化物；所述电荷捕获层的材料包括硅的氮化物；所述阻挡层的材料包括硅的氧化物。
在一个实施例中，所述电极层嵌在所述衬底中，所述电极层的上表面与所述衬底的上表面基本齐平。
在一个实施例中，所述沟道结构还包括：被所述沟道层包绕的沟道芯部。
在一个实施例中，所述存储单元还包括：位于相邻的栅极结构之间的间隔绝缘物层。
在一个实施例中，所述闪存器件包括相互分隔开的多个所述存储单元；所述闪存器件还包括：位于相邻的存储单元之间的与所述电极层连接的金属连接件和将所述金属连接件与所述栅极结构隔离开的侧壁间隔物层。
本发明的闪存器件中，在衬底中形成有电极层，该电极层可以为功函数调节层或金属硅化物层，以该电极层作为源极或漏极。相比现有技术的闪存器件(现有技术的闪存器件需要在硅衬底中掺杂来形成源极或漏极)，本发明的闪存器件可以形成在电介质层上，从而可以与BEOL相兼容。
根据本发明的第二方面，提供了一种闪存器件的制造方法，包括：提供衬底；在所述衬底的一部分上形成电极层，所述电极层为功函数调节层或金属硅化物层；在所述电极层上形成交替层叠的多个牺牲层和多个间隔绝缘物层；蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述电极层的通孔；在所述通孔中形成沟道结构，所述沟道结构从内到外依次包括：与所述电极层接触的沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层；去除所述多个牺牲层以形成多个空隙；以及在所述多个空隙中形成多个栅极结构。
在一个实施例中，所述沟道层的材料包括N型多晶硅，所述功函数调节层的材料包括碳化钛或钛铝合金；或者，所述沟道层的材料包括P型多晶硅，所述功函数调节层的材料包括氮化钛。
在一个实施例中，所述金属硅化物层的材料包括镍硅化合物。
在一个实施例中，在所述通孔中形成沟道结构的步骤包括：在所述通孔的侧壁上形成阻挡层；在所述阻挡层的侧面上形成电荷捕获层；在所述电荷捕获层的侧面上形成隧穿绝缘物层；以及在所述隧穿绝缘物层的侧面以及所述通孔的底部上形成沟道层。
在一个实施例中，所述沟道层包括位于所述隧穿绝缘物层的侧面上的第一部分和在所述通孔的底部上的第二部分；在所述电极层为金属硅化物层的情况下，在形成所述沟道层之后以及在去除所述多个牺牲层之前，所述方法还包括：利用所述金属硅化物层作为金属诱导层对所述沟道层执行MILC处理，使得所述第二部分的晶粒尺寸和所述第一部分的与所述第二部分邻接的一部分的晶粒尺寸变大，其中所述第一部分的晶粒尺寸变大的该部分被所述多个牺牲层中处在最底部的牺牲层所包绕。
在一个实施例中，在200℃至400℃的温度条件下执行所述MILC处理。
在一个实施例中，所述衬底包括：硅衬底或者电介质层；所述隧穿绝缘物层的材料包括硅的氧化物；所述电荷捕获层的材料包括硅的氮化物；所述阻挡层的材料包括硅的氧化物。
在一个实施例中，所述电极层嵌在所述衬底中，所述电极层的上表面与所述衬底的上表面基本齐平。
在一个实施例中，所述沟道结构还包括：被所述沟道层包绕的沟道芯部；在形成所述沟道层之后，在所述通孔中形成沟道结构的步骤还包括：形成填充所述通孔的沟道芯部。
在一个实施例中，在形成所述沟道结构之后，以及在去除所述多个牺牲层之前，所述方法还包括：蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述电极层的沟槽；在形成所述多个栅极结构之后，所述方法还包括：在所述沟槽的侧壁上形成侧壁间隔物层；以及在形成所述侧壁间隔物层之后，在所述沟槽中形成与所述电极层连接的金属连接件。
在上述制造方法中，在衬底中形成电极层，该电极层可以为功函数调节层或金属硅化物层，以该电极层作为后续形成的闪存器件的源极或漏极。相比现有技术的闪存器件(现有技术的闪存器件需要在硅衬底中掺杂来形成源极或漏极)，通过上述方法制造的闪存器件可以形成在电介质层上，从而可以与BEOL相兼容。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的闪存器件的制造方法的流程图。
图2A至图2B、图2C1至图2C2以及图2D至图2K、图2L1至图2L2以及图2M是示意性地示出根据本发明一个实施例的闪存器件的制造过程中若干阶段的结构的横截面图。
图3A至图3C、图3D1至图3D2以及图3E至图3M、图3N1至图3N2以及图3O是示意性地示出根据本发明另一个实施例的闪存器件的制造过程中若干阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的闪存器件的制造方法的流程图。
在步骤S101，提供衬底。例如该衬底可以包括：硅衬底或者电介质层。
在步骤S102，在衬底的一部分上形成电极层，该电极层为功函数调节层或金属硅化物层。例如，该电极层可以嵌在衬底中，该电极层的上表面与该衬底的上表面基本齐平。需要说明的是，这里的“基本齐平”是指电极层上表面与衬底上表面的齐平程度可以在一定的允许范围内，只要能够实现本发明的后续步骤即可。
该功函数调节层的材料例如可以包括：碳化钛、钛铝合金或者氮化钛等。该金属硅化物层的材料例如可以包括镍硅化合物(Ni Silicide)等。
在步骤S103，在电极层上形成交替层叠的多个牺牲层和多个间隔绝缘物层。
在步骤S104，蚀刻牺牲层和间隔绝缘物层以形成露出电极层的通孔。
在步骤S105，在通孔中形成沟道结构。该沟道结构从内到外依次可以包括：与电极层接触的沟道层、包绕在该沟道层表面上的隧穿绝缘物层、包绕在该隧穿绝缘物层表面上的电荷捕获层、以及包绕在该电荷捕获层表面上的阻挡层。该沟道层的材料例如可以包括半导体材料(例如多晶硅)。该隧穿绝缘物层的材料例如可以包括硅的氧化物。该电荷捕获层的材料例如可以包括硅的氮化物。该阻挡层的材料例如可以包括硅的氧化物。当然本领域技术人员应该理解，上述沟道结构的各层的材料仅是示例性的，本发明的范围并不仅限于此。
在一个实施例中，该步骤S105可以包括：在通孔的侧壁上形成阻挡层；在该阻挡层的侧面上形成电荷捕获层；在该电荷捕获层的侧面上形成隧穿绝缘物层；以及在该隧穿绝缘物层的侧面以及通孔的底部上形成沟道层。例如该沟道层可以包括位于隧穿绝缘物层的侧面上的第一部分和在通孔的底部上的第二部分。可选地，该步骤S105还可以包括：去除沟道层的第二部分。
在一个实施例中，该沟道结构还可以包括：被沟道层包绕的沟道芯部。例如该沟道芯部的材料可以包括二氧化硅。在一个实施例中，在形成沟道层之后，该步骤S105还可以包括：形成填充通孔的沟道芯部。
在步骤S106，去除多个牺牲层以形成多个空隙。
在步骤S107，在多个空隙中形成多个栅极结构。例如在每个空隙中形成一个栅极结构。
在上述实施例的制造方法中，在衬底中形成电极层，该电极层可以为功函数调节层或金属硅化物层，以该电极层作为后续形成的闪存器件的底部晶体管的源极或漏极。相比现有技术的闪存器件(其需要在硅衬底中掺杂来形成源极或漏极)，通过上述方法制造的闪存器件不但可以形成在硅衬底上，而且也可以形成在非硅衬底上，例如可以形成在电介质层上，从而可以与BEOL相兼容。
在一些实施例中，本发明实施例的制造方法可以在FEOL(Front End Of Line，前段制程)之后实施，例如在形成接触和用于逻辑电路的金属层之后实施。当然本发明的范围并不仅限于此。
在一个实施例中，沟道层的材料可以包括N型多晶硅，功函数调节层的材料可以包括碳化钛(TiC)或钛铝合金(TiAl)。在另一些实施例中，沟道层的材料可以包括P型多晶硅，功函数调节层的材料可以包括氮化钛(TiN)。
在一个实施例中，在电极层为金属硅化物层的情况下，在形成沟道层之后以及在去除多个牺牲层之前，所述制造方法还可以包括：利用该金属硅化物层作为金属诱导层对沟道层执行MILC(Metal Induced Lateral Crystallization，金属诱导横向结晶)处理(例如，在200℃至400℃的温度条件下执行该MILC处理)，使得该沟道层的上述第二部分的晶粒尺寸和上述第一部分的与该第二部分邻接的一部分的晶粒尺寸变大。其中该第一部分的晶粒尺寸变大的该部分被上述多个牺牲层中处在最底部的牺牲层所包绕。在形成多个栅极结构之后，第一部分的该部分将被所述多个栅极结构中处在最底部的栅极结构所包绕。通过MLIC处理可以获得更大晶粒尺寸的沟道层，而包含大晶粒沟道层的底部晶体管(该底部晶体管可以是TFT(Thin Film Transistor，薄膜晶体管))作为存储单元的开关能够更好地起到控制漏电流的作用。此外由于该晶粒变大的部分可以仅在底部区域形成，因此可以不对闪存器件工作时的总电流产生较大影响。
在一个实施例中，在形成沟道结构之后，以及在去除多个牺牲层之前，所述制造方法还可以包括：蚀刻牺牲层和间隔绝缘物层以形成露出电极层的沟槽。在一个实施例中，在形成多个栅极结构之后，所述制造方法还可以包括：在沟槽的侧壁上形成侧壁间隔物层；以及在形成该侧壁间隔物层之后，在沟槽中形成与电极层连接的金属连接件。
图2A至图2B、图2C1至图2C2以及图2D至图2K、图2L1至图2L2以及图2M是示意性地示出根据本发明一个实施例的闪存器件的制造过程中若干阶段的结构的横截面图。下面结合这些附图详细描述根据本发明一个实施例的闪存器件的制造过程。
首先，如图2A所示，提供衬底200。例如该衬底200可以是硅衬底或者也可以是电介质层(例如硅的氧化物)。
然后，如图2A所示，在衬底200的一部分上形成电极层201。例如该电极层201可以嵌在衬底200中，该电极层201的上表面与该衬底200的上表面基本齐平。例如，该电极层200可以为功函数调节层。例如该功函数调节层的材料可以是碳化钛。
在一个实施例中，形成该电极层201的步骤可以包括：通过光刻和蚀刻工艺在衬底200中形成凹陷，然后利用例如PVD(Physical Vapor Deposition，物理气相沉积)工艺在衬底200上形成功函数调节层，该功函数调节层填充该凹陷，然后进行平坦化(例如CMP(Chemical Mechanical Planarization，化学机械平坦化))从而形成图2A所示的结构。
接下来，如图2B所示，例如通过沉积工艺在电极层201上形成交替层叠的多个牺牲层202和多个间隔绝缘物层203，并且对该牺牲层202和该间隔绝缘物层203执行蚀刻以形成阶梯形状。例如，该牺牲层的材料可以为氮化硅，该间隔绝缘物层的材料可以是二氧化硅。在一个实施例中，由这些牺牲层202和这些间隔绝缘物层203组成的多层膜堆叠中，可以使得一层间隔绝缘物层位于最下面，即在形成该多层膜堆叠过程中，可以先在电极层和衬底上形成一层间隔绝缘物层，然后在该间隔绝缘物层上形成牺牲层，然后在该牺牲层上再形成间隔绝缘物层，依次类推。在一个实施例中，处在最下面的间隔绝缘物层的厚度小于牺牲层的厚度，即处在最下面的间隔绝缘物层是一层比较薄的膜。
需要说明的是，为了描述的方便，图2B可以是仅示出了部分结构的示意图(以下示意图类似)，例如仅示出了电极层的一部分以及上述阶梯形状的多层膜堆叠的一部分，因此本发明的范围并不仅限于此。
接下来，可选地，如图2C1和图2C2所示，例如通过沉积工艺在牺牲层和间隔绝缘物层所形成的阶梯上形成层间电介质层204。该层间电介质层204例如可以是二氧化硅。需要说明的是，图2C2是示意性地示出图2C1的结构沿着线A-A’截取的横截面图。
接下来，如图2D所示，蚀刻牺牲层202和间隔绝缘物层203以形成露出电极层201的通孔205。
接下来，在一个实施例中，如图2E所示，例如通过ALD(Atomic Layer Deposition，原子层沉积)工艺在通孔205的侧壁上形成阻挡层211，然后例如通过ALD工艺在该阻挡层211的侧面上形成电荷捕获层212，然后例如通过ALD工艺在该电荷捕获层212的侧面上形成隧穿绝缘物层213。在另一个实施例中，可以在通孔205的底部和侧壁上依次沉积阻挡层、电荷捕获层和隧穿绝缘物层，然后对这些阻挡层、电荷捕获层和隧穿绝缘物执行回蚀刻以露出在通孔底部的电极层201的上表面。这里，阻挡层可以是硅的氧化物，电荷捕获层可以是硅的氮化物，隧穿绝缘物层可以是硅的氧化物，从而这三层膜组成ONO(氧化物-氮化硅-氧化物)结构。
接下来，如图2F所示，例如通过低温沉积工艺在该隧穿绝缘物层213的侧面以及通孔205的底部上形成沟道层214。该低温沉积工艺的温度范围例如可以是350℃至400℃，例如沉积温度可以是380℃。该沟道层例如可以是N型多晶硅层。如图2F所示，该沟道层214可以包括：位于隧穿绝缘物层213的侧面上的第一部分2141和在通孔的底部上的第二部分2142。
接下来，如图2G所示，去除该沟道层214位于层间电介质层204之上的部分。可选地，还可以去除沟道层214的第二部分2142。
接下来，如图2H所示，例如通过沉积工艺形成填充通孔205的沟道芯部215。可选地，对该沟道芯部执行平坦化。可选地，还可以去除该沟道芯部的位于层间电介质层204之上的部分。至此，形成了一个实施例的沟道结构210，该沟道结构210可以包括：阻挡层211、电荷捕获层212、隧穿绝缘物层213、沟道层214和沟道芯部215。
接下来，如图2I所示，蚀刻牺牲层202和间隔绝缘物层203以形成露出电极层201的沟槽220。该沟槽可以用于分割形成多个存储单元，其中每个存储单元包含沟道结构。
接下来，如图2J所示，例如通过蚀刻工艺去除多个牺牲层202以形成多个空隙217。
接下来，如图2K所示，在多个空隙217中形成多个栅极结构230。例如该栅极结构230可以包括包绕沟道结构的栅极232和在栅极232表面上的栅极功函数调节层231。该栅极功函数调节层231的一部分位于栅极与沟道结构之间。该栅极的材料例如可以是诸如钨的金属。该栅极功函数调节层的材料例如可以是氮化钛或碳化钛等。在一些实施例中，该形成栅极结构的过程中，可能会有栅极结构(例如栅极功函数调节层和栅极材料)形成在沟槽220中，因此本发明实施例的制造方法还可以包括：例如通过回蚀刻工艺去除沟槽220中的栅极结构。
接下来，如图2L1所示，在沟槽220的侧壁上形成侧壁间隔物层241。例如该形成侧壁间隔物层的步骤可以包括：例如通过沉积工艺在沟槽的底部和侧壁上形成侧壁间隔物层，然后例如通过回蚀刻工艺去除侧壁间隔物层的位于沟槽底部上的部分。例如该侧壁间隔物层的材料可以包括二氧化硅。然后，如图2L1所示，在形成该侧壁间隔物层241之后，例如通过CVD(Chemical Vapor Deposition，化学气相沉积)工艺在沟槽220中形成与电极层201连接的金属连接件242。例如该金属连接件的材料可以包括诸如钨的金属。可选地，还可以对该金属连接件形成平坦化。图2L2是示意性地示出图2L1的结构沿着线B-B’截取的横截面示意图。需要说明的是，在一些实施例中，由于在前面的步骤中可以包括去除该沟道芯部215的位于层间电介质层204之上的部分的步骤，因此在图2L2中可以不用示出沟道芯部215的一部分。
接下来，如图2M所示，形成连接栅极结构230的栅极接触件240。例如，通过光刻和蚀刻工艺对层间电介质层204进行蚀刻以形成露出栅极结构230的开口，然后例如通过沉积工艺在该开口中形成栅极接触件。例如该栅极接触件可以包括在开口的底部的侧壁上的功函数调节层(例如氮化钛或碳化钛等)和在该功函数调节层上的金属层(例如钨)。
至此，提供了本发明一个实施例的闪存器件的制造方法。在该闪存器件的制造过程中，以功函数调节层作为电极层来形成底部晶体管的源极或漏极，其工艺温度可以是低温(例如小于400℃)。通过该制作方法形成的闪存器件可以在形成逻辑电路后的后段制程中制造，因此可以与后段制程具有比较好的兼容性。例如通过上述制造方法可以制造与逻辑芯片后段制程相兼容的NVM(Non-Volatile Memory，非易失性存储器)，其对比于传统嵌入的NAND，集成度得到显著提升。
在一些实施例中，上述制造方法还以包括：形成与沟道层接触的沟道接触件以及与金属接触件连接的字线等。可以通过现有技术来形成沟道接触件和字线等。
本发明还提供了一种闪存器件。例如可以参考图2L1所示，该闪存器件可以包括：衬底200和在该衬底200的一部分上的电极层201。该衬底200可以包括：硅衬底或者电介质层。该电极层201可以为功函数调节层。优选地，该电极层201嵌在衬底200中，该电极层201的上表面与衬底200的上表面基本齐平(图2L1中未示出，可以参考图2A中示出的电极层201和衬底200的位置关系)。
该闪存器件还可以包括存储单元250。
如图2L1所示，该存储单元250可以包括：在电极层201上的沟道结构210。该沟道结构210从内到外依次可以包括：与电极层201接触的沟道层214、包绕在该沟道层214表面上的隧穿绝缘物层213、包绕在该隧穿绝缘物层213表面上的电荷捕获层212、以及包绕在该电荷捕获层212表面上的阻挡层211。该沟道层214的材料例如可以包括半导体材料(例如多晶硅)。在一个实施例中，该沟道层214的材料可以提包括N型多晶硅，该功函数调节层201的材料可以包括碳化钛或钛铝合金。在另一个实施例中，该沟道层214的材料可以包括P型多晶硅，该功函数调节层201的材料可以包括氮化钛。该隧穿绝缘物层213的材料例如可以包括硅的氧化物。该电荷捕获层212的材料例如可以包括硅的氮化物。该阻挡层211的材料例如可以包括硅的氧化物。
在一些实施例中，电荷捕获层可以完全包绕在隧穿绝缘物层上，也可以是部分地包绕在隧穿绝缘物层上。
可选地，该沟道结构还可以包括：被沟道层214包绕的沟道芯部215。例如该沟道芯部215的材料例如可以包括二氧化硅。
如图2L1所示，该存储单元250还可以包括：沿着沟道结构210的轴向排列的包绕该沟道结构的多个栅极结构230。例如该栅极结构230可以包括包绕沟道结构的栅极232和在栅极232表面上的栅极功函数调节层231。该栅极功函数调节层231的一部分位于栅极与沟道结构之间。该栅极的材料例如可以是诸如钨的金属。该栅极功函数调节层的材料例如可以是氮化钛或碳化钛等。这里需要说明的是，这里所述的“轴向”是指沟道结构的延伸方向，也即在闪存器件工作时流过沟道层的电流的流向，例如如图2L1所示，沟道结构的轴向垂直于衬底的上表面。
在一个实施例中，如图2L1所示，该存储单元250还可以包括：位于相邻的栅极结构之间的间隔绝缘物层203。该间隔绝缘物层203的材料例如可以是二氧化硅。
在一个实施例中，多个栅极结构和多个间隔绝缘物层可以形成阶梯形状(例如如图2M所示)。该闪存单元还可以包括与栅极结构连接的栅极接触件240。该闪存器件还可以包括在阶梯上包围栅极接触件240的层间电介质层204。
在一个实施例中，闪存器件可以包括相互分隔开的多个存储单元250。例如闪存器件可以包括4个或8个存储单元，这样有利于闪存器件与逻辑电路后段金属层间电介质层相兼容。该闪存器件还可以包括：如图2L1所示，位于相邻的存储单元之间的与电极层201连接的金属连接件242和将该金属连接件242与栅极结构230隔离开的侧壁间隔物层241。例如该金属连接件242的材料可以包括诸如钨的金属。例如该侧壁间隔物层241的材料可以包括二氧化硅。
在图2L1所示的闪存器件中，电极层是功函数调节层，该功函数调节层与沟道层之间存在肖特基接触，通过栅极控制这个肖特基结的开关来实现对沟道层中的漏电流控制，其中底部晶体管的栅极加电压使得沟道层底部形成反型层，从而使得肖特基接触变为欧姆接触。
本发明上述实施例的闪存器件，以电极层作为底部晶体管的源极或漏极，该闪存器件可以形成在电介质上，因此与后段制程具有比较好的兼容性。
图3A至图3C、图3D1至图3D2以及图3E至图3M、图3N1至图3N2以及图3O是示意性地示出根据本发明另一个实施例的闪存器件的制造过程中若干阶段的结构的横截面图。下面结合这些附图详细描述根据本发明一个实施例的闪存器件的制造过程。
首先，如图3A所示，提供衬底300。例如该衬底300可以是硅衬底或者也可以是电介质层(例如硅的氧化物)。
然后，如图3B所示，在衬底300的一部分上形成电极层301。例如，该电极层301可以嵌在衬底300中，该电极层301的上表面与该衬底300的上表面基本齐平。例如，该电极层300可以为金属硅化物层。例如该金属硅化物层的材料可以是镍硅化合物。
在一个实施例中，形成该电极层301的步骤可以包括：如图3A所示，通过光刻和蚀刻工艺在衬底300中形成凹陷，然后在凹陷中沉积非晶硅层3011；接下来，例如通过PVD工艺在非晶硅层3011上形成金属层(例如镍层)3012；接下来，通过退火工艺使得非晶硅层3011和金属层3012形成金属硅化物层(例如镍硅化合物)来作为电极层301，如图3B所示。可选地，在形成金属硅化物层之后，该形成电极层的步骤还可以包括去除多余的金属层。
接下来，如图3C所示，例如通过沉积工艺在电极层301上形成交替层叠的多个牺牲层302和多个间隔绝缘物层303，并且对该牺牲层302和该间隔绝缘物层303执行蚀刻以形成阶梯形状。例如，该牺牲层的材料可以为氮化硅，该间隔绝缘物层的材料可以是二氧化硅。在一个实施例中，由这些牺牲层302和这些间隔绝缘物层303组成的多层膜堆叠中，可以使得一层间隔绝缘物层位于最下面，即在形成该多层膜堆叠过程中，可以先在电极层和衬底上形成一层间隔绝缘物层，然后在该间隔绝缘物层上形成牺牲层，然后在该牺牲层上再形成间隔绝缘物层，依次类推。在一个实施例中，处在最下面的间隔绝缘物层的厚度小于牺牲层的厚度，即处在最下面的间隔绝缘物层是一层比较薄的膜。
需要说明的是，为了描述的方便，图3C可以是仅示出了部分结构的示意图(以下示意图类似)，例如仅示出了电极层的一部分以及上述阶梯形状的多层膜堆叠的一部分，因此本发明的范围并不仅限于此。
接下来，可选地，如图3D1和图3D2所示，例如通过沉积工艺在牺牲层和间隔绝缘物层所形成的阶梯上形成层间电介质层304。该层间电介质层304例如可以是二氧化硅。需要说明的是，图3D2是示意性地示出图3D1的结构沿着线C-C’截取的横截面图。
接下来，如图3E所示，蚀刻牺牲层302和间隔绝缘物层303以形成露出电极层301的通孔305。
接下来，在一个实施例中，如图3F所示，例如通过ALD工艺在通孔305的侧壁上形成阻挡层311，然后例如通过ALD工艺在该阻挡层311的侧面上形成电荷捕获层312，然后例如通过ALD工艺在该电荷捕获层312的侧面上形成隧穿绝缘物层313。在另一个实施例中，可以在通孔305的底部和侧壁上依次沉积阻挡层、电荷捕获层和隧穿绝缘物层，然后对这些阻挡层、电荷捕获层和隧穿绝缘物执行回蚀刻以露出在通孔底部的电极层301的上表面。这里，阻挡层可以是硅的氧化物，电荷捕获层可以是硅的氮化物，隧穿绝缘物层可以是硅的氧化物，从而这三层膜组成ONO结构。
接下来，如图3G所示，例如通过低温沉积工艺在该隧穿绝缘物层313的侧面以及通孔305的底部上形成沟道层314。该低温沉积工艺的温度范围例如可以是350℃至400℃，例如沉积温度可以是380℃。该沟道层例如可以是N型多晶硅层。如图3G所示，该沟道层314可以包括：位于隧穿绝缘物层313的侧面上的第一部分3141和在通孔的底部上的第二部分3142。
接下来，如图3H所示，利用该电极层(这里该电极层为金属硅化物层)301作为金属诱导层对沟道层314执行MILC处理(例如，在200℃至400℃的温度条件下执行该MILC处理，关于该MILC处理的时间可以根据实际情况而定)，使得该沟道层314的上述第二部分3142的晶粒尺寸和上述第一部分3141的与该第二部分3142邻接的一部分31411的晶粒尺寸变大。其中该第一部分3141的晶粒尺寸变大的该部分31411被上述多个牺牲层302中处在最底部的牺牲层所包绕。
接下来，如图3I所示，去除该沟道层314位于层间电介质层304之上的部分。可选地，还可以去除沟道层314的第二部分3142。
接下来，如图3J所示，例如通过沉积工艺形成填充通孔305的沟道芯部315。可选地，对该沟道芯部执行平坦化。可选地，还可以去除该沟道芯部的位于层间电介质层304之上的部分。至此，形成了一个实施例的沟道结构310，该沟道结构310可以包括：阻挡层311、电荷捕获层312、隧穿绝缘物层313、沟道层314和沟道芯部315。
接下来，如图3K所示，蚀刻牺牲层302和间隔绝缘物层303以形成露出电极层301的沟槽320。该沟槽可以用于分割形成多个存储单元，其中每个存储单元包含沟道结构。
接下来，如图3L所示，例如通过蚀刻工艺去除多个牺牲层302以形成多个空隙317。
接下来，如图3M所示，在多个空隙317中形成多个栅极结构330。例如该栅极结构330可以包括包绕沟道结构的栅极332和在栅极332表面上的栅极功函数调节层331。该栅极功函数调节层331的一部分位于栅极与沟道结构之间。该栅极的材料例如可以是诸如钨的金属。该栅极功函数调节层的材料例如可以是氮化钛或碳化钛等。在一些实施例中，该形成栅极结构的过程中，可能会有栅极结构(例如栅极功函数调节层和栅极材料)形成在沟槽320中，因此本发明实施例的制造方法还可以包括：例如通过回蚀刻工艺去除沟槽320中的栅极结构。
接下来，如图3N1所示，在沟槽320的侧壁上形成侧壁间隔物层341。例如该形成侧壁间隔物层的步骤可以包括：例如通过沉积工艺在沟槽的底部和侧壁上形成侧壁间隔物层，然后例如通过回蚀刻工艺去除侧壁间隔物层的位于沟槽底部上的部分。例如该侧壁间隔物层的材料可以包括二氧化硅。然后，如图3N1所示，在形成该侧壁间隔物层341之后，例如通过CVD(Chemical Vapor Deposition，化学气相沉积)工艺在沟槽320中形成与电极层301连接的金属连接件342。例如该金属连接件的材料可以包括诸如钨的金属。可选地，还可以对该金属连接件形成平坦化。图3N2是示意性地示出图3N1的结构沿着线D-D’截取的横截面示意图。需要说明的是，在一些实施例中，由于在前面的步骤中可以包括去除该沟道芯部315的位于层间电介质层304之上的部分的步骤，因此在图3N2中可以不用示出沟道芯部315的一部分。
接下来，如图3O所示，形成连接栅极结构330的栅极接触件340。例如，通过光刻和蚀刻工艺对层间电介质层304进行蚀刻以形成露出栅极结构330的开口，然后例如通过沉积工艺在该开口中形成栅极接触件。例如该栅极接触件可以包括在开口的底部的侧壁上的功函数调节层(例如氮化钛或碳化钛等)和在该功函数调节层上的金属层(例如钨)。
至此，提供了本发明一个实施例的闪存器件的制造方法。在该闪存器件的制造过程中，以金属硅化物层作为电极层来形成底部晶体管的源极或漏极。通过该制作方法形成的闪存器件可以在形成逻辑电路后的后段制程中制造，因此可以与后段制程具有比较好的兼容性。例如通过上述制造方法可以制造与逻辑芯片后段制程相兼容的NVM，其对比于传统嵌入的NAND，集成度得到显著提升。
在一些实施例中，上述制造方法还以包括：形成与沟道层接触的沟道接触件以及与金属接触件连接的字线等。可以通过现有技术来形成沟道接触件和字线等。
本发明还提供了一种闪存器件。例如可以参考图3N1所示，该闪存器件可以包括：衬底300和在该衬底300的一部分上的电极层301。该衬底300可以包括：硅衬底或者电介质层。该电极层301可以为金属硅化物层。例如该金属硅化物层的材料可以包括镍硅化合物。优选地，该电极层301嵌在衬底300中，该电极层301的上表面与衬底300的上表面基本齐平(图3N1中未示出，可以参考图3B中示出的电极层301和衬底300的位置关系)。图3N1所示的闪存器件中，金属硅化物层作为MILC的金属诱导层，可以获得更大晶粒尺寸的沟道层，大晶粒的多晶硅TFT可以作为控制垂直单元列的开关。
该闪存器件还可以包括存储单元350。
如图3N1所示，该存储单元350可以包括：在电极层301上的沟道结构310。该沟道结构310从内到外依次可以包括：与电极层301接触的沟道层314、包绕在该沟道层314表面上的隧穿绝缘物层313、包绕在该隧穿绝缘物层313表面上的电荷捕获层312、以及包绕在该电荷捕获层312表面上的阻挡层311。该沟道层314的材料例如可以包括半导体材料(例如多晶硅)。该隧穿绝缘物层313的材料例如可以包括硅的氧化物。该电荷捕获层313的材料例如可以包括硅的氮化物。该阻挡层311的材料例如可以包括硅的氧化物。
在一个实施例中，在电极层301为金属硅化物层的情况下，该沟道层314中与电极层301邻接的一部分31411为经过MILC处理后的多晶硅部分，其中该多晶硅部分被多个栅极结构(下面将介绍)330中处在最底部的栅极结构所包绕。
在一些实施例中，电荷捕获层可以完全包绕在隧穿绝缘物层上，也可以是部分地包绕在隧穿绝缘物层上。
可选地，该沟道结构还可以包括：被沟道层314包绕的沟道芯部315。例如该沟道芯部315的材料例如可以包括二氧化硅。
如图3N1所示，该存储单元350还可以包括：沿着沟道结构310的轴向排列的包绕该沟道结构的多个栅极结构330。例如该栅极结构330可以包括包绕沟道结构的栅极332和在栅极332表面上的栅极功函数调节层331。该栅极功函数调节层331的一部分位于栅极与沟道结构之间。该栅极的材料例如可以是诸如钨的金属。该栅极功函数调节层的材料例如可以是氮化钛或碳化钛等。这里需要说明的是，这里所述的“轴向”是指沟道结构的延伸方向，也即在闪存器件工作时流过沟道层的电流的流向，例如如图3N1所示，沟道结构的轴向垂直于衬底的上表面。
在一个实施例中，如图3N1所示，该存储单元350还可以包括：位于相邻的栅极结构之间的间隔绝缘物层303。该间隔绝缘物层303的材料例如可以是二氧化硅。
在一个实施例中，多个栅极结构和多个间隔绝缘物层可以形成阶梯形状(例如如图3O所示)。该闪存单元还可以包括与栅极结构连接的栅极接触件340。该闪存器件还可以包括在阶梯上包围栅极接触件340的层间电介质层304。
在一个实施例中，闪存器件可以包括相互分隔开的多个存储单元350。例如闪存器件可以包括4个或8个存储单元，这样有利于闪存器件与逻辑电路后段金属层间电介质层相兼容。该闪存器件还可以包括：如图3N1所示，位于相邻的存储单元之间的与电极层301连接的金属连接件342和将该金属连接件342与栅极结构330隔离开的侧壁间隔物层341。例如该金属连接件342的材料可以包括诸如钨的金属。例如该侧壁间隔物层341的材料可以包括二氧化硅。
下面简单描述一下本发明一个实施例的闪存器件存储数据的过程：电极层与沟道层形成肖特基接触，对于需要存储数据的某一列存储单元，例如将对应该存储单元的金属连接件、沟道层顶部(例如沟道接触件)、以及该存储单元的底部晶体管的栅极通电，使得肖特基接触变为欧姆接触，并且从而有工作电流流过沟道层，在该存储单元的某个中部栅极通电的情况下，将有载流子(例如电子)隧穿通过隧穿绝缘物层而进入对应的电荷捕获层，从而实现存储数据。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (11)
1.一种闪存器件，其特征在于，包括：
衬底；
在所述衬底的一部分上的电极层，所述电极层为功函数调节层，其中，所述衬底为硅衬底，所述电极层嵌在所述衬底中，所述电极层的上表面与所述衬底的上表面基本齐平；以及
存储单元，所述存储单元包括：
在所述电极层上的沟道结构，所述沟道结构从内到外依次包括：与所述电极层接触的沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层；以及
沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构；
其中，所述沟道层的材料包括N型多晶硅，所述功函数调节层的材料包括碳化钛或钛铝合金；或者，所述沟道层的材料包括P型多晶硅，所述功函数调节层的材料包括氮化钛。
2.根据权利要求1所述的闪存器件，其特征在于，
所述隧穿绝缘物层的材料包括硅的氧化物；
所述电荷捕获层的材料包括硅的氮化物；
所述阻挡层的材料包括硅的氧化物。
3.根据权利要求1所述的闪存器件，其特征在于，
所述沟道结构还包括：被所述沟道层包绕的沟道芯部。
4.根据权利要求1所述的闪存器件，其特征在于，所述存储单元还包括：位于相邻的栅极结构之间的间隔绝缘物层。
5.根据权利要求1所述的闪存器件，其特征在于，
所述闪存器件包括相互分隔开的多个所述存储单元；
所述闪存器件还包括：位于相邻的存储单元之间的与所述电极层连接的金属连接件和将所述金属连接件与所述栅极结构隔离开的侧壁间隔物层。
6.一种闪存器件的制造方法，其特征在于，包括：
提供衬底，所述衬底为硅衬底；
在所述衬底的一部分上形成电极层，所述电极层为功函数调节层，其中，所述电极层嵌在所述衬底中，所述电极层的上表面与所述衬底的上表面基本齐平；
在所述电极层上形成交替层叠的多个牺牲层和多个间隔绝缘物层；
蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述电极层的通孔；
在所述通孔中形成沟道结构，所述沟道结构从内到外依次包括：与所述电极层接触的沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层；
去除所述多个牺牲层以形成多个空隙；以及
在所述多个空隙中形成多个栅极结构；
其中，所述沟道层的材料包括N型多晶硅，所述功函数调节层的材料包括碳化钛或钛铝合金；或者，所述沟道层的材料包括P型多晶硅，所述功函数调节层的材料包括氮化钛。
7.根据权利要求6所述的方法，其特征在于，
在所述通孔中形成沟道结构的步骤包括：
在所述通孔的侧壁上形成阻挡层；
在所述阻挡层的侧面上形成电荷捕获层；
在所述电荷捕获层的侧面上形成隧穿绝缘物层；以及
在所述隧穿绝缘物层的侧面以及所述通孔的底部上形成沟道层。
8.根据权利要求7所述的方法，其特征在于，
所述沟道层包括位于所述隧穿绝缘物层的侧面上的第一部分和在所述通孔的底部上的第二部分。
9.根据权利要求6所述的方法，其特征在于，
所述隧穿绝缘物层的材料包括硅的氧化物；
所述电荷捕获层的材料包括硅的氮化物；
所述阻挡层的材料包括硅的氧化物。
10.根据权利要求7所述的方法，其特征在于，
所述沟道结构还包括：被所述沟道层包绕的沟道芯部；
在形成所述沟道层之后，在所述通孔中形成沟道结构的步骤还包括：
形成填充所述通孔的沟道芯部。
11.根据权利要求6所述的方法，其特征在于，
在形成所述沟道结构之后，以及在去除所述多个牺牲层之前，所述方法还包括：
蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述电极层的沟槽；
在形成所述多个栅极结构之后，所述方法还包括：
在所述沟槽的侧壁上形成侧壁间隔物层；以及
在形成所述侧壁间隔物层之后，在所述沟槽中形成与所述电极层连接的金属连接件。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610925895.9A CN108122924B (zh) | 2016-10-31 | 2016-10-31 | 闪存器件及其制造方法 |
| US15/688,569 US10572380B2 (en) | 2016-10-31 | 2017-08-28 | Structures of bottom select transistor for embedding 3D-NAND in BEOL and methods |
| EP17199135.9A EP3316304B1 (en) | 2016-10-31 | 2017-10-30 | Channel structure of bottom select transistor for 3d-nand string |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610925895.9A CN108122924B (zh) | 2016-10-31 | 2016-10-31 | 闪存器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108122924A CN108122924A (zh) | 2018-06-05 |
| CN108122924B true CN108122924B (zh) | 2021-01-26 |
Family
ID=60201383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610925895.9A Active CN108122924B (zh) | 2016-10-31 | 2016-10-31 | 闪存器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10572380B2 (zh) |
| EP (1) | EP3316304B1 (zh) |
| CN (1) | CN108122924B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122924B (zh) | 2016-10-31 | 2021-01-26 | 中芯国际集成电路制造(北京)有限公司 | 闪存器件及其制造方法 |
| US10510603B2 (en) * | 2017-08-31 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in semiconductor packages and methods of forming same |
| CN109148461B (zh) * | 2018-08-17 | 2021-02-12 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109166861B (zh) * | 2018-09-12 | 2020-11-24 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| JP7224450B2 (ja) | 2018-10-08 | 2023-02-17 | 長江存儲科技有限責任公司 | 三次元メモリデバイスを形成するための方法 |
| CN109346474B (zh) * | 2018-10-16 | 2020-07-10 | 长江存储科技有限责任公司 | 三维存储器以及形成三维存储器的方法 |
| CN109712980B (zh) * | 2018-11-21 | 2023-08-08 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| US10910393B2 (en) * | 2019-04-25 | 2021-02-02 | Macronix International Co., Ltd. | 3D NOR memory having vertical source and drain structures |
| CN110870069B (zh) * | 2019-09-29 | 2021-01-29 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| WO2021184148A1 (en) * | 2020-03-16 | 2021-09-23 | Yangtze Memory Technologies Co., Ltd. | Memory device and method for forming the same |
| WO2022094796A1 (en) * | 2020-11-04 | 2022-05-12 | Yangtze Memory Technologies Co., Ltd. | Bottom select gate contacts for center staircase structures in three-dimensional memory devices |
| CN112687699B (zh) * | 2020-12-24 | 2023-12-26 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN112786614B (zh) * | 2021-03-22 | 2022-04-29 | 长江存储科技有限责任公司 | 制备三维存储器的方法 |
| CN112820736A (zh) * | 2021-03-23 | 2021-05-18 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022121A (zh) * | 2014-06-23 | 2014-09-03 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| CN105679828A (zh) * | 2014-12-05 | 2016-06-15 | Imec非营利协会 | 无结垂直三维半导体器件 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496287B1 (ko) * | 2002-08-03 | 2005-06-20 | 삼성에스디아이 주식회사 | 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자 |
| JP2009277770A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR20110132865A (ko) * | 2010-06-03 | 2011-12-09 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| WO2012015550A2 (en) * | 2010-07-30 | 2012-02-02 | Monolithic 3D, Inc. | Semiconductor device and structure |
| KR20130076461A (ko) * | 2011-12-28 | 2013-07-08 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| JP5808708B2 (ja) * | 2012-04-10 | 2015-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US10651315B2 (en) | 2012-12-17 | 2020-05-12 | Micron Technology, Inc. | Three dimensional memory |
| JP2014175348A (ja) * | 2013-03-06 | 2014-09-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US9136278B2 (en) * | 2013-11-18 | 2015-09-15 | Micron Technology, Inc. | Methods of forming vertically-stacked memory cells |
| KR102447489B1 (ko) * | 2015-09-02 | 2022-09-27 | 삼성전자주식회사 | 반도체 메모리 소자 |
| CN108122924B (zh) | 2016-10-31 | 2021-01-26 | 中芯国际集成电路制造(北京)有限公司 | 闪存器件及其制造方法 |
-
2016
- 2016-10-31 CN CN201610925895.9A patent/CN108122924B/zh active Active
-
2017
- 2017-08-28 US US15/688,569 patent/US10572380B2/en active Active
- 2017-10-30 EP EP17199135.9A patent/EP3316304B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022121A (zh) * | 2014-06-23 | 2014-09-03 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| CN105679828A (zh) * | 2014-12-05 | 2016-06-15 | Imec非营利协会 | 无结垂直三维半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180121345A1 (en) | 2018-05-03 |
| EP3316304B1 (en) | 2020-03-25 |
| EP3316304A2 (en) | 2018-05-02 |
| US10572380B2 (en) | 2020-02-25 |
| CN108122924A (zh) | 2018-06-05 |
| EP3316304A3 (en) | 2018-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108122924B (zh) | 闪存器件及其制造方法 | |
| US10115681B1 (en) | Compact three-dimensional memory device having a seal ring and methods of manufacturing the same | |
| US11424261B2 (en) | Integrated circuit with different memory gate work functions | |
| US10290645B2 (en) | Three-dimensional memory device containing hydrogen diffusion barrier layer for CMOS under array architecture and method of making thereof | |
| CN108475682B (zh) | 字线开关与字线接触通孔结构的集成 | |
| CN107437550B (zh) | Nvm存储器hkmg集成技术 | |
| CN107591403B (zh) | 集成电路及其形成方法 | |
| US9559117B2 (en) | Three-dimensional non-volatile memory device having a silicide source line and method of making thereof | |
| CN110121774B (zh) | 形成三维存储设备的栅极结构的方法 | |
| CN106024794B (zh) | 半导体器件及其制造方法 | |
| US9224747B2 (en) | Vertical NAND device with shared word line steps | |
| CN108022933B (zh) | 闪存器件及其制造方法 | |
| US20190355672A1 (en) | Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same | |
| US8564046B2 (en) | Vertical semiconductor devices | |
| US10354956B1 (en) | Three-dimensional memory device containing hydrogen diffusion barrier structures for CMOS under array architecture and method of making the same | |
| JP2012142556A (ja) | 半導体メモリ装置及びその動作方法 | |
| US20220052075A1 (en) | Memory Array Including Epitaxial Source Lines and Bit Lines | |
| US11955549B2 (en) | Layered structure, semiconductor device including the same, and manufacturing method thereof | |
| JP2010123684A (ja) | 不揮発性半導体記憶装置 | |
| US20200286907A1 (en) | Three-dimensional memory device with mobility-enhanced vertical channels and methods of forming the same | |
| JP2012199313A (ja) | 不揮発性半導体記憶装置 | |
| US10796952B1 (en) | Memory device and method of fabricating the same | |
| US20230317469A1 (en) | Semiconductor Device and Methods of Forming the Same | |
| US20230328998A1 (en) | Memory device and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |