CN108022933B - 闪存器件及其制造方法 - Google Patents

闪存器件及其制造方法 Download PDF

Info

Publication number
CN108022933B
CN108022933B CN201610925897.8A CN201610925897A CN108022933B CN 108022933 B CN108022933 B CN 108022933B CN 201610925897 A CN201610925897 A CN 201610925897A CN 108022933 B CN108022933 B CN 108022933B
Authority
CN
China
Prior art keywords
layer
channel
forming
type
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610925897.8A
Other languages
English (en)
Other versions
CN108022933A (zh
Inventor
李善融
季明华
仇圣棻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610925897.8A priority Critical patent/CN108022933B/zh
Priority to EP17198889.2A priority patent/EP3316315A1/en
Priority to US15/797,884 priority patent/US10297609B2/en
Publication of CN108022933A publication Critical patent/CN108022933A/zh
Priority to US16/379,422 priority patent/US10483283B2/en
Application granted granted Critical
Publication of CN108022933B publication Critical patent/CN108022933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Abstract

本发明公开了一种闪存器件及其制造方法。该闪存器件包括：衬底；和位于该衬底之上的存储单元，该存储单元包括：在衬底上的沟道结构，该沟道结构从内到外依次包括：沟道层、包绕在该沟道层表面上的隧穿绝缘物层、包绕在该隧穿绝缘物层表面上的电荷捕获层和包绕在该电荷捕获层表面上的阻挡层，该沟道层包括基本垂直于衬底的上表面的第一部分和在该第一部分上的第二部分；沿着沟道结构的轴向排列的包绕该沟道结构的多个栅极结构，其中该多个栅极结构中处在最上部的栅极结构包绕第二部分；和与沟道层的第二部分连接的沟道接触件，其中该沟道接触件与第二部分形成肖特基接触。本发明可以减小漏电流，实现对漏电流的控制。

Description

闪存器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存器件及其制造方法。
背景技术
目前，三维NAND闪存器件逐渐发展起来。例如，已经出现了基于TCAT(TerabitCell Array Transistor，太比特单元阵列晶体管)技术制造的三维NAND闪存器件。这种三维NAND器件具有多个成串连接的非易失性的晶体管。这些晶体管中，处在顶部的晶体管(称为顶部晶体管)用作串选择晶体管(string select，简称为SSL))，处在底部的晶体管(称为底部晶体管)用作共同源极选择晶体管(common source select，简称CSL)，另外，GSL(gateselect-line，栅极选择线)可以打开该底部晶体管，该底部晶体管包括竖直沟道的一部分和在衬底上的水平沟道部分。顶部和底部选择晶体管与其他单元晶体管同时形成。
但是，传统的三维NAND器件的沟道中存在漏电流的问题，影响闪存器件的性能。
此外，传统的三维NAND闪存器件(例如TACT结构)在逻辑模块的后段制程(BackEnd Of Line，简称为BEOL)之前被制造。在制造过程中，需要在硅衬底中进行掺杂以形成用于底部晶体管的源极或漏极。因此，传统的三维NAND闪存器件需要直接建立在硅衬底上。但是BEOL一般没有硅衬底，其通常是电介质层(例如金属层间电介质层)，因此，传统的三维NAND闪存器件很难形成在BEOL中，即传统的三维NAND闪存器件与BEOL很难兼容。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种闪存器件，包括：衬底；以及位于所述衬底之上的存储单元，所述存储单元包括：在所述衬底上的沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分；沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕所述第二部分；以及与所述沟道层的第二部分连接的沟道接触件，其中所述沟道接触件与所述第二部分形成肖特基接触。
在一个实施例中，所述第一部分的导电类型与所述第二部分的导电类型相反。
在一个实施例中，所述第一部分的导电类型为N型，所述第二部分的导电类型为P型；或者，所述第一部分的导电类型为P型，所述第二部分的导电类型为N型。
在一个实施例中，所述沟道层的材料包括多晶硅；所述隧穿绝缘物层的材料包括硅的氧化物；所述电荷捕获层的材料包括硅的氮化物；所述阻挡层的材料包括硅的氧化物。
在一个实施例中，所述沟道接触件包括：与所述第二部分接触的顶部界面层以及在所述顶部界面层上的金属填充层。
在一个实施例中，所述第二部分的导电类型为P型，所述顶部界面层为P型功函数调节层；或者，所述第二部分的导电类型为N型，所述顶部界面层为N型功函数调节层。
在一个实施例中，所述沟道层还包括：在所述第一部分下面的第三部分，其中所述多个栅极结构中处在最下部的栅极结构包绕所述第三部分。
在一个实施例中，所述沟道结构还包括：被所述沟道层包绕的沟道芯部。
在一个实施例中，所述闪存器件还包括：在衬底的一部分上的底部界面层，所述底部界面层包括功函数调节层，其中所述存储单元的一部分位于所述底部界面层上，所述沟道层与所述底部界面层接触。
在一个实施例中，所述第一部分的导电类型为N型，所述底部界面层包括N型功函数调节层；或者所述第一部分的导电类型为P型，所述底部界面层包括P型功函数调节层。
在一个实施例中，所述闪存器件包括相互分隔开的多个所述存储单元；所述闪存器件还包括：位于相邻的存储单元之间的与所述底部界面层连接的金属连接件和将所述金属连接件与所述栅极结构间隔开的侧壁间隔物层。
在一个实施例中，所述存储单元还包括：位于相邻的栅极结构之间的间隔绝缘物层。
在本发明的闪存器件中，沟道接触件与沟道层的第二部分形成肖特基接触，从而可以减小漏电流，实现对漏电流的控制。
进一步地，沟道层的第一部分与第二部分形成二极管，可以进一步减小漏电流，更有利地实现对漏电流的控制。
进一步地，在衬底中形成底部界面层来作为源极或漏极，不但使得沟道层与底部界面层形成肖特基接触以便更有利地实现对漏电流的控制，而且由于不需要像现有技术中通过对硅衬底掺杂来形成源极或漏极，因此在制造闪存器件时可以实施在电介质层上，因此本发明的闪存器件可以与后段制程相兼容。
根据本发明的第一方面，提供了一种闪存器件的制造方法，包括：提供衬底；在所述衬底上形成交替层叠的多个牺牲层和多个间隔绝缘物层；蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述衬底的通孔；在所述通孔中形成沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分；去除所述多个牺牲层以形成多个空隙；在所述多个空隙中形成多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕所述第二部分；以及形成与所述沟道层的第二部分连接的沟道接触件，其中所述沟道接触件与所述第二部分形成肖特基接触。
在一个实施例中，所述第一部分的导电类型与所述第二部分的导电类型相反。
在一个实施例中，所述第一部分的导电类型为N型，所述第二部分的导电类型为P型；或者，所述第一部分的导电类型为P型，所述第二部分的导电类型为N型。
在一个实施例中，所述沟道层的材料包括多晶硅；所述隧穿绝缘物层的材料包括硅的氧化物；所述电荷捕获层的材料包括硅的氮化物；所述阻挡层的材料包括硅的氧化物。
在一个实施例中，所述沟道接触件包括：与所述第二部分接触的顶部界面层以及在所述顶部界面层上的金属填充层。
在一个实施例中，所述第二部分的导电类型为P型，所述顶部界面层为P型功函数调节层；或者，所述第二部分的导电类型为N型，所述顶部界面层为N型功函数调节层。
在一个实施例中，所述沟道层还包括：在所述第一部分下面的第三部分，其中所述多个栅极结构中处在最下部的栅极结构包绕所述第三部分。
在一个实施例中，所述沟道结构还包括：被所述沟道层包绕的沟道芯部。
在一个实施例中，在所述通孔中形成沟道结构的步骤包括：在所述通孔的侧壁上形成阻挡层；在所述阻挡层的侧面上形成电荷捕获层；在所述电荷捕获层的侧面上形成隧穿绝缘物层；在所述隧穿绝缘物层的侧面以及所述通孔的底部上形成沟道层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分下面的第三部分；在所述沟道层上形成部分地填充所述通孔的沟道芯部，所述沟道芯部的上表面低于所述多个牺牲层中处在最上部的牺牲层的上表面；去除所述沟道层中高于所述沟道芯部的部分；以及在所述沟道芯部上形成与所述第一部分相连的第二部分。
在一个实施例中，在形成所述第二部分之后，在所述通孔中形成沟道结构的步骤还包括：形成覆盖所述第二部分的顶部绝缘物层；形成所述沟道接触件的步骤包括：蚀刻所述顶部绝缘物层以形成露出所述第二部分的开口；以及在所述开口中形成沟道接触件。
在一个实施例中，在所述衬底上形成所述牺牲层和所述间隔绝缘物层之前，所述方法还包括：在衬底的一部分上形成底部界面层，所述底部界面层包括功函数调节层，其中所述牺牲层和所述间隔绝缘物层在所述底部界面层之上；其中，在形成所述通孔的步骤中，所述通孔露出所述底部界面层；在形成所述沟道结构的步骤中，所述沟道层与所述底部界面层接触。
在一个实施例中，所述第一部分的导电类型为N型，所述底部界面层包括N型功函数调节层；或者所述第一部分的导电类型为P型，所述底部界面层包括P型功函数调节层。
在一个实施例中，在形成所述沟道结构之后以及在去除所述多个牺牲层之前，所述方法还包括：蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述底部界面层的沟槽；在形成所述多个栅极结构之后以及形成所述沟道接触件之前，所述方法还包括：在所述沟槽的侧壁上形成侧壁间隔物层；以及在形成所述侧壁间隔物层之后，在所述沟槽中形成与所述底部界面层连接的金属连接件。
通过本发明的制造方法，使得闪存器件的沟道接触件与沟道层的第二部分形成肖特基接触，从而可以减小漏电流，实现对漏电流的控制。
进一步地，在制造过程中，使得沟道层的第一部分与第二部分形成二极管，可以进一步减小漏电流，更有利地实现对漏电流的控制。
进一步地，在衬底中形成底部界面层来作为源极或漏极，不但使得沟道层与底部界面层形成肖特基接触来更有利地实现对漏电流的控制，而且由于不需要像现有技术中通过对硅衬底掺杂来形成源极或漏极，因此在制造闪存器件时可以实施在电介质层上，因此本发明的闪存器件可以与后段制程相兼容。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的闪存器件的制造方法的流程图。
图2至图3、图4A至图4B、以及图5至图20是示意性地示出根据本发明一个实施例的闪存器件的制造过程中若干阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的闪存器件的制造方法的流程图。
在步骤S101，提供衬底。
在步骤S102，在衬底上形成交替层叠的多个牺牲层和多个间隔绝缘物层。
在步骤S103，蚀刻牺牲层和间隔绝缘物层以形成露出衬底的通孔。
在步骤S104，在通孔中形成沟道结构。该沟道结构从内到外依次可以包括：沟道层、包绕在该沟道层表面上的隧穿绝缘物层、包绕在该隧穿绝缘物层表面上的电荷捕获层、以及包绕在该电荷捕获层表面上的阻挡层。该沟道层包括基本垂直于衬底的上表面的第一部分和在该第一部分上的第二部分。需要说明的是，这里的“基本垂直”是指沟道层的一部分与衬底上表面的垂直程度可以在一定的允许范围内，例如其垂直偏差可以在几度到十几度之内，当然，本发明的范围并不仅限于此。
该沟道层的材料例如可以包括半导体材料(例如多晶硅)。该隧穿绝缘物层的材料例如可以包括硅的氧化物。该电荷捕获层的材料例如可以包括硅的氮化物。该阻挡层的材料例如可以包括硅的氧化物。
在一个实施例中，该沟道结构还可以包括：被沟道层包绕的沟道芯部。例如该沟道芯部的材料可以是硅的氧化物。
在步骤S105，去除多个牺牲层以形成多个空隙。
在步骤S106，在多个空隙中形成多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕第二部分。
在步骤S107，形成与沟道层的第二部分连接的沟道接触件，其中该沟道接触件与该第二部分形成肖特基接触。例如，该沟道接触件可以包括：与第二部分接触的顶部界面层以及在该顶部界面层上的金属填充层。
通过上述实施例的制造方法形成了闪存器件，该制造方法使得闪存器件的最上部的晶体管(也可以称为顶部晶体管)中形成了肖特基接触，也即，使得沟道接触件与沟道层的第二部分形成肖特基势垒，从而可以减小漏电流。再者，在最上部的晶体管的栅极通电的情况下，可以使得该肖特基接触变为欧姆接触，实现对漏电流的控制。
在一个实施例中，第一部分的导电类型与第二部分的导电类型相反。例如，第一部分的导电类型为N型，第二部分的导电类型为P型；或者，第一部分的导电类型为P型，第二部分的导电类型为N型。通过第一部分的导电类型与第二部分的导电类型相反，从而可以使得沟道层的第一部分和第二部分形成二极管，这有利于进一步对沟道层中的漏电流进行控制。
在一个实施例中，第二部分的导电类型可以为P型，该顶部界面层可以是P型功函数调节层。例如，该P型功函数调节层的材料可以包括氮化钛(TiN)。在另一个实施例中，第二部分的导电类型可以为N型，该顶部界面层可以是N型功函数调节层。例如，该N型功函数调节层的材料可以包括碳化钛(TiC)或钛铝合金(TiAl)。利用功函数调节层作为顶部界面层来与沟道层的第二部分形成肖特基接触，更有利于对漏电流进行控制。
在一个实施例中，沟道层还可以包括：在第一部分下面的第三部分。其中所述多个栅极结构中处在最下部的栅极结构包绕该第三部分。
在一个实施例中，在衬底上形成牺牲层和间隔绝缘物层之前，所述制造方法还可以包括：在衬底的一部分上形成底部界面层，该底部界面层包括功函数调节层，其中牺牲层和间隔绝缘物层在该底部界面层之上。其中，在形成通孔的步骤中，所述该通孔露出该底部界面层。在形成沟道结构的步骤中，上述沟道层(例如上述沟道层的第三部分)与该底部界面层接触。该沟道层与该底部界面层也可以形成肖特基接触，从而可以进一步地减小漏电流，以及实现对漏电流的控制。
另外，在该实施例中，在衬底中形成了底部界面层来作为源极或漏极，由于不需要像现有技术中通过对硅衬底掺杂来形成源极或漏极，因此本发明在制造闪存器件时不但可以实施在硅衬底上，也可以实施在电介质层上，因此通过上述方法获得的闪存器件可以与BEOL相兼容。
在一个实施例中，第一部分的导电类型可以为N型，底部界面层可以包括N型功函数调节层。例如，该N型功函数调节层的材料可以包括碳化钛或钛铝合金。在另一个实施例中，第一部分的导电类型可以为P型，底部界面层可以包括P型功函数调节层。例如该P型功函数调节层的材料可以包括氮化钛。
在一个实施例中，在形成沟道结构之后以及在去除多个牺牲层之前，所述制造方法还可以包括：蚀刻牺牲层和间隔绝缘物层以形成露出底部界面层的沟槽。在形成多个栅极结构之后以及形成沟道接触件之前，所述制造方法还可以包括：在沟槽的侧壁上形成侧壁间隔物层；以及在形成该侧壁间隔物层之后，在该沟槽中形成与底部界面层连接的金属连接件。通过形成该金属连接件从而形成了连接底部界面层的互连。
在一些实施例中，本发明实施例的制造方法可以在FEOL(FrontEnd Of Line，前段制程)之后实施，例如在形成接触和用于逻辑电路的金属层之后实施。当然本发明的范围并不仅限于此。
图2至图3、图4A至图4B、以及图5至图20是示意性地示出根据本发明一个实施例的闪存器件的制造过程中若干阶段的结构的横截面示意图。下面结合这些附图详细描述根据本发明一个实施例的闪存器件的制造过程。
首先，如图2所示，提供衬底200。例如该衬底200可以是硅衬底或者也可以是电介质层(例如硅的氧化物)。
然后，如图2所示，在衬底200的一部分上形成底部界面层201。例如，该底部界面层201可以嵌在衬底200中，该底部界面层201的上表面与该衬底200的上表面基本齐平。需要说明的是，这里的“基本齐平”是指底部界面层上表面与衬底上表面的齐平程度可以在一定的允许范围内，只要能够实现本发明的后续步骤即可。例如，该底部界面层201可以为功函数调节层。例如该功函数调节层的材料可以是碳化钛。
在一个实施例中，形成该底部界面层201的步骤可以包括：通过光刻和蚀刻工艺在衬底200中形成凹陷，然后利用例如PVD(PhysicalVapor Deposition，物理气相沉积)工艺在衬底200上形成功函数调节层，该功函数调节层填充该凹陷，然后进行平坦化(例如CMP(Chemical Mechanical Planarization，化学机械平坦化))从而形成底部界面层201，如图2所示。
接下来，如图3所示，例如通过沉积工艺在底部界面层201上形成交替层叠的多个牺牲层202和多个间隔绝缘物层203，并且对该牺牲层202和该间隔绝缘物层203执行蚀刻以形成阶梯形状。例如，该牺牲层的材料可以为氮化硅，该间隔绝缘物层的材料可以是二氧化硅。在一个实施例中，由这些牺牲层202和这些间隔绝缘物层203组成的多层膜堆叠中，可以使得一层间隔绝缘物层位于最下面，即在形成该多层膜堆叠过程中，可以先在底部界面层和衬底上形成一层间隔绝缘物层，然后在该间隔绝缘物层上形成牺牲层，然后在该牺牲层上再形成间隔绝缘物层，依次类推。在一个实施例中，处在最下面的间隔绝缘物层的厚度小于牺牲层的厚度，即处在最下面的间隔绝缘物层是一层比较薄的膜。
需要说明的是，为了描述的方便，图3可以是仅示出了部分结构的示意图(以下示意图类似)，例如仅示出了底部界面层的一部分以及上述阶梯形状的多层膜堆叠的一部分，因此本发明的范围并不仅限于此。
接下来，可选地，如图4A和图4B所示，例如通过沉积工艺在牺牲层和间隔绝缘物层所形成的阶梯上形成层间电介质层204。该层间电介质层204例如可以是二氧化硅。需要说明的是，图4B是示意性地示出图4A的结构沿着线A-A’截取的横截面图。
接下来，如图5所示，蚀刻牺牲层202和间隔绝缘物层203以形成露出底部界面层201的通孔205。
接下来，在通孔205中形成沟道结构。
在一个实施例中，在通孔中形成沟道结构的步骤可以包括：如图6所示，例如通过ALD(Atomic Layer Deposition，原子层沉积)工艺在通孔205的侧壁上形成阻挡层211，然后例如通过ALD工艺在该阻挡层211的侧面上形成电荷捕获层212，然后例如通过ALD工艺在该电荷捕获层212的侧面上形成隧穿绝缘物层213。在另一个实施例中，可以在通孔205的底部和侧壁上依次沉积阻挡层、电荷捕获层和隧穿绝缘物层，然后对这些阻挡层、电荷捕获层和隧穿绝缘物执行回蚀刻以露出在通孔底部的底部界面层201的上表面。这里，阻挡层可以是硅的氧化物，电荷捕获层可以是硅的氮化物，隧穿绝缘物层可以是硅的氧化物，从而这三层膜组成ONO(氧化物-氮化硅-氧化物)结构。可选地，该形成沟道结构的步骤还可以包括：对阻挡层211、电荷捕获层212和隧穿绝缘物层213执行退火(例如尖峰退火)处理。
接下来，在通孔中形成沟道结构的步骤还可以包括：如图7所示，例如通过低温沉积工艺在该隧穿绝缘物层213的侧面以及通孔205的底部上形成沟道层214。该沟道层214可以包括基本垂直于衬底的上表面的第一部分2141和在该第一部分2141下面的第三部分2143。该低温沉积工艺的温度范围例如可以是350℃至400℃，例如沉积温度可以是380℃。该沟道层例如可以是N型多晶硅层。如图7所示，所述多个牺牲层202中处在最下部的牺牲层包绕该沟道层的第三部分2143，这样在后续形成多个栅极结构的过程中，可以使得多个栅极结构中处在最下部的栅极结构包绕该第三部分。
可选地，接下来，如图8所示，去除该沟道层214位于层间电介质层204之上的部分。
接下来，在通孔中形成沟道结构的步骤还可以包括：在沟道层上形成部分地填充通孔的沟道芯部。该沟道芯部的上表面低于多个牺牲层202中处在最上部的牺牲层的上表面。例如，如图9所示，首先例如通过沉积工艺形成填充通孔205的沟道芯部215。然后，如图10所示，(例如通过回蚀刻工艺和/或凹陷处理工艺)对沟道芯部215执行蚀刻使得该沟道芯部215的上表面低于处在最上部的牺牲层202的上表面，形成凹陷207。
接下来，在通孔中形成沟道结构的步骤还可以包括：如图11所示，例如通过湿法蚀刻工艺去除沟道层214中高于沟道芯部215的部分。
接下来，在通孔中形成沟道结构的步骤还可以包括：在沟道芯部上形成与第一部分相连的第二部分。例如，如图12所示，首先例如通过低温沉积工艺形成填充凹陷207的沟道层的第二部分2142，该第二部分与第一部分相连。该低温沉积工艺的温度范围例如可以是350℃至400℃，例如沉积温度可以是380℃。该第二部分2142例如可以是P型多晶硅层。然后，如图13所示，(例如通过回蚀刻工艺和/或凹陷处理工艺)对第二部分2142执行蚀刻，使得第二部分2142可以部分地填充凹陷207。至此形成了一个实施例的沟道结构210。该沟道结构210可以包括：阻挡层211、电荷捕获层212、隧穿绝缘物层213、沟道层214和沟道芯部215。
可选地，在形成第二部分2142之后，在通孔中形成沟道结构的步骤还可以包括：如图14所示，例如通过沉积工艺形成覆盖第二部分2142的顶部绝缘物层208。可选地，在通孔中形成沟道结构的步骤还可以包括：对该顶部绝缘物层208执行回蚀刻处理。
接下来，如图15所示，蚀刻牺牲层202和间隔绝缘物层203以形成露出底部界面层201的沟槽220。该沟槽可以用于分割形成多个存储单元，其中每个存储单元包含沟道结构。
接下来，如图16所示，例如通过蚀刻工艺去除多个牺牲层202以形成多个空隙209。
接下来，如图17所示，在多个空隙209中形成多个栅极结构(例如处在最上部的栅极结构231、处在最下部的栅极结构232、以及处在这两个栅极结构之间的栅极结构230)。其中该多个栅极结构中处在最上部的栅极结构231包绕沟道层214的第二部分2142。
例如该栅极结构可以包括：包绕沟道结构210的栅极2302和在栅极2302表面上的栅极功函数调节层2301。该栅极功函数调节层2301的一部分位于栅极与沟道结构之间。该栅极的材料例如可以是诸如钨的金属。该栅极功函数调节层的材料例如可以是氮化钛或碳化钛等。在一些实施例中，该形成栅极结构的过程中，可能会有栅极结构(例如栅极功函数调节层和栅极材料)形成在沟槽220中，因此本发明实施例的制造方法还可以包括：例如通过回蚀刻工艺去除沟槽220中的栅极结构。
接下来，如图18所示，在沟槽220的侧壁上形成侧壁间隔物层241。例如该形成侧壁间隔物层的步骤可以包括：例如通过沉积工艺在沟槽的底部和侧壁上形成侧壁间隔物层，然后例如通过回蚀刻工艺去除侧壁间隔物层的位于沟槽底部上的部分。例如该侧壁间隔物层的材料可以包括二氧化硅。然后，如图18所示，在形成该侧壁间隔物层241之后，例如通过CVD(Chemical Vapor Deposition，化学气相沉积)工艺在沟槽220中形成与底部界面层201连接的金属连接件242。例如该金属连接件的材料可以包括诸如钨的金属。可选地，还可以对该金属连接件执行平坦化。
接下来，形成与沟道层的第二部分2142连接的沟道接触件，其中该沟道接触件与该第二部分形成肖特基接触。该形成沟道接触件的步骤可以包括：如图19所示，蚀刻顶部绝缘物层208以形成露出第二部分2142的开口250。接下来，该形成沟道接触件的步骤还可以包括：如图20所示，在开口250中形成沟道接触件260。例如，该沟道接触件260可以包括：与第二部分2142接触的顶部界面层261以及在该顶部界面层261上的金属填充层262。例如，该顶部界面层的材料可以包括：氮化钛、碳化钛或钛铝合金等。该金属填充层的材料可以包括诸如钨的金属。
至此，提供了根据本发明一个实施例的闪存器件的制造方法。
在一些实施例中，该制造方法还可以包括：形成连接栅极结构的栅极接触件。例如可以采用现有技术形成栅极接触件。
本发明还提供了一种闪存器件。如图20所示，该闪存器件可以包括：衬底200和位于该衬底200之上的存储单元270。该衬底200可以包括：硅衬底或者电介质层。
如图20所示，该存储单元270可以包括：在衬底200上的沟道结构210。该沟道结构210从内到外依次可以包括：沟道层214、包绕在该沟道层214表面上的隧穿绝缘物层213、包绕在该隧穿绝缘物层213表面上的电荷捕获层212、以及包绕在该电荷捕获层212表面上的阻挡层211。该沟道层214可以包括基本垂直于衬底200的上表面的第一部分2141和在该第一部分2141上的第二部分2142。可选地，沟道层214还可以包括：在第一部分2141下面的第三部分2143。
该沟道层214的材料例如可以包括多晶硅。该隧穿绝缘物层213的材料例如可以包括硅的氧化物。该电荷捕获层212的材料例如可以包括硅的氮化物。该阻挡层211的材料例如可以包括硅的氧化物。
在一些实施例中，电荷捕获层可以完全包绕在隧穿绝缘物层上，也可以是部分地包绕在隧穿绝缘物层上。
可选地，该沟道结构210还可以包括：被沟道层214包绕的沟道芯部215。例如该沟道芯部的材料例如可以包括硅的氧化物。
如图20所示，该存储单元270还可以包括：沿着沟道结构210的轴向排列的包绕该沟道结构的多个栅极结构(例如处在最上部的栅极结构231、处在最下部的栅极结构232、以及处在这两个栅极结构之间的栅极结构230)。其中所述多个栅极结构中处在最上部的栅极结构231包绕第二部分2142。可选地，所述多个栅极结构中处在最下部的栅极结构232包绕第三部分2143。例如，该栅极结构可以包括：包绕沟道结构210的栅极2302和在栅极2302表面上的栅极功函数调节层2301。该栅极功函数调节层2301的一部分位于栅极与沟道结构之间。
如图20所示，该存储单元270还可以包括：与沟道层214的第二部分2142连接的沟道接触件260。其中该沟道接触件260与该第二部分2142形成肖特基接触。
在上述实施例的闪存器件中，在包含最上部的栅极结构231的晶体管(也可以称为顶部晶体管)中形成了肖特基接触，也即，沟道接触件与沟道层的第二部分形成肖特基势垒，从而可以减小漏电流。再者，在顶部晶体管的栅极通电的情况下，可以使得该肖特基接触变为欧姆接触，实现对漏电流的控制。
在一个实施例中，沟道层214的第一部分2141的导电类型与第二部分2142的导电类型相反。例如，第一部分2141的导电类型可以为N型，第二部分2142的导电类型可以为P型。又例如，第一部分2141的导电类型可以为P型，第二部分2142的导电类型可以为N型。通过第一部分的导电类型与第二部分的导电类型相反，从而可以使得沟道层的第一部分和第二部分形成二极管，这有利于进一步对漏电流进行控制。
在一个实施例中，如图20所示，该沟道接触件260可以包括：与第二部分2142接触的顶部界面层261以及在该顶部界面层261上的金属填充层262。例如，第二部分2142的导电类型可以为P型，该顶部界面层261可以为P型功函数调节层。该P型功函数调节层的材料可以包括：氮化钛。又例如，第二部分2142的导电类型可以为N型，该顶部界面层262可以为N型功函数调节层。该N型功函数调节层的材料可以包括：碳化钛或钛铝合金。利用功函数调节层作为顶部界面层来与沟道层的第二部分形成肖特基接触，更有利于对漏电流进行控制。
可选地，该闪存器件还可以包括：在衬底200的一部分上的底部界面层201。例如，该底部界面层201可以嵌在衬底200中，该底部界面层201的上表面与该衬底200的上表面基本齐平(图20中未示出，可以参考图2所示)。该底部界面层201可以包括功函数调节层。其中存储单元270的一部分位于该底部界面层上，沟道层214与该底部界面层201接触，例如沟道层214的第三部分2143与该底部界面层201接触。该沟道层与该底部界面层也可以形成肖特基接触。从而可以进一步地减小漏电流，并实现对漏电流的控制。
另外，在衬底中形成底部界面层来作为源极或漏极，由于不需要像现有技术中通过对硅衬底掺杂来形成源极或漏极，因此在制造闪存器件时不但可以实施在硅衬底上，也可以实施在电介质层上，因此本发明该实施例的闪存器件可以与BEOL相兼容。
在一个实施例中，第一部分2141的导电类型可以为N型，该底部界面层201可以包括N型功函数调节层。例如，该N型功函数调节层的材料可以包括：碳化钛或钛铝合金。在另一个实施例中，第一部分2141的导电类型可以为P型，该底部界面层201可以包括P型功函数调节层。例如，该P型功函数调节层的材料可以包括：氮化钛。
在一个实施例中，存储单元270还可以包括：位于相邻的栅极结构之间的间隔绝缘物层303。该间隔绝缘物层的材料可以是二氧化硅。
在一个实施例中，存储单元270还可以包括：位于间隔绝缘物层303上的层间电介质层204。该层间电介质层的材料可以包括二氧化硅。
在一个实施例中，存储单元270还可以包括：在层间电介质层204上包围沟道接触件260的顶部绝缘物层208。该顶部绝缘物层208的材料可以包括二氧化硅。
在一个实施例中，闪存器件可以包括相互分隔开的多个存储单元270。该闪存器件还可以包括：位于相邻的存储单元270之间的与底部界面层201连接的金属连接件242和将该金属连接件242与栅极结构间隔开的侧壁间隔物层241。例如该金属连接件的材料可以包括诸如钨的金属。例如该侧壁间隔物层的材料可以包括二氧化硅。
至此，提供了本发明一个实施例的闪存器件。
下面简单说明根据一个实施例的闪存器件存储数据的过程：沟道接触件与沟道层形成肖特基接触，并且底部界面层与沟道层形成肖特基接触，对于需要存储数据的某一列存储单元，例如将对应该存储单元的金属连接件242、该存储单元的沟道接触件260、顶部晶体管的栅极结构231以及底部晶体管的栅极结构232通电，使得上述两个肖特基接触变为欧姆接触，并且从而有工作电流流过沟道层，在该存储单元的某个栅极结构230通电的情况下，将有载流子(例如电子)隧穿通过隧穿绝缘物层而进入对应的电荷捕获层，从而实现存储数据。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (23)

1.一种闪存器件，其特征在于，包括：
衬底；以及
位于所述衬底之上的存储单元，所述存储单元包括：
在所述衬底上的沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、包绕在所述电荷捕获层表面上的阻挡层、以及被所述沟道层包绕的沟道芯部，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分，所述第二部分覆盖在所述沟道芯部的上表面上；
沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕所述第二部分；以及
与所述沟道层的第二部分连接的沟道接触件，其中所述沟道接触件与所述第二部分形成肖特基接触。
2.根据权利要求1所述的闪存器件，其特征在于，所述第一部分的导电类型与所述第二部分的导电类型相反。
3.根据权利要求1所述的闪存器件，其特征在于，
所述第一部分的导电类型为N型，所述第二部分的导电类型为P型；或者，
所述第一部分的导电类型为P型，所述第二部分的导电类型为N型。
4.根据权利要求1所述的闪存器件，其特征在于，
所述沟道层的材料包括多晶硅；
所述隧穿绝缘物层的材料包括硅的氧化物；
所述电荷捕获层的材料包括硅的氮化物；
所述阻挡层的材料包括硅的氧化物。
5.根据权利要求1所述的闪存器件，其特征在于，所述沟道接触件包括：与所述第二部分接触的顶部界面层以及在所述顶部界面层上的金属填充层。
6.根据权利要求5所述的闪存器件，其特征在于，
所述第二部分的导电类型为P型，所述顶部界面层为P型功函数调节层；或者，
所述第二部分的导电类型为N型，所述顶部界面层为N型功函数调节层。
7.根据权利要求1所述的闪存器件，其特征在于，所述沟道层还包括：在所述第一部分下面的第三部分，其中所述多个栅极结构中处在最下部的栅极结构包绕所述第三部分。
8.根据权利要求1所述的闪存器件，其特征在于，还包括：
在衬底的一部分上的底部界面层，所述底部界面层包括功函数调节层，其中所述存储单元的一部分位于所述底部界面层上，所述沟道层与所述底部界面层接触。
9.根据权利要求8所述的闪存器件，其特征在于，
所述第一部分的导电类型为N型，所述底部界面层包括N型功函数调节层；或者
所述第一部分的导电类型为P型，所述底部界面层包括P型功函数调节层。
10.根据权利要求8所述的闪存器件，其特征在于，
所述闪存器件包括相互分隔开的多个所述存储单元；
所述闪存器件还包括：位于相邻的存储单元之间的与所述底部界面层连接的金属连接件和将所述金属连接件与所述栅极结构间隔开的侧壁间隔物层。
11.根据权利要求1所述的闪存器件，其特征在于，所述存储单元还包括：位于相邻的栅极结构之间的间隔绝缘物层。
12.一种闪存器件的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成交替层叠的多个牺牲层和多个间隔绝缘物层；
蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述衬底的通孔；
在所述通孔中形成沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、包绕在所述电荷捕获层表面上的阻挡层、以及被所述沟道层包绕的沟道芯部，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分，所述第二部分覆盖在所述沟道芯部的上表面上；
去除所述多个牺牲层以形成多个空隙；
在所述多个空隙中形成多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕所述第二部分；以及
形成与所述沟道层的第二部分连接的沟道接触件，其中所述沟道接触件与所述第二部分形成肖特基接触。
13.根据权利要求12所述的方法，其特征在于，所述第一部分的导电类型与所述第二部分的导电类型相反。
14.根据权利要求12所述的方法，其特征在于，
所述第一部分的导电类型为N型，所述第二部分的导电类型为P型；或者，
所述第一部分的导电类型为P型，所述第二部分的导电类型为N型。
15.根据权利要求12所述的方法，其特征在于，
所述沟道层的材料包括多晶硅；
所述隧穿绝缘物层的材料包括硅的氧化物；
所述电荷捕获层的材料包括硅的氮化物；
所述阻挡层的材料包括硅的氧化物。
16.根据权利要求12所述的方法，其特征在于，所述沟道接触件包括：与所述第二部分接触的顶部界面层以及在所述顶部界面层上的金属填充层。
17.根据权利要求16所述的方法，其特征在于，
所述第二部分的导电类型为P型，所述顶部界面层为P型功函数调节层；或者，
所述第二部分的导电类型为N型，所述顶部界面层为N型功函数调节层。
18.根据权利要求12所述的方法，其特征在于，所述沟道层还包括：在所述第一部分下面的第三部分，其中所述多个栅极结构中处在最下部的栅极结构包绕所述第三部分。
19.根据权利要求12所述的方法，其特征在于，在所述通孔中形成沟道结构的步骤包括：
在所述通孔的侧壁上形成阻挡层；
在所述阻挡层的侧面上形成电荷捕获层；
在所述电荷捕获层的侧面上形成隧穿绝缘物层；
在所述隧穿绝缘物层的侧面以及所述通孔的底部上形成沟道层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分下面的第三部分；
在所述沟道层上形成部分地填充所述通孔的沟道芯部，所述沟道芯部的上表面低于所述多个牺牲层中处在最上部的牺牲层的上表面；
去除所述沟道层中高于所述沟道芯部的部分；以及
在所述沟道芯部上形成与所述第一部分相连的第二部分。
20.根据权利要求19所述的方法，其特征在于，
在形成所述第二部分之后，在所述通孔中形成沟道结构的步骤还包括：形成覆盖所述第二部分的顶部绝缘物层；
形成所述沟道接触件的步骤包括：蚀刻所述顶部绝缘物层以形成露出所述第二部分的开口；以及在所述开口中形成沟道接触件。
21.根据权利要求12所述的方法，其特征在于，在所述衬底上形成所述牺牲层和所述间隔绝缘物层之前，所述方法还包括：
在衬底的一部分上形成底部界面层，所述底部界面层包括功函数调节层，其中所述牺牲层和所述间隔绝缘物层在所述底部界面层之上；
其中，在形成所述通孔的步骤中，所述通孔露出所述底部界面层；
在形成所述沟道结构的步骤中，所述沟道层与所述底部界面层接触。
22.根据权利要求21所述的方法，其特征在于，
所述第一部分的导电类型为N型，所述底部界面层包括N型功函数调节层；或者
所述第一部分的导电类型为P型，所述底部界面层包括P型功函数调节层。
23.根据权利要求21所述的方法，其特征在于，
在形成所述沟道结构之后以及在去除所述多个牺牲层之前，所述方法还包括：
蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述底部界面层的沟槽；
在形成所述多个栅极结构之后以及形成所述沟道接触件之前，所述方法还包括：
在所述沟槽的侧壁上形成侧壁间隔物层；以及
在形成所述侧壁间隔物层之后，在所述沟槽中形成与所述底部界面层连接的金属连接件。
CN201610925897.8A 2016-10-31 2016-10-31 闪存器件及其制造方法 Active CN108022933B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610925897.8A CN108022933B (zh) 2016-10-31 2016-10-31 闪存器件及其制造方法
EP17198889.2A EP3316315A1 (en) 2016-10-31 2017-10-27 A flash memory device and manufacture thereof
US15/797,884 US10297609B2 (en) 2016-10-31 2017-10-30 Flash memory device and manufacture thereof
US16/379,422 US10483283B2 (en) 2016-10-31 2019-04-09 Flash memory device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610925897.8A CN108022933B (zh) 2016-10-31 2016-10-31 闪存器件及其制造方法

Publications (2)

Publication Number Publication Date
CN108022933A CN108022933A (zh) 2018-05-11
CN108022933B true CN108022933B (zh) 2020-07-28

Family

ID=60191193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610925897.8A Active CN108022933B (zh) 2016-10-31 2016-10-31 闪存器件及其制造方法

Country Status (3)

Country Link
US (2) US10297609B2 (zh)
EP (1) EP3316315A1 (zh)
CN (1) CN108022933B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072191A (ja) * 2018-10-31 2020-05-07 キオクシア株式会社 半導体記憶装置
CN111180459A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 3d存储器件及其制造方法
WO2021184148A1 (en) * 2020-03-16 2021-09-23 Yangtze Memory Technologies Co., Ltd. Memory device and method for forming the same
US11430895B2 (en) * 2020-06-03 2022-08-30 Micron Technology, Inc. Transistors including oxide semiconductive materials, and related microelectronic devices, memory devices, electronic systems, and methods
US11652025B2 (en) * 2021-01-15 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation to enlarge electrochemical plating window

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097822A (zh) * 2015-09-12 2015-11-25 中国科学院微电子研究所 半导体器件及其制造方法
CN105321952A (zh) * 2014-06-23 2016-02-10 三星电子株式会社 三维半导体存储装置及其制造方法
CN105679828A (zh) * 2014-12-05 2016-06-15 Imec非营利协会 无结垂直三维半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532366B1 (ko) * 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자
JP2014179465A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US9536894B2 (en) * 2014-08-04 2017-01-03 Kabushiki Kaisha Toshiba Non-volatile memory device
US20160079265A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US9449980B2 (en) * 2014-10-31 2016-09-20 Sandisk Technologies Llc Band gap tailoring for a tunneling dielectric for a three-dimensional memory structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321952A (zh) * 2014-06-23 2016-02-10 三星电子株式会社 三维半导体存储装置及其制造方法
CN105679828A (zh) * 2014-12-05 2016-06-15 Imec非营利协会 无结垂直三维半导体器件
CN105097822A (zh) * 2015-09-12 2015-11-25 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20180122823A1 (en) 2018-05-03
US20190237478A1 (en) 2019-08-01
EP3316315A1 (en) 2018-05-02
US10297609B2 (en) 2019-05-21
CN108022933A (zh) 2018-05-11
US10483283B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
EP3631847B1 (en) Interconnect structure containing a metal silicide hydrogen diffusion barrier and method of making thereof
US10290645B2 (en) Three-dimensional memory device containing hydrogen diffusion barrier layer for CMOS under array architecture and method of making thereof
CN108122924B (zh) 闪存器件及其制造方法
US10622369B2 (en) Three-dimensional memory device including contact via structures that extend through word lines and method of making the same
US10515907B2 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
CN108630704B (zh) 具有分层的导体的三维存储装置
US9595535B1 (en) Integration of word line switches with word line contact via structures
US9230987B2 (en) Multilevel memory stack structure and methods of manufacturing the same
US9356034B1 (en) Multilevel interconnect structure and methods of manufacturing the same
US9754956B2 (en) Uniform thickness blocking dielectric portions in a three-dimensional memory structure
KR102190350B1 (ko) 반도체 메모리 장치 및 그 제조 방법
CN110121774B (zh) 形成三维存储设备的栅极结构的方法
CN108022933B (zh) 闪存器件及其制造方法
US10580783B2 (en) Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
US10515897B2 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
CN111052381B (zh) 三维存储器件及其制作方法
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
CN107958909B (zh) 闪存器件及其制造方法
US10354956B1 (en) Three-dimensional memory device containing hydrogen diffusion barrier structures for CMOS under array architecture and method of making the same
US20140035025A1 (en) Nonvolatile memory device and method for fabricating the same
US8637919B2 (en) Nonvolatile memory device
US20220157724A1 (en) Three-dimensional memory device containing oxidation-resistant contact structures and methods of making the same
EP2983196A1 (en) A method for manufacturing a floating gate memory element
TWI587453B (zh) 半導體結構及其製造方法
US20210183884A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant