CN112038349A - 用于形成三维存储器件的沟道孔的方法以及三维存储器件 - Google Patents
用于形成三维存储器件的沟道孔的方法以及三维存储器件 Download PDFInfo
- Publication number
- CN112038349A CN112038349A CN202010934330.3A CN202010934330A CN112038349A CN 112038349 A CN112038349 A CN 112038349A CN 202010934330 A CN202010934330 A CN 202010934330A CN 112038349 A CN112038349 A CN 112038349A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- memory device
- channel hole
- dimensional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000000463 material Substances 0.000 claims abstract description 92
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 30
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 230000008569 process Effects 0.000 description 22
- 230000015654 memory Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000008093 supporting effect Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本公开涉及一种用于形成三维存储器件的沟道孔的方法。该方法包括：提供衬底、位于所述衬底上的堆叠层以及覆盖所述堆叠层的介质层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；形成贯穿所述介质层和所述堆叠层的虚拟沟道孔，所述虚拟沟道孔到达所述衬底；在所述虚拟沟道孔的侧壁形成阻隔层，所述阻隔层能够用作对所述介质层进行蚀刻时的蚀刻停止层；以及将第三材料层填充至所述虚拟沟道孔中。
Description
技术领域
本发明涉及半导体制造，特别地涉及用于形成三维存储器件的沟道孔的方法以及三维存储器件。
背景技术
为了克服二维存储器的限制，业界已经研发了具有三维(3D)结构的存储器，通过将存储器单元三维地布置在衬底之上来提高集成密度。
此外，在例如3D NAND闪存的三维存储器中，存储阵列可包括核心区和台阶区。台阶区用来供存储阵列各层中的控制栅引出接触部，作为字线连接区。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。在3D NAND闪存的制作过程中，在台阶区的各级阶梯结构上蚀刻形成接触孔，然后填充接触部，从而引出控制栅的电信号。
现有的三维存储器的控制栅极通常是通过后栅工艺形成的。所谓后栅工艺也就是最初形成的堆叠层中包含了多个控制栅极的牺牲层，后续制程中，通过去除牺牲层，并在牺牲层原有的空间内填充导电材料的工艺。在采用后栅工艺形成三维存储器的控制栅极的过程中，牺牲层的去除容易导致结构的坍塌，造成损失。为了解决上述牺牲层去除后整体结构坍塌的问题，用来起到支撑作用的虚拟沟道孔(DCH，dummy channel hole)应运而生。所形成的虚拟沟道孔内部具有与接触孔一致的结构，这也就要求虚拟沟道孔不能与接触孔、外围堆叠层以及衬底等器件有电性接触，以避免造成器件漏电等问题。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了解决上述问题，本发明的示例性实施例提供了一种用于形成三维存储器件的沟道孔的方法，包括：提供衬底、位于所述衬底上的堆叠层以及覆盖所述堆叠层的介质层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；形成贯穿所述介质层和所述堆叠层的虚拟沟道孔，所述虚拟沟道孔到达所述衬底；在所述虚拟沟道孔的侧壁形成阻隔层，所述阻隔层能够用作对所述介质层进行蚀刻时的蚀刻停止层；以及将第三材料层填充至所述虚拟沟道孔中。
根据本发明的另一示例性实施例，提供了一种三维存储器件，包括：衬底；位于所述衬底上的堆叠层以及覆盖所述堆叠层的介质层，所述堆叠层包括交替堆叠的多个绝缘层和多个栅极层；贯穿所述介质层和所述堆叠层的虚拟沟道孔，所述虚拟沟道孔到达所述衬底；阻隔层，形成在所述虚拟沟道孔的侧壁上，所述阻隔层相对于所述介质层具有蚀刻选择性；以及第三材料层，被填充在所述沟道孔中并且覆盖所述阻隔层。
根据本发明所提供的三维存储器，包含用以起到支撑作用的虚拟沟道孔，并且由于上述虚拟沟道孔中存在隔离层，虚拟沟道孔不会被针对介质层的潜在蚀刻处理所破坏以避免与后续形成的导电区域(例如，用作字线的接触部和栅极层)存在电接触，从而保证虚拟沟道孔与周围导电区域的电性隔离，使得虚拟沟道通孔仅起到支撑作用，不会对三维存储器件的电特性能造成负面影响。
较佳地，在上述示例性实施例的方法中，在所述虚拟沟道孔的侧壁形成阻隔层的步骤包括：在所述介质层的上表面、所述虚拟沟道孔的侧壁及底表面上形成阻隔层；以及去除所述介质层的上表面上的阻隔层。
较佳地，所述介质层和所述第三材料层的材料相同。
较佳地，所述阻隔层包含金属氧化物。优选地，所述金属氧化物包含氧化铪或氧化铝。
较佳地，所述堆叠层包括台阶区域，所述多个第一材料层和多个第二材料层在所述台阶区域交替堆叠成多个台阶，其中所述虚拟沟道孔位于所述台阶区域。
较佳地，在上述示例性实施例的方法中，所述方法还包括：蚀刻所述介质层，以形成穿过所述介质层的多个接触孔，所述多个接触孔的每个接触孔分别到达所述多个台阶表面的第二材料层。特别地，形成所述多个接触孔的过程中，所述阻隔层保护所述沟道孔中的所述第三材料层免受所述蚀刻的影响。
较佳地，在上述示例性实施例的方法中，所述方法还包括：去除所述堆叠层中的所述多个第二材料层以形成空隙，将导电材料填充至所述空隙中以形成栅极层。优选地，所述方法还包括：在所述多个接触孔的每个接触孔中填充导电材料以形成接触部。
较佳地，在上述示例性实施例的三维存储器件中，所述三维存储器件还包括：穿过所述介质层的多个接触孔，所述多个接触孔的每个接触孔分别到达所述多个台阶表面的栅极层，其中导电材料被填充在所述多个接触孔的每个接触孔中以形成接触部。
通过下面的详细描述、附图以及权利要求，其他特征和方面会变得清楚。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1示出在形成三维存储器件的接触孔的过程中可能出现的字线漏电的示意图；
图2为根据本发明示例性实施例的用于制造三维存储器件的沟道孔的方法200的流程图；
图3A-图3C为使用根据本发明示例性实施例的图2的方法形成三维存储器件的各个阶段的剖面结构示意图；
图4-图5为使用根据本发明的可选实施例的方法形成的三维存储器件的剖面结构示意图；以及
图6为使用根据本发明的可选实施例的方法形成有接触孔的三维存储器件的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
如本文使用的术语“在...上方”、“在...下方”、“在...之间”和“在...上”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始衬底进行沉积、修改和去除薄膜操作而不考虑衬底的绝对定向)。
如图1所示，在具有虚拟沟道孔20的堆叠层30和介质层50中形成接触孔10的过程中，可能出现虚拟沟道孔20与接触孔10和填充的导电材料40同时接触造成漏电的情况。例如，接触孔10本应落在虚拟沟道孔20之间的空白区域，如果在形成虚拟沟道孔20时，没有对准到设定的位置，那么在蚀刻介质层50以形成接触孔10的过程中，可能造成蚀刻的接触孔10与先前形成的虚拟沟道孔20发生重叠。在虚拟沟道孔20中填充的与介质层50相同材料(例如氧化硅)的情况下，如果接触孔10与虚拟沟道孔20重叠，那么在蚀刻用于形成接触孔10的介质层50的过程中也会蚀刻虚拟沟道孔20中的氧化硅。从而在接触孔10填上导电材料40之后，导电材料40顺着虚拟沟道孔20流下去会使接触孔10与堆叠层30中的其他非期望的栅极层发生短路，造成字线漏电(图中虚线所示)。
为了解决上述技术问题，本发明提供了一种用于形成三维存储器件的沟道孔的方法，包括：提供衬底、位于所述衬底上的堆叠层以及覆盖所述堆叠层的介质层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；形成贯穿所述堆叠层的虚拟沟道孔，所述虚拟沟道孔到达所述衬底；在所述虚拟沟道孔的侧壁形成阻隔层，所述阻隔层能够用作对所述介质层进行蚀刻时的蚀刻停止层；以及将第三材料层填充至所述虚拟沟道孔中。在该方法中，由于在虚拟沟道孔中形成了阻隔层，所以在后续对介质层进行蚀刻(例如，以形成接触孔或其他实际沟道孔)的过程中，阻隔层能够用作蚀刻停止层，从而避免虚拟沟道孔中的第三材料层被蚀刻而导致的潜在问题(例如，支撑效果变差或对三维存储器件的电特性能造成负面影响)。
下面结合附图详细描述根据本发明实施例提供的用于制造三维存储器件的方法。
参见图2-图3C。图2为根据本发明示例性实施例的用于形成三维存储器件的沟道孔的方法200的流程图。图3A-图3C为使用根据本发明示例性实施例的图2的方法形成三维存储器件的各个阶段的剖面结构示意图。
如图2所示，方法200可以包括以下步骤S210至S270。
在步骤210中，提供衬底、位于所述衬底上的堆叠层以及覆盖所述堆叠层的介质层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层。
在本发明的一个实施例中，衬底310为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，或者可以为叠层结构，例如Si/SiGe等，或是其他外延结构，例如SGOI(绝缘体上锗硅)等。在一些实施例中，衬底310可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆等。图3A中所示的衬底310可以已经经过了一些必要的处理，例如已形成公共有源区以及已经经过了必要的清洗等。
堆叠层320可为第一材料层321和第二材料层322交替堆叠的叠层。第一材料层321可以包括氧化物，第二材料层322可以包含氮化物。第一材料层321和第二材料层322具有不同的蚀刻选择性。例如。第一材料层321和第二材料层322可以是氧化硅和氮化硅的组合、氧化硅与未掺杂的多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等。堆叠层的第一材料层321和第二材料层322的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD)，或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。
在本发明的实施例中，衬底310的材料例如是硅。第一材料层321和第二材料层322例如分别是氧化硅和氮化硅。以氧化硅和氮化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底310上交替沉积氧化硅和氮化硅来形成堆叠结构，即堆叠层320。
可选地，堆叠层320可以包含台阶区域和核心区域。在台阶区域中，多个第一材料层321和多个第二材料层322交替堆叠成多个台阶，每一个台阶可以由一对或多对第一材料层321和第二材料层322构成。例如，由图3A所示的台阶由两对第一材料层321和第二材料层322构成，但本发明不限于此。可以通过现有或将有的工艺在堆叠层中形成台阶，本发明中并不限定。
在形成台阶之后，可以在台阶上方沉积介质层330以覆盖堆叠层320，从而形成衬底310、堆叠层320与介质层330的初始半导体结构。介质层330可以包含与第一材料层321相同的材料层。
尽管在此描述了初始的半导体结构的示例性构成，但可以理解，一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如，衬底中可根据需要形成各种阱区。
在步骤S230中，形成贯穿介质层和堆叠层的虚拟沟道孔，所述虚拟沟道孔到达衬底。
参见图3A，可以通过蚀刻来形成虚拟沟道孔DCH。本领域技术人员可以根据现有或将有的工艺形成上述虚拟沟道孔DCH，本发明中并不限定。所形成的虚拟沟道孔DCH在衬底高度方向上贯穿介质层330和堆叠层320以暴露衬底310。
在本发明的一些实施例中，虚拟沟道孔DCH可以被形成在台阶区域中，以便在被填充材料后起到支撑作用，从而保证在后续对第二材料层322的去除过程中保证整体结构不会塌陷。注意，这样的虚拟沟道孔DCH也可以被形成在堆叠层320的其他区域中以用于进行支撑。
在步骤S250中，在虚拟沟道孔的侧壁形成阻隔层。
如图3B所示，可以分别在介质层330的上表面、虚拟沟道孔DCH的侧壁和底表面上形成阻隔层340，以使得阻隔层340覆盖介质层330、堆叠层320和衬底310的暴露表面。阻隔层340的材料可选自各种材料，只要该阻隔层340能够用作对介质层330进行蚀刻时的蚀刻停止层。换而言之，介质层330和阻隔层340具有不同的蚀刻选择性，以使得对介质层330进行的蚀刻工艺不会破坏(即，不会蚀穿)阻隔层340。例如，阻隔层340的材料可以包括金属氧化物，例如氧化铪或氧化铝等。形成阻隔层340的方式可包括沉积，例如物理气相沉积、化学气相沉积和原子层沉积。阻隔层340的厚度可以根据需要进行调整。在一些实施例中，阻隔层340的厚度在1nm与100nm之间。
在步骤S270中，将第三材料层填充至虚拟沟道孔中。
参见图3C，可以通过现有或将有的工艺来用第三材料层350填充虚拟沟道孔DCH，本发明中并不限定。所填充的第三材料层350覆盖虚拟沟道孔DCH中的所有暴露表面(例如，阻隔层的暴露表面)并且充满虚拟沟道孔DCH的整个内部空间。第三材料层350、介质层330和第一材料层321可以包含相同的材料，例如氧化硅。
以上描述了根据本发明示例性实施例的用于形成三维存储器件的沟道孔的方法。采用该方法，形成了虚拟沟道孔，在后续将第二材料层替换为实际栅极功能层的步骤中，通过虚拟沟道孔能够有效地起到支撑起整个器件的作用；并且，在虚拟沟道孔中形成了阻隔层，如此，在后续对介质层进行蚀刻(例如，以形成接触孔或其他实际沟道孔)的过程中，阻隔层能够用作蚀刻停止层，从而避免虚拟沟道孔中的第三材料层被蚀刻而导致的潜在问题(例如，支撑效果变差或对三维存储器件的电特性能造成负面影响)。
作为本发明的可选实施例，如图2所示的方法200还可以包括进行化学机械研磨工艺以使堆叠层的上表面平坦化的步骤。参考图4，可以对经受方法200的介质层的上表面进行化学机械研磨以去除第三材料层350的多余部分和部分隔离层(例如，介质层的上表面上的隔离层)以暴露介质层330，并且使介质层330的上表面变得平坦，从而有助于进行后续的处理工艺。例如，在上述步骤S270中，在填充第三材料层350时，第三材料层350可能会被形成在介质层330的上表面上的阻隔层340上。这样，可选的平坦化步骤就能够通过化学机械研磨来去除介质层上方的多余的、不期望的第三材料层。
然而，在一些情况下(比如，介质层的上表面上的隔离层较厚的情况下)，化学机械研磨工艺可能无法完全去除隔离层。如图5所示，上述化学机械研磨工艺可能仅研磨掉介质层330上方的第三材料，而介质层330的上表面上的阻隔层340未被完全去除。如此，作为本发明的可选实施例，如图2所示的方法200还可以包括去除介质层的上表面上的阻隔层的步骤。例如，可以通过湿法蚀刻来去除介质层330的上表面上的阻隔层340，由此达到如图4所示的结果。类似地，作为可选实施例，可以在填充第三材料层350之前去除虚拟沟道孔DCH的底表面上的阻隔层340，因为衬底310上的阻隔层是非必要的。可选地，如上所述，在通过上述方法形成三维存储器件的沟道孔之后，可以对具有沟道孔的堆叠结构进行进一步的处理来形成接触孔。可以通过对介质层进行蚀刻来形成穿过介质层的多个接触孔。接触孔可以位于台阶区域中，并且多个接触孔的每个接触孔分别可以到达这些台阶表面的第二材料层。例如，可以借助图案化硬掩模层的方式经由硬掩模层中的开口来去除堆叠层的材料，从而形成各个接触孔。各个接触孔具有各自的预定深度，分别到达各自的第二材料层。通常而言，各个接触孔到达不同的第二材料层，从而允许后续的各个接触部与不同的第二材料层电性接触。可以通过选择性蚀刻来形成各个接触孔。在蚀刻堆叠层以形成多个接触孔的过程中，根据本发明的上述示例性实施例的方法形成的沟道孔中的阻隔层可以保护沟道孔中的第三材料层免受该蚀刻过程的影响。
在可选的实施例中，可以去除堆叠层320中的多个第二材料层322以形成孔隙，然后将导电材料填充至这些空隙中以形成栅极层322’。在可选的实施例中，还可以多个接触孔DCH的每个接触孔DCH中填充导电材料以形成接触部。导电材料可以是金属，如钨(W)，或者是金属化合物，例如氮化钛(TiN)。去除第二材料层的方式例如可以是湿法蚀刻。例如，可以通过从上表面贯穿堆叠层320的狭槽(例如，栅线隙(Gate Line Slit,GLS)，图中未示出)来进行湿法蚀刻。在本发明的可选实施例中，阻隔层340的材料还可以被选择成使得阻隔层340能够用作对第二材料层进行蚀刻时的蚀刻停止层，以进一步保护虚拟沟道孔DCH内的填充材料不受腐蚀。
上述可选实施例所形成的三维存储器件，再经过后续的处理步骤，即可得到三维存储器。后续形成三维存储器件的工艺是多样的，且为本领域技术人员所熟知，在此不再赘述。
本发明还提供了一种采用如上所述的本发明的示例性方法制成的三维存储器件。
具体地，如图4所示，一种三维存储器件，包括：衬底310；位于衬底310上的堆叠层320以及覆盖堆叠层320的介质层330，所述堆叠层320包括交替堆叠的多个绝缘层321和多个栅极层322’；贯穿介质层330和堆叠层320的虚拟沟道孔DCH，虚拟沟道孔DCH到达衬底310；阻隔层340，形成在虚拟沟道孔DCH的侧壁上，阻隔层340相对于所述介质层330具有蚀刻选择性；以及第三材料层350，被填充在虚拟沟道孔DCH中并且覆盖阻隔层340。
在这样的三维存储器件中，填充第三材料层的虚拟沟道孔能够有效地起到支撑起整个器件的作用；并且，在虚拟沟道孔中形成了阻隔层，如此，在后续对介质层进行蚀刻(例如，以形成接触孔或其他实际沟道孔)的过程中，阻隔层相对于介质层具有蚀刻选择性，从而避免虚拟沟道孔中的第三材料层被蚀刻而导致的潜在问题(例如，支撑效果变差或对三维存储器件的电特性能造成负面影响)。
可选地，可以对如图4所示的三维存储器件进行如上所述的形成接触孔的处理从而得到进一步的三维存储器件。如图6所示，三维存储器件还包括穿过介质层320的多个接触孔360，多个接触孔360的每个接触孔分别到达多个台阶表面的栅极层322’。
与图1的三维存储器件相比，由于阻隔层340能够在蚀刻介质层330以形成多个接触孔360的过程中保护虚拟沟道孔DCH中的第三材料层350免受腐蚀，所以消除了填充接触孔360的导电材料(例如，钨)进入虚拟沟道孔DCH的可能性，从而图6的三维存储器件中不会发生图1所示的字线漏电的情况。
三维存储器件的其他细节，例如存储阵列的结构、周边互连等，并非本发明的重点，在此不再展开描述。在本发明的上下文中，三维存储器件可以是3D闪存，例如3D NAND闪存。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语“实施例”不一定全部指的是同一实施例。
Claims (16)
1.一种用于形成三维存储器件的沟道孔的方法，包括：
提供衬底、位于所述衬底上的堆叠层以及覆盖所述堆叠层的介质层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；
形成贯穿所述介质层和所述堆叠层的虚拟沟道孔，所述虚拟沟道孔到达所述衬底；
在所述虚拟沟道孔的侧壁形成阻隔层，所述阻隔层能够用作对所述介质层进行蚀刻时的蚀刻停止层；以及
将第三材料层填充至所述虚拟沟道孔中。
2.如权利要求1所述的方法，其特征在于，在所述虚拟沟道孔的侧壁形成阻隔层的步骤包括：
在所述介质层的上表面、所述虚拟沟道孔的侧壁及底表面上形成阻隔层；以及
去除所述介质层的上表面上的阻隔层。
3.如权利要求1所述的方法，其特征在于，所述介质层和所述第三材料层的材料相同。
4.如权利要求1所述的方法，其特征在于，所述阻隔层包含金属氧化物。
5.如权利要求4所述的方法，其特征在于，所述金属氧化物包含氧化铪或氧化铝。
6.如权利要求1所述的方法，其特征在于，所述堆叠层包括台阶区域，所述多个第一材料层和多个第二材料层在所述台阶区域交替堆叠成多个台阶，其中所述虚拟沟道孔位于所述台阶区域。
7.如权利要求6所述的方法，其特征在于，所述方法还包括：
蚀刻所述介质层，以形成穿过所述介质层的多个接触孔，所述多个接触孔的每个接触孔分别到达所述多个台阶表面的第二材料层。
8.如权利要求7所述的方法，其特征在于，形成所述多个接触孔的过程中，所述阻隔层保护所述沟道孔中的所述第三材料层免受所述蚀刻的影响。
9.如权利要求1所述的方法，其特征在于，所述方法还包括：
去除所述堆叠层中的所述多个第二材料层以形成空隙，将导电材料填充至所述空隙中以形成栅极层。
10.如权利要求7所述的方法，其特征在于，所述方法还包括：
在所述多个接触孔的每个接触孔中填充导电材料以形成接触部。
11.一种三维存储器件，包括：
衬底；
位于所述衬底上的堆叠层以及覆盖所述堆叠层的介质层，所述堆叠层包括交替堆叠的多个绝缘层和多个栅极层；
贯穿所述介质层和所述堆叠层的虚拟沟道孔，所述虚拟沟道孔到达所述衬底；
阻隔层，形成在所述虚拟沟道孔的侧壁上，所述阻隔层相对于所述介质层具有蚀刻选择性；以及
第三材料层，被填充在所述沟道孔中并且覆盖所述阻隔层。
12.如权利要求11所述的三维存储器件，其特征在于，所述介质层和所述第三材料层的材料相同。
13.如权利要求11所述的三维存储器件，其特征在于，所述阻隔层包含金属氧化物。
14.如权利要求13所述的三维存储器件，其特征在于，所述金属氧化物包含氧化铪或氧化铝。
15.如权利要求11所述的三维存储器件，其特征在于，所述堆叠层包括台阶区域，所述多个第一材料层和多个第二材料层在所述台阶区域交替堆叠成多个台阶，其中所述虚拟沟道孔位于所述台阶区域。
16.如权利要求15所述的三维存储器件，其特征在于，所述三维存储器件还包括：
穿过所述介质层的多个接触孔，所述多个接触孔的每个接触孔分别到达所述多个台阶表面的栅极层，其中导电材料被填充在所述多个接触孔的每个接触孔中以形成接触部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010934330.3A CN112038349A (zh) | 2020-09-08 | 2020-09-08 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010934330.3A CN112038349A (zh) | 2020-09-08 | 2020-09-08 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112038349A true CN112038349A (zh) | 2020-12-04 |
Family
ID=73584290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010934330.3A Pending CN112038349A (zh) | 2020-09-08 | 2020-09-08 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038349A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864163A (zh) * | 2021-01-05 | 2021-05-28 | 长江存储科技有限责任公司 | 一种虚拟沟道孔的制备方法及三维存储器 |
| CN112951840A (zh) * | 2021-02-23 | 2021-06-11 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN112968029A (zh) * | 2021-03-24 | 2021-06-15 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1767171A (zh) * | 2004-10-14 | 2006-05-03 | 三星电子株式会社 | 刻蚀停止结构及制造方法，以及半导体器件及制造方法 |
| CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
| US20150380423A1 (en) * | 2014-06-30 | 2015-12-31 | SanDisk Technologies, Inc. | Methods of making three dimensional nand devices |
| CN105810639A (zh) * | 2014-12-31 | 2016-07-27 | 上海格易电子有限公司 | 一种3d nand闪存结构及其制作方法 |
| CN106653681A (zh) * | 2015-10-30 | 2017-05-10 | 台湾积体电路制造股份有限公司 | 自对准互连结构和方法 |
| US20170287926A1 (en) * | 2016-04-01 | 2017-10-05 | Sandisk Technologies Llc | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure |
| CN108022932A (zh) * | 2016-10-28 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN108878441A (zh) * | 2018-07-12 | 2018-11-23 | 长江存储科技有限责任公司 | 一种三维半导体存储器及其制备方法 |
| CN109065547A (zh) * | 2018-09-21 | 2018-12-21 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
| CN109817623A (zh) * | 2019-03-27 | 2019-05-28 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110098175A (zh) * | 2018-01-31 | 2019-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN110416182A (zh) * | 2018-04-28 | 2019-11-05 | 华邦电子股份有限公司 | 半导体装置及其制造方法 |
| CN110610944A (zh) * | 2018-06-15 | 2019-12-24 | 三星电子株式会社 | 垂直存储器装置及其制造方法 |
| CN110797346A (zh) * | 2019-11-06 | 2020-02-14 | 中国科学院微电子研究所 | 三维存储器及其制作方法 |
| US20200135753A1 (en) * | 2018-10-24 | 2020-04-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN111430366A (zh) * | 2019-02-26 | 2020-07-17 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
-
2020
- 2020-09-08 CN CN202010934330.3A patent/CN112038349A/zh active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1767171A (zh) * | 2004-10-14 | 2006-05-03 | 三星电子株式会社 | 刻蚀停止结构及制造方法，以及半导体器件及制造方法 |
| CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
| US20150380423A1 (en) * | 2014-06-30 | 2015-12-31 | SanDisk Technologies, Inc. | Methods of making three dimensional nand devices |
| CN105810639A (zh) * | 2014-12-31 | 2016-07-27 | 上海格易电子有限公司 | 一种3d nand闪存结构及其制作方法 |
| CN106653681A (zh) * | 2015-10-30 | 2017-05-10 | 台湾积体电路制造股份有限公司 | 自对准互连结构和方法 |
| US20170287926A1 (en) * | 2016-04-01 | 2017-10-05 | Sandisk Technologies Llc | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure |
| CN108022932A (zh) * | 2016-10-28 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN110098175A (zh) * | 2018-01-31 | 2019-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN110416182A (zh) * | 2018-04-28 | 2019-11-05 | 华邦电子股份有限公司 | 半导体装置及其制造方法 |
| CN110610944A (zh) * | 2018-06-15 | 2019-12-24 | 三星电子株式会社 | 垂直存储器装置及其制造方法 |
| CN108878441A (zh) * | 2018-07-12 | 2018-11-23 | 长江存储科技有限责任公司 | 一种三维半导体存储器及其制备方法 |
| CN109065547A (zh) * | 2018-09-21 | 2018-12-21 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
| US20200135753A1 (en) * | 2018-10-24 | 2020-04-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN111430366A (zh) * | 2019-02-26 | 2020-07-17 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| CN109817623A (zh) * | 2019-03-27 | 2019-05-28 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110797346A (zh) * | 2019-11-06 | 2020-02-14 | 中国科学院微电子研究所 | 三维存储器及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864163A (zh) * | 2021-01-05 | 2021-05-28 | 长江存储科技有限责任公司 | 一种虚拟沟道孔的制备方法及三维存储器 |
| CN112951840A (zh) * | 2021-02-23 | 2021-06-11 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN112968029A (zh) * | 2021-03-24 | 2021-06-15 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN112968029B (zh) * | 2021-03-24 | 2022-06-03 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11758722B2 (en) | Three-dimensional memory device with deposited semiconductor plugs and methods for forming the same | |
| CN109155316B (zh) | 3d存储器中的堆叠连接件及其制造方法 | |
| JP7234369B2 (ja) | 三次元メモリ装置およびその製造方法 | |
| JP7345568B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
| US9559112B2 (en) | Semiconductor devices and methods of fabricating the same | |
| CN106024794B (zh) | 半导体器件及其制造方法 | |
| JP7427686B2 (ja) | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
| CN110088906B (zh) | 三维存储器件中的高k电介质层及其形成方法 | |
| CN112038349A (zh) | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 | |
| CN110289265B (zh) | 3d nand存储器的形成方法 | |
| EP3931869A1 (en) | Three-dimensional memory devices with drain-select-gate cut structures and methods for forming the same | |
| CN110289263B (zh) | 3d nand存储器及其形成方法 | |
| CN109037210B (zh) | 半导体存储器件及其制造方法 | |
| CN110197830B (zh) | 3d nand存储器及其形成方法 | |
| CN112018122A (zh) | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 | |
| US20150111360A1 (en) | Method of manufacturing a semiconductor device | |
| KR102611730B1 (ko) | 3차원 메모리 디바이스 및 그 제조 방법 | |
| CN110233152B (zh) | 一种形成三维存储器的方法及三维存储器 | |
| CN112054027A (zh) | 半导体器件 | |
| TWI725718B (zh) | 三維記憶體元件中的具有設置於基底內的導電部分的接觸結構及其形成方法 | |
| WO2021097796A1 (en) | Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same | |
| CN112002695B (zh) | 一种3d nand存储器件的制造方法 | |
| CN108598081B (zh) | 三维存储器件及其制造方法 | |
| CN111370410A (zh) | 一种三维nand存储器及其制造方法 | |
| EP3979329A2 (en) | Semiconductor device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |