CN1767171A - 刻蚀停止结构及制造方法，以及半导体器件及制造方法 - Google Patents

刻蚀停止结构及制造方法，以及半导体器件及制造方法 Download PDF

Info

Publication number
CN1767171A
CN1767171A CNA2005100995824A CN200510099582A CN1767171A CN 1767171 A CN1767171 A CN 1767171A CN A2005100995824 A CNA2005100995824 A CN A2005100995824A CN 200510099582 A CN200510099582 A CN 200510099582A CN 1767171 A CN1767171 A CN 1767171A
Authority
CN
China
Prior art keywords
layer
etching stop
etching
stop layer
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100995824A
Other languages
English (en)
Inventor
刘永燮
朴栽永
李铉德
任基彬
申元湜
邢庸宇
林宪亨
张源准
南硕祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1767171A publication Critical patent/CN1767171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)

Abstract

通过在第一结构上淀积金属氧化物材料以及退火该淀积的金属氧化物材料，在第一结构上形成刻蚀停止层。在刻蚀停止层上形成第二结构，以及使用刻蚀停止层作为刻蚀停止，通过第二结构刻蚀形成部分。

Description

刻蚀停止结构及制造方法，以及半导体器件及制造方法
技术领域
本发明总体上涉及半导体器件的领域，更具体本发明涉及刻蚀停止结构和半导体器件的制造中使用的方法。
背景技术
在半导体器件的制造中刻蚀停止层的使用是公知技术。除指示用于除去重叠的一个层或多个层的刻蚀工序的终点之外，刻蚀停止层用于在刻蚀工序过程中保护任意下面的一个层或多个层。但是，当刻蚀停止层上形成的层的湿法刻蚀过程中刻蚀停止层的边缘接近导电层时，发生与刻蚀停止层的常规使用冲突的一个缺点。在此情况下，湿法刻蚀工序中使用的蚀刻剂可以渗入刻蚀停止层和导电层之间，由此导致对刻蚀停止层下面的一个层或多个层造成损坏。下面在圆柱形存储单元电容器的制造范围中给出该问题的例子。
图1A至1F是用于说明制造存储单元的方法的示意性剖面图，其中其电容器的底电极具有圆柱状结构。首先参考图1A，在半导体衬底5的表面中形成多个杂质区(未示出)。然后在衬底5上形成层间介质(ILD)10，以及在ILD 10中有选择地刻蚀接触焊盘孔15，以露出各个杂质区。然后用各个接触焊盘20填充接触孔15。然后，在ILD10上连续地形成第一刻蚀停止层25、支撑绝缘层30、第二刻蚀停止层35、模制层40以及抗反射膜45，如图所示。第一和第二刻蚀停止层25和35典型地由氮化硅(Si3N4)形成。
然后，如图1B所示，在抗反射膜45上形成光刻胶薄膜图形50，此后抗反射膜45、模制层40、第二刻蚀停止层35、支撑绝缘层30以及第一刻蚀停止层25全都被刻蚀，以限定露出各个接触焊盘20的节点孔55。这里，刻蚀工序典型地是干法刻蚀和湿法刻蚀工序。在此情况下，参考图1C，模制层40和支撑绝缘层30的侧壁部分可能被腐蚀，导致第一和第二刻蚀停止层25和35的露出边缘突出。同样，通过湿法刻蚀可能除去ILD 10的上表面部分，导致从接触焊盘20的上端部从ILD 10的表面突出。
再参考图1C，在节点孔55的侧壁和底壁上保形地形成存储节点60。存储节点60典型地由氮化钛(TiN)形成。然后，在所得结构上形成牺牲层65，以便填充节点孔55。
然后，如图1D所示，牺牲层65和存储节点60被平整(典型地通过CMP)，以露出模制层40的上表面部分。在图1D中，平整的牺牲层由参考数字75表示，以及平整的存储节点由参考数字70表示。
接下来参考图1E，执行湿法刻蚀工序，以除去模制层40(图1D)和牺牲层75(图1D)。在该工序中使用的湿法蚀刻剂相对于存储节点70和氮化硅刻蚀停止层35必须显示出刻蚀选择率。但是，令人遗憾地，实际上，氮化硅刻蚀停止层35和25容易被用于除去模制和牺牲层的湿法蚀刻剂腐蚀。结果，参考图1E的参考数字A1和A2，湿法蚀刻剂易于渗入存储节点70和刻蚀停止层35和25之间，因此分别损坏下面的绝缘层30和ILD 10。
现在转向图1F，主要通过在存储节点70的露出表面上保形地淀积介质层80以及然后在结构上形成极板节点层85完成存储单元，如图所示。注意存储单元的电容性元件90由存储节点70、介质层80以及极板节点层85构成。
如上所述，常规刻蚀停止层的使用可能导致制造问题。例如，当在刻蚀停止层上形成的层的湿法刻蚀过程中，刻蚀停止层的边缘紧靠导电层时。在制造圆柱形电容器电极的情况下，在模制和牺牲层的去除过程中，湿法蚀刻剂可能渗入刻蚀停止层和存储节点之间，由此导致对刻蚀停止层下面的一个层或多个层造成损坏。
发明内容
根据本发明的一方面，提供一种制造半导体器件的方法，该方法包括通过在第一结构上淀积金属氧化物材料，以及退火该淀积的金属氧化物材料，在第一结构上形成刻蚀停止层，在刻蚀停止层上形成第二结构，以及使用刻蚀停止层作为刻蚀停止，通过第二结构刻蚀形成部分。
根据本发明的另一方面，提供一种形成刻蚀停止层的方法，该刻蚀停止层对湿法刻蚀有充分的抵抗力，该方法包括在下面的结构上淀积金属氧化物材料，以及退火淀积的金属氧化物材料，以获得刻蚀停止层。
根据本发明的又一方面，提供一种制造半导体器件的方法，该方法包括在衬底的表面上形成第一层间介质(ILD)层，在第一ILD层的第一接触孔内形成第一导电层，在第一ILD层和第一导电层上形成刻蚀停止层，其中通过淀积金属氧化物材料和退火淀积的金属氧化物材料形成该刻蚀停止层，在刻蚀停止层上形成第二ILD层，使用刻蚀停止层作为刻蚀停止，在第二ILD层中刻蚀第二接触孔，第二接触孔在第一导电层上对准，除去第二接触孔内的刻蚀停止层的露出部分，以及在电接触第一导电层的第二接触孔中形成第二导电层。
根据本发明的再一方面，提供再一种制造半导体器件的方法，该方法包括在衬底的表面上形成隔开的第一和第二栅极结构，以及位于衬底表面上的第一和第二栅极结构之间的第一导电层，在第一和第二栅极结构以及第一导电层上形成第一层间介质(ILD)层。在第一ILD层上形成刻蚀停止层，其中通过淀积金属氧化物材料以及退火淀积的金属氧化物材料形成刻蚀停止层，在刻蚀停止层上形成第二ILD层，使用刻蚀停止层作为刻蚀停止在第二ILD层中刻蚀第一接触孔，其中第二接触孔在第一导电层上对准，除去第一接触孔内的刻蚀停止层的露出部分，以及在第一ILD层内形成与第一接触孔对准的第二接触孔，以露出第一导电层，以及在电接触第一导电层的第一和第二接触孔内形成第二导电层。
根据本发明的另一方面，提供一种制造半导体器件的方法，该方法包括在衬底的表面上形成隔开的第一和第二栅极结构，以及位于衬底表面上的第一和第二栅极结构之间的第一导电层，在第一和第二栅极结构以及第一导电层上形成第一层间介质(ILD)层，形成贯穿第一ILD层并电接触第一导电层的第二导电层，在第二导电层和第一ILD层上形成第二ILD层，在第二ILD层上形成刻蚀停止层，其中通过淀积金属氧化物材料和退火淀积的金属氧化物材料形成刻蚀停止层，在刻蚀停止层上形成模制层，刻蚀模制层、刻蚀停止层和第二ILD层中的电容器电极形成部分，以便露出第二导电层，在电容器电极形成部分中形成第一电容器电极，使用刻蚀停止层作为刻蚀停止刻蚀模制层，以除去模制层，以及在电容器电极形成部分中形成介质层和第二电容器电极。
根据本发明的又一方面，提供一种半导体器件，包括第一结构，形成在第一结构上的第二结构，以及在第一和第二结构之间插入的刻蚀停止层，刻蚀停止层包括对湿法刻蚀有充分抗力的退火的金属氧化物层。
附图说明
从下面参考附图的详细描述，本发明的上述及其他方面和特点将变得容易明白，其中：
图1A至1F是用于说明制造具有圆柱形电容器电极的存储单元的常规方法的示意性剖面图；
图2是用于说明本发明的实施例的刻蚀停止层经历热处理时的刻蚀速率效果的图表；
图3A至3D是用于说明根据本发明的实施例制造半导体器件的方法的示意性剖面图；
图4A至4C是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图；
图5A至5B是用于说明根据本发明的实施例制造半导体器件的方法的示意性剖面图；
图6A至6E是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图；
图7A至7B是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图；
图8A至8B是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图；
图9A至9J是用于说明根据本发明的另一实施例制造具有圆柱形电容器电极的存储单元的方法的示意性剖面图；
图10A至10F是用于说明根据本发明的另一实施例制造具有圆柱形电容器电极的存储单元的方法的示意性剖面图；以及
图11A至11D是用于说明根据本发明的另一实施例制造具有圆柱形电容器电极的存储单元的方法的示意性剖面图。
具体实施方式
本发明至少部分地以对湿法刻蚀有抗力并包括含退火的金属氧化物材料的至少一层的刻蚀停止层为特征。如上所述，常规刻蚀停止层典型地由氮化硅形成。为了获得希望的刻蚀选择率(即，减小氮化硅的刻蚀速率)，必须使氮化硅材料经历高温热退火，典型地在约750℃的温度下。在制造过程中这种温度易于损伤热平衡。此外，尽管高温退火，但是氮化硅的刻蚀速率可能不足以防止刻蚀停止腐蚀和湿法蚀刻剂渗入下面的层。
本发明的某些方面来自金属氧化物材料的低温退火可以获得比得上或好于高温退火的氮化硅的刻蚀选择率的发现。在这点上，参考图2所示的图表。如所示，使用三种不同的湿法蚀刻剂测量非退火的氧化铪(HfO2)和氧化铝(Al203)的刻蚀速率，即，200∶1稀释的氢氟酸(HF)、标准清洗液1(SC1：氢氧化铵(NH4OH)、过氧化氢(H2O2)和水)以及硫酸(H2SO4)。用于HF和SC1的刻蚀时间是三十分钟，而用于硫酸的刻蚀时间是十分钟。在没有热退火的情况下，刻蚀速率范围从硫酸的103.39/分钟至SC1的1.07/分钟。图2的图表的剩余部分示出了已经历200℃至900℃温度范围的热退火的氧化铪和氧化铝层的刻蚀速率。此外，用于HF和SC1的刻蚀时间是三十分钟，而用于硫酸的刻蚀时间是十分钟。如图所示，热退火导致极低的刻蚀速率，被测为0.00/分钟。由此，即使在低到200℃的温度下，也可以获得高度良好的湿法刻蚀停止性能。
还应该指出所采用的退火温度部分地取决于退火时间。但是，当与氮化硅利用的时间相比较时，用于金属氧化物材料的退火时间可以被充分地减小。例如，为了形成刻蚀停止层，氮化硅被典型地在约750℃下退火约一个小时(60分钟)。相反，金属氧化物层，如氧化铪和氧化铝层，为了获得良好的湿法刻蚀停止性能，仅仅需要在约500℃下退火约1分钟。
现在通过本发明的优选实施例，但是是非限制性的实施例说明本发明。注意附图未必按比例绘制，以及为了描述的清楚可以放大组成部件的相对厚度和相对宽度。
图3A至3D是用于说明根据本发明的实施例制造半导体器件的方法的示意性剖面图。
首先参考图3A，制备半导体衬底100，使得在其表面包括一个或多个杂质区(未示出)。在衬底100上形成层间介质(ILD)层110，然后通过构图的掩模层(未示出)有选择地刻蚀层间介质(ILD)层110，以限定露出衬底100的一个杂质区的接触孔。然后用第一导电图形105填充接触孔，以获得图3A所示的结构。这些可以，例如，通过在整个结构上淀积导电材料层，然后平整该层，以便露出ILD层110的上表面来实现。
接下来，参考图3B，在第一ILD110和第一导电层105上顺序地形成刻蚀停止层115和第二ILD层120。然后形成构图的掩模层(未示出)，以及所得结构经历湿法刻蚀工序，以便有选择地露出部分刻蚀停止层115。然后，通过干法刻蚀工序除去刻蚀停止层115的露出部分。结果，在第二ILD120和刻蚀停止层115中限定接触孔125。如图3B所示，接触孔125在第一导电图形105上对准。
通过淀积和退火金属氧化物材料形成刻蚀停止层115。例如，金属氧化物材料可以包括铪和/或铝。在铪的情况下，例如，金属氧化物材料可以是氧化铪(HfO2)。在铝的情况下，例如，金属氧化物材料可以是氧化铝(Al2O3)。仅仅作为非限制例子，氧化铪层可以在约510℃下退火约1分钟，以及氧化铝材料可以在约500℃下退火约1分钟。
金属氧化物刻蚀停止层115，可以通过例如，原子层淀积法(ALD)来淀积。
此外，如先前说明，在第二ILD层120的湿法刻蚀过程中，金属氧化物刻蚀停止层115的退火充分地减小刻蚀停止层115的刻蚀速率。因而，刻蚀停止层115的腐蚀被减小，由此减小湿法蚀刻剂将渗入第一导电图形105和第一ILD110之间的可能性。该结果提高器件可靠性和器件成品率。
金属氧化物刻蚀停止层115的退火可以发生在第二ILD层120形成之前或之后。此外，刻蚀停止层115可以直接形成在第一ILD层110上，或代替，可以在刻蚀停止层115和第一ILD层110之间插入一个或多个层。同样，刻蚀停止层120可以直接形成在刻蚀停止层115上，或代替，可以在第二ILD层120和刻蚀停止层115之间插入一个或多个层。
现在转向图3C，在图3B所示的结构上淀积第二导电层130。如图所示，第二导电层130填充接触孔125并电接触第一导电图形105。
最后，第二导电层130被平整，例如，通过化学机械抛光(CMP)，以露出第二ILD层120的顶表面。结果，在第二ILD层120内限定第二导电图形135，并与第一导电图形105电接触。
图4A至4C是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图。
首先参考图4A，制备半导体衬底200，使得在其表面包括一个或多个杂质区(未示出)。在衬底200上形成层间介质(ILD)层210，然后通过构图的掩模层(未示出)有选择地刻蚀第一ILD层210，以限定露出衬底200的一个杂质区的接触孔。然后用第一导电图形205填充接触孔。可以通过，例如在整个结构上淀积导电材料层，然后平整该层，以便露出第一ILD层210的上表面，来实现这些。
然后在第一ILD层210和第一导电图形205上形成多层刻蚀停止215，由此获得图4A所示的结构。在该实施例的例子中，多层刻蚀停止215包括第一和第二刻蚀停止层240和245。
第一和第二刻蚀停止层240和245的任何一个或两个通过淀积和退火金属氧化物材料来形成。在第一和第二刻蚀停止层240和245都由退火的金属氧化物形成的情况下，每个层可以采用不同的金属氧化物材料。例如，金属氧化物材料可以包括铪和/或铝。在铪的情况下，例如，金属氧化物材料可以是氧化铪(HfO2)。在铝的情况下，例如，金属氧化物材料可以是氧化铝(Al2O3)。仅仅作为非限制例子，氧化铪和/或氧化铝层可以在约500至510℃下退火约1分钟。
另外，第一和第二刻蚀停止层240和245之一可以由退火的金属氧化物形成，而第一和第二层240和245的另一个可以由非金属-氧化物材料形成，其例子是氮化硅。
在本实施例的具体例子中，第一刻蚀停止层240是退火的氧化铪(HfO2)和退火的氧化铝(Al2O3)的之一，以及第二刻蚀停止层245是退火的氧化铪(HfO2)和退火的氧化铝(Al2O3)的另一种。在本实施例的另一具体例子中，第一刻蚀停止层240是氮化硅，以及第二刻蚀停止层245是退火的氧化铪(HfO2)和退火的氧化铝(Al2O3)的之一。
金属氧化物刻蚀停止层240和/或245可以，例如通过原子层淀积法(ALD)来淀积。
现在转向图4B，在多层刻蚀停止215上形成第二ILD层120。然后形成构图的掩模层(未示出)，以及所得结构经历湿法刻蚀工序，以便有选择地露出部分多层刻蚀停止215。然后，通过干法刻蚀工序除去多层刻蚀停止215的露出部分。结果，在第二ILD 220和多层刻蚀停止215中限定接触孔225。如图3B所示，接触孔225在第一导电图形205上对准。
金属氧化物刻蚀停止层240和/或245的退火可以发生在第二ILD层220形成之前或之后。此外，第一刻蚀停止层240可以直接形成在第一ILD层210上，或代替，可以在第一刻蚀停止层240和第一ILD层210之间插入一个或多个层。同样，第二ILD220可以直接形成在第二刻蚀停止层245上，或代替，可以在第二ILD层220和第二刻蚀停止层245之间插入一个或多个层。最后，第二刻蚀停止层245可以直接形成在第一刻蚀停止层240上，或代替，可以在第二刻蚀停止层245和第一刻蚀停止层240之间插入一个或多个层。
现在转向图4C，在接触孔225中形成第二导电图形235(图3B)。这些可以用和上面结合图2C和2D描述的相同方法来完成。如图4C所示，在第二ILD层220内限定第二导电图形235，并与第一导电图形205电接触。
如先前所述，退火的金属氧化物刻蚀停止层240和/或245显示出低的湿法刻蚀速率。因而，在第二ILD 220的湿法刻蚀过程中，刻蚀停止层240和/或245的腐蚀被减小，由此减小湿法蚀刻剂将渗入第一导电图形205和第一ILD层210之间的可能性。该结果提高器件可靠性和器件成品率。
图5A至5B是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图。
该实施例基本上与先前的实施例相同，除刻蚀停止层的结构之外。由此，图5A说明其中在衬底300上形成第一导电图形305和第一ILD层310以及其中在第一导电图形305和第一ILD310上顺序地层叠多层刻蚀停止315和第二ILD 320的层叠结构。
该实施例的多层刻蚀停止315包括在第一和第二刻蚀停止层340和350之间插入作为缓冲层的氧化物层345。第一和第二刻蚀停止层340和350的任何一个或两个通过淀积和退火金属氧化物材料来形成。在第一和第二刻蚀停止层340和350都由退火的金属氧化物形成的情况下，每个层可以采用不同的金属氧化物材料。例如，金属氧化物材料可以包括铪和/或铝。在铪的情况下，例如，金属氧化物材料可以是氧化铪(HfO2)。在铝的情况下，例如，金属氧化物材料可以是氧化铝(Al2O3)。仅仅作为非限制例子，氧化铪和/或氧化铝层可以在约500至510℃下退火约1分钟。
另外，第一和第二刻蚀停止层340和350之一可以由退火的金属氧化物形成，而第一和第二层340和350的另一个可以由非金属-氧化物材料形成，其例子是氮化硅。
在本实施例的具体例子中，第一刻蚀停止层340是退火的氧化铪(HfO2)和退火的氧化铝(Al2O3)之一，以及第二刻蚀停止层350是退火的氧化铪(HfO2)和退火的氧化铝(Al2O3)之一。在本实施例的另一具体例子中，第一刻蚀停止层340是氮化硅，以及第二刻蚀停止层350是退火的氧化铪(HfO2)和退火的氧化铝(Al2O3)之一。
金属氧化物刻蚀停止层340和/或350可以，例如通过原子层淀积法(ALD)来淀积。
然后在第二ILD 320上形成构图的掩模层(未示出)，以及所得结构经历湿法刻蚀工序，以便有选择地露出部分多层刻蚀停止315。然后，通过干法刻蚀工序除去多层刻蚀停止315的露出部分。结果，接触孔被限定在第二ILD320和多层刻蚀停止315中，然后在接触孔中形成第二导电图形335。这些可以用和上面结合图3C和3D描述的相同方法来完成。如图5B所示，在第二ILD层320内限定第二导电图形335，并与第一导电图形305电接触。
金属氧化物刻蚀停止层340和/或350的退火可以发生在第二ILD层320形成之前或之后。此外，第一刻蚀停止层340可以直接形成在第一ILD层310上，或代替，可以在第一刻蚀停止层340和第一ILD层310之间插入一个或多个层。同样，第二ILD层320可以直接形成在第二刻蚀停止层350上，或代替，可以在第二ILD层320和第二刻蚀停止层350之间插入一个或多个层。最后，可以在第一和第二刻蚀停止层340和350之间插入除氧化物层345以外的附加层。
如先前所述，退火的金属氧化物刻蚀停止层340和/或350显示出低的湿法刻蚀速率。因而，在第二ILD层320的湿法刻蚀过程中，刻蚀停止层340和/或350的腐蚀被减小，由此减小湿法蚀刻剂将渗入第一导电图形305和第一ILD层310之间的可能性。该结果提高器件可靠性和器件成品率。
图6A至6E是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图。
最初，制备如图6A所示的结构。如图所示，半导体衬底400包括在其表面中的杂质区405。在杂质区405的相对侧面，在衬底400的表面上形成栅极结构435。每个栅极结构435通常由栅氧化物415、栅电极420、氮化物层425以及绝缘侧壁430形成。此外，如图所示，形成其顶表面与栅极结构435的顶表面重合的第一ILD层410。
接下来，如图6B所示，在栅极结构435之间形成自对准接触孔，然后用第一导电焊盘440填充。第一导电焊盘电接触杂质区405。
然后，如图6C所示，在图6B的结构上顺序地形成第二ILD层445、刻蚀停止层450以及第三ILD层455。
该实施例的刻蚀停止层450是退火的金属氧化物层，以及与先前结合图3A至3D描述的实施例的刻蚀停止层115相同。由此为了避免重复，参考先前的论述。应当注意与先前的实施例的金属氧化物刻蚀停止层115有关的所有论述可应用于本实施例的刻蚀停止层450，包括与制造的方法、层材料、插入层的可能性等相关的论述。
现在转向图6C，在第三ILD层455上形成掩模图形(未示出)，然后进行湿法刻蚀工序，以有选择地形成露出部分刻蚀停止层450的接触孔460。
然后，参考图6D，进行干法刻蚀工序，以除去刻蚀停止层450的露出部分，以及进一步除去第二ILD层445的下面部分。以此方式，限定露出第一导电焊盘440的顶表面的接触孔465。
最后，如图6E所示，用电接触第一导电焊盘440的第二导电焊盘470填充接触孔465(图6D)。可以通过用填充接触孔465的导电层覆盖图6D的结构，然后平整该导电层以露出第三ILD层455的顶表面，来完成这些。
退火的金属氧化物刻蚀停止层450显示出低的湿法刻蚀速率。因而，在第三ILD层455的湿法刻蚀过程中，刻蚀停止层450的腐蚀被减小，由此减小湿法蚀刻剂将渗入第二ILD层445和或许进一步渗入下面结构的可能性。如同先前的实施例，该结果提高器件可靠性和器件成品率。
图7A至7B是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图。
最初，制备如图7A所示的结构。应该明白，该结构类似于先前描述的图6C所示的结构。亦即，半导体衬底500包括在其表面中的杂质区505。在杂质区505的相对侧面，在衬底500的表面上形成栅极结构535。每个栅极结构535通常由栅氧化物515、栅电极520、氮化物层525以及绝缘侧壁530形成。此外，如图所示，形成其顶表面与栅极结构535的顶表面重合的第一ILD层510。在栅极结构535之间形成自对准接触孔，然后用第一导电焊盘540填充。第一导电焊盘电接触杂质区505。在第一ILD层510和第一导电焊盘540上顺序地形成第二ILD层545、多层刻蚀停止550以及第三ILD层555。在第三ILD层555上形成掩模图形(未示出)，然后进行湿法刻蚀工序，以有选择地形成露出部分多层刻蚀停止550的接触孔560。
本实施例的多层刻蚀停止550包括第一和第二刻蚀停止层580和585，至少一个是退火的金属氧化物层，以及与先前结合图4A至4C描述的实施例的多层刻蚀停止215相同。由此为了避免重复，参考先前的论述。应当注意与先前的实施例的多层刻蚀停止215有关的所有论述可应用于本实施例的多层刻蚀停止550，包括与制造的方法、层材料、插入层的可能性等相关的论述。
现在转向图7B，进行干法刻蚀工序，以除去刻蚀停止550的露出部分，以及进一步除去第二ILD层545的下面部分。以此方式，限定露出第一导电焊盘540的顶表面的接触孔。然后用第二导电焊盘570填充接触孔，第二导电焊盘570电接触第一导电焊盘540。可以通过用填充接触孔的导电层覆盖该结构，然后平整该导电层，以露出第三ILD层555的顶表面，来完成这些。
退火的金属氧化物刻蚀停止层580和/或585显示出低的湿法刻蚀速率。因而，在第三ILD层555的湿法刻蚀过程中，多层刻蚀停止550的腐蚀被减小，由此减小湿法蚀刻剂将渗入第二ILD层545和或许进一步渗入下面结构的可能性。如同先前的实施例，该结果提高器件可靠性和器件成品率。
图8A至8B是用于说明根据本发明的另一实施例制造半导体器件的方法的示意性剖面图。
最初，制备如图8A所示的结构。该结构类似于先前描述的图6C和7A所示的结构。如图所示，半导体衬底600包括在其表面中的杂质区605。在杂质区605的相对侧面，在衬底600的表面上形成栅极结构635。每个栅极结构635通常由栅氧化物615、栅电极620、氮化物层625以及绝缘侧壁630形成。此外，如图所示，形成其顶表面与栅极结构635的顶表面重合的第一ILD层610。在栅极结构635之间形成自对准接触孔，然后用第一导电焊盘640填充。第一导电焊盘电接触杂质区605。在第一ILD层610和第一导电焊盘640上顺序地形成第二ILD层645、多层刻蚀停止650以及第三ILD层655。在第三ILD层655上形成掩模图形(未示出)，然后进行湿法刻蚀工序，以有选择地形成露出部分多层刻蚀停止650的接触孔660。
本实施例的多层刻蚀停止650包括第一和第二刻蚀停止层680和690，至少一个是退火的金属氧化物层，以及中间氧化物层685。换句话说，多层刻蚀停止650与先前结合图5A至5B描述的实施例的多层刻蚀停止315相同。因此，为了避免重复，参考先前的论述。应当注意与先前的实施例的多层刻蚀停止315有关的所有论述可应用于本实施例的多层刻蚀停止650，包括与制造的方法、层材料、插入层的可能性等相关的论述。
现在转向图8B，进行干法刻蚀工序，以除去刻蚀停止650的露出部分，以及进一步除去第二ILD层645的下面部分。以此方式，限定露出第一导电焊盘640的顶表面的接触孔。然后用第二导电焊盘670填充接触孔，第二导电焊盘670电接触第一导电焊盘640。可以通过用填充接触孔的导电层覆盖该结构，然后平整该导电层，以露出第三ILD层655的顶表面，来完成这些。
退火的金属氧化物刻蚀停止层680和/或690显示出低的湿法刻蚀速率。因而，在第三ILD层655的湿法刻蚀过程中，多层刻蚀停止650的腐蚀被减小，由此减小湿法蚀刻剂将渗入第二ILD层645和或许进一步渗入下面结构的可能性。如同先前的实施例，该结果提高器件可靠性和器件成品率。
图9A至9J是用于说明根据本发明的另一实施例制造具有圆柱形电容器电极的存储单元的方法的示意性剖面图。
首先参考图9A，提供一个结构，其中在半导体衬底700上形成多个(在本例子中，四个)栅极结构730，半导体衬底700具有在隔离区705之间限定的有源区。每个栅极结构730包括栅绝缘层710、栅电极715、氮化物层720以及绝缘侧壁725。在栅极结构730的相邻对之间形成杂质扩散区735和740，如图所示。
接下来，如图9B所示，形成其顶表面与栅极结构730的顶表面重合的第一ILD层745。然后在栅极结构730之间形成多个(在本例子中，三个)自对准接触孔，然后用第一导电焊盘450填充。第一导电焊盘电接触杂质区735和740，如图所示。
然后，如图9C所示，在第一ILD层745和第一导电焊盘750上，顺序地形成第一刻蚀停止层760和第二ILD层755。在本实施例的例子中，第一刻蚀停止层760由氮化硅形成。但是，采用其他刻蚀停止层也是可以的，如发明的先前实施例中描述的那些。然后在第一ILD层745上形成构图的掩模层(未示出)，以及所得的结构经历湿法刻蚀工序，以便有选择地露出部分刻蚀停止层760。然后，通过干法刻蚀工序除去刻蚀停止层760的露出部分。结果，在第二ILD层755和第一刻蚀停止层760中限定接触孔。在所得结构上淀积导电层，然后被平整，以露出第二ILD层755的顶表面。结果，在第二ILD层755内限定第二导电焊盘770，并与第一导电焊盘750电接触。
现在参考图9D，在图9C的结构上顺序地形成第三ILD层775和第二多层刻蚀停止795。在本实施例的例子中，第二刻蚀停止775包括第一和第二刻蚀停止层780和790，以及在第一和第二刻蚀停止层780和790之间插入的氧化物层785，至少一个刻蚀停止层是退火的金属氧化物层。换句话说，多层刻蚀停止795与先前结合图5A和5B描述的实施例的多层刻蚀停止315相同。此外，为了避免重复，参考先前论述。与先前的实施例的多层刻蚀停止315有关的所有论述可应用于本实施例的多层刻蚀停止795，包括与制造的方法、层材料、插入层的可能性等相关的论述。还注意可以采用图3B的刻蚀停止层115或图4B的多层刻蚀停止215，代替本实施例的多层刻蚀停止795。
接下来，参考图9E，在多层刻蚀停止795上顺序地形成模制层800抗反射膜805。然后在抗反射膜805上形成掩模图形，以及所得结构经历选择性的湿法刻蚀，以限定露出多层刻蚀停止795的各个表面部分的存储节点孔810。
转向图9F，进行干法刻蚀，以除去多层刻蚀停止975的露出部分，以及第三ILD层775的下面部分。注意该刻蚀工序可能腐蚀模制层800、氧化物层785和第三ILD层775的侧壁，由此第一和第二刻蚀停止层780和790可能从侧壁突出到存储节点孔801中。
参考图9G，在存储节点孔815的内壁上和在抗反射膜805的上表面上保形地形成存储节点层820。
参考图9H，在图9G的结构上形成牺牲层835，以便填充存储节点孔815。然后所得结构被平整，以便露出模制层800的上表面区域。然后通过湿法刻蚀工序除去模制层800，以获得图9H所示的结构。
然后，参考图9I，进行灰化工序，以除去牺牲层835(图9H)。
最后，参考图9J，在图9I的结构上保形地形成介质层840，然后形成极板节点层(plate node layer)845以限定电容器850。亦即，每个电容器被圆柱形存储节点层825、介质层840和极板节点层845限定。
退火的金属氧化物刻蚀停止层780和/或790显示出低的湿法刻蚀速率。因而，在模制层800的湿法刻蚀过程中，多层刻蚀停止795的腐蚀被减小，因此减小湿法蚀刻剂将渗入第三ILD层775中和也许进一步渗入下面结构中的可能性。如同前述实施例，该结果增加器件可靠性和器件成品率。
图10A至10F是用于说明根据本发明的另一实施例制造具有圆柱形电容器电极的存储单元的方法的示意性剖面图。
在图10A中，参考数字995表示多层刻蚀停止。位于图10A的多层刻蚀停止995下面的结构类似于位于先前描述的图9D的多层刻蚀停止795下面的结构。亦即，参考图10A，在半导体衬底900上形成多个(在本例子中，四个)栅极结构930，半导体衬底900具有在隔离区905之间限定的有源区。每个栅极结构930包括栅绝缘层910、栅电极915、氮化物层920以及绝缘侧壁925。在栅极结构930的相邻对之间形成杂质扩散区935和940。参考数字945表示第一ILD层，以及参考数字950表示电接触杂质区935和940的第一导电焊盘，如图所示。在第一ILD层945和第一导电焊盘950和955上顺序地设置第一刻蚀停止层960和第二ILD层965。
在本实施例的例子中，第一刻蚀停止层960由氮化硅形成。但是，它也可以采用其他刻蚀停止层，如发明的先前实施例中描述的那些。
再参考图10A，在第二ILD层965内限定第二导电焊盘970，并与第一导电焊盘950电接触。在第三ILD层975上顺序地形成第三ILD层975和多层刻蚀停止995，如图所示。在本实施例的例子中，多层刻蚀停止995包括第一和第二刻蚀停止980和985，且与先前结合图4A至4C描述的实施例的多层刻蚀停止215相同。此外，为了避免重复，参考先前论述。与先前的实施例的多层刻蚀停止215有关的所有论述可应用于本实施例的多层刻蚀停止995，包括与制造的方法、层材料、插入层的可能性等相关的论述。还注意可以采用图3B的刻蚀停止层115或图5A的多层刻蚀停止315，代替本实施例的多层刻蚀停止995。
在多层刻蚀停止995上顺序地形成第一和第二模制层1000和1005，其中第一模制层1000的刻蚀速率高于第二模制层1005的刻蚀速率。此外，在第二模制层1005上形成掩模图形1010，掩模图形1010具有在第二导电焊盘970上对准的开口。尽管未示出，但是可以在第二模制层1005上形成抗反射膜。
接下来，参考图10B，所得结构经历选择性的湿法刻蚀，以限定露出多层刻蚀停止995的各个表面部分的存储节点孔1015。第一和第二模制层1000和1005的不同刻蚀速率导致第二模制层1005在其界面与第一模制层1000部分重叠。
参考图10C，进行干法刻蚀，以除去多层刻蚀停止995的露出部分，以及第三ILD层975的下面部分。注意该刻蚀工序可能腐蚀第三ILD层975的侧壁，由此，多层刻蚀停止995可以从侧壁突出到存储节点孔1015中(图10B)。
再参考图10C，在存储节点孔1015的内壁上和在掩模图形1010的上表面上保形地形成存储节点层1030。然后在所得结构上形成牺牲层1025，以便填充存储节点孔1015。
参考图10D，然后所得结构被平整，以便露出第二模制层1005的上表面区域。
参考图10E，通过湿法刻蚀工序除去模制层1000和1005，以及进行灰化工序，以除去牺牲层1035。
最后，参考图10F，在图10E的结构上保形地形成介质层1040，然后形成极板节点层1045，以限定电容器1050。亦即，每个电容器1050被圆柱形存储节点层1030、介质层1040和极板节点层1045限定。
退火的金属氧化物刻蚀停止层980和/或985显示出低的湿法刻蚀速率。因而，在模制层1000和1005的湿法刻蚀过程中，多层刻蚀停止995的腐蚀被减小，因此减小湿法蚀刻剂将渗入第三ILD层975中和或许进一步渗入下面结构中的可能性。如同前述实施例，该结果增加器件可靠性和器件成品率。
图11A至11D是用于说明根据本发明的另一实施例制造具有圆柱形电容器电极的存储单元的方法的示意性剖面图。
在图11A中，参考数字1195表示多层刻蚀停止。位于图11A的多层刻蚀停止层1195下面的结构类似于位于先前描述的图9D所示的多层刻蚀停止795下面的结构。亦即，参考图11A，在半导体衬底1100上形成多个(在本例子中，四个)栅极结构1130，半导体衬底1100具有在隔离区1105之间限定的有源区。每个栅极结构1130包括栅绝缘层1110、栅电极1115、氮化物层1120以及绝缘侧壁1125。在栅极结构1130的相邻对之间形成杂质扩散区1135和1140。参考数字1145表示第一ILD层，以及参考数字1150表示电接触杂质区1135和1140的第一导电焊盘，如图所示。在第一ILD层1145和第一导电焊盘1150上顺序地设置第一刻蚀停止层1160和第二ILD层1165。
在本实施例的例子中，第一刻蚀停止层1160由氮化硅形成。但是，它也可以采用其他刻蚀停止层，如发明的先前实施例中描述的那些。
再参考图11A，在第二ILD层1165内限定第二导电焊盘1170，并与在杂质区1135上对准的第一导电焊盘1150电接触。在第三ILD层1175上顺序地形成第三ILD层1175和多层刻蚀停止1195，如图所示。在该实施例的例子中，多层刻蚀停止1175包括第一和第二刻蚀停止层1180和1190以及在第一和多层刻蚀停止层1180和1190之间插入的氧化物层1185，刻蚀停止层1180和1190d至少一个是退火的金属氧化物层。亦即，多层刻蚀停止1195与先前结合图5A和5B描述的实施例的多层刻蚀停止315相同。此外，为了避免重复，参考先前论述。与先前的实施例的多层刻蚀停止315有关的所有论述可应用于本实施例的刻蚀停止层1195，包括与制造的方法、层材料、插入层的可能性等相关的论述。还注意可以采用图3B的刻蚀停止层115或图4B的多层刻蚀停止215，代替本实施例的多层刻蚀停止1195。
在多层刻蚀停止1195上顺序地形成第一、第二和第三模制层1200、1205和1210和及抗反射膜1215。这里，第一模制层1200的刻蚀速率高于第二模制层1205的刻蚀速率，以及第二模制层1205的刻蚀速率高于第三模制层1210的刻蚀速率。
接下来，参考图11B，所得结构经历选择性蚀刻工序，以限定露出第二导电焊盘1170的各个表面部分的存储节点孔1220。注意该刻蚀工序可能腐蚀氧化物层1185和第三ILD层1175的侧壁，由此多层刻蚀停止1195可能从这些侧壁突出到存储节点孔1220中。
再参考图11B，在存储节点孔1220的内壁上和在抗反射膜1215的上表面上保形地形成存储节点层1225。
参考图11C，然后形成牺牲层1235，以便填充存储节点孔1220(图11B)。然后所得结构被平整，以及通过湿法刻蚀工序除去模制层1200、1205和1210。
最后，参考图11D，进行灰化工序，以除去牺牲层1235(图11C)，然后在所得结构上保形地形成介质层1240。然后形成限定电容器1250的极板节点层1245。亦即，每个电容器1250被圆柱形存储节点层1230、介质层1240和极板节点层1245限定。
退火的金属氧化物刻蚀停止层1180和/或1190显示出低的湿法刻蚀速率。因而，在模制层1200、1205和1210的湿法刻蚀过程中，多层刻蚀停止层1195的腐蚀被减小，因此减小湿法蚀刻剂将渗入第三ILD层1175中和或许进一步渗入下面结构中的可能性。如同前述实施例，该结果增加器件可靠性和器件成品率。
前述实施例的每一个包括至少一个金属氧化物层的退火，以获得对湿法刻蚀有充分抗力的刻蚀停止层。这里，对湿法刻蚀有充分抗力意味着在半导体器件的制造过程中刻蚀停止层能够用作湿法刻蚀停止。尽管该发明不被如此限制，但是优选当湿法刻蚀工序过程中暴露于200∶1稀释氢氟酸(HF)，标准的清洗液1(SC1：氢氧化铵(NH4OH)、过氧化氢(H2O2)和水)、或硫酸(H2SO4)，退火的金属氧化物层显示出每分钟小于1的刻蚀速率。
此外，尽管本发明不被如此限制，但是优选退火温度小于700℃，更优选退火温度小于600℃，更加优选退火温度小于520℃。此外，尽管本发明不被如此限制，但是优选退火时间小于10分钟，更优选退火时间小于5分钟，更加优选退火时间小于2分钟。
尽管上面结合其优选实施例描述了本发明，但是本发明不被如此限制。相反地，对于所属领域的普通技术人员来说对优选实施例的各种变化和改进将变得容易明白。由此，本发明不局限于如上所述的优选实施例。相反，发明的真正精神和范围由随后的权利要求限定。

Claims (60)

1.一种制造半导体器件的方法，包括：
通过在第一结构上淀积金属氧化物材料，以及退火该淀积的金属氧化物材料，在第一结构上形成刻蚀停止层；
在刻蚀停止层上形成第二结构；以及
使用刻蚀停止层作为刻蚀停止通过第二结构刻蚀形成部分。
2.根据权利要求1的方法，其中通过原子层淀积法淀积金属氧化物材料。
3.根据权利要求1的方法，其中所述刻蚀包括湿法刻蚀。
4.根据权利要求3的方法，还包括，在所述湿法刻蚀之后，通过干法刻蚀，除去通过形成部分露出的部分刻蚀停止层。
5.根据权利要求1的方法，其中所述金属氧化物材料包括铪和铝的至少一种。
6.根据权利要求1的方法，其中在第二结构的形成之前进行所述退火。
7.根据权利要求1的方法，其中在第二结构的形成之后进行所述退火。
8.根据权利要求1的方法，其中形成包括氧化铪(HfO2)层的刻蚀停止层。
9.根据权利要求8的方法，其中HfO2层直接形成在第一结构上，以及其中第二结构直接形成在HfO2层上。
10.根据权利要求1的方法，其中形成包括氧化铝(Al2O3)层的刻蚀停止层。
11.根据权利要求10的方法，其中Al2O3层直接形成在第一结构上，以及其中第二结构直接形成在Al2O3层上。
12.根据权利要求1的方法，其中形成包括多个层的刻蚀停止层。
13.根据权利要求12的方法，其中多个层包括第一刻蚀停止层和第二刻蚀停止层。
14.根据权利要求13的方法，其中第一刻蚀停止层是氧化铪(HfO2)层，以及第二刻蚀停止层是氧化铝(Al2O3)层。
15.根据权利要求13的方法，其中第一刻蚀停止层是氧化铪(HfO2)层，以及第二刻蚀停止层是氮化硅层。
16.根据权利要求13的方法，其中第一刻蚀停止层是Al2O3层，以及第二刻蚀停止层是氮化硅层。
17.根据权利要求13的方法，其中第一刻蚀停止层是金属氧化物层，以及第二刻蚀停止层是氮化硅层。
18.根据权利要求17的方法，其中多个层还包括位于第一和第二刻蚀停止层之间的氧化物缓冲层。
19.根据权利要求13的方法，其中第一刻蚀停止层是第一金属氧化物层，以及第二刻蚀停止层是不同于第一金属氧化物层的第二金属氧化物层。
20.根据权利要求19的方法，其中多个层还包括位于第一和第二刻蚀停止层之间的氧化物缓冲层。
21.一种形成对湿法刻蚀有充分抗力的刻蚀停止层的方法，包括在下面结构上淀积金属氧化物材料，以及退火该淀积的金属氧化物材料，以获得刻蚀停止层。
22.根据权利要求21的方法，其中该金属氧化物材料包括铪和铝的至少一种。
23.一种制造半导体器件的方法，包括：
在衬底的表面上形成第一层间介质(ILD)层；
在第一ILD层的第一接触孔内形成第一导电层；
在第一ILD层和第一导电层上形成刻蚀停止层，其中通过淀积金属氧化物材料和退火该淀积的金属氧化物材料，形成刻蚀停止层；
在刻蚀停止层上形成第二ILD层；
使用刻蚀停止层作为刻蚀停止，在第二ILD层中刻蚀第二接触孔，其中第二接触孔在第一导电层上对准；
除去第二接触孔内的刻蚀停止层的露出部分；以及
在电接触第一导电层的第二接触孔中形成第二导电层。
24.根据权利要求23的方法，其中第二接触孔的所述刻蚀包括湿法刻蚀，以及其中刻蚀停止层的露出部分的所述去除包括干法刻蚀。
25.根据权利要求23的方法，其中所述金属氧化物材料包括铪和铝的至少一种。
26.根据权利要求23的方法，其中形成包括多个层的刻蚀停止层。
27.根据权利要求26的方法，其中多个层包括第一刻蚀停止层和第二刻蚀停止层，以及其中第一和第二刻蚀停止层的至少一个是金属氧化物层。
28.根据权利要求27的方法，还包括位于第一和第二刻蚀停止层之间的氧化物缓冲层。
29.一种制造半导体器件的方法，包括：
在衬底的表面上形成隔开的第一和第二栅极结构，以及第一导电层位于衬底表面上的第一和第二栅极结构之间；
在第一和第二栅极结构和第一导电层上形成第一层间介质(ILD)层；
在第一ILD层上形成刻蚀停止层，其中通过淀积金属氧化物材料，以及退火淀积的金属氧化物材料，形成该刻蚀停止层；
在刻蚀停止层上形成第二ILD层；
使用刻蚀停止层作为刻蚀停止，在第二ILD层中刻蚀第一接触孔，其中第一接触孔在导电层上对准；
除去第一接触孔内的刻蚀停止层的露出部分，以及在第一ILD层内形成与第一接触孔对准的第二接触孔，以露出第一导电层；以及
在电接触第一导电层的第一和第二接触孔内形成第二导电层。
30.根据权利要求29的方法，其中第一接触孔的所述刻蚀包括湿法刻蚀，以及其中刻蚀停止层的露出部分的所述去除包括干法刻蚀。
31.根据权利要求29的方法，其中所述金属氧化物材料包括铪和铝的至少一种。
32.根据权利要求29的方法，其中形成包括多个层的刻蚀停止层。
33.根据权利要求32的方法，其中多个层包括第一刻蚀停止层和第二刻蚀停止层，以及其中第一和第二刻蚀停止层的至少一个是金属氧化物层。
34.根据权利要求33的方法，还包括位于第一和第二刻蚀停止层之间的氧化物缓冲层。
35.一种制造半导体器件的方法，包括：
在衬底的表面上形成隔开的第一和第二栅极结构，以及位于衬底表面上的第一和第二栅极结构之间的第一导电层；
在第一和第二栅极结构以及第一导电层上形成第一层间介质(ILD)层；
形成贯穿第一ILD层并电接触第一导电层的第二导电层；
在第二导电层和第一ILD层上形成第二ILD层；
在第二ILD层上形成刻蚀停止层，其中通过淀积金属氧化物材料和退火淀积的金属氧化物材料，形成该刻蚀停止层；
在刻蚀停止层上形成模制层；
刻蚀模制层、刻蚀停止层和第二ILD层中的电容器电极形成部分，以便露出第二导电层；
在电容器电极形成部分中形成第一电容器电极；
使用刻蚀停止层作为刻蚀停止，刻蚀模制层，以除去模制层；以及
在电容器电极形成部分中形成介质层和第二电容器电极。
36.根据权利要求35的方法，其中电容器电极形成部分的所述刻蚀包括模制层的湿法刻蚀，以及刻蚀停止层和第二ILD层的干法刻蚀。
37.根据权利要求35的方法，其中除去模制层的所述刻蚀包括湿法刻蚀。
38.根据权利要求35的方法，其中形成包括多个层的所述模制层，多个层具有不同刻蚀速率。
39.根据权利要求35的方法，其中所述金属氧化物材料包括铪和铝的至少一种。
40.根据权利要求35的方法，其中形成包括多个层的刻蚀停止层。
41.根据权利要求40的方法，其中多个层包括第一刻蚀停止层和第二刻蚀停止层，以及其中第一和第二刻蚀停止层的至少一个是金属氧化物层。
42.根据权利要求41的方法，还包括位于第一和第二刻蚀停止层之间的氧化物缓冲层。
43.一种半导体器件，包括：
第一结构；
形成在第一结构上的第二结构；以及
在第一和第二结构之间插入的刻蚀停止层，其中刻蚀停止层包括退火的金属氧化物层，该退火的金属氧化物层对湿法刻蚀有充分的抗力。
44.根据权利要求43的半导体器件，还包括贯穿第一结构、刻蚀停止层和第二结构的至少一个导电层。
45.根据权利要求44的半导体器件，其中至少一个第一导电层包括圆柱形电容器电极。
46.根据权利要求43的半导体器件，其中至少一个导电层包括在第一结构中形成的第一导电层，以及在第二结构中形成并贯穿刻蚀停止层以便电接触第一导电层的第二导电层。
47.根据权利要求43的半导体器件，其中所述退火的金属氧化物层包括铪和铝的至少一种。
48.根据权利要求43的半导体器件，其中该退火的金属氧化物层是退火的氧化铪(HfO2)层。
49.根据权利要求48的半导体器件，其中HfO2层直接形成在第一结构上，以及其中第二结构直接形成在HfO2层上。
50.根据权利要求43的半导体器件，其中退火的金属氧化物层是退火的氧化铝(Al2O3)层。
51.根据权利要求50的半导体器件，其中Al2O3层直接形成在第一结构上，以及其中第二结构直接形成在Al2O3层上。
52.根据权利要求43的半导体器件，其中刻蚀停止层包括多个层。
53.根据权利要求52的半导体器件，其中多个层的一个是退火的氧化铪层(HfO2)，多个层的另一个是退火的氧化铝层(Al2O3)。
54.根据权利要求53的半导体器件，还包括退火的HfO2层和退火的Al2O3层之间的氧化物层。
55.根据权利要求52的半导体器件，其中多个层的一个是退火的氧化铪层(HfO2)，多个层的另一层是退火的氮化硅层。
56.根据权利要求55的半导体器件，还包括退火的HfO2层和退火的氮化硅层之间的氧化物层。
57.根据权利要求52的半导体器件，其中多个层的一个是退火的氧化铝层(Al2O3)，多个层的另一个是退火的氮化硅层。
58.根据权利要求57的半导体器件，还包括退火的Al2O3层和退火的氮化硅层之间的氧化物层。
59.根据权利要求52的半导体器件，其中多个层包括不同材料的第一和第二退火的金属氧化物层。
60.根据权利要求43的半导体器件，其中，当湿法刻蚀工序过程中暴露于200∶1稀释氢氟酸(HF)、标准的清洗液1(SC1：氢氧化铵(NH4OH)、过氧化氢(H2O2)和水)以及硫酸(H2SO4)的任意之一时，退火的金属氧化物层的刻蚀速率小于每分钟1。
CNA2005100995824A 2004-10-14 2005-09-14 刻蚀停止结构及制造方法，以及半导体器件及制造方法 Pending CN1767171A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040082048 2004-10-14
KR1020040082048A KR100655774B1 (ko) 2004-10-14 2004-10-14 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US11/102,849 2005-04-11

Publications (1)

Publication Number Publication Date
CN1767171A true CN1767171A (zh) 2006-05-03

Family

ID=36181334

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100995824A Pending CN1767171A (zh) 2004-10-14 2005-09-14 刻蚀停止结构及制造方法，以及半导体器件及制造方法

Country Status (4)

Country Link
US (1) US7741222B2 (zh)
KR (1) KR100655774B1 (zh)
CN (1) CN1767171A (zh)
TW (1) TW200612484A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738062A (zh) * 2011-04-01 2012-10-17 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN103050438A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN104053626A (zh) * 2011-10-28 2014-09-17 意法半导体股份有限公司 用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法
CN106356332A (zh) * 2015-07-17 2017-01-25 台湾积体电路制造股份有限公司 用于清洗半导体器件结构的互连结构的通孔的方法
CN107039375A (zh) * 2015-12-30 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107680943A (zh) * 2016-08-02 2018-02-09 台湾积体电路制造股份有限公司 多层膜器件及方法
CN108155146A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109643651A (zh) * 2017-03-24 2019-04-16 株式会社爱发科 蚀刻停止层及半导体器件的制造方法
CN112038349A (zh) * 2020-09-08 2020-12-04 长江存储科技有限责任公司 用于形成三维存储器件的沟道孔的方法以及三维存储器件
CN112601168A (zh) * 2020-12-22 2021-04-02 杭州士兰集昕微电子有限公司 Mems麦克风的制备方法及mems器件的牺牲层的释放方法
CN113471172A (zh) * 2021-07-20 2021-10-01 福建省晋华集成电路有限公司 金属互连结构及其制备方法、半导体器件
CN114464599A (zh) * 2022-04-12 2022-05-10 晶芯成(北京)科技有限公司 半导体结构及其形成方法
US11328952B2 (en) 2016-03-02 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354347B2 (en) * 2007-12-11 2013-01-15 Globalfoundries Singapore Pte. Ltd. Method of forming high-k dielectric stop layer for contact hole opening
US20090283922A1 (en) * 2007-12-27 2009-11-19 Willy Rachmady Integrating high stress cap layer in high-k metal gate transistor
JP2010003894A (ja) * 2008-06-20 2010-01-07 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
KR101604054B1 (ko) * 2009-09-03 2016-03-16 삼성전자주식회사 반도체 소자 및 그 형성방법
CN102044473B (zh) * 2009-10-13 2013-03-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR101631165B1 (ko) * 2009-12-14 2016-06-17 삼성전자주식회사 반도체 셀 구조체의 형성방법, 상기 반도체 셀 구조체를 포함하는 반도체 장치의 형성 방법 및 상기 반도체 장치를 포함하는 반도체 모듈의 형성방법
US9129965B2 (en) * 2013-03-14 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US20150380258A1 (en) * 2014-06-25 2015-12-31 Stmicroelectronics, Inc. Method for controlling height of a fin structure
TWI711165B (zh) 2014-11-21 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US9685532B2 (en) 2015-03-24 2017-06-20 International Business Machines Corporation Replacement metal gate structures
CN107634047A (zh) * 2017-09-14 2018-01-26 睿力集成电路有限公司 电容器阵列结构及其制造方法
US10845356B2 (en) 2017-12-15 2020-11-24 Exxonmobil Research And Engineering Company Determination of total base number in lubricants
US10707089B2 (en) 2018-03-27 2020-07-07 Texas Instruments Incorporated Dry etch process landing on metal oxide etch stop layer over metal layer and structure formed thereby
US10867805B2 (en) 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective removal of an etching stop layer for improving overlay shift tolerance
JP6828221B2 (ja) * 2018-09-25 2021-02-10 Hoya株式会社 マスクブランク、転写用マスクおよび半導体デバイスの製造方法
KR20210125268A (ko) * 2020-04-08 2021-10-18 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337207A (en) * 1992-12-21 1994-08-09 Motorola High-permittivity dielectric capacitor for use in a semiconductor device and process for making the same
US5679982A (en) 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5698468A (en) * 1995-06-07 1997-12-16 Lsi Logic Corporation Silicidation process with etch stop
KR100311050B1 (ko) * 1999-12-14 2001-11-05 윤종용 커패시터의 전극 제조 방법
KR100376267B1 (ko) 1999-12-22 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20010077260A (ko) * 2000-02-01 2001-08-17 윤종용 반도체 메모리 장치의 비트 라인 형성 방법
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법
KR100688491B1 (ko) * 2001-06-09 2007-03-09 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR100455375B1 (ko) * 2001-09-17 2004-11-12 삼성전자주식회사 열처리량을 조절하는 반도체 메모리 소자의 커패시터 제조 방법
GB2386471B (en) 2001-12-11 2004-04-07 Samsung Electronics Co Ltd A method for fabricating a one-cylinder stack capacitor
KR100449030B1 (ko) * 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법
KR100423900B1 (ko) * 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US6897106B2 (en) * 2002-08-16 2005-05-24 Samsung Electronics Co., Ltd. Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
DE10240106A1 (de) 2002-08-30 2004-03-11 Infineon Technologies Ag Ausbildung einer elektrischen Verbindung zwischen Strkturen in einem Halbleitersubstrat
US7037863B2 (en) * 2002-09-10 2006-05-02 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers over interfacial layers in integrated circuit devices
US7425512B2 (en) * 2003-11-25 2008-09-16 Texas Instruments Incorporated Method for etching a substrate and a device formed using the method
KR100549951B1 (ko) * 2004-01-09 2006-02-07 삼성전자주식회사 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
US6979622B1 (en) * 2004-08-24 2005-12-27 Freescale Semiconductor, Inc. Semiconductor transistor having structural elements of differing materials and method of formation
JP5030172B2 (ja) * 2008-06-09 2012-09-19 株式会社神戸製鋼所 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738062B (zh) * 2011-04-01 2014-06-04 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN102738062A (zh) * 2011-04-01 2012-10-17 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN104053626B (zh) * 2011-10-28 2017-06-30 意法半导体股份有限公司 用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法
CN104053626A (zh) * 2011-10-28 2014-09-17 意法半导体股份有限公司 用于制造针对氢氟酸蚀刻的保护层的方法、设置有该保护层的半导体器件及制造该半导体器件的方法
CN103050438A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN103050438B (zh) * 2012-12-18 2016-08-03 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN106356332B (zh) * 2015-07-17 2019-06-11 台湾积体电路制造股份有限公司 用于清洗半导体器件结构的互连结构的通孔的方法
CN106356332A (zh) * 2015-07-17 2017-01-25 台湾积体电路制造股份有限公司 用于清洗半导体器件结构的互连结构的通孔的方法
CN107039375A (zh) * 2015-12-30 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US10211097B2 (en) 2015-12-30 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11450566B2 (en) 2015-12-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN113725152A (zh) * 2015-12-30 2021-11-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US10867847B2 (en) 2015-12-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11328952B2 (en) 2016-03-02 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
CN107680943A (zh) * 2016-08-02 2018-02-09 台湾积体电路制造股份有限公司 多层膜器件及方法
US11777035B2 (en) 2016-08-02 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-layer film device and method
CN107680943B (zh) * 2016-08-02 2020-04-07 台湾积体电路制造股份有限公司 多层膜器件及方法
US10727350B2 (en) 2016-08-02 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method
US11374127B2 (en) 2016-08-02 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method
CN108155146B (zh) * 2016-12-02 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108155146A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109643651A (zh) * 2017-03-24 2019-04-16 株式会社爱发科 蚀刻停止层及半导体器件的制造方法
CN109643651B (zh) * 2017-03-24 2023-04-28 株式会社爱发科 蚀刻停止层及半导体器件的制造方法
CN112038349A (zh) * 2020-09-08 2020-12-04 长江存储科技有限责任公司 用于形成三维存储器件的沟道孔的方法以及三维存储器件
CN112601168A (zh) * 2020-12-22 2021-04-02 杭州士兰集昕微电子有限公司 Mems麦克风的制备方法及mems器件的牺牲层的释放方法
CN113471172A (zh) * 2021-07-20 2021-10-01 福建省晋华集成电路有限公司 金属互连结构及其制备方法、半导体器件
CN113471172B (zh) * 2021-07-20 2024-01-23 福建省晋华集成电路有限公司 金属互连结构及其制备方法、半导体器件
CN114464599A (zh) * 2022-04-12 2022-05-10 晶芯成(北京)科技有限公司 半导体结构及其形成方法
CN114464599B (zh) * 2022-04-12 2022-06-17 晶芯成(北京)科技有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
TW200612484A (en) 2006-04-16
KR100655774B1 (ko) 2006-12-11
US7741222B2 (en) 2010-06-22
KR20060033103A (ko) 2006-04-19
US20060084275A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
CN1767171A (zh) 刻蚀停止结构及制造方法，以及半导体器件及制造方法
CN1293622C (zh) 半导体器件及其制造方法
CN100339973C (zh) 半导体装置的制造方法
CN1518100A (zh) 半导体器件及其制造方法
CN1862785A (zh) 制造半导体装置的方法
CN1525570A (zh) 半导体器件及其制造方法
CN1518066A (zh) 半导体器件的电容器底电极及其制造方法
CN1941310A (zh) 使用化学机械抛光工艺制作自对准接触焊盘的方法
CN1812107A (zh) 半导体器件和半导体器件的制造方法
CN1741263A (zh) 制造半导体器件的方法以及一种半导体衬底
CN1467822A (zh) 电容器的制造方法
TW201742285A (zh) 積體電路與電容的形成方法
CN101079393A (zh) 使用改进自动校准接触工艺在半导体中形成电接触的方法
CN100336199C (zh) 半导体装置的制造方法
CN1763959A (zh) 半导体器件及其制造方法
TWI559396B (zh) 用於金屬化圖案描繪之乾蝕刻方法
CN1275801A (zh) 半导体装置的制造方法和半导体装置
CN100336170C (zh) 形成半导体器件的电容器的方法
CN1835208A (zh) 制造半导体器件的方法
CN1230790A (zh) 具有导线插头的半导体器件及其生产方法
CN1293623C (zh) 电容器及其制备方法
CN1841733A (zh) 金字塔形的电容结构及其制造方法
CN1917211A (zh) 动态随机存取存储器及其制造方法
CN1503329A (zh) 半导体器件的制造方法
CN1210369A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication