CN1293623C - 电容器及其制备方法 - Google Patents

电容器及其制备方法 Download PDF

Info

Publication number
CN1293623C
CN1293623C CNB2003101243479A CN200310124347A CN1293623C CN 1293623 C CN1293623 C CN 1293623C CN B2003101243479 A CNB2003101243479 A CN B2003101243479A CN 200310124347 A CN200310124347 A CN 200310124347A CN 1293623 C CN1293623 C CN 1293623C
Authority
CN
China
Prior art keywords
storage node
coating
hole
layer
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101243479A
Other languages
English (en)
Other versions
CN1519914A (zh
Inventor
崔亨福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020020086395A external-priority patent/KR100721546B1/ko
Priority claimed from KR1020020086400A external-priority patent/KR100685674B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1519914A publication Critical patent/CN1519914A/zh
Application granted granted Critical
Publication of CN1293623C publication Critical patent/CN1293623C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明关于一种半导体装置用电容器的制造方法，包含下列步骤：于基板上形成层间绝缘层；通过蚀刻层间绝缘层以形成局部露出部分基板的储存节点接触孔；形成储存节点接触点使埋入接触孔内并具有与层间绝缘层表面相同的平面位准；在层间绝缘层上形成储存节点氧化物层；通过蚀刻储存节点氧化物层而形成一露出储存节点接点的储存节点孔；通过下凹或通过局部地移除露出储存节点接点的上部部分而形成沿着向下方向呈中空形式的支撑孔；以及形成一个具有圆柱体结构且与储存节点接点电连接的储存节点。

Description

电容器及其制备方法
发明所属的技术领域
本发明是有关一种半导体装置，更具体地是有关一种电容器及其制造方法。
现有技术
半导体装置的近日趋势是由于在集成化、小型化及高速度大大增加时使电容器的面积已降低。即使当半导体装置已高度集成化并小型化时，基本上也得确保电容器的电容量以驱动半导体装置。
至于确保电容器的电容量，已提出诸如圆柱体型式、叠层型式及凹型式之类的各种储存节点结构以便在有限面积内使储存节点具有最大有效表面积。
同时，也可增加储存节点的高度以确保电容器的电容量。
图1A到1C是表示一种通过现有方法制造的金属绝缘体硅(MIS)电容器的截面示图。
参照图1A，是在基板11上形成层间绝缘层12。然后，蚀刻该层间绝缘层12以形成局部露出部分基板11的储存节点接触孔。这时，每一个储存节点接触孔都通常露出一晶体管的源极/漏极、一掺杂硅层及一晶体取向生长的硅层等。
接着，于层内绝缘层12上沉积一多晶硅层直到填满储存节点接触孔为止。进行下凹回蚀刻方法直到露出该层间绝缘层12的表面为止并在其后使之平坦化。结果，形成了埋入各储存节点接触孔内的多晶硅栓塞13。这时，每一个多晶硅栓塞13都是一个储存节点接触点(SNC)。
继续形成多晶硅栓塞13，依序沉积一蚀刻阻挡层的氮化物层14以及一个用于决定储存节点高度的储存节点氧化物层15。
然后，于该储存节点氧化物层15上形成一储存节点掩膜。在使用储存节点掩膜作为蚀刻掩膜而连续地对储存节点氧化物层15和氮化物层14进行蚀刻以形成其中形成有储存节点的储存节点孔16。这里，储存节点孔16具有一内凹图案。由于储存节点氧化物层15较厚，储存节点接触孔16在蚀刻储存节点氧化物层15后具有一倾斜的横向器壁。结果，其底部部分的宽度比其上部部分的宽度更窄。
参照图1B，在包含储存节点孔16的储存节点氧化物层15上使用化学气相沉积(CVD)技术沉积一掺杂硅层。在掺杂硅层上形成一氧化物层或是光敏薄膜直到填满该储存节点孔16为止。
接着，通过使用一回蚀刻方法或是化学机械抛光(CMP)方法除去形成于除了该储存节点孔16以外部分上的掺杂硅层。此除去的结果，形成了具有圆柱体结构的储存节点17且在其后除去氧化物层或是光敏薄膜。这里，储存节点17是用掺杂硅层构成且同时称为下部电极。
参照图1C，通过使用湿式浸出方法除去储存节点氧化物层15。这时，该氮化物层14支撑储存节点17。
虽然图中未标示，在除去储存节点氧化物层15后露出的储存节点17上形成一介电层以及一个也称作上部电极的平板节点，因此完成了一金属-绝缘体-硅(MIS)电容器。
但是，在以湿式浸出方法移除该储存节点氧化物层15后，于各储存节点17之间形成电桥或可拉出储存节点17。
特别是，各储存节点17之间的电桥形成或储存节点17的拉出现象是由于下列因素造成：储存节点17底部部分的临界尺度的缺陷；因上述缺陷而造成该储存节点17在结构强度上的降低；以及因在储存节点氧化物层15上施加的蚀刻期间所产生的区域性不良蚀刻而降低了其开口质量。
为了改良储存节点17的结构强度，建议使用具有不同湿蚀刻选择性的储存节点氧化物层。
图2A到2C是表示一种通过现有方法制造的电容器的截面示图。
参照图2A，基板21上形成一层间绝缘层22，并在其中形成包含一晶体管及一位线的半导体电路。然后，蚀刻层内绝缘层22以形成每个局部地露出部分基板21的储存节点接触孔。这时，通常储存节点接触孔都会露出一晶体管的源极/漏极、一掺杂硅层及一晶体取向生长的硅层等。
接着，露出在储存节点接触孔内的基板21上形成一硅化钛层23。这时，通过开始沉积钛层再进行热处理而形成硅化钛层23。通过湿法蚀刻除去未反应的钛层以使硅化钛层23只形成在储存节点接触孔内。
然后在层间绝缘层22上沉积一导电氮化物层直到填满各储存节点接触孔为止。随后进行CMP过程以进行平坦化，且继续进行直到露出该层间绝缘层22的表面为止。在进行CMP过程后，形成了由导电氮化物制成且埋藏于各储存节点接触孔之内的储存节点接触栓塞24。
在形成该储存节点接触栓塞24之后，进行储存节点形成过程。
依次在包含有储存节点接触栓塞24的层间绝缘层22上沉积一氮化物层25及第一和第二氧化物层26A和26B。这里，氮化物层25是一蚀刻阻挡层而第一和第二氧化物层26A和26B是用于决定储存节点28的高度。这时，第一和第二氧化物层26A和26B是具有不同的湿蚀刻选择性值的双层氧化物层。特别是，该第一氧化物层26A的湿蚀刻选择性值高于第二氧化物层26B的湿蚀刻选择性值。
接着，在第一和第二氧化物层26A和26B上形成一储存节点掩膜，然后再通过使用该储存节点掩膜作为蚀刻掩膜而在第一和第二氧化物层26A和26B上施加干蚀刻过程以便形成每一个用于储存节点的面积，例如形成每一个储存节点孔27。
通过使用湿法化学物质的浸渍过程对第一和第二储存节点氧化物层26A和26B进行湿法蚀刻以展宽储存节点孔27的宽度。也就是说，在具有不同的湿蚀刻选择性值的第一和第二储存节点氧化物层26A和26B施加浸渍过程的情况下，第一氧化物层26A的蚀刻速率比第二氧化物层26B的蚀刻速率更快，且这种蚀刻速率上的差异导致储存节点孔27的底部部分比其上部部分更宽。参照图2B，通过将氮化物层25蚀刻而露出该储存节点接触栓塞24的表面，然后通过使用CVD技术在包含储存节点孔27的整个表面上沉积一掺杂硅层。在掺杂硅层上形成氧化物层或是光敏薄膜直到填满该储存节点孔27为止。
接着，通过使用回蚀刻过程或是CMP过程除去形成于除了该储存节点孔27以外部分上的掺杂硅层，以致形成由掺杂硅层制成的储存节点28。这里，储存节点28也称为下部电极同时具有圆柱体结构。在形成该储存节点28后除去氧化物层或是光敏薄膜。
参照图2C，通过使用湿式浸出过程除去第一和第二存储节点氧化物层26A和26B。这时，该氮化物层25支撑储存节点28的底部部分。
虽然图中未标示，在除去第一和第二储存节点氧化物层26A和26B后露出的储存节点28上，依次形成一介电层以及一个也称作上边电极的平板节点，因此完成了一电容器的形成。
根据现有技术，使用具有不同的湿式蚀刻选择性值的双层氧化物层作为用于判断储存节点电容量的第一和第二储存节点氧化物层26A和26B以增加该电容器的电容量。
但是，由于上述优选实施例中只有氮化物层25和第一储存节点氧化物层26A支撑储存节点28的底部部分，在第一和第二储存节点氧化物层26A和26B上进行湿式浸出过程后仍会在各储存节点产生电桥形成及拉出现象。
电桥形成以及储存节点的拉出现象会进一步导致对应单元内立即出现错误且显著减低晶片的产率。
发明内容
因此，本发明的目的是提供一种电容器能够抑制各储存节点间的电桥形成并防止储存节点的拉出，以及一种电容器的制造方法。
根据本发明的一个方面，提供一种半导体装置用电容器的制造方法，它包含下列步骤：于基板上形成一层间绝缘层；通过蚀刻层间绝缘层以形成一局部地露出部分基板的储存节点接触孔；形成一储存节点的接点使之在埋藏于接触孔内而具有与层间绝缘层表面相同的平面位准；于层间绝缘层上形成一储存节点氧化物层；通过蚀刻储存节点氧化物层而形成一露出储存节点接点的储存节点孔；通过下凹或是通过局部地除去因该储存节点孔而露出的储存节点接点的上部部分而形成一沿着向下方向具有中空形式的支撑孔；以及形成一具有圆柱体结构且与该储存节点接点形成电连接的储存节点，其中将储存节点的底部部分配置在支撑孔内以使之受到该支撑孔及层间绝缘层的支撑。
根据本发明的另一方面提供的一种半导体装置用的电容器的制造方法，它包含下列步骤：在基板上形成一层间绝缘层；通过蚀刻层间绝缘层以形成一局部地露出部分基板的储存节点接触孔；形成一储存节点的接点使之在埋入接触孔内而具有与层间绝缘层表面完全相同的平面位准；形成一具有上层和下层的双层结构的储存节点氧化物层，其中形成于层间绝缘层上的上层的蚀刻选择性比高于下层的蚀刻选择比；通过蚀刻储存节点氧化物层而形成一露出该储存节点接触点的储存节点孔；展宽该储存节点孔的宽度并同时在该储存节点氧化物层的下层上形成一下切区域；通过下凹或通过局部地除去其中因展宽其宽度的储存节点孔而露出的储存节点接点的上部部分而形成一沿着向下方向呈中空的支撑孔；以及形成一具有圆柱体结构且与储存节点接点电连接的储存节点，因为在储存节点孔内的储存节点底部区域是受到支撑孔及下切区域支撑。
根据本发明的又一方面提供的一种半导体装置用的电容器，包含：一基板；一层间绝缘层，具有局部地露出部分基板的接触孔且形成于该基板上；一储存节点接点，是在该接触孔的上部区域上提供一支撑孔并用以局部地填充部分接触孔；以及一储存节点，是连接于储存节点接点上，其中该储存节点的底部部分插入并固定在支撑孔内。
根据本发明的又一方面提供的一种半导体装置用电容器的制造方法，它包含下列步骤：于基板上形成一层间绝缘层；通过穿过该层间绝缘层形成一连接于基板上的储存节点接触点；在层间绝缘层上形成一多层绝缘支撑元件，多层绝缘支撑元件露出储存节点接点且包含至少一个配有下切区域的层；以及形成一圆柱状储存节点，其作为储存节点的底部部分插入多层绝缘支撑元件的下切区域内而与储存节点接点形成电连接。
根据本发明的又一方面提供的一种半导体装置用电容器的制造方法，它包含下列步骤：于基板上形成一层间绝缘层；通过穿过该层间绝缘层形成一连接于基板上的储存节点接点，于层间绝缘层上以将绝缘层插入第一蚀刻阻挡层与第二蚀刻阻挡层之间的空间内的方式形成一储存节点支撑层；在储存节点支撑层上形成一储存节点绝缘层；通过蚀刻该储存节点绝缘层和储存节点支撑层形成一储存节点孔并在第一蚀刻阻挡层上停止蚀刻过程；选择性地除去储存节点绝缘层和储存节点支撑层以展宽该储存节点孔的宽度并同时在第一蚀刻阻挡层与第二蚀刻阻挡层之间形成一下切区域；形成一圆柱状储存节点，使其作为形成于该储存节点孔内的储存节点的底部区域插入下切区域内而连接到该储存节点接点上；以及选择性地除去该储存节点绝缘层。
附图简述
本发明的上述及其他目的、特性、及优点由参照附图的下面优选实施例的详细说明而变得更明确。
图1A到1C是表示一种通过习知方法制造的金属绝缘体硅(MIS)电容器的截面示图。
图2A到2C是表示一种通过习知方法制造的电容器的截面示图。
图3是表示一种根据本发明第一优选实施例的电容器结构的截面示图。
图4A到4F是说明一种示于图3的电容器的制造方法的截面示图。
图5是表示一种根据本发明第二优选实施例的电容器结构的截面示图。
图6A到6G是解释一种图5所示的电容器制造方法的截面示图。
图7是表示一种根据本发明第三优选实施例的电容器结构的截面示图。
图8A到8F是解释一种图7所示的电容器制造方法的截面示图。
图9是表示一种根据本发明第四优选实施例的电容器结构的截面示图。
图10A到10F是解释一种图9所示的电容器制造方法的截面示图。
发明详述
图3是表示一种根据本发明第一优选实施例的电容器结构的截面示图。
参照图3，根据本发明第一优选实施例的电容器包含：一基板31，设置有至少一个晶体管和一位线；一层间绝缘层32，是形成于该基板31上；一多晶硅栓塞33，是用以局部地填充部分接触孔32A，该接触孔32A是穿过层间绝缘层32而局部地露出部分基板31；一支撑孔37，用于形成其余的接触孔32A；一储存节点38A，其底部部分填充进支撑孔37内并由形成于层间绝缘层32上的氮化物层34支撑，储存节点38A具有圆柱状结构且连接到该多晶硅栓塞33上；一介电层40，形成于储存节点38A上；以及一平板节点41，堆叠于该介电层40上。应该注意的是，受该支撑孔37及氮化物层34支撑的储存节点38A的底部部分具有小于其上部部分的临界尺度。
图3所示的这种电容器中，也可防止在储存节点38A间形成电桥与该储存节点38A的拉出现象，由于该储存节点38A的底部部分是由延伸到设置在占据多晶硅栓塞33上部的接触孔32A上部部分的支撑孔37内而受到支撑的缘故。
图4A到4F是说明图3所示的电容器的制造方法的截面示图。
参照图4A，是在设置有一晶体管及一位线的基板31上形成一层间绝缘层32。然后，蚀刻层间绝缘层32以形成局部地露出部分基板31的各接触孔32A。这时，通常各接触孔32A都露出晶体管的源极/漏极区、一掺杂硅层及一晶体取向生长的硅层等。
接着，于层内绝缘层32上沉积一多晶硅层直到填满接触孔32A为止，并进行下凹的回蚀刻过程或化学机械抛光(CMP)过程以平面化并直到露出该层间绝缘层32的表面为止。在使该多晶硅层平坦化后，将多晶硅栓塞33埋入接触孔32内。这里，多晶硅栓塞33具有与该层间绝缘层32表面完全相同的平面位准。
随后，依次在包含有多晶硅栓塞33的层间绝缘层32上沉积一氮化物层34及一储存节点氧化物层35。这时，该氮化物层34及储存节点氧化物层35的总厚度为约6000埃到约20000埃的范围内。特别是，氮化物层34的厚度在约100埃到约2000埃的范围。同时，该储存节点氧化物层35是通过化学气相沉积(CVD)技术而沉积的单一氧化物层。同时，该储存节点氧化物层35使用的材料是一种选自非掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)及等离子体强化的四乙基原硅酸盐(PETEOS)的材料。
然后，在该储存节点氧化物层35上形成一储存节点掩膜并将此用作蚀刻掩膜以便在储存节点氧化物层35上进行干蚀刻。继续对氮化物层34进行干蚀刻过程以便形成储存节点孔36。
参照图4B，再次使露出在储存节点孔36底部下方的多晶硅栓塞33的上部部分下凹以形成支撑孔37。这时，支撑孔37是在离储存节点孔36底部一预定距离处呈中空的。同时，以干式或湿式蚀刻使多晶硅栓塞33下凹。
至于用于使多晶硅栓塞33下凹的干蚀刻过程，其多晶硅层相对于该储存节点氧化物层35的蚀刻选择比是约40比1，且其目标厚度在约500埃到约5000埃的范围内。
至于湿蚀刻过程，是使用一种以约10∶1到约1∶500比例的NH4OH和H2O混合的化学的溶液或一种以约20∶1到约1∶100比例的HF和HNO3混合的另一化学物溶液。其中，上述比例是基于容积。同时，使用这类混合化学物溶液的上述下凹过程是在温度维持在约4℃到约100℃之内的浸渍浴中进行约5到3600秒。其目标蚀刻厚度为约500埃到约5000埃的范围内。
也可将支撑孔37的形成施加在储存节点接点不是多晶硅栓塞的情况下。也就是说，可通过使用一种其干蚀刻选择性值大于一特殊设定值并化学物溶液而使该储存节点接点下凹而形成该支撑孔37。
参照图4C，通过使用CVD技术于包含支撑孔37的整个表面上沉积一掺杂硅层38。这时，将掺杂硅层38沉积到支撑孔37的底部。同时，除了掺杂硅层38之外也可施加一掺杂硅层和一无掺杂硅层的双层或叠层。
接着，在掺杂硅层38上形成一种回蚀刻阻挡层39的光敏膜直到填满支撑孔37及储存节点孔36为止。这时，可使用氧化物层作为回蚀刻阻挡层39。
然后，进行局部曝光及显影过程以使只在储存节点孔36内保留回蚀刻阻挡层39。
参照图4D，通过使用剩余的回蚀刻阻挡层39作为蚀刻阻挡层而对除了形成在储存节点孔36以外的掺杂硅层38进行回蚀刻过程以便形成具有圆柱体结构的储存节点38A。该储存节点38A也是由该掺杂多晶硅层38制成的。在形成储存节点38A之后，除去回蚀刻阻挡层39。上述过程称为储存节点隔离过程。
通过上述一系列回蚀刻过程形成储存节点38A，并具有其中储存节点38A的底部部分插入或填充进支撑孔37内的结构。虽则储存节点38A是形成在其宽度愈往下变得愈窄的储存节点孔36内，然而支撑孔37依惯例在形成储存节点38A之前形成，其方式是将其底部部分插入支撑孔37内。因此，支撑孔37的作用是加强储存节点38A的结构强度。
同时，储存节点分离过程可另外通过在使光敏薄膜或氧化物层仅遗留在储存节点孔36内后，于该掺杂硅层38上进行CMP过程直到露出该储存节点氧化物层35的表面为止而进行。
参照图4E，该储存节点氧化物层35是通过使用HF-基化学物溶液的湿式浸出过程而除去。这时，湿式浸出过程是在温度维持在约4℃到大约80℃范围内的浸渍溶中进行约10到3600秒。由于氮化物层34是作为施加到储存节点氧化物层35上湿式浸出过程的蚀刻阻挡层，所以能防止层间绝缘层32的耗损。
由于氮化物层34和支撑孔37更稳固地支撑具有圆柱体结构的储存节点38A底部部分的事实而能防止储存节点38A在其位的脱落。
参照图4F，依次在储存节点38A上形成介电层40和一平板节点41，从而完成了MIS电容器的形成。这时，厚度为约50埃到约500埃的介电层40是通过使用选自SiO2、SiO2/Si3N4、TaON、Ta2O5、TiO2、Ta-Ti-O、Al2O3、HfO2、HfO2/Al2O3、SrTiO3、(Ba，Sr)TiO3及(Pb，Sr)TiO3中的任意一种材料沉积而成的。该平板节点41是通过使用溅射技术、CVD技术、或原子层沉积(ALD)技术进行沉积后再制作成图案。特别的是，通过使用氮化钛、钌、铱或铂，以约50埃到大约500埃的厚度沉积平板节点41。
图5是表示一种根据本发明第二优选实施例的电容器结构的截面示图。
如图所示，根据本发明第二优选实施例的电容器包含：一配置有至少一个晶体管和一位线的基板51；一形成于该基板51上的一层间绝缘层52；一局部形成部分接触孔52A的多晶硅栓塞53，该接触孔穿过层间绝缘层52并局部露出部分基板51；一支撑孔57，填满接触孔52A其余部分；以及一储存节点58A，它具有圆柱状结构且连接到多晶硅栓塞53上。特别是，储存节点58A的底部部分是由塞入支撑孔57的支撑孔57支撑。同时，设置有步阶式开口的氮化物层54也支撑储存节点58A的底部部分，该储存节点58A具有步阶形状而使底部部分的局部部分位于氮化物层54上。同时，该储存节点58A的底部部分具有比其上部分更小的临界尺寸。
如图5所示的这种电容器中，以能够防止电桥的形成以及储存节点58A的拉出现象而强化，这是由于储存节点58A的底部部分是由在氮化物层54上所形成的步阶形状支撑且设置在占据该多晶硅栓塞33的上部分的接触孔52A上支撑孔57。
图6A到6G是解释图5所示的电容器制造方法的截面示图。
参照图6A，在配置有一晶体管及一位线的基板51上形成层间绝缘层52。然后，蚀刻层间绝缘层52以形成局部地露出部分基板51的接触孔52A。这时，接触孔32A通常都露出一晶体管的源极/漏极区、一掺杂硅层及一晶体取向生长的硅层等。
接着，在层间绝缘层52上沉积一多晶硅层直到填满该接触孔52A为止，并进行下凹的回蚀刻过程以使之平坦化并继续直到露出层间绝缘层52的表面为止。在使多晶硅层平坦后，将多晶硅栓塞53埋入于该接触孔52A内。这里，该多晶硅栓塞53的表面具有与层间绝缘层52表面完全相同的平面位准。
随后，依次在包含有多晶硅栓塞53的层间绝缘层52上沉积一氮化物层54及第一和第二储存节点氧化物层55A和55B。这时，该氮化物层54及第一和第二储存节点氧化物层55A和55B的总厚度为约6000埃到约20000埃的范围内。特别是，氮化物层54的厚度为约100埃到约2000埃的范围内。而第一和第二储存节点氧化物层55A和55B是一种通过化学气相沉积(CVD)技术所沉积具有不同湿蚀刻选择性且用以决定储存节点高度的双层或叠型氧化物层。例如，该第一储存节点氧化物层55A的湿蚀刻选择性值是高于第二储存节点氧化物层55B的湿蚀刻选择性值。同时，第一和第二储存节点氧化物层55A和55B使用的是一种选自非掺杂硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)及等离子体强化的四乙基原硅酸盐(PETEOS)中的材料。所选出的这些材料必须具有不同的湿蚀刻选择性值。
然后，在第一和第二储存节点氧化物层55A和55B上形成一储存节点掩膜并以此用作蚀刻掩膜以便在第一和第二储存节点氧化物层55A和55B上进行干蚀刻。干蚀刻过程在该氮化物层54上停住并在其后形成一储存节点孔56A。此后，储存节点孔56称为窄宽度的储存节点孔56A。
参照图6B，通过使用诸如稀释氢氟酸(HF)、混合有氢氟酸(HF)基类的化学物质及混合有氨基类化学物质的湿式浸出过程为对第一和第二储存节点氧化层55A和55B进行蚀刻。湿蚀刻的目的是通过展宽窄宽度的储存节点孔56A而形成宽的宽度储存节点孔56B。这时，使用湿性化学物质的浸渍过程是在约4℃到约100℃的温度下进行约10到1800秒。
在具有不同湿蚀刻选择性值的第一和第二储存节点氧化物层55A和55B进行浸渍过程的情况下，该第一储存节点氧化物层55A的蚀刻速率高于第二储存节点氧化物层55B的蚀刻速率，造成具有宽的宽储存节点孔56B的底部宽度比其上部宽度更宽。也就是说，因为以较高的速率蚀刻第一储存节点氧化物层55A所以该第二储存节点氧化物层55B下方形成一下切区域56C。
此外，是蚀刻阻挡层的氮化物层54由于其蚀刻选择性而未受到蚀刻，因此在进行使用湿性化学物质浸渍过程时防止了多晶硅栓塞53的损耗。
参照图6C，蚀刻氮化物层54以露出多晶硅栓塞53，然后再使露出在该宽的宽储存节点56B的底部下方的多晶硅栓塞53的上部部分下凹以形成支撑孔57。这时，该支撑孔57是在距离宽的宽储存节点56B底部一预定距离处呈中空。其中，是以干或湿蚀刻使多晶硅栓塞53下凹。
至于用于使多晶硅栓塞53下凹或用于除去部分多晶硅栓塞53的干蚀刻过程，其多晶硅层相对于第一和第二储存节点氧化物层55A和55B的蚀刻选择性比是约40比1，且其目标厚度为约500埃到约5000埃的范围内。
关于湿蚀刻过程，是使用一种以约10∶1到约1∶500比例的氢氧化铵(NH4OH)和水(H2O)混合的化学物溶液或是一种以约20∶1到约1∶100比例的氢氟酸(HF)和硝酸(HNO3)混合的化学物溶液。其中，上述比例是基于容积。同时，使用这类混合化学物溶液的下凹过程是在温度维持在约4℃到约100℃范围内的浸渍浴中进行约5到3600秒。其目标蚀刻厚度为约500埃到约5000埃的范围内。
也可以在储存节点接触点不是多晶硅栓塞的情况下施加支撑孔57的形成。也就是说，可通过使用一种干蚀刻选择性值大于一特殊设定值以及一种化学溶液使储存节点接触点下凹或是除去部分储存节点接触点而形成该支撑孔57。
参照图6D，通过使用CVD技术在包含储存节点孔57的整个表面上沉积一掺杂硅层58。这时，将掺杂硅层58沉积在下切区56C的角上和支撑孔57的底部上。同时，除了掺杂硅层58外也可以施加一掺杂硅层和非掺杂硅层的双层或叠层。
其后，将是一回蚀刻阻挡层59的光敏薄膜形成在掺杂硅层58上直到填满支撑孔57及宽的宽储存节点孔56B为止。这时，氧化物层可用作回蚀刻阻挡层59。
然后，进行局部曝光及显影过程以使得回蚀刻阻挡层59只留存在宽的宽储存节点56B内。
参照图6E，通过使用剩余的回蚀刻阻挡层59作为蚀刻阻挡层对除了形成于该宽的宽储存节点56B以外部分上的掺杂硅层58进行回蚀刻过程以形成具有圆柱体结构的储存节点58A。该储存节点58A也是由掺杂硅层制成的。在形成该储存节点58A后，除去回蚀阻挡层59。上述过程称为储存节点分离过程。
通过上述系列回蚀刻过程形成储存节点58A，并具有其中使储存节点58A的底部部分插入下切区56C及支撑孔57内的结构。虽然该储存节点58A是形成在其宽度愈往下愈窄的宽的宽储存节点孔56B内，但依惯例在形成该储存节点58A之前以其底部部分插入下切区域56C及支撑孔57内的方式形成该支撑孔57。因此，该下切区域56C及支撑孔57具有加强储存节点58A的结构强度的作用。
同时，储存节点分离过程也可以通过在使光敏薄膜或氧化物层只遗留在宽的宽储存节点孔56B内后，对掺杂硅层58进行CMP过程直到露出第二储存节点氧化物层55B的表面为止而进行。
参照图6F，通过使用HF-基化学物溶液的湿式浸出过程而除去第一和第二储存节点氧化物层55A和55B。这时，该湿式浸出过程是在温度维持在约4℃到约80℃的范围内的浸渍浴中进行大约10到3600秒。由于氮化物层54用作施加在第一和第二储存节点氧化物层55A和55B上的湿式浸出过程的蚀刻阻挡层，所以能防止该层间绝缘层52的损耗。
也由于氮化物层54和支撑孔57可更稳固地支撑具有圆柱体结构的储存节点58A底部部分的事实而可以防止该储存节点58A在其位置上脱落。
最后，具有圆柱体结构的储存节点58A具有其底部区高于其上区域的临界尺寸。特别是，该底部区域由于支撑孔57和下切区56C而具有步阶形状，造成较图4所示的电容器增加了其表面积。
如图6G所示，依次在储存节点58A上形成一介电层60和一平板节点61，因此完成了MIS电容器的形成。这时，使用金属有机化学气相沉积法(MOCVD)技术或ALD技术沉积介电层60。特别是，介电层60的沉积厚度为约50埃到约500埃内通过使用选自SiO2、SiO2/Si3N4、TaON、Ta2O5、TiO2、Ta-Ti-O、Al2O3、HfO2、HfO2/Al2O3、SrTiO3、(Ba，Sr)TiO3及(Pb，Sr)TiO3中任一种材料进行沉积。该平板节点61是通过使用溅射技术、CVD技术、或是原子层沉积(ALD)技术进行沉积并其后制作成图案。特别是，通过使用氮化钛、钌、铱或铂沉积出厚度为约50埃到约500埃内的平板节点61。
图7是表示一种根据本发明第三优选实施例的电容器结构的截面示图。
如图所示，根据本发明第三优选实施例的电容器包含：一基板71，设置有至少一个晶体管和一位线；一层间绝缘层72，它形成于该基板71上；一储存节点接点(SNC)，它包含一硅化钛层73及一储存节点接触栓塞74，并穿过层间绝缘层72而连接到基板71上；第一和第二氮化物层75A和75B，它形成于层间绝缘层72上且用作蚀刻阻挡层，其具有含有露出该储存节点接触栓塞74的表面的开口；一储存节点支撑氧化物层76，它通过在第一和第二氮化物层75A与75B之间形成一下切区域的较宽开口而露出储存节点接触栓塞74；一储存节点79，它受到该储存节点支撑氧化物层76和第二氮化物层75B的物理性支撑，并连接到该储存节点接触栓塞74；一介电层80，它形成于该储存节点79上；以及一平板节点81，它沉积于该介电层80上。
其中，该储存节点79具有圆柱体结构。同时，储存节点79的底部区域插入该储存节点支撑氧化物层76内。
同时，储存节点79上部区域的局部部分具有与该储存节点79的底部区域相同的凸-凹形状。结果，增加了该储存节点79的表面积。
如图7所示的这种电容器中，这是由于储存节点79是受第一和第二氮化物层75A和75B以及储存节点支撑氧化物层76的支撑使其能够防止在储存节点79之间形成电桥与该储存节点79的拉出现象。
图8A到8F是解释图7所示的电容器制造方法的截面示图。
参照图8A，在设置有一晶体管及一位线的基板71上形成一层间绝缘层72。然后，蚀刻层间绝缘层72以形成局部地露出部分基板71的储存节点接触孔。这时，储存节点接触孔通常露出晶体管的源极/漏极区域、一掺杂硅层及一晶体取向生长的硅层等。
其次，在露出在储存节点接触孔内的基板71上沉积一硅化钛层73。这时，通过沉积一钛层后进行热处理而形成硅化钛层73。然后，通过一湿蚀刻过程除去未反应的钛层以便只在储存节点接触孔内形成硅化钛层73。其中，该硅化钛层73形成一用于减小其接触电阻的欧姆接点。
于层间绝缘层72上沉积一导电氮化物层直到填满储存节点接触孔为止，并通过CMP过程使之平坦化直到露出层间绝缘层72的表面为止，以便形成由埋入储存节点接触孔之内的导电氮化物制成的储存节点接触栓塞74。
在形成储存节点接触栓塞74后，进行储存节点形成过程。
依次在包含有储存节点接触栓塞74的层间绝缘层72上沉积第一氮化物层75A、储存节点支撑氧化物层76、第二氮化物层75B以及第一和第二储存节点氧化物层77A和77B。
其中，第一和第二氮化物层75A和75B都是蚀刻阻挡层。使用储存节点支撑氧化物层76通过支撑储存节点79的底部区而加强结构强度。同时，第一和第二储存节点氧化物层77A和77B是具有不同湿蚀刻选择性值的双层或叠层并决定储存节点79的高度。例如，第一储存节点氧化物层77A的蚀刻选择性值高于第二储存节点氧化物层77B的蚀刻选择性值。
此外，该第一氮化物层75A的厚度约100埃到约2000埃，而第二氮化物层75B则具有相同的厚度。该储存节点支撑氧化物层76的厚度是约100埃到约3000埃。该第一氮化物层75A、储存节点支撑氧化物层76、第二氮化物层75B以及第一和第二氧化物层77A和77B的总厚度为约3000埃到大约30000埃的范围内。因此，该第一和第二储存节点氧化物层的厚度是约7000埃到大约24000埃。
同时，该第一和第二氧化物层77A和77B以及储存节点支撑氧化物层76都是通过CVD技术沉积的氧化物层。这类氧化物层也称为CVD氧化物层。因此，第一和第二氧化物层77A和77B都是多层CVD氧化物层，并使用选自PETEOS、LPTEOS、PSG、BPSG及SOG中的任一种材料进行。
该储存节点支撑氧化物层76的蚀刻选择性值高于第二储存节点氧化物层77B的蚀刻选择性值并大致等于第一储存节点氧化物层77A。但是，储存节点支撑氧化物层76的蚀刻选择性值可在允许维持储存节点结构的范围之内进行改变。也就是说，使其蚀刻选择性值可在其后的湿式浸出过程期间用于防止彼此相邻的宽的宽度储存节点孔之间的间隙出现开口。
参照图8B，在第一和第二氧化物层77A和77B上形成一储存节点掩膜，使用该储存节点掩膜作为其后进行干蚀刻的蚀刻遮罩。连续进行干蚀刻，依次对第二氮化物层75B和储存节点支撑氧化物层76进行干蚀刻以形成用以形成储存节点79的区域，例如具有内凹图案的储存节点孔78A。以下，将该储存节点孔78A称为窄宽度的储存节点78A。其中，第一氮化物层75A在用于形成窄宽度的储存节点孔78A干蚀刻过程期间用作蚀刻阻挡层。
参照图8C，通过使用诸如稀释HF、混合有HF-基的化学物质及混合有氨-基的化学物质的化学物质的湿式浸出过程对第一和第二储存节点氧化物层77A和77B进行蚀刻以展窄宽度的储存节点孔78A。这种已展宽的储存节点孔78A称为宽的宽度储存节点孔78B。这时，使用湿式化学物质的浸渍过程是在约4℃到约100℃的温度下进行约10到1800秒。
当对具有不同湿蚀刻选择性值的第一和第二储存节点氧化物层77A和77B上进行浸渍过程时，第一储存节点氧化物层77A以高于该第二储存节点氧化物层77B的蚀刻速率进行蚀刻。因此，该宽的宽度储存节点孔78B的底部区域的宽度d2宽于其上部区域的宽度d1。换句话说，因为该第一储存节点氧化物层77A是以较高速率进行蚀刻时在第二储存节点氧化物层77B下方形成第一下切区域78C。
此外，该第一和第二氮化物层75A和75B由于其蚀刻选择性而未受到蚀刻。但是，与第一和第二氮化物层75A和75B相同的储存节点支撑氧化物层76以湿式进行蚀刻。结果，在第一氮化物层75A与第二氮化物层75B之间形成第二下切区域78D。
最后，通过使用湿式化学物质的浸渍过程展宽窄宽度的储存节点孔78A以便形成宽的宽度储存节点孔78B。特别是，该宽的宽度储存节点78B的底部区域由于第一和第二下切区域78C和78D而成为比其上部区域更宽。
同时，由于在上述浸渍过程期间保留了第一氮化物层75A，所以能防止储存节点接触栓塞74的损耗。
参照图8D，除去第一氮化物层75A并由此露出储存节点接触栓塞74。之后，通过使用CVD技术在包含宽的宽度储存节点孔78B的整个表面上沉积一掺杂硅层。然后，在该掺杂硅层上形成一氧化物层或光敏薄膜直到填满该宽宽度的储存节点孔78B为止。
接着，通过回蚀刻过程或化学机械研磨(CMP)过程移除除宽宽度的储存节点孔78B部分以外的掺杂硅层以形成由掺杂硅层制成的圆柱状储存节点。之后，除去氧化物层或光敏薄膜。
同时，除了单层式掺杂硅层外也可使用于圆柱状储存节点79的导电层是沉积有一掺杂硅层和一非掺杂硅层的双层或叠层。同时，导电层使用Ru、Pt、Ir、W、IrOx、RuO2、WN或TiN。通过使用物理气相沉积法(PVD)技术、CVD技术、ALD技术或PEALD技术沉积厚度为约100埃到约1000埃的导电层。
最后，在呈圆柱体结构的储存节点79中，底部区域的宽度比其上部区域更宽。特别是，储存节点79的表面面积因其底部区域具有和第一和第二下切区域78C及78D相同的凹凸形状而增加。
参照图8E，通过湿式浸出过程除去第一和第二储存节点氧化物层77A和77B。这时，第一和第二氮化物层75A和75B由于其特定的蚀刻选择性而保留下来。这些保留的第一和第二氮化物层75A和75B支撑储存节点79的底部区域，因此可防止储存节点79脱落。
同时，湿式浸出过程使用的是一种液体化学物质特别是使用一种混合有HF-基类的化学物质。湿式浸出过程是在约4℃到大约80℃的温度范围内进行约10到3600秒。
与图2中的现有技术比较，只以一氮化物层25支撑储存节点28，在对储存节点氧化物层进行湿式浸出过程时会造成储存节点28出现脱落或拉出现象。但如图8E所示，第一和第二氮化物层75A和75B支撑储存节点79，并在第一和第二氮化物层75A与75B之间形成的两个下切区域加强储存节点79的结构强度，因此进一步防止了上述问题的发生。
参照图8F，依次在除去第一和第二储存节点氧化物层77A和77B后露出的储存节点79表面上形成一介电层80及一平板节点81。
其中，使用MOCVD技术或ALD技术沉积介电层80。特别是介电层80是通过选自SiO2、SiO2/Si3N4、TaON、Ta2O5、SrTiO3、(Ba，Sr)TiO3及(Pb，Sr)TiO3中的任一种材料沉积到其厚度为约50埃到大约300埃范围。
同时，该平板节点81是通过使用溅射技术、CVD技术、或是ALD技术或PEALD技术沉积而形成。特别是，该平板节点81是通过使用氮化钛、钌、多晶硅层、铂、铱、钨或氮化钨沉积出厚度范围为约500埃到约3000埃而进行。
如上所述根据本发明第三优选实施例，该储存节点79的底部区域是牢固地受到第一和第二氮化物层75A和75B的支撑，并在第一和第二氮化物层75A与75B之间形成第一和第二下切区域78C和78D。这种稳固的支撑在进行使用湿式化学物质的湿式浸出过程时成为防止储存节点79的发生电桥形成及拉出现象的因素。
图9是表示一种根据本发明第四优选实施例的电容器结构的截面示图。
如图所示，根据本发明第四优选实施例的电容器包含：一基板91，它设置有至少一个晶体管和一位线；一层间绝缘层92，它形成在基板91上；一储存节点接点(SNC)，它包含一硅化钛层93及一储存节点栓塞94，且穿过该层内绝缘层92而连接到基板91上；第一和第二氮化物层95A和95B，其形成于层间绝缘层92上并作为其上具可露出该储存节点接触栓塞94的表面的开口的蚀刻阻挡层；一储存节点支撑氧化物层96，它通过在第一和第二氮化物层95A与95B之间形成一下切区域而具有较宽的开口以露出该储存节点接触栓塞94；一储存节点99，它受到该储存节点支撑氧化物层96和第二氮化物层95B的物理性支撑，并连接到该储存节点接触栓塞94上；一介电层100，它形成于该储存节点99上；以及一平板节点101，它沉积在该介电层100上。
其中，该储存节点99具有圆柱体结构。但不像如图7所示的电容器，该储存节点99的上部区域具有平滑的表面。
在图9所示的这种电容器中，由于该储存节点99是受到第一和第二氮化物层95A和95B以及储存节点支撑氧化物层96的支撑而能够防止在储存节点99间形成电桥与该储存节点99的拉出现象。
图10A到10F是解释图9所示的电容器制造方法的截面示图。
参照图10A，在设置有一晶体管及一位线的基板91上形成层间绝缘层92。然后，蚀刻层间绝缘层92以形成局部地露出部分基板91的储存节点接触孔。这时，储存节点接触孔通常露出晶体管的源极/漏极区域、一掺杂硅层及一磊晶体取向生长的硅层等。
接着，将在储存节点接触孔内露出的基板91上沉积一硅化钛层93。这时，通过沉积一钛层后再进行热处理而形成硅化钛层93。然后，通过湿式蚀刻过程除去未反应的钛层以便只于该储存节点接触孔内形成硅化钛层93。
层间绝缘层92上沉积一导电氮化物层直到填满该储存节点接触孔为止，并通过CMP过程使之平坦化直到露出层间绝缘层92的表面为止，以便形成了由导电氮化物制成且埋入储存节点接触孔内的储存节点接触栓塞94。
在形成储存节点接触栓塞94后，接着进行储存节点形成过程。
在包含有储存节点接接触栓塞94的层间绝缘层92上依次沉积第一氮化物层95A、储存节点支撑氧化物层96、第二氮化物层95B以及储存节点氧化物层97。
其中，该第一和第二氮化物层95A和95B都是蚀刻阻挡层。使用储存节点支撑氧化物层6通过支撑储存节点99的底部区域而加强结构强度。同时，该储存节点氧化物层97是通过CVD技术沉积的单一层。
此外，第一氮化物层95A的厚度是约100埃到约2000埃，且第二氮化物层95B则具有与第一氮化物层75A相同的厚度。储存节点支撑氧化物层96的厚度是约100埃到约3000埃。第一氮化物层95A、储存节点支撑氧化物层96、第二氮化物层95B以及储存节点氧化物层97的总厚度为约3000埃到大约30000埃的范围。因此，储存节点氧化物层97的厚度是约7000埃到大约24000埃。
同时，储存节点支撑氧化物层96也是通过CVD技术沉积的氧化物层。同时，储存节点支撑氧化物层96的蚀刻选择性值与储存节点氧化物层97的蚀刻选择性值大致相同。但是，该储存节点支撑氧化物层96的蚀刻选择性值可在允许维持其储存节点结构的范围内进行变化。也就是说，使其蚀刻选择性值可在其后的湿式浸出过程期间防止宽的宽度储存节点之间的间隙出现开口。
参照图10B，在储存节点氧化物层97上形成储存节点掩膜，在其后进行的干式蚀刻时使用储存节点掩膜作为蚀刻掩膜。连续进行干式蚀刻，依次对第二氮化物层95B和储存节点支撑氧化物层96进行干式蚀刻以便形成用于形成储存节点99的区域，例如具有内凹图案的储存节点孔98A。以下，将储存节点孔98A称为窄宽度的储存节点孔98A。同时，第一氮化物层95A在干蚀刻过程期间用作形成窄宽度储存节点孔98A的蚀刻阻挡层。
参照图10C，通过使用诸如稀释的氢氟酸(HF)、混合有HF-基类的化学物质及混合有氨-基类的化学物质的湿式浸出过程使储存节点氧化物层97进行蚀刻以展宽窄宽度的储存节点孔98A。这种展宽的储存节点孔98A称为宽宽度的储存节点孔98B。这时，使用湿式化学物质的浸渍过程是在约4℃到约180℃的温度下进行约10到1800秒。
此外，第一和第二氮化物层95A和95B是由于它们的蚀刻性值而未受到蚀刻。但是，与第一和第二氮化物层95A和95B有相同的型式的储存节点支撑氧化物层96以湿式进行蚀刻。结果，在第一和第二氮化物层95A与95B之间形成下切区域98C。
最后，通过使用湿式化学物质的浸渍过程展宽窄宽度的储存节点孔98A以形成宽宽度的储存节点孔98B。特别是，该宽宽度的储存节点孔98B的底部区域由于下切区域98C而成为比其上部区域更宽。
同时，由于在上述浸渍过程期间保留了第一氮化物层95A，所以能防止储存节点接触栓塞94的损耗。
参照图10D，移除第一氮化物层95A，由此露出储存节点接触栓塞94。之后，通过使用CVD技术在包含有宽的宽储存节点孔98B的整个表面上沉积一掺杂硅层。然后，在掺杂硅层上形成氧化物层或是光敏薄膜直到填满该宽宽度的储存节点孔98B为止。
接着，通过使用回蚀刻过程或是CMP过程以移除形成在除了宽宽度的储存节点孔98B以外的部分上的掺杂硅层以致形成由掺杂硅层形成圆柱状储存节点99。之后，移除氧化物层或光敏薄膜。其中，除了单层掺杂硅层外用于圆柱状储存节点99的导电层可以是沉积有掺杂硅层和非掺杂硅层构成的双层或叠层。同时，导电层是使用钌、铂、铱、钨、氧化铱(IrOx)、氧化钌(RuOx)、氮化钨或氮化钛。导电层是通过使用PVD技术、CVD技术、ALD技术或PEALD技术以约100埃到大约1000埃的厚度而沉积。
最后，储存节点99的表面面积因其底部区域也具有和该下切区域98C相同的凹凸形状而增加。
参照图10E，通过一湿式浸出过程移除储存节点氧化物层97。这时，第一和第二氮化物层95A和95B由于其蚀刻选择性而保留。这些保留的氮化物层95A和95B支撑储存节点99的底部区域，由此可防止储存节点99的脱落。
同时，该湿式浸出过程是使用一种液体化学物质而且特别是使用一种混合有HF-基类的化学物质。该湿式浸出过程是在约4℃到约80℃的温度范围内进行约10到3600秒。
与图2的现有技术相比，只有以一氮化物层25支撑储存节点28则在对储存节点氧化物层97施加湿式浸出过程时造成储存节点28出现脱落或拉出现象。但如图10E所示，以第一和第二氮化物层95A和95B支撑储存节点99，加强储存节点99的结构强度，由此进一步防止了前述问题的发生。
参照图10F，依次在移除储存节点氧化物层97后露出的储存节点99表面上形成一介电层100及一平板节点101。
其中，介电层100沉积作业是通过使用MOCVD技术或ALD技术而进行的。特别是介电层100是通过使用选自SiO2、SiO2/Si3N4、TaON、Ta2O5、SrTiO3、(Ba，Sr)TiO3及(Pb，Sr)TiO3中任一种进行沉积到约50埃到约300埃的厚度。
同时，该平板节点101是通过使用溅镀技术、CVD技术、或ALD技术或PEALD技术进行沉积的。特别是，该平板节点101是通过使用氮化钛、钌、多晶硅层、铂、铱、钨或氮化钨的沉积至厚度范围约500埃到约3000埃内。
如上所述，按照第四优选实施例，储存节点99的底部区域牢固地由第一和第二氮化物层95A和95B以及下切区域98C所支撑，虽然储存节点氧化物层97是单氧化物层。当使用湿式化学物质进行湿式浸出过程时，上述牢固的支撑成为阻止储存节点99产生电桥形成和拉出现象的因素。
不同于本发明第三和第四优选实施例的是，如果不使用第二氮化物层，则与储存节点氧化物层比较，储存节点支撑氧化物层限于使用可充分确保其湿蚀刻选择性值的CVD氧化物层。同时，使用具有适当蚀刻选择性值的CVD氧化物层使其能实现一种其中使储存节点的底部部分插入该储存节点支撑氧化物层内的圆柱体结构，由此提供了稳定的结构。
但是，当如第三和第四优选实施例使用第二氮化物层时，由于可以在没有任何困难下选择用于储存节点支撑氧化物层的CVD氧化物层可以达到大量生产的目的。
结论是，本发明提供了一种电容器，它通过加强具有圆柱体结构的储存节点的结构强度而能够防止储存节点的电桥形成以及储存节点的拉出现象。这种效应是因储存节点的底部区域受到通过使多晶硅栓塞下凹而设置的支撑孔或通过形成两个氮化物层的支撑氧化物层以及至少一个以上的下切区域的支撑的事实而造成的，由于这效果能够进一步使晶片产率比先前提高2或3倍。
同时，由于该储存节点的底部区域具有和支撑孔相似的凸-凹形状，储存节点的表面面积也增加，从而进一步增加了电容器的电容。
参照有关的优选实施例描述了本发明，对本领域的技术人员应该清楚，在不偏离本发明所附权利要求的范围下可进行各种改变和修正。

Claims (24)

1.一种用于制备半导体装置的电容器的方法，包含下列步骤：
在基板上形成一层间绝缘层；
形成局部地露出部分基板的一接触孔，它是通过蚀刻层间绝缘层而形成；
形成一储存节点接触点，使其埋入于接触孔内，而具有与该层间绝缘层表面相同的平面位准；
在层间绝缘层上形成一储存节点氧化物层；
形成一露出储存节点接触点的储存节点孔，它是通过蚀刻该储存节点氧化物层而形成；
形成支撑孔，它是通过下凹、或通过局部移除因储存节点孔露出的储存节点接触点的上部部分而形成的；
形成具有圆柱体结构且与该储存节点接触点电连接的储存节点，其中将该储存节点的底部部分配置在支撑孔内，以使由此受到该支撑孔及层间绝缘层的支撑；以及
移除储存节点氧化物层。
2.如权利要求1的方法，其中，该储存节点接触点是一多晶硅栓塞，且在支撑孔形成步骤中使该多晶硅栓塞的上部部分下凹或移除。
3.如权利要求2的方法，其中，在支撑孔形成步骤中使多晶硅栓塞的上部部分经受干蚀刻过程或湿蚀刻过程。
4.如权利要求3的方法，其中，该干蚀刻过程是通过采用的多晶硅层相对于储存节点氧化物层的蚀刻选择性比是40比1而进行。
5.如权利要求3的方法，其中，该湿蚀刻过程使用混合比例为10∶1到1∶500的NH4OH和H2O的化学溶液或混合比为20∶1到1∶100的HF和HNO3的化学溶液。
6.如权利要求5的方法，其中，将该化学溶液放入一其温度维持在4℃到100℃的范围内的浸渍浴中5到3600秒。
7.如权利要求3的方法，其中，在支撑孔形成步骤中多晶硅栓塞的目标厚度为500埃到5000埃。
8.如权利要求1的方法，其中储存节点氧化物层用上层和下层的双层构成，该下层的湿蚀刻选择比高于该上层的湿蚀刻选择比。
9.如权利要求8的方法，还包括展宽储存节点孔的宽度从而在该储存节点氧化物层的下层上通过使用湿式化学物质的浸渍过程形成一下切区域的步骤。
10.如权利要求8的方法，其中，该储存节点接触点是一多晶硅栓塞，且在形成支撑孔步骤中使该多晶硅栓塞的上部部分下凹或移除。
11.如权利要求10的方法，其中，是以干式或湿式过程蚀刻多晶硅栓塞的上部部分。
12.如权利要求11的方法，其中，该干蚀刻过程中多晶硅层相对于储存节点氧化物层的蚀刻选择比是40比1。
13.如权利要求11的方法，其中，该湿蚀刻过程使用混合比例为10∶1到1∶500的NH4OH和H2O的化学溶液或混合比为20∶1到1∶100的HF和HNO3的化学溶液。
14.如权利要求13的方法，其中，该化学溶液放入温度维持在4℃到100℃的范围内的浸渍浴中5到3600秒。
15.如权利要求11的方法，其中，在支撑孔形成步骤中多晶硅栓塞的目标厚度为500埃到5000埃。
16.一种半导体装置用电容器，是包含：
一基板；
一层间绝缘层，它具有一局部地露出部分基板的接触孔并形成在该基板上；
一储存节点接触点，它在接触孔的上部区域上配有支撑孔并用以局部填充部分接触孔，该支撑孔是通过下凹、或通过局部移除因储存节点孔露出的储存节点接触点的上部部分而形成的；以及
具有圆柱体结构的一储存节点，它电连接到储存节点接触点上，其中，将该储存节点的底部部分插入支撑孔中从而通过支持孔和层间绝缘层支持。
17.如权利要求16的电容器，还包括形成在层间绝缘层上的一支撑层，并除了支撑孔外设置有一步阶式开口。
18.如权利要求17的电容器，其中，支撑层是一种氮化物层。
19.如权利要求16的电容器，其中，该支撑孔的深度是500埃到5000埃。
20.如权利要求16的电容器，其中，储存节点接触点是一多晶硅栓塞。
21.如权利要求1的方法，其中储存氧化物层通过使用HF-基化学溶液的湿式浸出过程而除去。
22.如权利要求21的方法，其中湿式浸出过程是在温度维持在4℃到80℃范围内的浸渍浴中进行10到3600秒。
23.如权利要求1的方法，还包括形成依次覆盖储存节点的暴露面的介电层和平板节点的步骤。
24.如权利要求16的电容器，还包括依次覆盖储存节点的暴露面的介电层和平板节点。
CNB2003101243479A 2002-12-30 2003-12-30 电容器及其制备方法 Expired - Fee Related CN1293623C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR86395/2002 2002-12-30
KR86395/02 2002-12-30
KR86400/02 2002-12-30
KR86400/2002 2002-12-30
KR1020020086395A KR100721546B1 (ko) 2002-12-30 2002-12-30 캐패시터 및 그의 제조 방법
KR1020020086400A KR100685674B1 (ko) 2002-12-30 2002-12-30 캐패시터의 제조 방법

Publications (2)

Publication Number Publication Date
CN1519914A CN1519914A (zh) 2004-08-11
CN1293623C true CN1293623C (zh) 2007-01-03

Family

ID=32737757

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101243479A Expired - Fee Related CN1293623C (zh) 2002-12-30 2003-12-30 电容器及其制备方法

Country Status (3)

Country Link
US (1) US20040145057A1 (zh)
CN (1) CN1293623C (zh)
TW (1) TWI271872B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721579B1 (ko) * 2002-12-30 2007-05-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
US7312120B2 (en) 2004-09-01 2007-12-25 Micron Technology, Inc. Method for obtaining extreme selectivity of metal nitrides and metal oxides
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100722988B1 (ko) * 2005-08-25 2007-05-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR20080062538A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100979243B1 (ko) 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR100972864B1 (ko) * 2008-05-21 2010-07-28 주식회사 하이닉스반도체 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법
KR101565797B1 (ko) * 2009-02-16 2015-11-05 삼성전자주식회사 콘택 플러그를 포함하는 반도체 장치
CN101989539B (zh) * 2009-08-04 2012-03-28 中芯国际集成电路制造(上海)有限公司 电容器制作方法
US9490342B2 (en) * 2011-06-16 2016-11-08 United Microelectronics Corp. Method for fabricating semiconductor device
KR20130106151A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 고종횡비 캐패시터 제조 방법
US11462539B2 (en) * 2020-09-03 2022-10-04 Nanya Technology Corporation Crown capacitor and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1243335A (zh) * 1998-07-28 2000-02-02 西门子公司 叠状电容器的锥形电极
US6188099B1 (en) * 1996-12-24 2001-02-13 Mitsubishi Denki Kabushiki Kaisha Storage capacitor structure
US6344965B1 (en) * 1999-03-16 2002-02-05 Hyundai Electronics Industries Co., Ltd. Capacitor using high dielectric constant film for semiconductor memory device and fabrication method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429087B2 (en) * 1999-08-30 2002-08-06 Micron Technology, Inc. Methods of forming capacitors
US6403442B1 (en) * 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6468859B1 (en) * 1999-09-20 2002-10-22 Micron Technology, Inc. Method of reducing electrical shorts from the bit line to the cell plate
KR100359163B1 (ko) * 1999-12-31 2002-10-31 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100331568B1 (ko) * 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
US6884722B2 (en) * 2001-09-27 2005-04-26 International Business Machines Corporation Method of fabricating a narrow polysilicon line
KR100434496B1 (ko) * 2001-12-11 2004-06-05 삼성전자주식회사 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법
KR100449030B1 (ko) * 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188099B1 (en) * 1996-12-24 2001-02-13 Mitsubishi Denki Kabushiki Kaisha Storage capacitor structure
CN1243335A (zh) * 1998-07-28 2000-02-02 西门子公司 叠状电容器的锥形电极
US6344965B1 (en) * 1999-03-16 2002-02-05 Hyundai Electronics Industries Co., Ltd. Capacitor using high dielectric constant film for semiconductor memory device and fabrication method therefor

Also Published As

Publication number Publication date
CN1519914A (zh) 2004-08-11
TW200411944A (en) 2004-07-01
TWI271872B (en) 2007-01-21
US20040145057A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
CN1518112A (zh) 半导体器件及其制造方法
CN101937837B (zh) 具有大纵横比圆柱形电容器的半导体器件及其制造方法
CN1293623C (zh) 电容器及其制备方法
JP5105741B2 (ja) 半導体素子の製造方法
CN1638131A (zh) 具有阶梯状柱形结构的电容器的半导体器件及其制造方法
CN1292483C (zh) 半导体器件及其制造方法
CN1767171A (zh) 刻蚀停止结构及制造方法，以及半导体器件及制造方法
CN1696349A (zh) 用于去除氧化物膜的刻蚀液及其制备方法，以及制造半导体器件的方法
CN1534758A (zh) 半导体器件的制造方法
CN1612348A (zh) 半导体器件及其制造方法
CN1767205A (zh) 包括高k－介质材料的半导体器件及其形成方法
CN1705080A (zh) 半导体器件
CN1256511A (zh) 制造半导体器件电容器的方法
CN1801476A (zh) 制造电容器和半导体器件的方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1531096A (zh) 半导体基板中增加储存电容之电容器排列
CN1967809A (zh) 用于制造电容器的方法
CN1150624C (zh) 半导体集成电路器件及其制造方法
US6989561B2 (en) Trench capacitor structure
CN1532916A (zh) 设有电容器的半导体装置的制造方法
CN1244155C (zh) 半导体器件及其制造方法
US20080076231A1 (en) Method for fabricating capacitor of semiconductor device
CN1149672C (zh) 半导体装置及其制造方法
CN1503329A (zh) 半导体器件的制造方法
CN1217565A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103

Termination date: 20100201