CN1801476A - 制造电容器和半导体器件的方法 - Google Patents
制造电容器和半导体器件的方法 Download PDFInfo
- Publication number
- CN1801476A CN1801476A CNA2005101269567A CN200510126956A CN1801476A CN 1801476 A CN1801476 A CN 1801476A CN A2005101269567 A CNA2005101269567 A CN A2005101269567A CN 200510126956 A CN200510126956 A CN 200510126956A CN 1801476 A CN1801476 A CN 1801476A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- film
- layer
- conductive layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000003990 capacitor Substances 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 158
- 239000011229 interlayer Substances 0.000 claims description 52
- 238000000465 moulding Methods 0.000 claims description 52
- 238000005516 engineering process Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 238000010276 construction Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 238000004040 coloring Methods 0.000 claims description 3
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 238000005530 etching Methods 0.000 description 24
- 239000000243 solution Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000002955 isolation Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
在制造电容器和半导体器件的方法中，在具有接触插塞的衬底上形成模制层。该模制层包括露出接触插塞的开口。在接触插塞、开口的内侧壁以及模制层上形成导电层。形成光致抗蚀剂图形，以基本填充该开口。通过部分去除导电层，形成圆柱形下电极。选择性地去除模制层，同时光致抗蚀剂图形防止破坏下电极、接触插塞和衬底。去除光致抗蚀剂图形，然后，在下电极上形成介质层和上电极。因为存在光致抗蚀剂图形，所以在选择性地去除模制层期间，可以有效防止破坏下电极和接触插塞。
Description
相关专利申请的相互引用
本申请根据35U.S.C.§119要求2004年11月29日提交的第2004-98538号韩国专利申请的优先权，在此引用该专利申请的内容供参考。
技术领域
本发明的典型实施例涉及制造电容器和半导体器件的方法。本发明的典型实施例更特别地涉及一种用于制造其下电极包括金属的的电容器的方法以及制造诸如包括这种电容器的DRAM器件的半导体器件的方法。
背景技术
随着信息处理系统的广泛使用，半导体器件不断发展，以具有更高的响应速度、更大的存储容量以及更低的功率消耗。半导体器件通常被分类为易失性半导体存储器件和非易失性半导体存储器件。易失性半导体存储器件包括动态随机存取存储器(DRAM)器件和静态随机存取存储器(SRAM)器件。通常，诸如DRAM器件的易失性半导体存储器件包括电容器和诸如晶体管的开关元件。
多晶硅-绝缘体-多晶硅(PIP)电容器广泛用于半导体存储器件。PIP电容器容易制造，因为在高温下，多晶硅较稳定，而且诸如化学汽相沉积(CVD)工艺的制造技术高度发达。然而，PIP电容器的电特性可能根据施加的电压发生变化。特别是，由于PIP电容器的下电极和上电极由多晶硅构成，所以在上电极与下电极之间以及在绝缘层与下电极之间可能形成耗尽层。当在PIP电容器上产生耗尽层时，PIP电容器的介质层可以具有相对增大的厚度，从而恶化了PIP电容器的电容。特别是，在PIP电容器用于其设计原则是约低于90nm的高集成半导体器件时，该半导体器件可能不具有要求的电容。
考虑到PIP电容器的上述缺点，开发了金属-绝缘体-金属(MIM)电容器。
在制造传统MIM电容器的方法中，在衬底上形成层间绝缘层，然后，通过该层间绝缘层，形成接触插塞。通常，利用掺杂的多晶硅，形成接触插塞，因为在以较高温度进行的后续处理中，金属可能熔融或者扩散。在接触插塞上形成金属圆柱形下电极。在此，在由金属形成的下电极与由多晶硅形成的接触插塞之间可能产生电耦合(galvaniccoupling)，因为通常在两个不同的导电层或者图形之间产生电流耦合。当在两个不同导电层或者图形之间形成电流耦合时，导电层或者图形之一特别容易被侵蚀。如果在金属的下电极与多晶硅的接触插塞之间产生电流耦合，则在形成MIM电容器的后续蚀刻处理过程中使用的化学物质可能迅速侵蚀接触插塞上的多晶硅。因此，可能在接触插塞与下电极之间产生空隙，因为在形成下电极的蚀刻处理过程中，可能迅速腐蚀接触插塞。
同时，通常利用化学机械抛光(CMP)工艺形成电容器的圆柱形下电极。在利用CMP工艺形成圆柱形下电极时，形成诸如牺牲层的附加层，以保护该圆柱形下电极。然而，CMP工艺可能需要较长时间，而且还难以控制CMP工艺的处理条件。此外，在利用金属形成圆柱形下电极时，CMP工艺的处理过程可能较长，因为与该金属相比，CMP工艺采用的磨料具有较低抛光率。
鉴于上述问题，开发了一种不采用CMP工艺制造电容器的圆柱形下电极的方法。第2004-046704号韩国未决专利申请、第2004-001886号韩国未决专利申请以及第2001-053251号日本未决专利申请公开了这种方法。根据制造圆柱形下电极的传统方法，在开口上形成光致抗蚀剂膜，用于形成圆柱形下电极，然后，利用蚀刻处理过程形成圆柱形下电极。
然而，制造下电极的传统方法仅提供了具有凹形结构的下电极，在该凹形结构中，仅内部部分用作该电容器的有效面积。尽管具有凹形结构的下电极可以具有结构稳定性，但是电容器的有效面积基本上小于包括整个圆柱形形状的下电极的电容器的有效面积。此外，制造下电极的传统方法公开仅掺杂多晶硅用于下电极，而不使用金属。在利用掺杂多晶硅形成下电极时，可能在下电极与介质层之间产生耗尽层，因此，介质层具有更大的增大理论厚度。因此，这种形式的下电极不适合用于包括在要求高存储电容的高度集成的半导体器件的电容器中。
发明内容
本发明的典型实施例提供了一种用于制造具有改进的电容的电容器，同时防止破坏该电容器的接触插塞、下电极和/或者在下层的制造方法。
本发明的典型实施例还提供了一种用于制造包括该电容器的半导体器件的方法。
根据一个方面，本发明涉及一种制造电容器的方法，在制造该电容器的方法中，在具有接触插塞的衬底上形成模制层。该模制层包括露出接触插塞的开口。在接触插塞、开口的内侧壁以及模制层上形成导电层。形成基本填充该开口的光致抗蚀剂图形。通过部分去除导电层，形成圆柱形下电极。选择性地去除模制层，同时光致抗蚀剂图形防止破坏下电极、接触插塞和衬底。去除了光致抗蚀剂图形后，在下电极上形成介质层和上电极。
在本发明的典型实施例中，导电层包括从包括钛膜、氮化钛膜以及包括钛膜和氮化钛膜的多层结构的组中选择的膜。
在本发明的典型实施例中，接触插塞包括的导电材料与导电层的导电材料不同。例如，接触插塞包括掺杂了杂质的多晶硅。
在本发明的典型实施例中，通过在导电层上形成基本填充该开口的光致抗蚀剂图形、利用空白曝光处理过程，使光致抗蚀剂膜曝光、以及显影该光致抗蚀剂膜，形成光致抗蚀剂图形。在空白曝光处理过程中，光相对于光致抗蚀剂膜散焦，以选择性地显影光致抗蚀剂膜的上部部分。光致抗蚀剂膜可以包括着色剂，以调节光的透射性。在形成了光致抗蚀剂膜后，热处理光致抗蚀剂膜。
在本发明的典型实施例中，通过进行回蚀处理，形成下电极。
在本发明的典型实施例中，通过在导电层上形成光致抗蚀剂膜，以基本填充该开口、以及通过部分去除光致抗蚀剂膜，形成光致抗蚀剂图形。
在本发明的典型实施例中，利用湿法蚀刻溶液，去除模制层。
在本发明的典型实施例中，利用灰化处理过程和/或者剥离处理过程，去除光致抗蚀剂图形。
在本发明的典型实施例中，在形成模制层之前，在衬底上形成蚀刻阻止层。
在本发明的典型实施例中，利用从包括化学汽相沉积(CVD)工艺、循环CVD工艺以及原子层沉积(ALD)工艺的组中选择的工艺，形成导电层。
根据另一边方面，本发明涉及一种制造半导体器件的方法。在制造诸如DRAM器件的半导体器件的方法中，在衬底上形成晶体管，然后，在衬底上形成第一层间绝缘层。该第一层间绝缘层包括电连接到晶体管的源极/漏极区的第一填充电极和第二填充电极。在第一层间绝缘层上形成第二层间绝缘层。第二层间绝缘层包括电连接到第一填充电极的位线。在第二层间绝缘层上形成第三层间绝缘层。第三层间绝缘层包括电连接到第二填充电极的接触插塞。在第三层间绝缘层上形成模制层。该模制层包括露出该接触插塞的开口。在接触插塞、开口的内侧壁以及模制层上形成导电层。形成光致抗蚀剂图形以基本填充该开口，通过部分去除导电层，形成圆柱形下电极。选择性地去除模制层，同时光致抗蚀剂图形防止破坏下电极和在下结构。去除了光致抗蚀剂图形后，在下电极和第三层间绝缘层上形成介质层。然后，在该介质层上形成上电极。
在本发明的典型实施例中，在形成模制层之前，在第三层间绝缘层上形成蚀刻阻止层。
根据本发明，由于在选择去除模制层期间，蚀刻溶液不渗入下电极和电接触电容器的下电极的接触插塞，所以可以有效防止破坏下电极和接触插塞。因此，在降低发生故障的可能性的情况下，由此制造的半导体器件具有改善的电特性而且可靠。
此外，可以不采用CMP工艺形成电容器的下电极，因此可以降低包括电容器的半导体器件的制造时间和制造成本。此外，该电容器包括诸如金属的导电材料的下电极，因此，该电容器具有增强的电容值。
附图说明
通过参照附图详细说明本发明的典型实施例，本发明的上述以及其他特征和优点更加显而易见。
图1至10是示出根据本发明的典型实施例制造半导体器件的方法的剖视图；以及
图11和12是示出根据本发明的典型实施例制造半导体器件的方法的剖视图。
具体实施方式
下面将参照附图更全面说明本发明，附图示出本发明的实施例。然而，可以以许多不同方式实现本发明，而且不应该认为本发明局限于在此描述的实施例。相反，提供这些实施例是为了使该公开更彻底和全面。在附图中，为了清楚起见，对各层和各区域的尺寸或者相对尺寸进行了放大。
应理解，在元件或者层被称为位于“之上”、“连接到”或者“耦合到”另一个元件或者层时，它可以直接位于之上、直接连接到或者直接耦合到另一个元件或者层，也可以存在中间元件或者层。相反，在元件被称为“直接位于之上”、“直接连接到”或者“直接耦合到”另一个元件或者层时，不存在中间元件或者层。在所有附图中，同样的参考编号表示同样的元件。在此使用的术语“和/或者”包括一个或者多个所列的有关项目之任一及其所有组合。
应理解，尽管在此为了描述各元件、部件、区域、层和/或者部分，使用了术语第一、第二、第三等，但是这些元件、部件、区域、层和/或者部分不受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或者部分与另一个区域、层或者部分区别开。因此，下面讨论的第一元件、部件、区域、层或者部分可以被称为第二元件、部件、区域、层或者部分，而不脱离本发明讲述的内容。
此外，在此为了便于说明可以利用相对术语，例如，“之下”、“下面”、“下”、“之上”、“上”等描述一个元件或者特征图形与另一(各)元件或者(各)特征图形的关系，如图所示。显然，空间相对术语意在说明，除了附图所示的取向之外，还包括所使用或者操作的不同取向的器件。例如，如果图中的器件翻转，则位于其他元件的“下面”或者“之下”描述的元件位于该其他元件的“之上”。因此，典型术语“之下”可以包括“之上”和“之下”取向。可以使该器件反向(旋转90度或者位于其他方向)，并因此解释在此使用的空间相对描述语。在此使用的专门名词仅用于说明特定实施例，而无意限制本发明。
在此，参考剖视图，说明本发明实施例，该剖视图是本发明的理想化实施例(和中间结构)的原理图。这样，可以预期由制造技术和/或者公差产生例如所示形状的变形。因此，不应该认为本发明实施例局限于在此示出的各区域的特定形状，然而，它包括例如制造过程导致的形状偏差。例如，利用矩形示出的注入区通常在其边缘具有圆形或者弯曲特征和/或者梯形注入浓度，而非从注入区到非注入区的二元变化。同样，进行注入形成的埋入区可能导致在该埋入区与通过其进行注入的表面之间的区域上产生某些注入。因此，附图所示的区域是示意性的，其形状并不说明是器件某个区域的实际形状，而且也无意限制本发明范围。
图1至10是示出根据本发明的典型实施例制造半导体器件的方法的剖视图。
参考图1，在半导体衬底100上形成隔离层102，以确定激活区和场区。例如，利用诸如浅沟槽隔离(STI)工艺的隔离工艺，形成隔离层102。隔离层102可以包括诸如氧化硅的氧化物。
在半导体衬底100上形成栅极结构104。栅极结构104分别包括顺序形成在衬底100上的栅极绝缘层图形、栅极电极、栅极掩模以及栅极隔离片。
在衬底100的上部部分上与栅极结构104相邻形成源极/漏极区106。例如，可以利用离子注入工艺形成源极/漏极区106。在衬底100上，源极/漏极区106完成形成晶体管。
在衬底100上形成第一层间绝缘层109，以覆盖晶体管。例如，可以利用诸如氧化硅的氧化物，形成第一层间绝缘层109。此外，还可以利用化学汽相沉积(CVD)工艺、等离子体增强的化学汽相沉积(PECVD)工艺、高密度等离子体化学汽相沉积(HDP-CVD)工艺或者原子层沉积(ALD)工艺，形成第一层间绝缘层109。
部分蚀刻第一层间绝缘层109，以形成分别露出源极/漏极区106的第一接触孔。在为了填充第一接触孔，而在第一层间绝缘层109上形成了第一导电层后，部分去除第一导电层，从而在该第一接触孔内形成第一和第二填充电极108a和108b。例如，可以利用金属、金属氮化物或者掺杂了杂质的多晶硅，形成第一和第二填充电极108a和108b。例如，利用钨(W)、氮化钨(WN)、钛(Ti)、氮化钛(TiN)、铝(Al)、氮化铝(AlN)、钽(Ta)、氮化钽(TaN)等形成第一和第二填充电极108a和108b。第一填充电极108a电连接到位线110，而第二填充电极108b电连接到电容器。
在第一层间绝缘层109、第一填充电极108a以及第二填充电极108b上形成第二层间绝缘层101。可以利用诸如氧化硅的氧化物，形成第二层间绝缘层101。此外，可以利用CVD工艺、PECVD工艺、HDP-CVD工艺或者ALD工艺，形成第二层间绝缘层101。
部分蚀刻第二层间绝缘层101，以形成露出第一填充电极108a的第二接触孔。在第二层间绝缘层101上形成第二导电层，以填充第二接触孔。构图第二导电层，从而形成接触第一填充电极108a的位线110。例如，利用金属、导电金属氮化物或者掺杂了杂质的多晶硅，形成位线110。
在位线110上形成第三层间绝缘层112。利用诸如氧化硅的氧化物，形成第三层间绝缘层112。可以利用CVD工艺、PECVD工艺、HDP-CVD工艺或者ALD工艺，形成第三层间绝缘层112。
部分蚀刻第三层间绝缘层112，由此形成露出第二填充电极108b的第三接触孔。在本发明的典型实施例中，第三接触孔的上部部分的宽度基本大于其下部部分的宽度。
在第三层间绝缘层112上形成第三导电层，以填充第三接触孔后，部分去除第三导电层，以在第三接触孔内形成接触插塞114。例如，利用金属、金属氮化物或者掺杂了杂质的多晶硅，形成接触插塞114。接触插塞114电接触第二填充电极108b。
当第三接触孔的上部部分的宽度大于下部部分时，根据第三接触孔的形状，接触插塞114的上部部分的宽度还基本上大于其下部部分的宽度。如果接触插塞114的上部宽度基本上大于接触插塞114的下部宽度，电容器的下电极122a(请参考图7)与接触插塞114之间的接触面积可以增加，使得充分保证用于形成下部112a的工艺的对准余量。
参考图2，在第三层间绝缘层112和接触插塞114上形成蚀刻阻止层116。利用相对于模制层118具有蚀刻选择性的材料，形成蚀刻阻止层116。即，可以利用不被用于蚀刻模制层118的蚀刻溶液或者蚀刻气体腐蚀的材料，形成蚀刻阻止层116。例如，利用诸如氮化硅的氮化物，形成蚀刻阻止层116。
在蚀刻阻止层116上形成模制层118。例如，可以利用诸如氧化硅的氧化物，形成模制层118。例如，利用四乙基原硅酸盐(TEOS)、HDP-CVD氧化物、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)、旋涂(spin-on)玻璃(SOG)等，形成模制层118。在本发明的一个典型实施例中，模制层118可以具有多层结构，它至少包括两个上述氧化物。在本发明的另一个典型实施例中，模制层118可以具有多层结构，它至少包括两种具有不同蚀刻率的氧化物，以形成具有阶梯侧壁的开口120。
可以根据电容器的要求的电容，适当调节模制层118的厚度。换句话说，可以根据要求的电容器高度，适当改变模制层118的厚度，因为电容器的高度主要取决于模制层118的厚度。
部分蚀刻模制层118和蚀刻阻止层116，从而形成开口120。通过模制层118和蚀刻阻止层116，开口120露出接触插塞114。在本发明的典型实施例中，当通过模制层118和蚀刻阻止层116形成开口120时，可以过蚀刻蚀刻阻止层116，以完全去除位于接触插塞114上的蚀刻阻止层116。因此，可以稍许蚀刻接触插塞114的上部，从而在接触插塞114的上部，形成凹口。换句话说，在形成开口120后，在接触插塞114的中心上部，形成凹槽。
参考图3，在接触插塞114上、在开口120的内侧壁上以及在模制层118上继续形成第四导电层122。例如，利用金属或者金属氮化物，形成第四导电层122。例如，利用钛、氮化钛、铝、氮化铝、氮化铝钛、钽、氮化钽等，形成第四导电层122。作为一种选择，第四导电层122可以具有多层结构，它包括钛膜和氮化钽膜。在此，钛膜用作阻挡层，用于防止金属原子扩散。
当不利用掺杂多晶硅，而利用金属或者金属氮化物形成第四导电层122时，电容器可以具有改善的电容，因为在下电极122a与介质层126之间没有形成耗尽层(请参考图10)。
由于开口120具有较高的宽高比，所以形成第四导电层122，以具有良好阶梯覆盖。此外，第四导电层122具有较薄的厚度，因此第四导电层122不填充开口122。因此，可以利用CVD工艺、ALD工艺或者循环CVD工艺，形成第四导电层122。
当利用金属或者金属氧化物形成第四导电层122时，与掺杂多晶硅用于第四导电层122的情况相比，在该第四导电层122上容易产生裂痕或者晶格缺陷。在后续蚀刻处理过程，包括在蚀刻溶液中的化学物质可以轻而易举地通过该裂痕或者缺陷渗入第四导电层122。此外，在第四导电层122具有柱状晶体结构时，化学物质可以更加轻而易举地通过包括在第四导电层122上的颗粒的晶界渗入第四导电层122。
同时，在第四导电层122包括利用CVD工艺形成的钛/氮化钛膜时，获得的第四导电层122具有柱状晶体结构。此外，当第四导电层122具有较厚的厚度时，在具有钛/氮化钛膜的第四导电层122上产生裂痕。
参考图4，在第四导电层122上喷涂光致抗蚀剂。例如，可以利用旋涂工艺喷涂该光致抗蚀剂。在本发明的一个典型实施例中，由于在后续曝光处理中，该光致抗蚀剂的上部被曝光，所以通过选择适当类型的光致抗蚀剂，可以轻而易举地控制光致抗蚀剂的曝光处理过程。在本发明的另一个典型实施例中，光致抗蚀剂可以包括着色剂，用于在曝光处理过程中，调节辐射到光致抗蚀剂上的光的透射性。
热处理喷涂在第四导电层122上的光致抗蚀剂，以使光致抗蚀剂软熔进入或者填充开口120。在热处理光致抗蚀剂时，用光致抗蚀剂完全填充开口120，形成光致抗蚀剂膜124。
在本发明的典型实施例中，不是在衬底100的外围区域上形成电容器，因此，开口120不位于衬底100的外围区域上。因此，衬底100的外围区域上的光致抗蚀剂膜124的第一部分的高度大致高于位于衬底100的单元区域内的光致抗蚀剂膜124的第二部分的高度。
参考图5，利用箭头所示的光，采用空白(blank)曝光处理过程，曝光光致抗蚀剂膜124。在空白曝光处理过程中，不采用中间掩膜(reticle)曝光光致抗蚀剂膜124。
在光致抗蚀剂膜124上执行了空白曝光处理过程后，位于开口120的上部而且位于模制层118上面的部分光致抗蚀剂膜124被充分曝光，以使光致抗蚀剂膜124的第一部分变换为水溶性光致抗蚀剂图形125。相反，不使位于开120上的部分光致抗蚀剂膜124曝光。下面将光致抗蚀剂膜124的未曝光部分称为第一光致抗蚀剂图形124a，而将光致抗蚀剂膜124的曝光部分称为第二光致抗蚀剂图形。此外，在空白曝光处理过程中，有利的是，可以采用相对于光致抗蚀剂膜124的表面散焦的光，因此，不使开120内的部分光致抗蚀剂膜124曝光。
参考图6，使第一和第二光致抗蚀剂图形124a和125显影，从而去除第二光致抗蚀剂图形125。因此，保留了开口124内的第一光致抗蚀剂图形124a。当在第一和第二光致抗蚀剂图形125上进行显影处理时，在开口120内保留第一光致抗蚀剂图形124a，而去除水溶性第二光致抗蚀剂图形125。因此，使模制层118上的第四导电层122曝光。
参考图7，部分去除第四导电层122，直到模制层118被曝光。在干法蚀刻处理过程中，可以部分去除第四导电层122。在部分蚀刻第四导电层122时，在开口120内形成下电极122a。下电极122a可以是圆柱形的。特别是，下电极122a位于开口120的侧壁上，然后，利用第一光致抗蚀剂图形124a部分填充开120。下电极122a与接触插塞114实现电接触。
参考图8，选择性地去除模制层118，而在开120内的下电极122a上，保留第一光致抗蚀剂图形124a。例如，可以利用湿法蚀刻处理过程，去除模制层118。在湿法蚀刻处理过程中，利用含有氟化氢(HF)的蚀刻溶液、含有氢氧化铵(NH4OH)、过氧化氢(H2O2)以及诸如标准清洗1(SC-1)溶液的去离子水的蚀刻溶液或者含有氟化氨(NH4F)、氟化氢以及诸如LAL溶液的去离子水的蚀刻溶液，可以蚀刻模制层118。
在去除模制层118的处理过程中，蚀刻溶液可能通过下电极122a上产生的裂痕或者包括在下电极122a上的拼料(ingredient)的晶界渗入接触插塞114。特别是，蚀刻溶液可能容易通过下电极122a的下部边缘部分130渗入接触插塞114，因为大多数裂痕或者缺陷可能出现在下电极122a的下部边缘部分130上。然而，由于第一光致抗蚀剂图形124a覆盖包括下部边缘部分的下电极122a，所以蚀刻溶液不渗入接触插塞114。即，第一光致抗蚀剂图形124a防止接触插塞114、下电极122a和/或者在下层被蚀刻溶液损坏。因此，可以有效防止发生诸如DRAM器件故障的半导体器件故障，同时防止破坏接触插塞114和/或者下电极122a。
参考图9，从下电极122a上去除第一光致抗蚀剂图形124a。利用灰化处理过程和/或者剥离(stripping)处理过程，可以去除第一光致抗蚀剂图形124a。在去除第一光致抗蚀剂图形124a的过程中，去除包括有机材料的第一光致抗蚀剂图形124a，而不破坏接触插塞114和下电极122a。
在去除模制层118和第一光致抗蚀剂图形124a时，圆柱形下电极122a被完全曝光。下电极122a的被曝光表面积可以是电容器的有效面积，因此包括圆柱形下电极122a的电容器的电容大于包括凹形下电极的传统电容器的电容。
参考图10，在下电极122a和蚀刻阻止层116上形成介质层126。例如，利用其介电常数高的金属氧化物，形成介质层126。例如，利用氧化铪、氧化钛、氧化铝等，形成介质层126。此外，利用CVD工艺或者ALD工艺，可以形成介质层126。
在介质层126上形成充分覆盖在下结构的上电极128。可以利用金属、金属氮化物或者掺杂了杂质的多晶硅，形成上电极128。上电极128可以包括金属膜、金属氮化物膜或者掺杂多晶硅膜。作为一种选择，上电极128可以具有多层结构，它包括掺杂多晶硅膜和金属膜或者金属氮化物膜。
如上所述，不采用CMP工艺，形成下电极122a，因此，可以降低包括该电容器的半导体器件的制造时间和制造成本。此外，由于在去除模制层118的处理过程，光致抗蚀剂图形保护圆柱形下电极122a，所以可以有效防止破坏下电极122a。此外，蚀刻溶液不通过下电极122a的下部边缘部分渗入接触插塞，因为存在光致抗蚀剂图形，从而防止接触插塞114和下电极122a被破坏。
图11和12是示出根据本发明的典型实施例制造半导体器件的方法的剖视图。除了光致抗蚀剂膜224a之外，在图11和12中，制造诸如DRAM器件的半导体器件的方法与参考图1至10描述的方法基本相同。
参考图11，利用隔离处理过程，例如，浅沟槽隔离(STI)处理过程，在半导体衬底200上形成隔离层202，从而确定衬底200的激活区。
在衬底200上形成栅极结构204，在栅极结构204之间露出的衬底200的上部部分上形成源极/漏极区206。栅极结构204分别包括形成在衬底200上的栅极绝缘层图形、栅极、栅极掩模源极栅极隔离片。在形成源极/漏极区206时，在衬底200上完成包括栅极结构204和源极/漏极区206的晶体管。
在为了覆盖晶体管，在衬底200上形成了第一层间绝缘层209后，部分去除第一层间绝缘层209，以形成露出源极/漏极区206的第一接触孔。
在第一层间绝缘层209上形成第一导电层，以填充第一接触孔，然后，部分去除第一导电层，从而在第一接触孔内形成第一和第二填充电极208a和208b。第一填充电极208a电接触位线210，而第二填充电极208b电接触电容器。
在第一层间绝缘层209、第一填充电极208a和第二填充电极208b上形成了第二层间绝缘层201后，部分去除第二层间绝缘层201，以形成露出第一填充电极208a的第二接触孔。
在第二层间绝缘层201上形成第二导电层，以填充第二接触孔，然后，部分蚀刻第二导电层，以形成接触第一填充电极208a的位线210。
在位线210上形成了第三层间绝缘层212后，部分蚀刻第三层间绝缘层212，以形成露出第二填充电极208b的第三接触孔。
在第三层间绝缘层212上形成第三导电层，以填充第三接触孔，然后，部分去除第三导电层，以在第三接触孔内形成接触插塞214。
在第三层间绝缘层212和接触插塞214上顺序形成蚀刻阻止层216和模制层218。然后，部分去除模制层218和蚀刻阻止层216，以形成露出接触插塞214的开口。
在接触插塞214、开口的侧壁以及模制层218上形成了第四导电层222后，在第四导电层222上形成光致抗蚀剂膜，以填充开口。
部分去除光致抗蚀剂膜，直到露出第四导电层222，从而在开口内形成光致抗蚀剂图形224a。即，选择性地去除位于模制层218之上的部分光致抗蚀剂膜，以形成光致抗蚀剂图形224，从而填充开口。利用干法蚀刻处理过程，可以部分蚀刻光致抗蚀剂膜。
参考图12，部分去除第四导电层222，直到露出模制层218，从而在接触插塞214和开口的侧壁上形成下电极222a。利用干法蚀刻处理过程，可以形成下电极222a。
在本发明的一个典型实施例中，在第四导电层222的蚀刻选择性与光致抗蚀剂膜的蚀刻选择性基本相同时，同时蚀刻光致抗蚀剂膜224和第四导电层222。在本发明的另一个典型实施例中，在光致抗蚀剂膜的蚀刻选择性与第四导电层222的蚀刻选择性不同时，可以在部分蚀刻了光致抗蚀剂膜后，部分蚀刻第四导电层222。
然后，通过利用与参考图8至10描述的处理过程基本相同的处理过程，去除模制层218和光致抗蚀剂图形224a，在衬底200上完成包括下电极222a的半导体器件，例如，DRAM器件。
根据本发明，可以不采用CMP工艺形成电容器的下电极，因此可以降低包括该电容器的半导体器件的制造时间和制造成本。此外，由于蚀刻溶液不渗入下电极和电连接到该下电极的接触插塞，所以可以有效防止破坏下电极和接触插塞。因此，在显著降低发生故障的可能性的情况下，改善了诸如DRAM器件的半导体器件的电特性和稳定性。
尽管参考本发明的典型实施例，对本发明进行了具体说明和描述，但是本技术领域内的技术人员明白，在不脱离所附权利要求限定的本发明实质范围的情况下，可以在形式和细节方面进行各种修改。
Claims (20)
1.一种制造电容器的方法，包括：
在具有接触插塞的衬底上形成模制层，该模制层包括露出接触插塞的开口；
在接触插塞、开口的内侧壁以及模制层上形成导电层；
形成基本填充该开口的光致抗蚀剂图形；
通过部分去除导电层，形成圆柱形下电极；
选择性地去除模制层，同时利用光致抗蚀剂图形防止破坏下电极、接触插塞和衬底；
去除光致抗蚀剂图形；
在下电极上形成介质层；以及
在该介质层上形成上电极。
2.根据权利要求1所述的方法，其中导电层包括从包括钛膜、氮化钛膜以及包括钛膜和氮化钛膜的多层结构的组中选择的膜。
3.根据权利要求1所述的方法，其中接触插塞包括与导电层的导电材料不同的导电材料。
4.根据权利要求1所述的方法，其中接触插塞包括掺杂了杂质的多晶硅。
5.根据权利要求1所述的方法，其中形成光致抗蚀剂图形进一步包括：
在导电层上形成基本填充该开口的光致抗蚀剂膜；
利用空白曝光处理过程，使光致抗蚀剂膜曝光；以及
显影该光致抗蚀剂膜。
6.根据权利要求5所述的方法，其中在空白曝光处理过程中，光相对于光致抗蚀剂膜散焦，以选择性地显影光致抗蚀剂膜的上部部分。
7.根据权利要求5所述的方法，其中光致抗蚀剂膜包括着色剂，以调节光的透射性。
8.根据权利要求5所述的方法，进一步包括在形成了光致抗蚀剂膜后，热处理光致抗蚀剂膜。
9.根据权利要求1所述的方法，其中部分去除导电层以形成下电极包括进行回蚀处理过程。
10.根据权利要求1所述的方法，其中形成光致抗蚀剂图形进一步包括：
在导电层上形成光致抗蚀剂膜，以基本填充该开口；以及
部分去除光致抗蚀剂膜。
11.根据权利要求1所述的方法，其中利用湿法蚀刻溶液，去除模制层。
12.根据权利要求1所述的方法，其中利用灰化处理过程和/或者剥离处理过程，去除光致抗蚀剂图形。
13.根据权利要求1所述的方法，进一步包括在衬底上形成蚀刻阻止层。
14.根据权利要求1所述的方法，其中利用从包括化学汽相沉积(CVD)工艺、循环CVD工艺以及原子层沉积(ALD)工艺的组中选择的工艺，形成导电层。
15.一种制造半导体器件的方法，该方法包括：
在衬底上形成晶体管；
在衬底上形成第一层间绝缘层，该第一层间绝缘层包括电连接到晶体管的源极/漏极区的第一填充电极和第二填充电极；
在第一层间绝缘层上形成第二层间绝缘层，第二层间绝缘层包括电连接到第一填充电极的位线；
在第二层间绝缘层上形成第三层间绝缘层，第三层间绝缘层包括电连接到第二填充电极的接触插塞；
在第三层间绝缘层上形成模制层，该模制层包括露出该接触插塞的开口；
在接触插塞、开口的内侧壁以及模制层上形成导电层；
形成基本填充该开口的光致抗蚀剂图形；
通过部分去除导电层，形成圆柱形下电极；
选择性地去除模制层，同时利用光致抗蚀剂图形防止破坏下电极和在下结构；
去除光致抗蚀剂图形；
在下电极和第三层间绝缘层上形成介质层；以及
在该介质层上形成上电极。
16.根据权利要求15所述的方法，其中导电层包括从包括钛膜、氮化钛膜以及包括钛膜和氮化钛膜的多层结构的组中选择的膜。
17.根据权利要求15所述的方法，其中接触插塞包括掺杂了杂质的多晶硅。
18.根据权利要求15所述的方法，其中利用湿法蚀刻溶液去除模制层。
19.根据权利要求15所述的方法，其中利用灰化处理过程和/或者剥离处理过程，去除光致抗蚀剂图形。
20.根据权利要求15所述的方法，进一步包括在形成模制层之前，在第三层间绝缘层上形成蚀刻阻止层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040098538A KR100589078B1 (ko) | 2004-11-29 | 2004-11-29 | 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법 |
| KR1020040098538 | 2004-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1801476A true CN1801476A (zh) | 2006-07-12 |
Family
ID=36567883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005101269567A Pending CN1801476A (zh) | 2004-11-29 | 2005-11-29 | 制造电容器和半导体器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060115954A1 (zh) |
| JP (1) | JP2006157002A (zh) |
| KR (1) | KR100589078B1 (zh) |
| CN (1) | CN1801476A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101964304A (zh) * | 2009-07-23 | 2011-02-02 | 联华电子股份有限公司 | 半导体元件的制造方法 |
| US8647959B2 (en) | 2009-07-10 | 2014-02-11 | United Microelectronics Corp. | Metal-insulator-metal capacitor alloying process |
| CN107017235A (zh) * | 2015-10-13 | 2017-08-04 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN110634447A (zh) * | 2014-10-27 | 2019-12-31 | 三星显示有限公司 | 有机发光二极管显示装置 |
| CN112820828A (zh) * | 2019-11-15 | 2021-05-18 | 夏泰鑫半导体(青岛)有限公司 | 半导体装置及其制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8088293B2 (en) * | 2004-07-29 | 2012-01-03 | Micron Technology, Inc. | Methods of forming reticles configured for imprint lithography |
| KR100753542B1 (ko) * | 2006-04-19 | 2007-08-30 | 삼성전자주식회사 | 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법 |
| KR100839357B1 (ko) | 2006-11-27 | 2008-06-19 | 삼성전자주식회사 | 패턴 형성 방법 및 커패시터 제조 방법 |
| KR100843932B1 (ko) | 2007-02-21 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| CN113363216B (zh) | 2020-03-02 | 2022-11-18 | 长鑫存储技术有限公司 | 电容器及其形成方法、dram存储器及其形成方法 |
| US20230154843A1 (en) * | 2021-11-17 | 2023-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Device with Integrated Metal-Insulator-Metal Capacitors |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314776A (ja) * | 1993-03-01 | 1994-11-08 | Fujitsu Ltd | 半導体装置 |
| JPH09331043A (ja) * | 1996-06-07 | 1997-12-22 | Nippon Steel Corp | 半導体記憶装置の製造方法 |
| JP3186042B2 (ja) * | 1998-07-15 | 2001-07-11 | 日本電気株式会社 | 半導体装置のキャパシタ形成方法 |
| US6383886B1 (en) * | 1998-09-03 | 2002-05-07 | Micron Technology, Inc. | Method to reduce floating grain defects in dual-sided container capacitor fabrication |
| JP3337067B2 (ja) * | 1999-05-07 | 2002-10-21 | 日本電気株式会社 | 円筒形キャパシタ下部電極の製造方法 |
| US6358670B1 (en) * | 1999-12-28 | 2002-03-19 | Electron Vision Corporation | Enhancement of photoresist plasma etch resistance via electron beam surface cure |
| JP3595231B2 (ja) * | 1999-12-28 | 2004-12-02 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP3676958B2 (ja) * | 1999-12-28 | 2005-07-27 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JP3993972B2 (ja) * | 2000-08-25 | 2007-10-17 | 富士通株式会社 | 半導体装置の製造方法と半導体装置 |
| JP4060572B2 (ja) * | 2001-11-06 | 2008-03-12 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP2004040059A (ja) * | 2002-07-08 | 2004-02-05 | Fujitsu Ltd | 半導体記憶装置の製造方法および半導体記憶装置 |
| US6645851B1 (en) * | 2002-09-17 | 2003-11-11 | Taiwan Semiconductor Manufacturing Company | Method of forming planarized coatings on contact hole patterns of various duty ratios |
-
2004
- 2004-11-29 KR KR1020040098538A patent/KR100589078B1/ko not_active IP Right Cessation
-
2005
- 2005-11-03 US US11/265,937 patent/US20060115954A1/en not_active Abandoned
- 2005-11-16 JP JP2005331718A patent/JP2006157002A/ja active Pending
- 2005-11-29 CN CNA2005101269567A patent/CN1801476A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8647959B2 (en) | 2009-07-10 | 2014-02-11 | United Microelectronics Corp. | Metal-insulator-metal capacitor alloying process |
| CN101964304A (zh) * | 2009-07-23 | 2011-02-02 | 联华电子股份有限公司 | 半导体元件的制造方法 |
| CN101964304B (zh) * | 2009-07-23 | 2013-10-02 | 联华电子股份有限公司 | 半导体元件的制造方法 |
| CN110634447A (zh) * | 2014-10-27 | 2019-12-31 | 三星显示有限公司 | 有机发光二极管显示装置 |
| CN107017235A (zh) * | 2015-10-13 | 2017-08-04 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN107017235B (zh) * | 2015-10-13 | 2019-11-19 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN112820828A (zh) * | 2019-11-15 | 2021-05-18 | 夏泰鑫半导体(青岛)有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100589078B1 (ko) | 2006-06-12 |
| JP2006157002A (ja) | 2006-06-15 |
| KR20060059443A (ko) | 2006-06-02 |
| US20060115954A1 (en) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1801476A (zh) | 制造电容器和半导体器件的方法 | |
| US7126180B2 (en) | Semiconductor device including a capacitor having improved structural stability and enhanced capacitance, and method of manufacturing the semiconductor device | |
| US7094660B2 (en) | Method of manufacturing trench capacitor utilizing stabilizing member to support adjacent storage electrodes | |
| US7300841B2 (en) | Capacitor and method of manufacturing the same | |
| US20170213837A1 (en) | Method of fabricating semiconductor memory device having enlarged cell contact area | |
| CN1518112A (zh) | 半导体器件及其制造方法 | |
| US20070004218A1 (en) | Method of cleaning a semiconductor device and method of manufacturing a semiconductor device using the same | |
| US20100240179A1 (en) | Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same | |
| US7964471B2 (en) | Methods of forming capacitors | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1606138A (zh) | 能防止湿式清洁过程导致之损坏的半导体装置的制造方法 | |
| US7494890B2 (en) | Trench capacitor and method for manufacturing the same | |
| CN1518066A (zh) | 半导体器件的电容器底电极及其制造方法 | |
| CN1269202C (zh) | 电容器及其制造方法 | |
| US7629218B2 (en) | Method of manufacturing a capacitor and method of manufacturing a semiconductor device using the same | |
| CN1577823A (zh) | 半导体器件及其制造方法 | |
| CN1967809A (zh) | 用于制造电容器的方法 | |
| CN1507034A (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| US7989335B2 (en) | Methods of forming insulation layer patterns and methods of manufacturing semiconductor devices including insulation layer patterns | |
| US8704283B2 (en) | Semiconductor devices | |
| US6448146B1 (en) | Methods of manufacturing integrated circuit capacitors having hemispherical grain electrodes | |
| US7244649B2 (en) | Method of manufacturing a capacitor having improved capacitance and method of manufacturing a semiconductor device including the capacitor | |
| CN1832131A (zh) | 制造半导体器件的方法 | |
| US7008755B2 (en) | Method for forming a planarized layer of a semiconductor device | |
| US7037821B2 (en) | Method for forming contact of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20060712 |