JP3337067B2 - 円筒形キャパシタ下部電極の製造方法 - Google Patents
円筒形キャパシタ下部電極の製造方法Info
- Publication number
- JP3337067B2 JP3337067B2 JP12736799A JP12736799A JP3337067B2 JP 3337067 B2 JP3337067 B2 JP 3337067B2 JP 12736799 A JP12736799 A JP 12736799A JP 12736799 A JP12736799 A JP 12736799A JP 3337067 B2 JP3337067 B2 JP 3337067B2
- Authority
- JP
- Japan
- Prior art keywords
- cylindrical capacitor
- exposure
- photoresist
- lower electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 81
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 36
- 230000003287 optical effect Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 230000009467 reduction Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000011161 development Methods 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 238000009826 distribution Methods 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 7
- 210000001747 pupil Anatomy 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、より詳しくは、半導体装置に用
いられる円筒形キャパシタ下部電極の製造方法に関する
ものである。
法に関するものであり、より詳しくは、半導体装置に用
いられる円筒形キャパシタ下部電極の製造方法に関する
ものである。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ
（Dynamic Random Access Memory：以下DRAM）のセルの
縮小に伴い、限られた占有面積で、必要な容量のキャパ
シタを形成する必要から、円筒形キャパシタが提案され
ている。従来、円筒形キャパシタは次のように形成され
ていた。
（Dynamic Random Access Memory：以下DRAM）のセルの
縮小に伴い、限られた占有面積で、必要な容量のキャパ
シタを形成する必要から、円筒形キャパシタが提案され
ている。従来、円筒形キャパシタは次のように形成され
ていた。
【０００３】図２に第一の従来法による円筒形キャパシ
タの製造方法の工程ごとの断面図を示す。
タの製造方法の工程ごとの断面図を示す。
【０００４】半導体基板201上に層間絶縁膜202とエッチ
ングストッパ204を形成し、半導体基板201と電気的に接
続がとれるように導電体プラグ203を形成し、既存のＣ
ＶＤ技術によりスペーサ絶縁膜205をウエハ全面に形成
した。さらに既存のフォトリソグラフィー技術およびエ
ッチング技術により円筒形キャパシタ下部電極の型とな
る円筒形キャパシタ用ホール206を形成し、円筒形キャ
パシタ用ホール206内壁及び底面を含む全面に後の工程
で円筒形キャパシタ下部電極となるアモルファスシリコ
ン207を形成する（以上図２-ａまでの工程。）。
ングストッパ204を形成し、半導体基板201と電気的に接
続がとれるように導電体プラグ203を形成し、既存のＣ
ＶＤ技術によりスペーサ絶縁膜205をウエハ全面に形成
した。さらに既存のフォトリソグラフィー技術およびエ
ッチング技術により円筒形キャパシタ下部電極の型とな
る円筒形キャパシタ用ホール206を形成し、円筒形キャ
パシタ用ホール206内壁及び底面を含む全面に後の工程
で円筒形キャパシタ下部電極となるアモルファスシリコ
ン207を形成する（以上図２-ａまでの工程。）。
【０００５】次に、円筒形キャパシタ下部電極となる以
外の領域の不要な導電膜を除去する為に、円筒形キャパ
シタ用ホール206を埋め込むように適当なエッチング保
護材208をウエハ全面に塗布する（以上図２-ｂまでの工
程。）。
外の領域の不要な導電膜を除去する為に、円筒形キャパ
シタ用ホール206を埋め込むように適当なエッチング保
護材208をウエハ全面に塗布する（以上図２-ｂまでの工
程。）。
【０００６】導電膜のプラズマエッチングで円筒形キャ
パシタ用ホール状導電膜の内部を保護するエッチング保
護材208としては、導電膜と十分なエッチング選択比が
確保できるような、たとえば、酸化シリコン膜系（埋め
こみ特性に優れる有機ＳＯＧや、無機ＳＯＧ又は、ＣＶ
Ｄ酸化膜等）や、フォトレジストが検討されている。中
でも、フォトレジストを用いる方法は比較的低コストに
できる実現性の高い方法として注目されている。
パシタ用ホール状導電膜の内部を保護するエッチング保
護材208としては、導電膜と十分なエッチング選択比が
確保できるような、たとえば、酸化シリコン膜系（埋め
こみ特性に優れる有機ＳＯＧや、無機ＳＯＧ又は、ＣＶ
Ｄ酸化膜等）や、フォトレジストが検討されている。中
でも、フォトレジストを用いる方法は比較的低コストに
できる実現性の高い方法として注目されている。
【０００７】次に、現像処理を行い、露光したフォトレ
ジスト208を除去する（以上図２-ｃまでの工程。）。
ジスト208を除去する（以上図２-ｃまでの工程。）。
【０００８】次に、プラズマエッチングを行いウエハ表
面の不要なアモルファスシリコン207を除去する。（以
上図２-ｄまでの工程。） 最後に、既存の方法で全面エッチングを行いスペーサ絶
縁膜205を除去する。（以上図２-ｅまでの工程。） 本例では、ヘミスフェリカル・グレイン（Hemispherica
l grain：以下 HSG）技術を用いて、円筒形キャパシタ
下部電極内壁及び外壁にシリコングレイン209を形成し
た。
面の不要なアモルファスシリコン207を除去する。（以
上図２-ｄまでの工程。） 最後に、既存の方法で全面エッチングを行いスペーサ絶
縁膜205を除去する。（以上図２-ｅまでの工程。） 本例では、ヘミスフェリカル・グレイン（Hemispherica
l grain：以下 HSG）技術を用いて、円筒形キャパシタ
下部電極内壁及び外壁にシリコングレイン209を形成し
た。
【０００９】円筒形キャパシタの製造方法では、円筒形
キャパシタ用ホール内部のフォトレジストはできるだけ
残し、円筒形キャパシタ用ホール外部は完全にフォトレ
ジストを除去することが重要な課題の一つとなってい
る。それは、ウエハ表面に残留したポジ型フォトレジス
トは、マスクとして働くため、導電膜のエッチング時に
不要な導電膜の残留を引き起こし、円筒形キャパシタ下
部電極間をショートさせて歩留まりを低下させるからで
ある。逆に、円筒形キャパシタ用ホール内部に残るフォ
トレジストが少ないと、次の導電膜のプラズマエッチン
グ工程で、円筒形キャパシタ用ホール内壁の導電膜まで
がプラズマによるダメージを受けてしまうからである。
キャパシタ用ホール内部のフォトレジストはできるだけ
残し、円筒形キャパシタ用ホール外部は完全にフォトレ
ジストを除去することが重要な課題の一つとなってい
る。それは、ウエハ表面に残留したポジ型フォトレジス
トは、マスクとして働くため、導電膜のエッチング時に
不要な導電膜の残留を引き起こし、円筒形キャパシタ下
部電極間をショートさせて歩留まりを低下させるからで
ある。逆に、円筒形キャパシタ用ホール内部に残るフォ
トレジストが少ないと、次の導電膜のプラズマエッチン
グ工程で、円筒形キャパシタ用ホール内壁の導電膜まで
がプラズマによるダメージを受けてしまうからである。
【００１０】円筒形キャパシタ用ホール外部のフォトレ
ジストを完全に除去するためには従来、全面露光時の露
光ドーズ量を比較的オーバー露光気味に設定して、ウエ
ハ表面の不要なフォトレジストを完全に感光させる方法
が採用されてきた。しかし、従来のポジ型フォトレジス
トは、ある露光ドーズ量を境にして急峻に現像後のフォ
トレジスト残膜量が減少する（感光する）ように設計さ
れている。そのため、露光ドーズ量の制御が困難で、オ
ーバー露光を行うと円筒形キャパシタ用ホール内部の導
電膜を保護するための十分なフォトレジスト残膜量を確
保できず、しばしば、導電膜のプラズマエッチング時
に、円筒形キャパシタ用ホール内壁および、底面の導電
膜をもエッチングしてしまうことがあった。
ジストを完全に除去するためには従来、全面露光時の露
光ドーズ量を比較的オーバー露光気味に設定して、ウエ
ハ表面の不要なフォトレジストを完全に感光させる方法
が採用されてきた。しかし、従来のポジ型フォトレジス
トは、ある露光ドーズ量を境にして急峻に現像後のフォ
トレジスト残膜量が減少する（感光する）ように設計さ
れている。そのため、露光ドーズ量の制御が困難で、オ
ーバー露光を行うと円筒形キャパシタ用ホール内部の導
電膜を保護するための十分なフォトレジスト残膜量を確
保できず、しばしば、導電膜のプラズマエッチング時
に、円筒形キャパシタ用ホール内壁および、底面の導電
膜をもエッチングしてしまうことがあった。
【００１１】この問題を解決するために、特開平9-3310
43号公報には、ポジ型のフォトレジストの感度を下げ、
露光ドーズ量とフォトレジスト残膜の関係（（フォトレ
ジスト膜厚の変化量）/（露光ドーズ量の変化量）＝
γ）を緩やかにして、露光ドーズ量制御を容易にする第
二の従来法が記載されている。
43号公報には、ポジ型のフォトレジストの感度を下げ、
露光ドーズ量とフォトレジスト残膜の関係（（フォトレ
ジスト膜厚の変化量）/（露光ドーズ量の変化量）＝
γ）を緩やかにして、露光ドーズ量制御を容易にする第
二の従来法が記載されている。
【００１２】第二の従来法は、導電膜のプラズマエッチ
ング時に円筒形キャパシタ用ホールの底部を保護する目
的に用いられる限りにおいては、非常に有効である。し
かし、感度を下げたフォトレジストを用いる場合、この
工程専用のフォトレジストを調整する必要が生じるため
に、コスト的に不利である。
ング時に円筒形キャパシタ用ホールの底部を保護する目
的に用いられる限りにおいては、非常に有効である。し
かし、感度を下げたフォトレジストを用いる場合、この
工程専用のフォトレジストを調整する必要が生じるため
に、コスト的に不利である。
【００１３】また、第二の従来法に従うと、露光ドーズ
量を精密に制御するためには、フォトレジストの感度を
充分に低くして、露光時間を長くする必要があり、スル
ープットの点においても不利である。
量を精密に制御するためには、フォトレジストの感度を
充分に低くして、露光時間を長くする必要があり、スル
ープットの点においても不利である。
【００１４】また、入射光が垂直入射するので円筒形キ
ャパシタ用ホール底部にまで光が侵入し、フォトレジス
トが後退する現象は本質的には解決されていない。
ャパシタ用ホール底部にまで光が侵入し、フォトレジス
トが後退する現象は本質的には解決されていない。
【００１５】第一の従来法、第二の従来法のどちらの方
法においても、オーバー露光の結果、フォトレジストか
ら露出した導電膜は、後の工程で幾つかの問題を生じ
る。
法においても、オーバー露光の結果、フォトレジストか
ら露出した導電膜は、後の工程で幾つかの問題を生じ
る。
【００１６】すなわち、フォトレジストから露出した円
筒形キャパシタ用ホール内壁は、導電膜のプラズマエッ
チング時に、プラズマに曝される結果、円筒形キャパシ
タ用ホール上端がテーパー状となる（図２-e）。この部
位は、非常に薄く、機械的に脆弱であるため、その後の
洗浄工程などで容易に欠損し、パーティクルとなること
がわかった。又、鋭く尖っているために、電界集中よる
信頼性の低下も懸念される。
筒形キャパシタ用ホール内壁は、導電膜のプラズマエッ
チング時に、プラズマに曝される結果、円筒形キャパシ
タ用ホール上端がテーパー状となる（図２-e）。この部
位は、非常に薄く、機械的に脆弱であるため、その後の
洗浄工程などで容易に欠損し、パーティクルとなること
がわかった。又、鋭く尖っているために、電界集中よる
信頼性の低下も懸念される。
【００１７】円筒形キャパシタ用ホール上端の導電膜が
テーパー状になるという問題は、特に、円筒形キャパシ
タ下部電極となる導電膜の初期の膜厚が80nm以下になる
と著しい。
テーパー状になるという問題は、特に、円筒形キャパシ
タ下部電極となる導電膜の初期の膜厚が80nm以下になる
と著しい。
【００１８】ところで、近年表面積を増加させる技術と
して盛んに用いられるようになった技術のひとつに、Ｈ
ＳＧ技術がある。この技術は、アモルファスシリコンを
アモルファスと結晶の遷移温度領域において、不活性雰
囲気、又は高真空中でアニールし、表面に形成された結
晶核を中心に、シリコン原子の表面マイグレーションを
利用して、半球状、またはマッシュルーム状のグレイン
を形成する技術であり、電極の表面積を増大するために
近年注目されている方法である。
して盛んに用いられるようになった技術のひとつに、Ｈ
ＳＧ技術がある。この技術は、アモルファスシリコンを
アモルファスと結晶の遷移温度領域において、不活性雰
囲気、又は高真空中でアニールし、表面に形成された結
晶核を中心に、シリコン原子の表面マイグレーションを
利用して、半球状、またはマッシュルーム状のグレイン
を形成する技術であり、電極の表面積を増大するために
近年注目されている方法である。
【００１９】しかし、従来法による円筒形キャパシタの
製造法とHSG技術を組み合わせようとすると、導電膜の
プラズマエッチング時にプラズマに曝されたアモルファ
スシリコンの表面には、HSGが形成されにくくなること
が本発明者によって見出された。
製造法とHSG技術を組み合わせようとすると、導電膜の
プラズマエッチング時にプラズマに曝されたアモルファ
スシリコンの表面には、HSGが形成されにくくなること
が本発明者によって見出された。
【００２０】その原因は、プラズマ中のエネルギーを持
った不純物イオンが、アモルファスシリコン表面の数nm
程度の深さまで侵入する（ノックオン）ために、アニー
ル時にシリコン原子の表面マイグレーションが阻害され
るためであることがわかった。ＨＳＧ技術は、キャパシ
タの静電容量を大きくするために有効であり、次世代の
半導体記憶装置製造にとって重要な技術である。キャパ
シタ下部電極表面にＨＳＧ技術を適用できないことは、
次集積度の半導体記憶装置製造時に大きな不利益と考え
られる。
った不純物イオンが、アモルファスシリコン表面の数nm
程度の深さまで侵入する（ノックオン）ために、アニー
ル時にシリコン原子の表面マイグレーションが阻害され
るためであることがわかった。ＨＳＧ技術は、キャパシ
タの静電容量を大きくするために有効であり、次世代の
半導体記憶装置製造にとって重要な技術である。キャパ
シタ下部電極表面にＨＳＧ技術を適用できないことは、
次集積度の半導体記憶装置製造時に大きな不利益と考え
られる。
【００２１】
【発明が解決しようとする課題】従来法では半導体記憶
装置中に円筒形キャパシタ下部電極を形成する際に、垂
直光を用いて露光を行うために円筒形キャパシタ用ホー
ル内部に導電膜保護用のフォトレジストを充分に残せ
ず、後の工程で種々の問題が発生した。そこで、本発明
は円筒形キャパシタ用ホール内部に充分なフォトレジス
トを残し導電膜を保護しつつ、外部の不要なフォトレジ
ストを取り除く方法を提供し、次世代半導体記憶装置に
用いられる円筒形キャパシタを一定の品質で、高いスル
ープットで作製することを目的とする。
装置中に円筒形キャパシタ下部電極を形成する際に、垂
直光を用いて露光を行うために円筒形キャパシタ用ホー
ル内部に導電膜保護用のフォトレジストを充分に残せ
ず、後の工程で種々の問題が発生した。そこで、本発明
は円筒形キャパシタ用ホール内部に充分なフォトレジス
トを残し導電膜を保護しつつ、外部の不要なフォトレジ
ストを取り除く方法を提供し、次世代半導体記憶装置に
用いられる円筒形キャパシタを一定の品質で、高いスル
ープットで作製することを目的とする。
【００２２】
【課題を解決するための手段】本発明は、半導体素子を
形成した半導体基板上に、層間絶縁膜を形成する工程
と、該層間絶縁膜の所定の領域に円筒形キャパシタ下部
電極の型となる凹部を開孔する工程と、該凹部内壁を含
む前記層間絶縁膜上に凹部形状を保ったまま、導電膜を
形成する工程と、該凹部を埋め込むように、前記導電膜
上にポジ型のフォトレジストを塗布する工程と、前記凹
部内部に前記フォトレジストを残して、前記導電膜上の
フォトレジストを感光させる露光工程と、前記凹部内部
に、前記フォトレジストを残して、前記導電膜上の前記
フォトレジストを選択的に除去する現像工程と、エッチ
ングを行い、前記凹部内部の導電膜を残して、前記層間
絶縁膜上の選択的に除去するエッチバック工程と、前記
凹部内部の前記フォトレジストを除去する剥離工程と、
を有する、半導体装置に用いられる円筒形キャパシタ下
部電極の製造方法において、前記露光工程で、前記下部
電極の形成領域に少なくともウエハ面の法線方向に対し
斜め方向から露光し、前記露光は半導体基板を回転させ
ながら行なうことを特徴とする円筒形キャパシタ下部電
極の製造方法を提供する。
形成した半導体基板上に、層間絶縁膜を形成する工程
と、該層間絶縁膜の所定の領域に円筒形キャパシタ下部
電極の型となる凹部を開孔する工程と、該凹部内壁を含
む前記層間絶縁膜上に凹部形状を保ったまま、導電膜を
形成する工程と、該凹部を埋め込むように、前記導電膜
上にポジ型のフォトレジストを塗布する工程と、前記凹
部内部に前記フォトレジストを残して、前記導電膜上の
フォトレジストを感光させる露光工程と、前記凹部内部
に、前記フォトレジストを残して、前記導電膜上の前記
フォトレジストを選択的に除去する現像工程と、エッチ
ングを行い、前記凹部内部の導電膜を残して、前記層間
絶縁膜上の選択的に除去するエッチバック工程と、前記
凹部内部の前記フォトレジストを除去する剥離工程と、
を有する、半導体装置に用いられる円筒形キャパシタ下
部電極の製造方法において、前記露光工程で、前記下部
電極の形成領域に少なくともウエハ面の法線方向に対し
斜め方向から露光し、前記露光は半導体基板を回転させ
ながら行なうことを特徴とする円筒形キャパシタ下部電
極の製造方法を提供する。
【００２３】前記露光工程において用いる露出光は、半
導体基板の法線方向に対して１０度以内の入射角度の光
線がウエハに入射する全入射光の５０％以下であること
が好ましい。さらに好ましくは、半導体基板の法線方向
に対して１０度以内の入射角度の光線がウエハに入射す
る全入射光の３０％以下である。
導体基板の法線方向に対して１０度以内の入射角度の光
線がウエハに入射する全入射光の５０％以下であること
が好ましい。さらに好ましくは、半導体基板の法線方向
に対して１０度以内の入射角度の光線がウエハに入射す
る全入射光の３０％以下である。
【００２４】また、前記露光工程において、用いる斜入
射光は半導体基板の法線方向に対して１０度以上であっ
ても構わない。
射光は半導体基板の法線方向に対して１０度以上であっ
ても構わない。
【００２５】上述の方法により円筒形キャパシタ用ホー
ルの露光を行うことで、ホール内部に充分な量のフォト
レジストを残すことが可能となり、円筒形キャパシタ下
部電極用の金属膜を保護することが出来た。
ルの露光を行うことで、ホール内部に充分な量のフォト
レジストを残すことが可能となり、円筒形キャパシタ下
部電極用の金属膜を保護することが出来た。
【００２６】露光工程には、種々の機構を用いることが
出来る。
出来る。
【００２７】例えば、前記露光工程において、入射光を
半導体基板に直線状に走査し、それと同期して前記入射
光の走査方向に対し半導体基板を含む平面内で垂直方向
にウエハを移動する機構により、露光を行ってもよい。
半導体基板に直線状に走査し、それと同期して前記入射
光の走査方向に対し半導体基板を含む平面内で垂直方向
にウエハを移動する機構により、露光を行ってもよい。
【００２８】また、半導体基板に存在する全ての半導体
素子を平行な光線により一括して露光を行う事も可能で
ある。さらに、幅広い平行な光線を用いて露光を行う場
合には、半導体基板を回転しながら露光を行うことも可
能である。
素子を平行な光線により一括して露光を行う事も可能で
ある。さらに、幅広い平行な光線を用いて露光を行う場
合には、半導体基板を回転しながら露光を行うことも可
能である。
【００２９】また、縮小投影露光装置により露光を行う
とより好ましい。この場合には、縮小投影露光装置の光
学系の条件が、ＮＡ≧０．５であり、さらにσが１≧σ
≧０．７であることが好ましい。さらに、縮小投影露光
装置を用いて露光を行う場合、光学系に入射光の入射角
度を制限するフィルタを挿入すると、垂直入射に近い光
の成分が除かれて、より一層好ましい。
とより好ましい。この場合には、縮小投影露光装置の光
学系の条件が、ＮＡ≧０．５であり、さらにσが１≧σ
≧０．７であることが好ましい。さらに、縮小投影露光
装置を用いて露光を行う場合、光学系に入射光の入射角
度を制限するフィルタを挿入すると、垂直入射に近い光
の成分が除かれて、より一層好ましい。
【００３０】ここでＮＡは、縮小レンズのウエハ側の開
口数を表し、σはレクチル側のコンデンサレンズと縮小
レンズのＮＡ比率であり、光コントラストの空間周波数
依存性に係わる量である。
口数を表し、σはレクチル側のコンデンサレンズと縮小
レンズのＮＡ比率であり、光コントラストの空間周波数
依存性に係わる量である。
【００３１】また、上述のいずれかの製造方法は半導体
装置の製造方法に好適に用いられるとともに、本発明で
は、該製造方法を用いて製造された半導体装置を提供す
る。
装置の製造方法に好適に用いられるとともに、本発明で
は、該製造方法を用いて製造された半導体装置を提供す
る。
【００３２】
【発明の実施の形態】本発明では、斜入射光を用いフォ
トレジストを露光することで、円筒形キャパシタ用内部
電極となる金属膜の保護を達成した。円筒形キャパシタ
用ホールはアスペクト比率が２〜４と大きいため、斜入
射光は円筒形キャパシタ用ホールで遮られ、円筒形キャ
パシタ用ホールのある深さ以上には侵入しない。これに
より、円筒形キャパシタ用ホール内部のフォトレジスト
の露光が避けられる。入射光の入射角度範囲は、円筒形
キャパシタ用ホールのアスペクト比（ホール深さ／ホー
ル直径）に大きく依存する。円筒形キャパシタ用のホー
ルとして一般的に用いられるアスペクト比は２〜４であ
り、２以上のアスペクト比であれば、半導体基板の法線
方向に対して１０度以内の入射角度の光線がウエハに入
射する全入射光の５０％以下である露出光または、半導
体基板の法線方向から１０度以上の角度を持つ露出光を
用い、適正な時間の露光を行うことで、円筒形キャパシ
タ内部に充分な量のフォトレジストを残留させることが
可能であることを本発明者が実験的に明らかにした。
トレジストを露光することで、円筒形キャパシタ用内部
電極となる金属膜の保護を達成した。円筒形キャパシタ
用ホールはアスペクト比率が２〜４と大きいため、斜入
射光は円筒形キャパシタ用ホールで遮られ、円筒形キャ
パシタ用ホールのある深さ以上には侵入しない。これに
より、円筒形キャパシタ用ホール内部のフォトレジスト
の露光が避けられる。入射光の入射角度範囲は、円筒形
キャパシタ用ホールのアスペクト比（ホール深さ／ホー
ル直径）に大きく依存する。円筒形キャパシタ用のホー
ルとして一般的に用いられるアスペクト比は２〜４であ
り、２以上のアスペクト比であれば、半導体基板の法線
方向に対して１０度以内の入射角度の光線がウエハに入
射する全入射光の５０％以下である露出光または、半導
体基板の法線方向から１０度以上の角度を持つ露出光を
用い、適正な時間の露光を行うことで、円筒形キャパシ
タ内部に充分な量のフォトレジストを残留させることが
可能であることを本発明者が実験的に明らかにした。
【００３３】その理由は明らかでないが、ホール径が小
さく、露出光の波長と大きく異ならないことより、光の
散乱、回折等の効果により、垂直より入射角を僅か１０
度傾けただけで、円筒形キャパシタ用ホール内部のフォ
トレジストの露光が抑制されるものと思われる。
さく、露出光の波長と大きく異ならないことより、光の
散乱、回折等の効果により、垂直より入射角を僅か１０
度傾けただけで、円筒形キャパシタ用ホール内部のフォ
トレジストの露光が抑制されるものと思われる。
【００３４】さらに好ましくは、ウエハの法線方向１５
度以上の露出光を用いることであり、最も好ましくは、
ウエハの法線方向２５度以上の露出光を用いる場合であ
る。図３-aに露光工程直前の円筒形キャパシタの断面図
を示す。ここでＤ309はウエハに塗布したフォトレジス
トの膜厚を円筒形キャパシタ用ホール底面から測定した
高さ。Ｄｓ310は円筒形キャパシタ用ホール深さ、ｄ311
は後述するオーバー露光分のフォトレジスト膜厚を示
す。これ以外の指標は図１と同様である。
度以上の露出光を用いることであり、最も好ましくは、
ウエハの法線方向２５度以上の露出光を用いる場合であ
る。図３-aに露光工程直前の円筒形キャパシタの断面図
を示す。ここでＤ309はウエハに塗布したフォトレジス
トの膜厚を円筒形キャパシタ用ホール底面から測定した
高さ。Ｄｓ310は円筒形キャパシタ用ホール深さ、ｄ311
は後述するオーバー露光分のフォトレジスト膜厚を示
す。これ以外の指標は図１と同様である。
【００３５】図３-ｂに上述した垂直入射光を用い、か
つ通常感度フォトレジストを円筒形キャパシタ用ホール
保護材として使用する第一の従来法での露光ドーズ量
（横軸）とフォトレジスト残膜厚（縦軸）の関係を示
す。ここで、Ｄは図３−ａに示したように、塗布された
フォトレジストの円筒形キャパシタ底面から測定した高
さを表す。Ｄｓは円筒形キャパシタ用ホール深さを表
す。
つ通常感度フォトレジストを円筒形キャパシタ用ホール
保護材として使用する第一の従来法での露光ドーズ量
（横軸）とフォトレジスト残膜厚（縦軸）の関係を示
す。ここで、Ｄは図３−ａに示したように、塗布された
フォトレジストの円筒形キャパシタ底面から測定した高
さを表す。Ｄｓは円筒形キャパシタ用ホール深さを表
す。
【００３６】ウエハ表面のみのフォトレジストを除去す
る露光ドーズ量をＥ１とする。
る露光ドーズ量をＥ１とする。
【００３７】しかし、フォトレジストの膜厚がバラツい
ていることを考慮して、レジストの残留を防ぐために、
膜厚ｄ分のフォトレジストを除去するだけのオーバー露
光ｅを行う。すると、ウエハに照射される露光ドーズ量
Ｅ２は以下の式で表される。 Ｅ２＝Ｅ１＋ｅ さらに、これに加えて、表面凹凸、多重散乱等の影響で
生じる、幅Ｗの露光量のバラツキを考慮すると、Ｅ２は
以下の通りとなる。
ていることを考慮して、レジストの残留を防ぐために、
膜厚ｄ分のフォトレジストを除去するだけのオーバー露
光ｅを行う。すると、ウエハに照射される露光ドーズ量
Ｅ２は以下の式で表される。 Ｅ２＝Ｅ１＋ｅ さらに、これに加えて、表面凹凸、多重散乱等の影響で
生じる、幅Ｗの露光量のバラツキを考慮すると、Ｅ２は
以下の通りとなる。
【００３８】Ｅ２＝Ｅ１＋ｅ＋Ｗ/2±Ｗ/2 この露光量範囲を図１に当てはめると、ホール内部の残
留フォトレジスト量は０〜Da１の範囲と予想できる。
留フォトレジスト量は０〜Da１の範囲と予想できる。
【００３９】第一の従来法では、フォトレジスト残留量
が０を含んでいるので、円筒形キャパシタ用ホール内部
のフォトレジストが全て除去されてしまう可能性があ
る。さらに、円筒形キャパシタ用ホール間、処理ロット
間でフォトレジストから露出する導電膜の高さにバラツ
キが生じることをも意味している。このバラツキは後の
工程での歩留まり低下を引き起こす一因となる。
が０を含んでいるので、円筒形キャパシタ用ホール内部
のフォトレジストが全て除去されてしまう可能性があ
る。さらに、円筒形キャパシタ用ホール間、処理ロット
間でフォトレジストから露出する導電膜の高さにバラツ
キが生じることをも意味している。このバラツキは後の
工程での歩留まり低下を引き起こす一因となる。
【００４０】図３−Ｃに第二の従来法（特開平6-991043
号公報の方法）に従って感度を低下したフォトレジスト
を用いた場合について露光ドーズ量とフォトレジスト残
膜厚の関係を示した。
号公報の方法）に従って感度を低下したフォトレジスト
を用いた場合について露光ドーズ量とフォトレジスト残
膜厚の関係を示した。
【００４１】第一の従来法と同様の考え方で露光量は計
算できるが、フォトレジストの感度が低いので、オーバ
ー露光分の膜厚ｄを露光するのに必要な露光量は、第一
の従来法とは異なりｆとなる。
算できるが、フォトレジストの感度が低いので、オーバ
ー露光分の膜厚ｄを露光するのに必要な露光量は、第一
の従来法とは異なりｆとなる。
【００４２】また、第一の従来法と同様に、露光量のバ
ラツキＷを考慮すると、第二の従来法でフォトレジスト
が受ける露光量は以下の範囲となる。
ラツキＷを考慮すると、第二の従来法でフォトレジスト
が受ける露光量は以下の範囲となる。
【００４３】Ｅ２＝Ｅ１＋ｆ＋Ｗ/2±Ｗ/2 この露光量の範囲で、残留するフォトレジスト量はDa1
〜Db2であり（図３−ｃ参照）、最悪の場合でも、円筒
形キャパシタ用ホール内部にDb2だけのレジストを残す
ことが出来る点で、第一の従来法よりも優れている。し
かし、垂直入射光が使用されているので、最低でも膜厚
ｄ分（オーバー露光分）が露光され減少することを防ぐ
ことは出来ない。
〜Db2であり（図３−ｃ参照）、最悪の場合でも、円筒
形キャパシタ用ホール内部にDb2だけのレジストを残す
ことが出来る点で、第一の従来法よりも優れている。し
かし、垂直入射光が使用されているので、最低でも膜厚
ｄ分（オーバー露光分）が露光され減少することを防ぐ
ことは出来ない。
【００４４】本発明に従い、通常フォトレジストを用
い、斜入射光を用いて露光を行った場合を図３−ｄに示
す。
い、斜入射光を用いて露光を行った場合を図３−ｄに示
す。
【００４５】第一の従来法（図３−ｂ）、第二の従来法
（図３−ｃ）の場合と同様に、ウエハ表面の不要なフォ
トレジストの残留を完全に除くために膜厚d分のオーバ
ー露光を行う。（オーバー露光分は従来法と同様ｅとな
る。）すると、Ｅ２は第一の従来法と同様となり、以下
の式で与えられる。
（図３−ｃ）の場合と同様に、ウエハ表面の不要なフォ
トレジストの残留を完全に除くために膜厚d分のオーバ
ー露光を行う。（オーバー露光分は従来法と同様ｅとな
る。）すると、Ｅ２は第一の従来法と同様となり、以下
の式で与えられる。
【００４６】Ｅ２＝Ｅ１＋ｅ＋Ｗ/2±Ｗ/2 ところが、斜入射光を用いた場合、オーバー露光分の入
射光は円筒形キャパシタ用ホールによって遮られ、入射
角θと円筒形キャパシタ用ホール径で決まるある深さよ
りも深くまで侵入することはない。
射光は円筒形キャパシタ用ホールによって遮られ、入射
角θと円筒形キャパシタ用ホール径で決まるある深さよ
りも深くまで侵入することはない。
【００４７】図３−ｄにおいてＥ１で曲線の傾きが緩や
かとなる。これは、その入射角度で許される最も深い位
置まで、フォトレジストが露出されたことを示してい
る。Ｅ１以上の傾きが緩やかな領域は、円筒形キャパシ
タ用ホール内部に残っているフォトレジストがもはや露
出光が充分に入射することの出来ない深さに残っている
ために生じると思われる。この領域のフォトレジスト
は、直接光による露出ではなく、散乱光、反射光等の間
接光で緩やかに露光が進行していると思われる。
かとなる。これは、その入射角度で許される最も深い位
置まで、フォトレジストが露出されたことを示してい
る。Ｅ１以上の傾きが緩やかな領域は、円筒形キャパシ
タ用ホール内部に残っているフォトレジストがもはや露
出光が充分に入射することの出来ない深さに残っている
ために生じると思われる。この領域のフォトレジスト
は、直接光による露出ではなく、散乱光、反射光等の間
接光で緩やかに露光が進行していると思われる。
【００４８】以上の理由により、第一の従来法と同様に
オーバー露光分として膜厚dを考慮したとしても、適切
な入射角度を選べば、円筒形キャパシタ用ホール内部に
導電膜を保護するための充分な高さのフォトレジストが
残る。（図３−ｄ）また、円筒形キャパシタ用ホールで
入射光が機械的にカットされるので、フォトレジスト残
膜の膜厚のバラツキ（Da3〜Db3）は第一の従来法、第二
の従来法のどちらの方法に比べて減少し、キャパシタの
品質が安定する。
オーバー露光分として膜厚dを考慮したとしても、適切
な入射角度を選べば、円筒形キャパシタ用ホール内部に
導電膜を保護するための充分な高さのフォトレジストが
残る。（図３−ｄ）また、円筒形キャパシタ用ホールで
入射光が機械的にカットされるので、フォトレジスト残
膜の膜厚のバラツキ（Da3〜Db3）は第一の従来法、第二
の従来法のどちらの方法に比べて減少し、キャパシタの
品質が安定する。
【００４９】
【実施例】（第一の実施例）本実施例では、図１を参照
して円筒形キャパシタの下部電極の形成方法に限って説
明する。先ず、半導体素子（図示せず）を形成した半導
体基板101上に、図１-aに示すように、層間絶縁膜102
と、エッチングストッパ104としてＮＳＧ（ノンドープ
ト・シリケート・ガラス）をＣＶＤ法によって形成し
た。
して円筒形キャパシタの下部電極の形成方法に限って説
明する。先ず、半導体素子（図示せず）を形成した半導
体基板101上に、図１-aに示すように、層間絶縁膜102
と、エッチングストッパ104としてＮＳＧ（ノンドープ
ト・シリケート・ガラス）をＣＶＤ法によって形成し
た。
【００５０】次に、所定の位置にコンタクトホールを既
知のリソグラフィー技術とエッチング技術を用いて開孔
し、不純物を含む多結晶シリコンをＣＶＤ法によりウエ
ハ全面に成膜してから、エッチバックを行い、導電体プ
ラグ103を形成した。次に、スペーサ絶縁膜105としてＢ
ＰＳＧ（ボロ・ホスホシリケート・ガラス）をＣＶＤ法
により約1.０μm成膜し、次に、既知のリソグラフィ技
術と、エッチング技術を用いて、導電体プラグ103にい
たる穴を開孔した。次に、不純物としてリンを含むアモ
ルファスシリコン107を円筒形キャパシタ用ホール106内
壁及び底面を含むウエハ全面に約600Å成膜した。次
に、図１−ｂに示すように、ポジ型のフォトレジスト10
8を円筒形キャパシタ用ホール106を埋め込むように、ホ
ール深さを含まずに約１μｍ塗布し、露光を行った。
尚、円筒形キャパシタ用ホール106は楕円形であり、深
さ、１．２μｍであり、ホール径０．４μｍ（長軸方
向）であり、アスペクト比は約３である。入射光の入射
角度はウエハ面の法線方向に対して４５度であり、露光
ドーズ量は約１２０mＪ/cm2である。
知のリソグラフィー技術とエッチング技術を用いて開孔
し、不純物を含む多結晶シリコンをＣＶＤ法によりウエ
ハ全面に成膜してから、エッチバックを行い、導電体プ
ラグ103を形成した。次に、スペーサ絶縁膜105としてＢ
ＰＳＧ（ボロ・ホスホシリケート・ガラス）をＣＶＤ法
により約1.０μm成膜し、次に、既知のリソグラフィ技
術と、エッチング技術を用いて、導電体プラグ103にい
たる穴を開孔した。次に、不純物としてリンを含むアモ
ルファスシリコン107を円筒形キャパシタ用ホール106内
壁及び底面を含むウエハ全面に約600Å成膜した。次
に、図１−ｂに示すように、ポジ型のフォトレジスト10
8を円筒形キャパシタ用ホール106を埋め込むように、ホ
ール深さを含まずに約１μｍ塗布し、露光を行った。
尚、円筒形キャパシタ用ホール106は楕円形であり、深
さ、１．２μｍであり、ホール径０．４μｍ（長軸方
向）であり、アスペクト比は約３である。入射光の入射
角度はウエハ面の法線方向に対して４５度であり、露光
ドーズ量は約１２０mＪ/cm2である。
【００５１】露光の結果、深さ１．２μｍのホール内部
に高さ０．９５μｍのフォトレジストを残すことが出
来、良好な露光の選択性が得られた。
に高さ０．９５μｍのフォトレジストを残すことが出
来、良好な露光の選択性が得られた。
【００５２】斜入射光をウエハに照射するために図４−
ａに示すような機構を用いた。すなわち、ポリゴンミラ
ー402によって、レーザー光をウェハ401のＹ軸方向にス
キャンさせそれと同期してＸ軸方向にウェハ401を移動
してウェハ全面を露光した。
ａに示すような機構を用いた。すなわち、ポリゴンミラ
ー402によって、レーザー光をウェハ401のＹ軸方向にス
キャンさせそれと同期してＸ軸方向にウェハ401を移動
してウェハ全面を露光した。
【００５３】本実施例における入射光の角度分布を図４
−ｂに示した。入射角θに対応した角度でピークを持
つ。
−ｂに示した。入射角θに対応した角度でピークを持
つ。
【００５４】その後、図１−ｄに示すように、ウエハ全
面に存在し不要なアモルファスシリコン107を既存の方
法でプラズマエッチング除去した。次に、熱硫酸等で円
筒形キャパシタ用ホール中のフォトレジストを除去し、
フッ酸等でスペーサ絶縁膜105を除去し、続いてアモル
ファスシリコン107をサイドウォール状に形状加工し
た。
面に存在し不要なアモルファスシリコン107を既存の方
法でプラズマエッチング除去した。次に、熱硫酸等で円
筒形キャパシタ用ホール中のフォトレジストを除去し、
フッ酸等でスペーサ絶縁膜105を除去し、続いてアモル
ファスシリコン107をサイドウォール状に形状加工し
た。
【００５５】次に、フォトレジストを熱硫酸などによっ
て剥離し、弗酸によって、スペーサ絶縁膜105を除去し
た。
て剥離し、弗酸によって、スペーサ絶縁膜105を除去し
た。
【００５６】引き続き、図１−ｅに示すように、円筒状
に加工されたアモルファスシリコン107の内外表面に既
知の方法を用いてＨＳＧ109を形成した。
に加工されたアモルファスシリコン107の内外表面に既
知の方法を用いてＨＳＧ109を形成した。
【００５７】本実施例では、円筒形キャパシタ下部電極
となるアモルファスシリコン107がフォトレジスト108に
よりプラズマから保護されていたので、アモルファスシ
リコン107上端がテーパー状に鋭くなることを防ぐこと
が可能であった。同様の理由により、円筒形キャパシタ
下部電極内壁及び外壁に均一にシリコンＨＳＧ109を形
成することが可能となった。
となるアモルファスシリコン107がフォトレジスト108に
よりプラズマから保護されていたので、アモルファスシ
リコン107上端がテーパー状に鋭くなることを防ぐこと
が可能であった。同様の理由により、円筒形キャパシタ
下部電極内壁及び外壁に均一にシリコンＨＳＧ109を形
成することが可能となった。
【００５８】本実施例では、円筒状にアモルファスシリ
コン膜が形成されてから、後に、選択的に、ＨＳＧ109
の形成を行ったが、ＨＳＧ109を円筒形キャパシタの内
表面にだけ用いる場合は、図１−ｃの段階で、アモルフ
ァスシリコン膜の成膜と同時にＨＳＧを形成しても良
い。また、本実施例では、シリコンによって円筒形キャ
パシタ下部電極を形成しているが、シリコンに限らず、
金属などの導電膜、例えばＴｉＮ、ＷＳｉ、ルテニウム
または、これらの積層膜であっても良い。
コン膜が形成されてから、後に、選択的に、ＨＳＧ109
の形成を行ったが、ＨＳＧ109を円筒形キャパシタの内
表面にだけ用いる場合は、図１−ｃの段階で、アモルフ
ァスシリコン膜の成膜と同時にＨＳＧを形成しても良
い。また、本実施例では、シリコンによって円筒形キャ
パシタ下部電極を形成しているが、シリコンに限らず、
金属などの導電膜、例えばＴｉＮ、ＷＳｉ、ルテニウム
または、これらの積層膜であっても良い。
【００５９】この後、誘電体膜と、上部電極を形成し、
円筒形キャパシタが完成する（図示せず）。
円筒形キャパシタが完成する（図示せず）。
【００６０】（第二の実施例）図５−ａに従って第二の
実施例を説明する。本実施例は、ウエハ502がステージ5
01上に固定されている。露光工程でθ＝３５度の幅広い
平行な斜入射光503を用いている。この時の露光ドーズ
量は１２０mＪ/cm2である。尚、円筒形キャパシタ用ホ
ールは楕円形であり、深さ、１．２μｍであり、ホール
径０．４μｍ（長軸方向）であり、アスペクト比は約３
である。
実施例を説明する。本実施例は、ウエハ502がステージ5
01上に固定されている。露光工程でθ＝３５度の幅広い
平行な斜入射光503を用いている。この時の露光ドーズ
量は１２０mＪ/cm2である。尚、円筒形キャパシタ用ホ
ールは楕円形であり、深さ、１．２μｍであり、ホール
径０．４μｍ（長軸方向）であり、アスペクト比は約３
である。
【００６１】露光の結果、深さ１．２μｍのホール内部
に高さ１．０５μｍのフォトレジストを残すことが出
来、良好な露光の選択性が得られた。
に高さ１．０５μｍのフォトレジストを残すことが出
来、良好な露光の選択性が得られた。
【００６２】幅広い平行な斜入射光503は、少なくと
も、ウエハ面上の半導体素子を全て覆うだけの広がりが
必要である。
も、ウエハ面上の半導体素子を全て覆うだけの広がりが
必要である。
【００６３】本実施例における入射光強度の分布は、ウ
エハ502がステージ501に固定されていることから、図５
−ｂのように入射角θ（504）で一本だけピークを持
つ。
エハ502がステージ501に固定されていることから、図５
−ｂのように入射角θ（504）で一本だけピークを持
つ。
【００６４】（第三の実施例）図６−ａに本実施例を示
す。本実施例は回転軸607の周りで回転するステージ606
上にウエハ605を固定している。第二の実施例と同様
に、幅広い平行な斜入射光608を用いているが、該斜入
射光608を形成するために、集光レンズ602、シャッタ60
3、コンデンサレンズ604より構成される光学系を用いて
いる。
す。本実施例は回転軸607の周りで回転するステージ606
上にウエハ605を固定している。第二の実施例と同様
に、幅広い平行な斜入射光608を用いているが、該斜入
射光608を形成するために、集光レンズ602、シャッタ60
3、コンデンサレンズ604より構成される光学系を用いて
いる。
【００６５】尚、円筒形キャパシタ用ホールは楕円形で
あり、深さ、１．２μｍであり、ホール径０．４μｍ
（長軸方向）であり、アスペクト比は約３である。
あり、深さ、１．２μｍであり、ホール径０．４μｍ
（長軸方向）であり、アスペクト比は約３である。
【００６６】ウエハを３００rpmで回転しながら、入射
角θ（608）は３０度で、露光ドーズ量は１１０mＪ/cm2
で露光を行った。ウエハ605を回転したことにより第二
の実施例に比べてウエハ面内での露光ドーズ量の均一性
が向上した。
角θ（608）は３０度で、露光ドーズ量は１１０mＪ/cm2
で露光を行った。ウエハ605を回転したことにより第二
の実施例に比べてウエハ面内での露光ドーズ量の均一性
が向上した。
【００６７】露光の結果、深さ１．２μｍのホール内部
に高さ１．０８μｍのフォトレジストを残すことが出
来、良好な露光の選択性が得られた。
に高さ１．０８μｍのフォトレジストを残すことが出
来、良好な露光の選択性が得られた。
【００６８】本実施例における入射光強度の分布は図６
−ｂに示すようにウエハ605が回転していることから図
６-bのようにθ＝０度を対称軸として対称な2本のピー
クを持つ。
−ｂに示すようにウエハ605が回転していることから図
６-bのようにθ＝０度を対称軸として対称な2本のピー
クを持つ。
【００６９】（第四の実施例）図７に示すように縮小投
影露光装置を用いて本実施例を実施した。
影露光装置を用いて本実施例を実施した。
【００７０】光源702から発する入射光は反射鏡701より
集光され、リレーレンズ703を通過し、オプティカル・
インテグレーター704で均一化される。その後入射光
は、σ絞り705で解像度が調整され、コンデンサーレン
ズ706に入射し、平行光線に整形される。続いてレクチ
ル707に入射し、第一投影レンズ708、ＮＡ絞り709、第
二投影レンズ710から構成される縮小光学系を経てウエ
ハ面711に入射する。
集光され、リレーレンズ703を通過し、オプティカル・
インテグレーター704で均一化される。その後入射光
は、σ絞り705で解像度が調整され、コンデンサーレン
ズ706に入射し、平行光線に整形される。続いてレクチ
ル707に入射し、第一投影レンズ708、ＮＡ絞り709、第
二投影レンズ710から構成される縮小光学系を経てウエ
ハ面711に入射する。
【００７１】該露光装置では、通常レチクル707へ垂直
に入射した光は、ウェハに対しても垂直に入射するよう
な光学系になっている（実線）。また、レチクル707面
に斜めに入射する光は、ウェハに対しても斜めに入射す
るようになっている（点線）。
に入射した光は、ウェハに対しても垂直に入射するよう
な光学系になっている（実線）。また、レチクル707面
に斜めに入射する光は、ウェハに対しても斜めに入射す
るようになっている（点線）。
【００７２】また、ウェハに垂直に入射する光は、照明
光学系の開口絞り（σ絞り）705と投影光学系の絞り
（ＮＡ絞り）709の中心部分を通過し、また、ウェハに
斜めに入射する光は、照明光学系の開口絞り（σ絞り）
705と投影光学系の絞り（ＮＡ絞り）709の周辺部分を通
過する。従って、照明光学系の開口絞り（σ絞り）705
と投影光学系の絞り（ＮＡ絞り）709を通過する光を制
御することで、ウェハ面に入射する光の角度分布を操作
することが可能となる。
光学系の開口絞り（σ絞り）705と投影光学系の絞り
（ＮＡ絞り）709の中心部分を通過し、また、ウェハに
斜めに入射する光は、照明光学系の開口絞り（σ絞り）
705と投影光学系の絞り（ＮＡ絞り）709の周辺部分を通
過する。従って、照明光学系の開口絞り（σ絞り）705
と投影光学系の絞り（ＮＡ絞り）709を通過する光を制
御することで、ウェハ面に入射する光の角度分布を操作
することが可能となる。
【００７３】図９に、縮小投影露光装置を用いて露光を
行った場合の、円筒形キャパシタ用ホールのアスペクト
比率と、ホール中心部における露光光強度の関係（計算
値）を示す。図の縦軸は、ウエハ表面での強度を１．０
とした時のホール底面中心点における露出光強度を示し
ている。横軸は、ホールのアスペクト比を示す。
行った場合の、円筒形キャパシタ用ホールのアスペクト
比率と、ホール中心部における露光光強度の関係（計算
値）を示す。図の縦軸は、ウエハ表面での強度を１．０
とした時のホール底面中心点における露出光強度を示し
ている。横軸は、ホールのアスペクト比を示す。
【００７４】尚、本計算では露出光のレジスト内部での
多重散乱等の効果は勘案していない。実際には、ホール
内部とウエハ表面での光強度比は小さくなると考えら
れ、図９の曲線は全体に左にシフトすると思われる。
多重散乱等の効果は勘案していない。実際には、ホール
内部とウエハ表面での光強度比は小さくなると考えら
れ、図９の曲線は全体に左にシフトすると思われる。
【００７５】露出光の強度が減少し始めるアスペクト比
は、露出光の最大入射角度に依存し、露出光中の最大入
射角が大きければ大きいほど、小さいアスペクト比から
（つまり、浅いホールから）強度が減少する。
は、露出光の最大入射角度に依存し、露出光中の最大入
射角が大きければ大きいほど、小さいアスペクト比から
（つまり、浅いホールから）強度が減少する。
【００７６】露出光の最大入射角が同じ場合の、露出光
強度の減少率（曲線の傾斜）は入射角度範囲の広さに依
存し、入射角度範囲が広いほど、ホール底部での入射光
強度は緩やかに減少する。その様子は図９の第４の実施
例と第５の実施例の曲線を比較すると明らかであり、光
学系に瞳フィルタを挿入し、入射角度を制限した第５の
実施例の方が露出光の減少率が高い。
強度の減少率（曲線の傾斜）は入射角度範囲の広さに依
存し、入射角度範囲が広いほど、ホール底部での入射光
強度は緩やかに減少する。その様子は図９の第４の実施
例と第５の実施例の曲線を比較すると明らかであり、光
学系に瞳フィルタを挿入し、入射角度を制限した第５の
実施例の方が露出光の減少率が高い。
【００７７】本発明者らが、実験の結果、ＮＡ＝０．５
以上から、その光学系で許容される最大値までと、なお
かつσ＝０．７以上から１以下で、良好な露光の選択性
が選られた。尚、円筒形キャパシタ用ホールは楕円形で
あり、深さ、１．２μｍであり、ホール径０．４μｍ
（長軸方向）であり、アスペクト比は約３である。
以上から、その光学系で許容される最大値までと、なお
かつσ＝０．７以上から１以下で、良好な露光の選択性
が選られた。尚、円筒形キャパシタ用ホールは楕円形で
あり、深さ、１．２μｍであり、ホール径０．４μｍ
（長軸方向）であり、アスペクト比は約３である。
【００７８】本実施例での露光ドーズ量は１２０ｍＪ／
ｃｍ２である。また光学系の条件はＮＡ＝０．５７であ
り、σ＝０．７である。この条件で、露出光は０〜２
３．５度の角度分布であり、半導体基板の法線方向に対
して１０度以内の角度の入射光が全入射光の５０％以下
であるという条件を満たしている。
ｃｍ２である。また光学系の条件はＮＡ＝０．５７であ
り、σ＝０．７である。この条件で、露出光は０〜２
３．５度の角度分布であり、半導体基板の法線方向に対
して１０度以内の角度の入射光が全入射光の５０％以下
であるという条件を満たしている。
【００７９】露光の結果、深さ１．２μｍのホール内部
に高さ１．０３μｍのフォトレジストを残すことが出
来、良好な露光の選択性が得られた。
に高さ１．０３μｍのフォトレジストを残すことが出
来、良好な露光の選択性が得られた。
【００８０】参考までに、図９より、本実施例のホール
底部における入射光の強度を読み取ると、約０．１３で
あり、ホール底部ではウエハ表面の１３％まで光強度が
減少する事がわかる。
底部における入射光の強度を読み取ると、約０．１３で
あり、ホール底部ではウエハ表面の１３％まで光強度が
減少する事がわかる。
【００８１】この場合の光強度分布を図７−ｂに示す。
この場合、これまでの実施例とは異なり、入射光はθ＝
０°を対称軸として均一の強度を持つ。
この場合、これまでの実施例とは異なり、入射光はθ＝
０°を対称軸として均一の強度を持つ。
【００８２】（第五の実施例）図８−ａに本実施例を示
す。本実施例は縮小投影露光装置の光学系に入射光の角
度制限フィルタ（第一瞳フィルタ812及びは第二瞳フィ
ルタ813）を追加した点で第四の実施例と異なってい
る。
す。本実施例は縮小投影露光装置の光学系に入射光の角
度制限フィルタ（第一瞳フィルタ812及びは第二瞳フィ
ルタ813）を追加した点で第四の実施例と異なってい
る。
【００８３】尚、円筒形キャパシタ用ホールは楕円形で
あり、深さ、１．２μｍであり、ホール径０．４μｍ
（長軸方向）であり、アスペクト比は約３である。
あり、深さ、１．２μｍであり、ホール径０．４μｍ
（長軸方向）であり、アスペクト比は約３である。
【００８４】本実施例での露光ドーズ量は１２０mＪ/cm
2である。また光学系の条件はＮＡ＝０．５７であり、
σ＝０．７である。この条件で、露出光は１９．７〜２
３．５度の入射角度分布を持つ。
2である。また光学系の条件はＮＡ＝０．５７であり、
σ＝０．７である。この条件で、露出光は１９．７〜２
３．５度の入射角度分布を持つ。
【００８５】露光の結果、深さ１．２μｍのホール内部
に高さ１．１μｍのフォトレジストを残すことが出来、
良好な露光の選択性が得られた。光学系に挿入した2枚
の瞳フィルタにより、レクチル707に入射する光の垂直
に近い成分が除去され、よりフォトレジストの選択的な
露光が行われる。
に高さ１．１μｍのフォトレジストを残すことが出来、
良好な露光の選択性が得られた。光学系に挿入した2枚
の瞳フィルタにより、レクチル707に入射する光の垂直
に近い成分が除去され、よりフォトレジストの選択的な
露光が行われる。
【００８６】参考までに、図９より、本実施例のホール
底部における入射光の強度を読み取ると、０であり、ホ
ール底部には、露出光が直接は到達しない事がわかる。
本実施例での入射光の角度分布は2枚の瞳フィルタの効
果により垂直に近い成分が除かれて、図８−ｂのように
θ＝０度を対称軸として２本のピークを持つ。
底部における入射光の強度を読み取ると、０であり、ホ
ール底部には、露出光が直接は到達しない事がわかる。
本実施例での入射光の角度分布は2枚の瞳フィルタの効
果により垂直に近い成分が除かれて、図８−ｂのように
θ＝０度を対称軸として２本のピークを持つ。
【００８７】
【発明の効果】従来法では、半導体記憶装置中に円筒形
キャパシタ下部電極を形成する際に、垂直光を用いて露
光を行うために円筒形キャパシタ用ホール内部に導電膜
保護用のフォトレジストを充分に残せない。そのため、
後の工程で種々の問題が発生した。そこで、本発明で
は、斜入射光を用いて露光を行うことで、円筒形キャパ
シタ用ホール内部に充分なフォトレジストを残し導電膜
を保護しつつ、外部の不要なフォトレジストを取り除く
ことを可能とする円筒形キャパシタの製造方法を提供す
る。
キャパシタ下部電極を形成する際に、垂直光を用いて露
光を行うために円筒形キャパシタ用ホール内部に導電膜
保護用のフォトレジストを充分に残せない。そのため、
後の工程で種々の問題が発生した。そこで、本発明で
は、斜入射光を用いて露光を行うことで、円筒形キャパ
シタ用ホール内部に充分なフォトレジストを残し導電膜
を保護しつつ、外部の不要なフォトレジストを取り除く
ことを可能とする円筒形キャパシタの製造方法を提供す
る。
【図１】本発明での円筒形キャパシタ下部電極の工程ご
との断面図 （ａ）工程１ （ｂ）工程２ （ｃ）工程３ （ｄ）工程４ （ｅ）工程５
との断面図 （ａ）工程１ （ｂ）工程２ （ｃ）工程３ （ｄ）工程４ （ｅ）工程５
【図２】従来法での円筒形キャパシタ下部電極の工程ご
との断面図 （ａ）工程１ （ｂ）工程２ （ｃ）工程３ （ｄ）工程４ （ｅ）工程５
との断面図 （ａ）工程１ （ｂ）工程２ （ｃ）工程３ （ｄ）工程４ （ｅ）工程５
【図３】（ａ）露光工程直前の円筒形キャパシタ断面図 （ｂ）第一の従来法でのフォトレジスト残膜厚と露光ド
ーズ量の関係 （ｃ）第二の従来法でのフォトレジスト残膜厚と露光ド
ーズ量の関係 （ｄ）本発明でのフォトレジスト残膜厚と露光ドーズ量
の関係
ーズ量の関係 （ｃ）第二の従来法でのフォトレジスト残膜厚と露光ド
ーズ量の関係 （ｄ）本発明でのフォトレジスト残膜厚と露光ドーズ量
の関係
【図４】（ａ）第一の実施例の模式図 （ｂ）第一の実施例の入射光の角度分布
【図５】（ａ）第二の実施例の模式図 （ｂ）第二の実施例の入射光の角度分布
【図６】（ａ）第三の実施例の模式図 （ｂ）第三の実施例の入射光の角度分布
【図７】（ａ）第四の実施例の模式図 （ｂ）第四の実施例の入射光の角度分布
【図８】（ａ）第五の実施例の模式図 （ｂ）第五の実施例の入射光の角度分布
【図９】円筒形キャパシタ中心部における光強度のアス
ペクト比依存性
ペクト比依存性
101、201 半導体基板 102、202 層間絶縁膜 103、203 導電体プラグ 104、204 エッチングストッパ 105、205 スペーサ絶縁膜 106、206 円筒形キャパシタ用ホール 107、207 導電膜（アモルファスシリコン） 108、208 フォトレジスト（エッチング保護材） 109、209 ＨＳＧ 309 フォトレジスト膜厚 310 円筒形キャパシタ用ホール深さ 311 オーバー露光分フォトレジスト膜厚 401、502、605、711 ウエハ 402 ポリゴンミラー 403、503、609 斜入射光 404、504、608 入射角度θ 501、606 ステージ 601、702 光源 602 集光レンズ 603 シャッタ 604、706 コンデンサレンズ 607 回転軸 701 反射鏡 703 リレー・レンズ 704 オプティカルインテグレーター 705 σ絞り 707 レクチル 708 投影レンズ１ 709 ＮＡ絞り 710 投影レンズ２ 812 瞳フィルタ１ 813 瞳フィルタ２
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/108 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8242 G03F 7/20 H01L 21/027 H01L 21/822 H01L 27/04 H01L 27/108
Claims (8)
- 【請求項１】 半導体素子を形成した半導体基板上に、
層間絶縁膜を形成する工程と、該層間絶縁膜の所定の領
域に円筒形キャパシタ下部電極の型となる凹部を開孔す
る工程と、該凹部内壁を含む前記層間絶縁膜上に凹部形
状を保ったまま、導電膜を形成する工程と、該凹部を埋
め込むように、前記導電膜上にポジ型のフォトレジスト
を塗布する工程と、前記凹部内部に前記フォトレジスト
を残して、前記導電膜上のフォトレジストを感光させる
露光工程と、前記凹部内部に、前記フォトレジストを残
して、前記導電膜上の前記フォトレジストを選択的に除
去する現像工程と、エッチングを行い、前記凹部内部の
導電膜を残して、前記層間絶縁膜上の選択的に除去する
エッチバック工程と、前記凹部内部の前記フォトレジス
トを除去する剥離工程とを有する、半導体装置に用いら
れる円筒形キャパシタ下部電極の製造方法において、前
記露光工程で、少なくとも前記下部電極の形成領域に、
ウエハ面の法線方向に対し斜め方向から露光し、前記露
光は半導体基板を回転させながら行なうことを特徴とす
る円筒形キャパシタ下部電極の製造方法。 - 【請求項２】 前記露光工程において、半導体基板の法
線方向に対して１０度以内の入射角度の光線がウエハに
入射する全入射光の５０％以下であることを特徴とする
請求項１記載の円筒形キャパシタ下部電極の製造方法。 - 【請求項３】 前記露光工程において、半導体基板の法
線方向に対して１０度以上の入射角度の光線により露光
を行うことを特徴とする請求項１記載の円筒形キャパシ
タ下部電極の製造方法。 - 【請求項４】 前記露光工程において、半導体基板に存
在する全ての半導体素子を平行な光線により一括して露
光を行う請求項１〜３のいずれか一項に記載の円筒形キ
ャパシタ下部電極の製造方法。 - 【請求項５】 前記露光工程において、縮小投影露光装
置により露光を行うことを特徴とする請求項１〜３のい
ずれか一項に記載の円筒形キャパシタ下部電極の製造方
法。 - 【請求項６】 前記露光工程において、前記縮小投影露
光装置の光学系の条件が、ＮＡ≧０．５であり、さらに
σが１≧σ≧０．７である事を特徴とする請求項５記載
の円筒形キャパシタ下部電極の製造方法。 - 【請求項７】 前記縮小投影露光装置の光学系に入射光
の入射角度を制限するフィルタを有する請求項５または
６記載の円筒形キャパシタ下部電極の製造方法。 - 【請求項８】 請求項１〜７のいずれか一項に記載の製
造方法を一工程として含む半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12736799A JP3337067B2 (ja) | 1999-05-07 | 1999-05-07 | 円筒形キャパシタ下部電極の製造方法 |
| US09/558,802 US6248625B1 (en) | 1999-05-07 | 2000-04-26 | Manufacturing method of cylindrical-capacitor lower electrode |
| CNB001061968A CN1175475C (zh) | 1999-05-07 | 2000-04-30 | 制造圆柱形电容器下电极、圆柱形电容器和半导体器件的方法 |
| GB0010694A GB2350930B (en) | 1999-05-07 | 2000-05-03 | Manufacturing method of cylindrical-capacitor lower electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12736799A JP3337067B2 (ja) | 1999-05-07 | 1999-05-07 | 円筒形キャパシタ下部電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323673A JP2000323673A (ja) | 2000-11-24 |
| JP3337067B2 true JP3337067B2 (ja) | 2002-10-21 |
Family
ID=14958224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12736799A Expired - Fee Related JP3337067B2 (ja) | 1999-05-07 | 1999-05-07 | 円筒形キャパシタ下部電極の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6248625B1 (ja) |
| JP (1) | JP3337067B2 (ja) |
| CN (1) | CN1175475C (ja) |
| GB (1) | GB2350930B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3998373B2 (ja) * | 1999-07-01 | 2007-10-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP3839733B2 (ja) * | 2002-02-18 | 2006-11-01 | 富士写真フイルム株式会社 | 撮像装置および画像データ出力方法 |
| KR100476399B1 (ko) * | 2002-06-29 | 2005-03-16 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| JP4571836B2 (ja) * | 2004-07-23 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR100589078B1 (ko) * | 2004-11-29 | 2006-06-12 | 삼성전자주식회사 | 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법 |
| KR100869236B1 (ko) * | 2006-09-14 | 2008-11-18 | 삼성전자주식회사 | 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법 |
| CN101312124B (zh) * | 2007-05-23 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体分形电容的制造方法 |
| KR101450650B1 (ko) * | 2008-04-28 | 2014-10-14 | 삼성전자주식회사 | 실린더 내벽에 지지 구조물을 갖는 커패시터 및 그 제조방법 |
| US9633847B2 (en) * | 2015-04-10 | 2017-04-25 | Tokyo Electron Limited | Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition |
| CN109920757B (zh) * | 2019-01-31 | 2020-08-25 | 厦门市三安集成电路有限公司 | 一种提高化合物半导体器件可靠性能的背段工艺 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563152A (ja) | 1991-08-30 | 1993-03-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| KR940006682B1 (ko) * | 1991-10-17 | 1994-07-25 | 삼성전자 주식회사 | 반도체 메모리장치의 제조방법 |
| JPH0685171A (ja) | 1992-09-02 | 1994-03-25 | Hitachi Ltd | パターン形成方法および半導体装置の製造方法 |
| US5618383A (en) * | 1994-03-30 | 1997-04-08 | Texas Instruments Incorporated | Narrow lateral dimensioned microelectronic structures and method of forming the same |
| JPH09107080A (ja) | 1995-10-11 | 1997-04-22 | Nippon Steel Corp | 半導体装置の製造方法 |
| KR100207463B1 (ko) | 1996-02-26 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조방법 |
| US5940713A (en) * | 1996-03-01 | 1999-08-17 | Micron Technology, Inc. | Method for constructing multiple container capacitor |
| JPH09331043A (ja) | 1996-06-07 | 1997-12-22 | Nippon Steel Corp | 半導体記憶装置の製造方法 |
| US5849624A (en) * | 1996-07-30 | 1998-12-15 | Mircon Technology, Inc. | Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor |
| TW377514B (en) * | 1998-04-18 | 1999-12-21 | United Microelectronics Corp | Method of manufacturing memory capacitors of DRAM |
| GB2341271B (en) * | 1998-09-01 | 2001-04-18 | United Semiconductor Corp | Method of fabricating capacitor |
-
1999
- 1999-05-07 JP JP12736799A patent/JP3337067B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-26 US US09/558,802 patent/US6248625B1/en not_active Expired - Lifetime
- 2000-04-30 CN CNB001061968A patent/CN1175475C/zh not_active Expired - Fee Related
- 2000-05-03 GB GB0010694A patent/GB2350930B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1175475C (zh) | 2004-11-10 |
| GB2350930A (en) | 2000-12-13 |
| US6248625B1 (en) | 2001-06-19 |
| JP2000323673A (ja) | 2000-11-24 |
| GB2350930B (en) | 2003-07-30 |
| GB0010694D0 (en) | 2000-06-28 |
| CN1273435A (zh) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057081A (en) | Process for manufacturing semiconductor integrated circuit device | |
| JP3562895B2 (ja) | ランディングパッドを有する半導体装置の製造方法 | |
| JP3337067B2 (ja) | 円筒形キャパシタ下部電極の製造方法 | |
| TW201250905A (en) | Method and system for post-etch treatment of patterned substrate features | |
| JP3187364B2 (ja) | 半導体装置の製造方法 | |
| US7402486B2 (en) | Cylinder-type capacitor and storage device, and method(s) for fabricating the same | |
| CN100511641C (zh) | 制造半导体装置的方法 | |
| US5332687A (en) | Method of manufacturing a semiconductor memory having a memory cell array and a peripheral circuit portion so as to improve the characteristics of the device | |
| US6306699B1 (en) | Semiconductor device having conducting material film formed in trench, manufacturing method thereof and method of forming resist pattern used therein | |
| KR100493794B1 (ko) | 반도체 장치의 제조 방법 | |
| US6352934B1 (en) | Sidewall oxide process for improved shallow junction formation in support region | |
| JP4950373B2 (ja) | 半導体製造方法 | |
| US5773342A (en) | Method for forming a storage node in a semiconductor memory using ion implantation to form a smooth amorphous polycrystalline film | |
| US6387774B1 (en) | Methods for forming patterned layers including notched etching masks | |
| JPH07130631A (ja) | パターン形成方法及びそれを利用した半導体記憶装置の製造方法 | |
| KR20010014859A (ko) | 원통형 커패시터 하부전극의 제조방법 | |
| US6136661A (en) | Method to fabricate capacitor structures with very narrow features using silyated photoresist | |
| US6030879A (en) | Method of reducing particles during the manufacturing of fin or cylinder capacitors on a wafer | |
| KR100207466B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100213210B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR19980050041A (ko) | 캐패시터 제조방법 | |
| JPH09331043A (ja) | 半導体記憶装置の製造方法 | |
| KR100190191B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| US20050095778A1 (en) | Method for forming capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |