JPH0685171A - パターン形成方法および半導体装置の製造方法 - Google Patents

パターン形成方法および半導体装置の製造方法

Info

Publication number
JPH0685171A
JPH0685171A JP4234478A JP23447892A JPH0685171A JP H0685171 A JPH0685171 A JP H0685171A JP 4234478 A JP4234478 A JP 4234478A JP 23447892 A JP23447892 A JP 23447892A JP H0685171 A JPH0685171 A JP H0685171A
Authority
JP
Japan
Prior art keywords
organic material
film
pattern
polycrystalline
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4234478A
Other languages
English (en)
Inventor
Shinpei Iijima
晋平 飯島
Toshikazu Takahashi
俊和 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP4234478A priority Critical patent/JPH0685171A/ja
Publication of JPH0685171A publication Critical patent/JPH0685171A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【構成】有機物を形成した後、多結晶Siを全面に堆積
し、さらにレジストを塗布してパターニングした後、一
旦多結晶Siにパターンを転写し、さらに有機物にパタ
ーンを転写し、有機物表面に多結晶Siを残した状態で
下地絶縁膜をエッチングする。 【効果】有機物表面を多結晶Siで被覆してあるので下
地絶縁物のエッチング時に有機物自身がエッチングされ
形状不良となることを防止できるので、垂直な多結晶S
iの衝立形成が可能となり、例えばDRAM用キャパシ
ター電極などを簡便な工程で且つ制御性よく形成でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に製造工程の簡略化とプロセスマージンの
向上に有益な、有機物を用いた半導体装置の製造方法に
関する。
【0002】
【従来の技術】ダイナミック型ランダムアクセスメモリ
ー(DRAM)に代表される半導体装置は、大容量化の
要求を満たすためにそれを構成する個々の要素デバイス
をより微細に形成するための微細加工技術の開発が不可
欠となっている。具体的にはリソグラフィーとドライエ
ッチング技術の高精度化が重要な課題となっているが、
特に後者については複雑な構造の中でエッチングを行な
う必要があり、異種材料間のエッチング速度の選択性確
保が極めて困難になってきている。この点に鑑み、無機
物に対してほぼ無限大の選択性を持って加工や除去が可
能な有機物を利用する方法が特開平3−150870 号公報に
述べられている。具体的には、有機物のパターンを形成
した後、それを除去することなくその上に直接無機物で
ある多結晶Siを形成して半導体製造工程に利用する方
法である。
【0003】
【発明が解決しようとする課題】上記従来技術では、以
下の点について問題があった。
【0004】パターニングした有機物は、多結晶Si
形成時の熱処理によって収縮しパターンの歪みが生じ
る。その様子を模式的に示した図1を用いてこの問題に
ついて説明する。
【0005】Si基板101上に感光性を有する有機物
を形成し、通常のホトリソグラフィーにより複数のホー
ルを有する有機物のパターン102を形成した状態を図
1(a)に示した。
【0006】この状態で多結晶Siを形成する条件で熱
処理した結果を図1(b)に示した。パターンが収縮
し、端部に近いほど側壁が傾斜してしまいホールの形状
が歪むことが明らかとなった。この歪は、パターンの大
きさに依存しており幅が1μm以下の小さいパターンで
は問題にならないが、それより大きなパターンでは大き
くなるほど側壁傾斜も顕著となる。このパターン傾斜は
その後の微細加工を著しく困難にする原因となる。
【0007】有機物をエッチングのマスクとして下地
材料をドライエッチングした場合、そのドライエッチン
グによってマスクの一部もエッチングされ形状が変化す
る。そのため、最終的に微細加工が困難になる問題が発
生する。図2および図3を用い、この問題について具体
的に説明する。図2および図3は、Si基板表面に形成
したSiO2 膜に開孔を設け、その開孔を介してSi基
板上にSiの衝立を形成する場合の一連の概略工程を示
している。
【0008】まず、Si基板201表面の所定の領域に
不純物拡散層202を形成した後、SiO2 203を全
面に堆積し、さらに有機物204のパターンを形成した
(図2a)。この状態で有機物204をマスクとしてS
iO2 203をドライエッチングし、開孔を設けた(図
2b)。この時マスクとして用いた有機物204の肩の
部分もエッチングされ、側壁に傾斜が生じる。この傾斜
が後で問題となる。次に多結晶Si205を全面に堆積
し、さらに有機物206を全面に塗布形成する。その有
機物206を全面エッチバックし、溝内にのみ有機物2
06を残存させる(図2c)。この状態で表面に露出し
た多結晶Si205をエッチングする(図3a)。酸素
プラズマにより、有機物204および206を除去する
(図3b)。その後、例えば多結晶Si207を全面に
堆積すると、衝立の多結晶Si205が傾斜しているた
め段差被覆性に優れた多結晶Si207でさえ衝立の間
の空間を充填することが出来ず、空洞208が生じる。
また、端部の衝立においてはオーバーハング209が生
じる(図3c)。これらの空洞やオーバーハングは、製
造歩留まりを著しく低下させる原因となる。
【0009】本発明の目的は、多結晶Siを形成しても
有機物のパターンが歪まない方法を提供するとともに、
有機物をマスクとして下地材料をエッチングしても有機
物自身に変形が生じないようにすることによって、信頼
性の高い、有機物を用いた半導体装置の製造方法を提供
することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、有機物を形成した後パターニングする前に所望の無
機薄膜を形成するのに必要な温度で予め熱処理するよう
にした。また、熱処理した後全面にSi薄膜を形成する
ようにした。
【0011】
【作用】有機物を形成した後、その表面に無機薄膜を形
成するのに必要な温度で予め行なう熱処理は、有機物中
に含まれる、その温度での脱ガス成分を有機物中から脱
気させる働きをする。すなわち、パターン形成前に熱処
理を加え、耐熱性を向上させた上でパターニングを行な
うことにより、そのパターニングされた有機物は無機薄
膜形成時の温度にたいして充分な耐熱性を有しており、
パターンが変形することがない。また、熱処理した後全
面に形成するSi薄膜は、3層レジスト法に用いる上層
感光性レジスト,中間層,有機物(下層レジスト)のう
ち中間層として用いることが可能で有機物へのパターン
転写に寄与する。さらに、有機物へのパターン転写後も
Si薄膜を除去せずに残したまま有機物の下地材料とな
るSiO2 やSi窒化膜などのドライエッチングを行な
うことによりSi薄膜をドライエッチングのマスクとし
て用いることができるので有機物に変形をもたらすこと
がない。
【0012】
【実施例】〈実施例1〉最初に、DRAM用のキャパシ
ターを構成する電極を想定したSiの衝立をSi基板上
に形成する方法について図4,図5,図6を用いて説明
する。p型,10ΩcmのSi基板301表面の所定の領
域にイオン打込み法を用いてn型不純物拡散層302を
形成した。Si基板301表面に予め形成してあったS
iO2膜を一旦除去した後、低圧化学気相堆積法(LP
CVD)により厚さ300nmのSiO2 303を形成
した。その後、厚さ800nmの有機物304を回転塗
布法により形成した。本実施例では有機物として日立化
成社製のPIQ(ポリイミド樹脂:タイプPix−L1
10)を用いた(図4a)。
【0013】次に本発明の趣旨である有機物の熱処理お
よびSi薄膜の形成を行なった。室温状態のSi薄膜形
成装置にSi基板を挿入した後、装置内を一旦0.8P
a まで真空排気した。その後N2 を導入して130P
aに圧力を維持した状態で600℃まで昇温し、その状態
で20分間熱処理した。本実施例では、室温状態でSi
基板の挿入を行なったが、本質は、有機物から空気中の
酸素を遮蔽した状態で所定の温度まで昇温することであ
り、このような機構を備えた装置を用いた場合には60
0℃の装置内に直接挿入しても何ら問題は生じなかっ
た。また、熱処理時間は有機物の材質や膜厚によって変
化させうるが、本実施例の場合では、少なくとも10分
間は必要であった。上記熱処理を終了した後、引き続き
2 からSiH4(モノシラン)にガスを変換して、熱処
理した有機物上に厚さ100nmの多結晶Si305を
堆積した(図4b)。
【0014】次に感光性を有するレジスト306を厚さ
が600nmになるように回転塗布法により形成し、周
知のリソグラフィ技術により所定のパターンを形成した
(図4c)。
【0015】次にレジスト306をマスクとして多結晶
Si305を異方性ドライエッチングしパターンの転写
を行なった(図5a)。
【0016】さらにその状態で有機物304を異方性ド
ライエッチングしパターン転写を行なった。この有機物
へのパターン転写は、周知のように酸素含有雰囲気で行
なうためレジスト306はエッチングされて消滅する
が、多結晶Si305は酸素ではエッチングされないた
め残存する(図5b)。
【0017】次に多結晶Si305を残したまま下地材
料となるSiO2 303を異方性ドライエッチングし
た。従来の所謂多層レジスト法によるパターン転写では
多結晶Si305の代わりにSOG(回転塗布ガラス)
等のSiO2 系材料が用いられる。そのため下地材料と
なるSiO2 をエッチングしている間にSOGが消滅し
てしまい、有機物304の表面が露出し、結果的には有
機物304の側壁に傾斜のついた形状しか得られなくな
る。本発明ではこの問題を回避するために多結晶Siを
用いることをひとつの主旨としており、その結果SiO
2 とのエッチング速度の選択性を確保することが可能と
なり、有機物表面に多結晶Siを残存させることができ
るため、有機物304に形状不良が生じることはなかっ
た(図5c)。
【0018】次に、露出した不純物拡散層302表面の
清浄化を図るため通常の湿式洗浄を施した後、多結晶S
i305の形成時と同様に空気を遮蔽した状態で薄膜形
成装置内に挿入し、厚さ100nmの多結晶Si307
を堆積した。堆積した後走査型電子顕微鏡により詳細に
パターンを観察したが、従来技術の項で述べたような有
機物の収縮に起因した形状不良は全く生じていなかっ
た。なお、多結晶Si307の形成においてはSiH4に加え
てPH3(ホスフィン)を同時に流し、膜中にリンを含
有する多結晶Siとなるようにした。本実施例では上記
ガスの組合せを用いたが、Si26(ジシラン)とPH
3 の組合せなどであっても良い。また、通常の多結晶S
iを形成した後に周知のイオン打込み法を用いて不純物
を含有させても良い(図6a)。
【0019】次に、回転塗布法により第二の有機物30
8を全面に形成した後ドライエッチングにより全面エッ
チバックし溝内にのみ有機物308を残存させた。本実
施例では有機物308として通常のリソグラフィーに用
いられるポジ型ホトレジストを用いたが、基本的には回
転塗布法によって形成できる有機物であれば問題なく使
用することができる(図6b)。
【0020】次に、異方性ドライエッチングにより露出
した多結晶Si307をエッチング除去した。このエッ
チングにより、有機物304の加工のマスクとして用い
た多結晶Si305も同時にエッチング除去する(図6
c)。
【0021】次に、O2 プラズマにより有機物304お
よび308をエッチング除去し、Siの衝立を形成した
(図6d)。
【0022】本実施例によれば、有機物をパターニング
する前に予め充分熱処理し、かつその有機物の加工のマ
スクとしてSi膜を用いることにより有機物自身の変形
を防止することができるので垂直なSiの衝立を形成で
きる効果がある。また有機物の加工のマスクとして用い
るSi薄膜に不純物を含有させることにより導電性を持
たせることが可能となり、電子線描画リソグラフィーで
問題となるチャージアップ現象を回避することができ、
微細加工を実現できる効果がある。
【0023】〈実施例2〉実施例1では有機物を用いて
Siの衝立を形成する方法について述べた。本実施例で
は同様の方法によりSiのプラグを形成する例について
図7および図8を用いて説明する。
【0024】所定の領域にn型の不純物拡散層402が
形成されたp型Si基板401上に厚さ300nmのS
iO2 403を形成した後、PIQからなる厚さ800
nmの有機物404を形成し、実施例1と同じ熱処理を
施した後、厚さ100nmのSi膜を形成し、さらに感
光性レジスト406を形成した。続いてレジスト406に
所定のパターンを形成し、それをマスクとしてSi膜4
05にパターン転写を行なった(図7a)。
【0025】さらに有機物404にパターン転写を行な
った(図7b)。
【0026】引き続き異方性ドライエッチングによりS
iO2 403を加工した(図7c)。
【0027】次に不純物拡散層表面の清浄化洗浄を施し
た後、溝が全て埋まるように溝の幅の少なくとも半分以
上の膜厚の多結晶Si407を形成した。多結晶Si
は、SiH4とPH3の組合せを用い不純物を含有させな
がら形成した。Siプラグを形成する場合には、イオン
打ち込み法等の手段によって後から不純物を含有させる
ことが極めて困難であり、膜形成時に不純物を含有させ
ることが必要となる。本実施例では溝幅を500nmと
したので多結晶Siの膜厚は300nmにした。形成
後、走査型電子顕微鏡により断面を観察した結果、溝は
多結晶Siにより充分に充填されていた(図7d)。
【0028】次にドライエッチング法により多結晶Si
407を全面エッチバックし、有機物404表面に形成
されていた多結晶Siを除去し、溝内にのみ多結晶Si
を残存させた(図8a)。
【0029】次にO2 プラズマ処理により有機物404
を除去してSiプラグを形成した(図8b)。
【0030】本実施例によれば、有機物404に形状不
良をもたらすことがないので側壁が垂直な形状制御性の
良いSiプラグを形成できる効果がある。
【0031】〈実施例3〉LSIの実際の構造は極めて
複雑であり、ひとつの断面で全ての構造を表わすのは困
難であるが、本実施例ではより実際に近い構造を例に取
って溝を埋める方法について図9から図12を用いて説
明する。
【0032】図9はDRAM等のメモリーLSIで良く
用いられている、ワード配線1,2,3,4とビット配
線5,6,7,8が直交した状態のレイアウトを示して
いる。通常、ワード配線とビット配線で囲まれた領域
に、Si基板とより上層に位置する導体との導通を確保
するためのコンタクトホール9が設けられる。このよう
なレイアウトにおいてA−A′で示した線上の断面模式
図を図10以降に示した。
【0033】所定の領域にn型不純物拡散層502が形
成されたp型Si基板501上にゲート絶縁膜503お
よびワード配線となる多結晶Si504が形成され、さ
らにサイドウォール絶縁膜505およびSiO2 膜50
6でSi基板が被覆されている状態を示している(図1
0a)。
【0034】この状態で不純物拡散層502上の溝はS
iで充填し、一方不純物拡散層のない図の中央の溝は絶
縁膜で充填する場合がしばしば生じる。その方法につい
て以下説明する。実施例1と同様にPIQ507を回転
塗布法により表面が平坦になるように形成したあと、熱
処理を施して不純物含有多結晶Si508を形成した
(図10b)。
【0035】電子線レジスト509を回転塗布法により
形成した後、周知の電子線リソグラフィー技術により不
純物拡散層502との位置の整合性が取れるようにパタ
ーンを形成した(図11a)。
【0036】異方性ドライエッチングにより多結晶Si
508にパターン転写を行なった後さらにPIQ507
を異方性ドライエッチングした(図11b)。
【0037】その後、異方性ドライエッチングによりS
iO2 506を不純物拡散層502表面が露出するまで
エッチングした(図11c)。
【0038】実施例2と同じ方法により不純物含有多結
晶Si510を溝が完全に埋まるように堆積した(図1
2a)。
【0039】その後、ドライエッチングにより多結晶S
i510をエッチバックした(図12b)。
【0040】O2 プラズマによりPIQ507を除去
し、不純物拡散層502上の溝にのみ多結晶Si510
を充填した(図12c)。
【0041】本実施例によれば、PIQ表面を多結晶S
iで被覆した状態で下層のSiO2をエッチング加工で
きるのでPIQの形状を損なうことがない。また、その
PIQを残したまま多結晶Siを堆積できるので加工した
領域に自己整合でSiプラグを形成できる効果がある。
さらに、PIQで被覆されている他の領域にはダメージ
を与えることなくSiをエッチバックできる効果があ
る。
【0042】〈実施例4〉次に図12(c)に示した図
の中央の溝をSiO2 で充填する方法について図13に
より説明する。
【0043】前記実施例と同様に、PIQ612を表面
が平坦になるように回転塗布法により形成した後、熱処
理を施し厚さ100nmの不純物含有多結晶Si613
をCVD法により形成した。さらに電子線レジストを回
転塗布法により形成し電子線リソグラフィーにより所定
の領域にパターンを形成し、さらに異方性ドライエッチ
ング法を用いて多結晶Si613およびPIQ612へ
パターンを転写し、開孔614を形成した(図13
a)。
【0044】この段階で多結晶Si613を除去しても
良いが、本実施例では除去せずに厚さ400nmの絶縁
膜615の形成をおこなった。本実施例では絶縁膜とし
てSiO2 を形成するために300℃から400℃程度
の低温でオゾン(O3)とTEOS(テトラエチルオルソ
シリケート;Si(OC25)4)を原料として用いた。
本方法で形成する膜は段差被覆性が良いので開口614
は完全に埋まっていた。なお、O3 を用いるので開口6
14の側壁に露出しているPIQ612がO3 と反応し
エッチングされる懸念があったが、電子顕微鏡により観
察した結果全く問題はなかった(図13b)。
【0045】その後異方性ドライエッチング法により絶
縁膜615を全面エッチバックした。この時絶縁膜61
5と多結晶Si613のエッチング速度が等しくなるよ
うな条件を用いることにより多結晶Si613も同時に
除去することが可能である。エッチング速度が等しくな
るような条件は、使用する装置によって異なるが、一般
的にはガス圧力や高周波パワーを調整することによって
設定することが可能である。本実施例では、平行平板型
のプラズマエッチング装置を用い、圧力14Pa,高周
波パワー0.5W/cm2,周波数13.56MHz 、エッ
チングガスとしてCF4を用いた。この条件ではSiと
SiO2 のエッチング速度比を1.1とすることができ
る(図13c)。
【0046】次にO2 プラズマ処理にPIQ612を除
去し、溝内にのみ絶縁膜615を残存させた(図13
d)。
【0047】本実施例によれば、PIQを用いることに
より絶縁膜で形成される溝を絶縁膜で充填し、表面を平
坦化できる効果がある。また、本実施例では溝を充填す
る絶縁膜としてO3 とTEOSを原料ガスとするSiO
2 を用いたが、多結晶Siを形成する温度より低い温度
で形成できる絶縁膜であれば他の絶縁膜であっても良い
よい。
【0048】
【発明の効果】本発明によれば、有機物の表面を多結晶
Siで被覆した状態で、有機物の下地絶縁膜をエッチン
グ加工できるので有機物自身にエッチングの損傷を与え
ることがなく、従って有機物の変形を防止でき、その側
壁を垂直に維持したまま多結晶Siの形成が可能となる
ので最後に有機物を除去した段階で、垂直なSiの衝立
が得られる効果がある。これによりDRAMのキャパシ
タ用電極を簡便な工程で且つ制御性よく形成できる。
【図面の簡単な説明】
【図1】従来技術の問題点を説明するための図。
【図2】従来技術の問題点を説明するため一連の工程断
面図。
【図3】従来技術の問題点を説明するため図2から続く
一連の工程断面図。
【図4】本発明の第一の実施例を説明するための一連の
工程断面図。
【図5】本発明の第一の実施例を説明するための図4か
ら続く一連の工程断面図。
【図6】本発明の第一の実施例を説明するための図5か
ら続く一連の工程断面図。
【図7】本発明の第二の実施例を説明するための一連の
工程断面図。
【図8】本発明の第二の実施例を説明するための図7か
ら続く一連の工程断面図。
【図9】本発明の第三の実施例を説明するための平面レ
イアウト図。
【図10】本発明の第三の実施例を説明するための図9
に対応する一連の工程断面図。
【図11】本発明の第三の実施例を説明するための図1
0に続く一連の工程断面図。
【図12】本発明の第三の実施例を説明するための図1
1に続く一連の工程断面図。
【図13】本発明の第四の実施例を説明するための一連
の工程断面図。
【符号の説明】
1,2,3,4…ワード配線、5,6,7,8…ビット
配線、9…コンタクトホール、101,201,30
1,401,501…Si基板、102,204,20
6,304,308,404…有機物、202,30
2,402,502…不純物拡散層、203,303,
403,506…SiO2 、205,207,305,
307,405,407,504,508,510,6
13…多結晶Si、208…空洞、209…オーバーハ
ング、306,406,509…レジスト、503…ゲ
ート絶縁膜、505…サイドウォール絶縁膜、507,
612…PIQ、614…開孔、615…絶縁膜。
フロントページの続き (72)発明者 高橋 俊和 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】第一の有機物上に、無機物を形成し、さら
    にホトレジストあるいは電子線レジストから成る第二の
    有機物を形成した後、写真食刻法により第二の有機物に
    パターンを形成し、以下、順次、無機物、第一の有機物
    へとパターンを転写するパターン形成方法において、無
    機物にSiを用いることを特徴とするパターン形成方
    法。
  2. 【請求項2】請求項1記載のSiは、シランガスを原料
    とする化学気相成長法(CVD法)によって形成した多
    結晶Siもしくは非晶質Siからなることを特徴とする
    パターン形成方法。
  3. 【請求項3】請求項1記載のSiは、シランガスおよび
    ドーパントガスを原料とするCVD法によって形成し
    た、導電性を有する多結晶Siからなることを特徴とす
    るパターン形成方法。
  4. 【請求項4】第一の有機物上にSiを形成する前に、第
    一の有機物が、Siを形成するための圧力および温度条
    件と、少なくとも同じ条件で熱処理されていることを特
    徴とする請求項1乃至3記載のパターン形成方法。
  5. 【請求項5】半導体基板,半導体薄膜もしくは導体上に
    絶縁膜が形成され、その上に第一の有機物を形成し、請
    求項4の条件で熱処理を施した後、請求項2ないし3の
    方法によって第一のSi膜を堆積し、さらにレジスト材
    料を回転塗布法により形成し、写真食刻法によりレジス
    ト材料にパターンを形成し、パターニングされたレジス
    ト材料をマスクとして前記第一のSi膜をエッチングし
    てパターンを転写し、さらにその状態で前記第一の有機
    物をエッチングしてパターンを転写し、表面が露出した
    前記絶縁膜をエッチングしてコンタクトホールを形成す
    る工程を含み、エッチングのマスクに用いた第一のSi
    膜及び第一の有機物を残したまま、第一のSi膜と同様
    に第二のSi膜を堆積し、この段階で生じているコンタ
    クトホールを形成した凹部を第二の有機物で充填し、第
    一の有機物上に形成されている第二のSi膜表面を露出
    させ、第二および第一の積層Si膜をエッチング除去
    し、第一の有機物表面を露出させると同時に前記凹部内
    にのみ第二のSi膜を残存させ、O2 プラズマ処理を施
    して第一および第二の有機物を除去して、前記半導体基
    板,半導体薄膜もしくは導体と前記第二のSi膜とのコ
    ンタクトを形成することを特徴とする半導体装置の製造
    方法。
  6. 【請求項6】請求項5の方法を用いて形成する円筒状の
    Siの衝立をメモリー容量部の一方の電極として用いる
    ことを特徴とする半導体装置の製造方法。
  7. 【請求項7】半導体基板あるいは、半導体基板上に形成
    された半導体もしくは導体上に、請求項5の方法を用い
    てSiプラグを形成し、該半導体基板,半導体、あるい
    は導体と上層配線とを接続することを特徴とする半導体
    装置の製造方法。
JP4234478A 1992-09-02 1992-09-02 パターン形成方法および半導体装置の製造方法 Withdrawn JPH0685171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4234478A JPH0685171A (ja) 1992-09-02 1992-09-02 パターン形成方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4234478A JPH0685171A (ja) 1992-09-02 1992-09-02 パターン形成方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0685171A true JPH0685171A (ja) 1994-03-25

Family

ID=16971649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4234478A Withdrawn JPH0685171A (ja) 1992-09-02 1992-09-02 パターン形成方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0685171A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248625B1 (en) 1999-05-07 2001-06-19 Nec Corporation Manufacturing method of cylindrical-capacitor lower electrode
US7332395B2 (en) 2004-11-09 2008-02-19 Elpida Memory Inc. Method of manufacturing a capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248625B1 (en) 1999-05-07 2001-06-19 Nec Corporation Manufacturing method of cylindrical-capacitor lower electrode
US7332395B2 (en) 2004-11-09 2008-02-19 Elpida Memory Inc. Method of manufacturing a capacitor

Similar Documents

Publication Publication Date Title
JP3501297B2 (ja) 半導体メモリ装置の製造方法
JP2765478B2 (ja) 半導体装置およびその製造方法
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
JP3530488B2 (ja) スタックキャパシタdramの製造方法
US5480837A (en) Process of making an integrated circuit having a planar conductive layer
US6268252B1 (en) Method of forming self-aligned contact pads on electrically conductive lines
JPH10321814A (ja) Dramセルキャパシタ電極用の平坦化技法
JPH1022473A (ja) 半導体装置の製造方法
US8071439B2 (en) Method for manufacturing semiconductor device
JP2002280452A (ja) 効果的に短絡を防止できる集積回路装置およびその製造方法
JPH09289177A (ja) 半導体装置およびその製造方法
US20050280035A1 (en) Semiconductor device and method for fabricating the same
US6833293B2 (en) Semiconductor device and method for manufacturing the same
US6136645A (en) Fabrication method for semiconductor memory device
JP2001053251A (ja) 半導体装置の製造方法
US20060003571A1 (en) Method for forming contact hole in semiconductor device
JPH0685171A (ja) パターン形成方法および半導体装置の製造方法
JP3592870B2 (ja) 半導体装置の製造方法
JPH10340952A (ja) 集積回路の多層配線形成方法
JP2702007B2 (ja) 半導体装置の製造方法
JPH08288295A (ja) 半導体装置の製造方法
US5242852A (en) Method for manufacturing a semiconductor memory device
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
JP2000228503A (ja) 半導体装置の製造方法
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102