KR19980050041A

KR19980050041A - 캐패시터 제조방법

Info

Publication number: KR19980050041A
Application number: KR1019960068794A
Authority: KR
Inventors: 오승철
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1996-12-20
Filing date: 1996-12-20
Publication date: 1998-09-15

Abstract

본 발명은 고집적 반도체 메모리소자에 적당하도록 한 캐패시터 제조방법에 관한 것으로, 메모리 콘택홀이 형성된 층간절연층의 전면에 하부전극을 형성하기 위한 비정질실리콘을 소정의 제 1 두께로 증착한 후, 그 위에 식각방지막(Barrier Layer)으로도 활용될 수 있는 하층반사방지막(BARC)을 형성하는 단계와; 그 하층반사방지막을 패턴닝하여 스토리지노드패턴을 정의하는 단계와; 그 하층반사방지막패턴을 마스크로 하는 상기 비정질실리콘에 대한 선택적인 식각으로, 상기 하층반사방지막 주위의 비정실리콘층이 제 2 두께가 되도록 식각하는 단계와; 그 결과물의 전면에 절연물을 증착/전면 식각하여 절연물 측벽스페이서를 형성한 후, 상기 하층반사방지막패턴을 선택적으로 식각하는 단계와; 상기 절연물 측벽스페이서를 마스크로 하는 비정질실리콘에 대한 선택적 식각으로, 실린더형 비정질실리콘 스토리지노드를 형성한 후, 그 비정질실리콘 스토리지노드의 표면에 HSG실리콘을 증착하는 단계로 구성된다. 이때, 상기 하층반사방지막(BARC)은 무기성 절연막으로 형성되는 것이 바람직하다. 이와 같이 구성된 본 발명은 제조공정이 간단할 뿐만 아니라 유효면적의 증가에 다라 정전용량이 증가하게 되는 효과가 있다.

Description

캐패시터 제조방법

본 발명은 반도체소자 제조방법에 관한 것으로, 특히 제조공정이 단순하면서도 캐패시터의 유효면적을 극대화시켜 그의 정전용량을 증가시킬 수 있도록 함으로써 고집적 반도체 메모리소자에 적당하도록 한 캐패시터 제조방법에 관한 것이다. 256M DRAM급 이상의 반도체 메모리소자는 그의 각 메모리셀이 필요로 하는 정전용량을 확보할 수 있는 실린더형 캐패시터로 제조되고 있다. 이하, 종래 기술에 따른 실린더형 캐패시터 제조방법에 대해서 첨부한 도 1a-도 1e를 참조하여 상세히 설명하면 다음과 같다. 우선, 도 1a에 도시된 바와 같이 실리콘기판(11) 위에 층간절연층(21)을 형성한 후, 그 층간절연층(21) 위에 메모리콘택홀을 정의하는 레지스트패턴(71)을 형성하고, 도 1b에 도시된 바와 같이 상기 레지스트패턴(71)에 따라 층간절연층(21)을 식각함으로써 메모리콘택홀을 형성한 후 , 그 결과물의 전면에 스토리지노드(storage node)를 형성하기 위한 제 1 폴리실리콘(31)을 증착한다. 이후, 도 1c에 도시된 바와 같이 상기 제 1 폴리실리콘(31) 위에 표면을 평탄화시키기 위한 제 1 실리콘산화막(51)을 형성한 후, 그 위에 스토리지노드를 정의하는 하층 반사방지막(BARC)(62)와 감광막(72)을 형성하고, 도 1 d에 도시된 바와 같이 상기 하층 반사방지막(62)와 감광막(72)을 마스크로 상기 제 1 실리콘산호막(51)을 식각함으로써 다시 스토리지노드를 정의하는 제 1 실리콘산화막패턴(52)을 형성한 후, 상기 감광막(72)과 하층반사방지막(62)을 제거한다. 이때, 상기 하층반사방지막(62)은 포토공정을 수행하기 위한 빛이 파장이 짧은 원자외선(Deep UV)으로 구성됨에 따라 발생하게 되는 패터닝상의 어려운 문제점을 해결하기 위한 제안된 것으로, 보통 유기성막으로 형성된다. 이어서, 도 1e에 도시된 바와 같이 상기 제 1 실리콘산화막패턴(52)에 따라 제 1 폴리실리콘층(31)을 식각함으로써 제 1 폴리실리콘 스토리지노드(32)를 형성한 후, 그 결과물의 전면에 제 2 폴리실리콘(42)을 증착/전면식각(Etch-back)하여 제 2 폴리실리콘필라(pillar, sidewall)(42)를 형성하고, 상기 제 1 실리콘산화막패턴(52)을 습식각으로 제거함으로써 실린더형 하부전극(32,42)을 완성하였다. 이후, 상기와 같이 제 1 폴리실리콘 스토리지노드(32)와 제 2 폴리실리콘 필라(42)로 구성된 하부전극(32,42) 위에 유전막을 형성하고, 그 유전막 위에 상부전극(플레이트 전극)을 형성함으로써 실린더형 캐패시터를 완성하였다.

그러나, 상기와 같이 포토공정을 수행하기 위한 빛이 파장이 짧은 원자외선(Deep UV)으로 구성됨에 따라 발생하게 되는 패터닝상의 어려운 문제점을 해결하기 위해 감광막(72) 아래에 유기성 하층반사방지막(62)을 형성해야 하는 종래 기술은, 상기 유기성 하층반사방지막(62)이 감광막(72)와 비슷한 식각선택성을 갖고 있기 때문에, 그 유기성 하층반사방지막(62)을 패터닝할 때 그 위에 기 패터닝된 감광막(72)도 식각되는 손실을 입게 됨으로써, 이후에 형성되는 하부전극(32,42)이 경사지게 형성되는 문제점이 있었다. 그 뿐만 아니라, 상기와 같이 포토(노광)공정에 대한 신뢰성을 향상시키기 위해 유기성 하층반사방지막(62)을 사용하더라도 식각공정의 배리어(Barrier)로 사용할 절연막을 다시 추가로 증착해야 하므로 그 식각공정이 불합리하게 이루어지는 문제점이 있었다.

이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 스토리지노드를 형성하기 위한 노드포토리소그래피 공정에서 원자외선(Deep UV)을 노광원으로 사용하는 경우에 적용할 수 있는 것으로, 제조공정이 단순하면서도 캐패시터의 유효면적을 극대화시켜 정전용량을 증가시킬 수 있도록 함으로써 고집적 반도체 메로리소자에 적당하도록 한 캐패시터 제조방법을 제공함에 목적이 있다.

도 1a-도 1e는 종래 기술에 따른 실린더형 캐패시터 제조방법을 나타낸 공정단면도.

도 2a-도 2g는 본 발명의 바람직한 실시예에 따른 실린더형 캐패시터 제조방법을 나타낸 공정단면도.

도 3은 두께에 따른 무기성 절연막의 반사율을 나타낸 그래프.

* 도면의 주요 부분에 대한 부호의 설명 *

122:층간절연층, 131-133:비정질실리콘, 143:HSG실리콘, 152:실리콘질화물 측벽스페이서, 161,162:무기성 절연막, 171,172:도포막

상기 목적을 달성하기 위한 본 발명은, 메모리콘택홀이 형성된 층간절연층의 전면에 하부전극을 형성하기 위한 비정질실리콘을 소정의 제 1 두께로 증착한 후, 그 위에 식각배리어막(Barrier Layer)으로도 활용될 수 있는 하층반사방지막(BARC)을 형성하는 단계와; 그 하층반사방지막을 패턴닝하여 스토리지노드패턴을 정의하는 단계와; 그 하층반사방지막패턴을 마스크로 하는 상기 비정질실리콘에 대한 선택적인 식각으로, 상기 하층반사방지막 주위의 비정실리콘층이 제 2 두께가 되도록 식각하는 단계와; 결과물의 전면에 절연물을 증착/전면식각하여 절연물 측벽스페이서를 형성한 후, 상기 하층반사방지막패턴을 선택적으로 식각하는 단계와; 상기 절연물 측벽스페이서를 마스크로 하는 비정질실리콘에 대한 선택적 식각으ㅗ, 실린더형 비정질실리콘 스토리지노드를 형성한 후, 그 비정징실리콘 스토리지노드의 표면에 반구형(Hemi Spherical Grain) 실리콘을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 이하, 첨부된 도면 도 2a-도 2g의 공정단면도와 도 3의 그래프를 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명하면 다음과 같다.

우선, 도 2a에 도시된 바와 같이 메모리콘택홀이 정의된 층간절연층(122) 위에 하부전극을 형성하기 위한 비정실리콘(131)을 소정의 제 1 두께로 증착한 후, 그 위에 식각배리어막(Barrier Layer)으로도 활용될 수 있는 하층반사방지막(BARC)(161)을 형성한다. 이때, 상기 비정질실리콘층(131)은 추후에 그의 표면에 반구형(HSG) 실리콘을 선택적으로 증착하기 위한 것으로, 그 비정질실리콘(131)을 증착하는 공정은 570[℃] 이하에서 수행되어야 한다. 그 이유는 일반적인 비정질실리콘이 570[℃] 부근에서 폴리실리콘으로 결정화되는 성질이 있기 때문이다. 그리고, 상기 하층반사방지막(BARC)(161)은 무기성 절연막으로 형성되는 것이 바람직한데, 이는 노광원이 원자외선(Deep UV)으로 구성된 노광장비를 이용하여 상기 비정질실리콘층(131)을 페터닝하여 스토리지노드를 정의하는 공정을 수행함에 있어서, 소정의 조건을 만족하도록 형성된 무기성 절연막(161)은 반사방지막으로서의 역할을 충분히 수행할 수 있을 뿐만 아니라 식각배리어막으로서도 적당한 특성이 있기 때문이다. 이와 같은 하층반사방지막으로서의 무기성 절연막(161)은 일반적인 빛으로 노광하는 반도체소자 제조공정에서는 그의 두께가 약 300[Å] 정도인 경우에 하부기판으로부터의 반사율이 낮아지는 특성을 보이지만, 노광원이 원자외선(Deep UV)인 경우에는 그의 두께가 증가함에 따라 반사율이 동요하는 양상(Swing Curve)을 보이는 절연물질로서, 그 무기성 절연막(161)의 두께 및 원자원선의 성질에 따른 반사율을 나타낸 도 3의 그래프에서 보여주는 바와 같이, 그의 두께가 700[Å]과 1200[Å] 정도가 되도록 하는 것이 바람직하고, 그의 성장온도는 350[℃] 정도가 바람직하다. 계속해서, 상기 하층반사방지막(161) 위에 도포막(171)을 형성한 후, 원자외선(Deep UV)을 광원으로 하는 노광공정으로 스토리지노드패턴(21)이 정의된 마스크(200)를 상기 도포막(171)에 전사한다. 이후, 도 2b에 도시된 바와 같이 상기와 같은 노광공정 및 현상공정으로 상기 도포목(171)을 식각함으로써 스토리지노드를 정의하는 도포막패턴(172)을 형성한 후, 그 도포막패턴(171)을 마스크로 하는 하층반사방지막(161)에 대한 선택적 식각으로 스토리지노드를 정의하는 하층반사방지막패턴(162)을 형성한다. 이어서, 도 2c에 도시된 바와 같이 상기 도포막패턴(172)을 제거한 후, 하층반사방지막패턴(162)을 마스크로 하는 비정질실리콘(131)에 대한 선택적 식각법으로 그 비정질실리콘층(132)를 철( )자 구조 비정질실리콘트(132)과 그 (132)의 돌출부에 남아있는 하층반사방지막패턴(162)으로 정의되는 측면에 실리콘질화물 측벽스페이서(152)를 형성한다. 이후, 도 2d에 도시된 바와 같이 상기 하층반사방지막패턴(162)을 선택적인 습식각법으로 제거하고, 도 2e에 도시된 바와 같이 상기 실리콘질화물 측벽스페이서(152)를 마스크로 하는 비정질실리콘(132)에 대한 선택적 식각으로 실리콘질화물 측벽스페이서(152)의 하부에 필라(pillar)가 형성되는 원통형(실린더형) 비정질실리콘 스토리지노드(133)를 형성한 후, 상기 실리콘질화물 측벽스페이서(152)를 선택적으로 식각하여 제거한다. 마지막으로 도 2g에 도시된 바와 같이 비정질실리콘에 선택적으로 증착되는 HSG실리콘을 증착하여, 상기 원통형 비정질실리콘 스토리지노드(133)에 그 스토리지노드(하부전극)의 표면적을 증가시킬 수 있는 HSG실리콘층(143)을 형성한다. 따라서, 상기와 같이 표면적이 증대된 하부전극(133.143)을 포함하여 구성되는 패캐시터는 정전용량이 증대된다.

상술한 바와 같이, 비정질실리콘으로 하부전극을 혀성하고, 그 비정질실리콘을 패터닝 하기 위한 식각배리어막(Barrier Layer) 및 하층반사방지막(BARC)으로 무기성 절연막을 사용하며, HSG실리콘층으로 하부전극의 표면적을 증가시키는 것을 요지로 하는 본 발명은, 제조공정이 간단할 뿐만 아니라 유효면적의 증가하게 됨에 따라 정전용량이 증가된 캐패시터를 제공하는 효과가 있다.

Claims

메모리콘택홀이 형성된 층간절연층의 전면에 하부전극을 형성하기 위한 비정질실리콘을 소정의 제 1 두께로 증착한 후, 그 위에 식각배리어막(Barrier Layer)으로도 활용될 수 있는 하층반사방지막(BARC)을 형성하는 단계와; 그 하층반사방지막을 패턴닝하여 스토리지노드패턴을 정의하는 단계와; 그 하층반사방지막패턴을 마스크로 하는 상기 비정질실리콘에 대한 선택적인 식각으로, 상기 하층반사방지막 주위의 비정질실리콘층이 제 2 두께가 되도록 식각하는 단계와; 그 결과물의 전면 절연물을 증착/전면식각하여 절연물 측벽스페이서를 마스크로 하는 비정질실리콘에 대한 선택적 시각으로, 실린더형 비정질실리콘 스토리지노드를 형성한 후, 그 비정질실리콘 스토리지노드의 표면에 반구형(Hemi Spherical Grain) 실리콘을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 패캐시터 제조방법.
제 1 항에 있어서, 상기 비정질실리콘을 증착하는 공정은 그 비정질실리콘이 폴리실리콘으로 결정화되는 온도(일례로, 570[℃])보다 낮은 온도에서 수행되는 것을 특징으로 하는캐패시터 제조방법.
제 1 항에 있어서, 비정질실리콘층에 대한 식각배리어막(Barrier Layer)으로도 활용될 수 있는 하층반사방지막(BARC)은 무기성 절연막으로 형성되는 것을 특징으로 하는 캐패시터 제조방법.
제 3 항에 있어서, 상기 무기성 절연막은, 그 위에 도포된 도포막을 원자외선(Deep UV)으로 노광하는 공정에서 그 원자외선이 간섭현상을 일으켜 반사율이 작아지게 되는 두께로 형성되는 것을 특징으로 하는 캐패시터 제조방법.
제 4 항에 있어서, 상기 무기성 절연막은 약 700[Å] 정도가 되거나 1200[Å] 정도가 되는 두께로 형성되는 것을 특징으로 하는 캐패시터 제조방법.
제 4 항 또는 제 5 항에 있어서, 상기 무기성 절연막의 증착은 약 350[℃] 정도에서 이루어지는 것을 특징으로 하는 캐패시터 제조방법.
제 1 항에 있어서, 상기 절연물 측벽스페이서는 실리콘질화물로 형성되는 것을 특징으로 하는 캐패시터 제조방법.