KR100753542B1 - 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법 - Google Patents

수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법 Download PDF

Info

Publication number
KR100753542B1
KR100753542B1 KR1020060035205A KR20060035205A KR100753542B1 KR 100753542 B1 KR100753542 B1 KR 100753542B1 KR 1020060035205 A KR1020060035205 A KR 1020060035205A KR 20060035205 A KR20060035205 A KR 20060035205A KR 100753542 B1 KR100753542 B1 KR 100753542B1
Authority
KR
South Korea
Prior art keywords
film
pattern
blocking
forming
weight
Prior art date
Application number
KR1020060035205A
Other languages
English (en)
Inventor
강경림
안선열
김영호
김재현
양주형
김태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060035205A priority Critical patent/KR100753542B1/ko
Priority to US11/730,323 priority patent/US7781153B2/en
Priority to JP2007110899A priority patent/JP5225606B2/ja
Application granted granted Critical
Publication of KR100753542B1 publication Critical patent/KR100753542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F2/00—Processes of polymerisation
    • C08F2/44—Polymerisation in the presence of compounding ingredients, e.g. plasticisers, dyestuffs, fillers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/04—Acids; Metal salts or ammonium salts thereof
    • C08F220/06—Acrylic acid; Methacrylic acid; Metal salts or ammonium salts thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/10—Esters
    • C08F220/12—Esters of monohydric alcohols or phenols
    • C08F220/16—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms
    • C08F220/18—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms with acrylic or methacrylic acids
    • C08F220/1807—C7-(meth)acrylate, e.g. heptyl (meth)acrylate or benzyl (meth)acrylate
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/10—Esters
    • C08F220/20—Esters of polyhydric alcohols or phenols, e.g. 2-hydroxyethyl (meth)acrylate or glycerol mono-(meth)acrylate
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/10—Esters
    • C08F220/26—Esters containing oxygen in addition to the carboxy oxygen
    • C08F220/28—Esters containing oxygen in addition to the carboxy oxygen containing no aromatic rings in the alcohol moiety
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Semiconductor Memories (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

블록킹막을 형성하기에 적합한 고분자 수지 조성물로, 벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%과, 가교 결합제 1 내지 7중량%과, 열 산 발생제 0.01 내지 0.5중량%과, 광 산 발생제 0.01 내지 1중량%, 유기 염기 0.00001 내지 0.001 중량% 및 여분의 용매를 포함한다. 상기한 고분자 수지 조성물을 사용하여 기판의 일부 영역을 블록킹하기 위한 막을 용이하게 형성할 수 있다.

Description

수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터 형성 방법{Polymer resin composition, method of forming a pattern using the same and method of manufacturing a capacitor using the same}
도 1 내지 도 3은 본 발명의 일 실시예에 따른 블록킹 패턴 형성 방법을 나타내는 단면도들이다.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 블록킹 패턴 형성 방법을 나타내는 단면도들이다.
도 9 내지 도 22는 본 발명의 일 실시예에 따른 커패시터의 형성 방법을 나타내는 단면도들이다. 본 실시예에서는 특히, 디램 장치에 채용되는 실린더형의 커패시터의 형성 방법을 제공한다.
도 23은 기판 상에 본 발명에 따른 고분자 수지 조성물을 스핀 코팅하여 예비 블록킹막을 형성한 상태의 SEM 사진이다.
도 24는 예비 블록킹막에 현상 공정을 수행한 이 후의 다이 형성 영역의 SEM 사진이다.
도 25는 예비 블록킹막에 현상 공정을 수행한 이 후의 에지 다이 영역의 SEM 사진이다.
도 26은 실시예 1, 실시예 3 및 비교예의 고분자 수지로 형성된 블록킹 패턴 을 플라즈마 애싱한 이 후의 탄소 레지듀를 나타내는 그래프이다.
도 27은 본 실시예에서 기판의 다이 형성 영역 및 에지 다이 영역을 구분하기 위한 맵이다.
도 28, 도 29a, 도 29b 및 도 29c는 본 발명의 일 실시예에서 사용되는 레티클 이미지의 크기를 나타낸다.
도 30은 본 발명의 방법에 의해 몰드막 패턴을 형성할 시의 노광 방식을 나타내기 위한 맵이다.
도 31은 본 발명의 방법에 의해 블록킹막의 일부분을 노광할 시의 노광 방식을 나타내기 위한 맵이다.
도 32는 종래의 방법에 의해 몰드막 패턴을 형성할 시의 노광 방식을 나타내기 위한 맵이다.
본 발명은 반도체 장치의 제조에 사용되는 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터 형성 방법에 관한 것이다. 보다 상세하게는, 기판 상에 실린더형의 커패시터를 제조할 시에 사용되는 블록킹막용 수지 조성물, 이를 이용한 블록킹 패턴 형성 방법 및 실린더형 커패시터 형성 방법에 관한 것이다.
일반적으로, DRAM 소자 등에 포함되는 커패시터는 하부 전극, 유전막 및 상부 전극 등으로 구성된다. 이와 같은 커패시터를 포함하는 메모리 장치의 용량을 향상시키기 위해서는 커패시터의 정전 용량을 증가시키는 것이 매우 중요하다.
현재, DRAM 장치의 집적도가 기가(giga)급 이상으로 증가함에 따라 단위 셀 당 허용 면적의 감소가 지속되면서 커패시터의 커패시턴스를 확보하기 위하여, 초기에는 커패시터의 형상을 평탄한 구조로 제작하다가, 점차로 높은 종횡비(aspect ratio)를 갖는 박스 형상 또는 실린더 형상으로 형성하고 있다.
상기 실린더형 커패시터는 하부 전극이 실린더 형상을 갖는다. 상기 실린더형의 하부 전극은 대체로 몰드막 패턴 및 몰드막 패턴의 개구부 내부를 채우는 블록킹 패턴을 이용하여 형성하고 있다. 상기 블록킹 패턴은 산화물 또는 포토레지스트를 사용하는 것이 일반적이다.
상기 몰드막 패턴 및 산화물로 이루어지는 블록킹 패턴을 이용하여 실린더형 하부 전극을 형성하는 방법을 설명하면, 우선 콘택 플러그가 형성된 기판 상에 질화물로 이루어지는 식각 저지막 및 산화물로 이루어지는 몰드막을 증착한다. 다음에, 포토레지스트 패턴을 형성한 후, 식각 공정을 통해 상기 콘택 플러그를 노출시키는 개구부를 형성한다. 상기 공정에 의해 몰드막 패턴이 완성된다. 이어서, 상기 포토레지스트 패턴을 애싱(ashing) 및 세정 공정으로 제거한다. 상기 공정에 의해 몰드막 패턴이 완성된다.
상기 노출된 콘택 플러그의 상면, 개구부의 표면 및 몰드막 패턴 상에 하부 전극용 도전막을 형성한다. 이 후, 상기 개구부 내부를 산화물로 완전히 채움으로서 블록킹막을 형성한다. 다음에, 화학기계적 연마(CMP; Chemical Mechanical Polishing) 공정 또는 에치백 공정을 수행하여 블록킹막 및 상기 하부 전극용 도전 막의 상부를 제거하여 상기 하부 전극용 도전막을 노드 분리시킴으로서 하부 전극을 완성한다.
이 후, 실린더형 하부 전극의 내부에 잔류하는 블록킹 패턴과 상기 몰드막패턴을 습식 식각 공정을 통해 완전히 제거함으로서 실린더형 하부 전극의 양측 표면을 노출시킨다.
상기 설명한 것과 같은 공정에 의해 실린더형의 커패시터를 형성하는 경우에 몇가지의 문제가 있다.
우선, 상기 산화물로 이루어진 블록킹 패턴을 형성하기 위하여 산화막을 증착하는 공정 및 이를 제거하기 위한 에치백 공정 또는 화학기계적 연마 공정을 수행해야 한다. 그러나, 상기 막을 증착하는 공정은 다소 많은 시간이 소요되어 생산성이 저하되는 문제가 있다. 더구나, 상기 블록킹막을 채워 넣기 위한 개구부가 매우 협소하고 높은 종횡비를 가지므로, 보이드 없이 상기 블록킹막으로 제공되는 산화물을 형성하는 것이 용이하지 않다.
한편, 포토레지스트로 이루어진 블록킹 패턴을 형성하기 위해서는, 개구부를 갖는 몰드막에 포토레지스트막을 코팅한 후, 노광 공정, 현상 공정, 세정 공정, 베이크 공정 등을 순차적으로 수행해야 한다. 상기 포토레지스트를 사용하는 경우 코팅에 의해 블록킹막을 형성하므로, 공정 시간이 단축되고 보이드가 거의 발생되지 않는 장점이 있다.
그런데, 이소프로필 알콜을 이용한 후속 건조 공정시에 건조 설비의 오염을 방지하기 위해서 상기 포토레지스트막이 이소프로필 알콜에 의해 용해되지 않아야 한다. 이를 위해, 상기 베이크 공정은 약 270℃이상의 온도에서 수행되어 상기 포토레지스트막이 충분하게 경화되도록 하여야 한다. 그런데, 상기 고온의 베이크 공정을 수행하여 경화된 포토레지스트는 플라즈마 애싱 공정시에 용이하게 제거되지 않는 문제가 있다. 이로 인해, 상기 포토레지스트가 일부 남게되는 불량이 빈번하게 발생되므로, 상기 포토레지스트를 블록킹 패턴으로 사용하는 것 또한 바람직하지 않다.
또한, 실린더형 커패시터를 불량없이 형성하기 위해서, 몰드막 패턴을 형성하기 위한 사진 공정에서는 다른 패턴 형성 공정에 비해 더 많은 횟수의 노광이 수행되고 있다. 즉, 커패시터의 하부 전극이 후속 공정에서 이동하거나 제거됨으로서 발생되는 불량을 감소시키기 위해 몰드막 패턴을 형성하기 위한 노광을 수 회에 걸쳐 수행하는 것이다. 이하에서는 상기 몰드막 패턴을 형성하기 위하여 수행되는 노광 공정에 대해 설명한다.
상기 커패시터 하부 전극을 완성한 후 상기 몰드막을 최종적으로 제거하는 습식 식각 공정을 수행할 시에, 상기 하부 전극이 이동하거나, 뽑혀나가거나, 제거되는 등의 문제가 빈번하게 발생된다. 특히, 기판에는 중심 부위에 정상적으로 반도체 칩들이 형성되는 영역(이하, 다이 형성 영역)과 가장자리 부위에 정상적인 반도체 칩들이 형성되지 못하는 영역(이하, 에지 다이 영역)이 존재하는데, 상기 에지 다이 영역에는 칩을 형성하기에 충분한 영역이 확보되지 않아서 정상적인 하부 전극이 형성되지 못한다. 그러므로, 상기 에지 다이 영역에 형성되는 불완전한 하부 전극들은 후속의 습식 식각 공정에 의해 쉽게 이동하거나 제거된다. 상기와 같 이, 습식 식각 공정에 의해 하부 전극이 이동하는 경우, 이웃하는 정상적인 하부 전극에 영향을 주게되어 동작 불량이 발생된다.
상기와 같은 기판 가장자리에서 하부 전극이 이동하거나 제거되는 문제를 해결하기 위해서, 상기 몰드막 패턴에 포함되는 개구부는 복수개의 작은 레티클 이미지를 갖는 레티클을 사용한 노광 공정을 수행함으로서 형성하고 있다. 즉, 하나의 레티클 이미지를 갖는 레티클을 사용하여 노광 공정을 수행하는 경우에는, 상기 에지 다이 영역까지 상기 개구부가 형성됨으로서 비정상적인 하부 전극이 형성되어, 상기한 불량이 발생된다. 때문에, 상기 에지 다이 영역에 하부 전극이 형성되지 않도록 하기 위해, 상기 복수개의 레티클 이미지를 갖는 레티클을 사용하여 상기 다이 형성 영역에만 개구부가 생성될 수 있도록 선택적으로 노광 공정을 수행한다.
상기와 같이 복수의 레티클 이미지들을 갖는 레티클을 사용하여 노광을 수행하는 경우, 하나의 큰 레티클 이미지를 갖는 레티클을 사용하여 노광을 수행할 경우에 비해 1회의 노광에 의해 패터닝될 수 있는 칩의 개수가 작아진다. 그러므로, 반도체 기판 전체를 노광하기 위한 노광 횟수가 증가되어 노광 시간이 지연되므로 생산성에 악영향을 준다. 또한, 고집적화된 반도체 장치를 형성하기 위해서는 고가의 노광 설비 예를 들어, ArF 또는 KrF 스케너를 사용하여야 하므로, 생산성을 증가시키기 위해서 상기 노광 설비를 추가 구입하는 것은 과도한 비용이 소요된다.
따라서, 본 발명의 제1 목적은 블록킹막을 형성하기에 적합한 고분자 수지 조성물을 제공하는데 있다.
본 발명의 제2 목적은 상기 고분자 수지 조성물을 사용한 블록킹 패턴의 형성 방법을 제공하는데 있다.
본 발명의 제3 목적은 상기 블록킹 패턴을 사용한 실린더형 커패시터 형성 방법을 제공하는데 있다.
상기한 제1 목적을 달성하기 위한 본 발명의 블록킹막용 고분자 수지 조성물은, 벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%과, 가교 결합제 1 내지 7중량%과, 열 산 발생제 0.01 내지 0.5중량%과, 광 산 발생제 0.01 내지 1중량%, 유기 염기 0.00001 내지 0.001 중량% 및 여분의 용매를 포함한다.
상기 공중합체는 벤질 메타크릴레이트 단량체 61 내지 75 중량%, 메타크릴산 단량체 8 내지 15중량% 및 나머지 여분의 중량 %의 하이드록시에틸 메타크릴레이트 단량체를 포함한다.
상기 공중합체 내에서 상기 메타크릴산 단량체의 함량은 현상액에 대한 상기 고분자 수지 조성물의 식각 속도(용해 속도)를 결정하는 요소(factor)이다. 즉, 상기 범위 내에서 메타크릴산 단량체의 함량을 증가시키면 현상액에 대한 용해도가 높아지게 된다.
상기한 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 블록킹 패턴 형성 방법으로, 다이 형성 영역 및 에지 다이 영역으로 구분되는 기판 상에, 벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단 량체로 이루어진 공중합체 75 내지 93중량%, 가교 결합제 1 내지 7중량%, 열 산 발생제 0.01 내지 0.5중량%, 광 산 발생제 0.01 내지 1중량%, 유기 염기 0.00001 내지 0.001 중량% 및 여분의 용매를 포함하는 고분자 수지 조성물을 코팅하여 예비 블록킹막을 형성한다. 이 후, 상기 에지 다이 영역에 위치하는 상기 예비 블록킹막을 선택적으로 노광함으로서, 상기 에지 다이 영역에 경화된 블록킹 패턴을 형성한다. 다음에, 상기 다이 형성 영역 영역에 위치하는 상기 예비 블록킹막의 적어도 일부를 제거한다.
상기 예비 블록킹막의 적어도 일부를 제거한 이 후, 상기 기판을 열처리함으로서 상기 다이 형성 영역에 잔류하는 상기 예비 블록킹막 및 상기 블록킹 패턴을 경화시킬 수 있다.
상기 예비 블록킹막의 일부분을 제거하는 단계는 현상 공정을 통해 이루어 질 수 있다.
상기 공중합체는 벤질 메타크릴레이트 단량체 61 내지 75 중량%, 메타크릴산 단량체 8 내지 15중량% 및 나머지 여분의 중량 %의 하이드록시에틸 메타크릴레이트 단량체를 포함한다.
상기 수지 조성물을 코팅하기 이 전에, 상기 다이 형성 영역 및 에지 다이 영역으로 구분되는 기판 상에, 개구부를 갖는 패턴 구조물을 형성하는 공정을 수행할 수 있다.
상기한 제2 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 블록킹 패턴 형성 방법으로, 다이 형성 영역 및 에지 다이 영역으로 구분되는 기판 상에, 개 구부들을 갖는 패턴 구조물을 형성한다. 상기 패턴 구조물 상에, 현상액에 의해 용해되고 노광에 의해 가교 결합되어 현상액에 의해 불용성으로 개질되는 고분자 수지를 스핀 코팅함으로서, 상기 개구부 내부 및 상기 패턴 구조물 상에 예비 블록킹막을 형성한다. 상기 에지 다이 영역에 위치하는 상기 예비 블록킹막을 선택적으로 노광함으로서, 상기 에지 다이 영역의 절연막 패턴 상에 제1 예비 블록킹 패턴을 형성한다. 상기 다이 형성 영역 영역의 절연막 패턴 상부 표면에 형성된 상기 예비 블록킹막을 선택적으로 제거하여, 상기 다이 형성 영역의 각 개구부 내부를 채우는 제2 예비 블록킹 패턴을 형성한다. 다음에, 상기 제1 및 제2 예비 블록킹 패턴을 경화시켜 제1 및 제2 블록킹 패턴을 형성한다.
상기 고분자 수지는 벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%, 가교 결합제 1 내지 7중량%, 열 산 발생제 0.01 내지 0.5중량%, 광 산 발생제 0.01 내지 1중량%, 유기 염기 0.00001 내지 0.001 중량% 및 여분의 용매를 포함한다.
상기 패턴 구조물을 형성하기 위하여, 우선 상기 기판 상에 패턴 형성용 박막을 형성한다. 상기 패턴 형성용 박막 상에 포토레지스트막을 형성한다. 하나의 레티클 내에서 포함될 수 있는 최대 갯수의 다이가 포함된 레티클 이미지를 갖는 제1 레티클을 사용하여, 상기 다이 형성 영역 및 에지 다이 영역의 포토레지스트막에 노광 공정을 수행함으로서 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 패턴 형성용 박막을 식각한다.
상기 예비 블록킹막의 선택적 노광은, 상기 제1 레티클에 포함된 레티클 이 미지보다 작은 복수개의 레티클 이미지를 갖는 제2 레티클을 사용하여 수행될 수 있다.
상기 방법에 의해, 상기 에지 다이 영역을 블록킹하기 위한 블록킹 패턴을 용이하게 형성할 수 있다.
상기한 제3 목적을 달성하기 위한 본 발명의 일 실시예에 따른 커패시터 하부 전극 형성 방법으로, 다이 형성 영역 및 에지 다이 영역으로 구분되는 기판 상에, 콘택 플러그들을 갖는 층간 절연막을 형성한다. 상기 층간 절연막 상에 상기 콘택 플러그들을 노출시키는 개구부들을 갖는 몰드막 패턴을 형성한다. 상기 몰드막 패턴의 표면 상에 하부 전극막을 증착한다. 상기 하부 전극막 상에, 현상액에 의해 용해되고 노광에 의해 가교 결합되어 현상액에 의해 불용성으로 개질되는 고분자 수지를 코팅함으로서, 상기 개구부들 내부를 완전히 채우면서 상기 하부 전극막을 덮는 예비 블록킹막을 형성한다. 상기 에지 다이 영역에 형성된 블록킹막을 노광하여 제1 예비 블록킹 패턴을 형성한다. 상기 현상액을 이용하여 상기 다이 형성 영역의 몰드막 패턴의 상부면에 형성되어 있는 예비 블록킹막을 제거함으로서 상기 다이 형성 영역의 개구부들 내부에 제2 예비 블록킹 패턴을 형성한다. 상기 제1 및 제2 예비 블록킹 패턴을 경화시켜 제1 및 제2 블록킹 패턴을 형성한다. 다음에, 상기 다이 형성 영역에서 상기 몰드막 패턴의 상부면에 노출된 하부 전극막을 제거한다.
상기 몰드막 패턴을 형성하기 위하여, 우선 상기 층간 절연막 상에 몰드막을 형성한다. 상기 몰드막 상에 포토레지스트막을 형성한다. 하나의 레티클 내에서 포 함될 수 있는 최대 갯수의 다이가 포함된 레티클 이미지를 갖는 제1 레티클을 사용하여 상기 다이 형성 영역 및 에지 다이 영역의 포토레지스트막에 노광 공정을 수행함으로서 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 몰드막을 식각한다.
상기 에지 다이 영역에 형성된 블록킹막을 노광할 시에, 상기 제1 레티클에 포함된 레티클 이미지보다 작은 복수개의 레티클 이미지를 갖는 제2 레티클을 사용하여 수행될 수 있다.
상기 제1 및 제2 블록킹 패턴을 형성하기 위한 상기 경화는 150 내지 200℃에서 수행한다.
상기 하부 전극 패턴 형성 후, 상기 몰드막 패턴을 습식 식각 공정을 수행하여 제거하는 공정과, 상기 제1 및 제2 블록킹 패턴을 제거하는 공정을 수행할 수 있다.
상기 몰드막 패턴을 제거한 후, 이소프로필 알콜을 이용한 건조 공정을 더 수행하는 것이 바람직하다.
상기 제1 및 제2 블록킹 패턴의 제거는 산소 플라즈마 애싱 공정을 통해 수행될 수 있다.
상기 몰드막 패턴의 상부면에 노출된 하부 전극막의 제거는 에치백 공정을 통해 수행될 수 있다.
상기 공정에 의하면, 몰드막 패턴에 형성된 개구 내부를 채우는 블록킹 패턴을 보다 간단한 공정을 통해 형성할 수 있다. 또한, 에지 다이 영역에 형성된 하부 전극막은 노드 분리가 되지 않도록 함으로서 상기 에지 다이 영역에는 실린더형의 하부 전극이 형성되지 않도록 한다. 이로써, 에지 다이 영역의 실린더형의 하부 전극이 이동함으로서 발생되는 불량을 감소시킬 수 있다. 더구나, 최초 몰드막 패턴을 형성하기 위한 패터닝 공정 시에 노광 회수를 감소시킬 수 있어 공정 시간이 매우 단축되며, 이로 인해 반도체 장치의 생산성이 향상된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
고분자 수지 조성물
본 발명의 일 실시예에 따른 고분자 수지 조성물은 하부에 형성되어 있는 박막을 보호하기 위한 블록킹 패턴으로 제공되기에 적합하다. 특히, 실린더형상의 패턴을 형성할 시에 몰드막 패턴의 개구부 내부를 채우거나 또는 후속 공정에 영향을 받지 않기 위해 일부 영역을 완전히 덮는 블록킹 패턴을 형성하기에 적합하다.
상기 몰드막 패턴의 개구부 내부를 채우는 블록킹 패턴으로 제공되기에 적합한 수지 조성물은 다음의 조건을 만족시켜야 한다.
우선, 상기 수지 조성물은 현상 공정을 통해 쉽게 제거될 수 있도록 노광 공정을 수행하지 않은 상태에서 현상액에 용해되는 특성을 갖는 것이 바람직하다. 또한, 상기 현상액에 대한 용해도를 용이하게 조절할 수 있어야 한다.
상기 수지 조성물로 이루어지는 블록킹 패턴은 최종적으로 완전하게 제거되어야 하므로, 상기 수지 조성물은 통상적인 플라즈마 애싱에 의해 쉽게 제거되는 것이 바람직하다. 이를 위해, 상기 수지 조성물은 기존의 포토레지스트의 베이킹 온도보다 낮은 온도에서 경화되는 특성을 가져야 한다.
상기 수지 조성물은 경화된 후에는 건조 공정에 사용되는 용매에 불용성을 가지는 것이 바람직하다. 또한, 수지 조성물로 형성되는 블록킹 패턴이 후속의 식각 공정 시에 하부막을 보호할 수 있도록, 경화된 수지 조성물은 충분한 식각 내성을 가져야 한다.
또한, 특정한 영역에 선택적으로 블록킹 패턴을 형성될 수 있도록, 상기 수지 조성물은 노광 공정을 통해 현상액에 의해 불용성을 갖는 물질로 개질되어야 한다.
상기 조건들을 만족하는 본 발명의 일 실시예에 따른 고분자 수지 조성물은 벤질 메타크릴레이트 단량체(Benzyl Methacrylate Monomer), 메타크릴산 단량체(Methyl acrylic Acid Monomer) 및 하이드록시에틸 메타크릴레이트 단량체(Hydroxy Ethyl Methacrylate Monomer)의 조합으로 이루어진 공중합체(co-polymer), 가교 결합제(Cross-linker), 열 산 발생제(Thermal Acid Generator), 광 산 발생제, 유기 염기(quencher) 및 용매를 포함한다. 또한, 이들을 잘 혼합할 수 있도록 하기 위한 계면 활성제를 소량 포함할 수 있다.
특히, 상기 블록킹막 형성용 고분자 수지 조성물은 총 중량에 대하여 공중합체 75 내지 93중량%, 가교 결합제 1 내지 7중량%, 열 산 발생제 0.01 내지 0.5중량%, 광 산 발생제 0.01 내지 1중량%, 유기 염기 0.00001 내지 0.001중량% 및 여분의 용매를 포함한다.
상기 고분자 수지 조성물에 적용되는 공중합체는 하기 구조식을 갖고, 벤질 메타크릴레이트 단량체 61 내지 75 중량%, 메타크릴산 단량체 8 내지 15중량% 및 나머지 여분의 하이드록시에틸 메타크릴레이트 단량체를 포함한다.
Figure 112006027054244-pat00001
--------[구조식]
(상기 구조식 중에서 L, M 및 N은 양의 정수이다)
선택적으로, 기능성 블록킹 그룹을 10 중량% 이내로 더 추가할 수도 있다. 상기 기능성 블록킹 그룹의 예로서 스틸렌(stylene)을 들 수 있다.
상기 고분자 수지의 공중합체에 포함된 산성 물질이 증가될수록 현상액에 대해 식각율이 현저하게 증가하게 된다. 즉, 고분자 수지의 공중합체에서 산성으로 분류될 수 있는 상기 메타크릴산 단량체의 함량은 현상액에 대한 블록킹막의 식각 속도(용해 속도)를 결정하는 요소(factor)이다. 그러므로, 상기 메타크릴산 단량체의 함량이 증가될수록 형성되는 블록킹막의 식각 속도가 빨라지게 되고, 상기 메타크릴산 단량체의 함량이 감소될수록 형성되는 블록킹막의 식각 속도가 느려진다.
상기 공중합체에 포함된 메타크릴산 단량체의 함량은 전체 단량체 중에서 8중량% 미만일 경우 상기 고분자 수지로 형성된 블록킹막은 현상 용액에 대하여 초 당 30Å이하의 속도로 식각되는 특성을 갖는다. 반면에 상기 공중합체에 포함된 메타크릴산 단량체의 함량이 15%를 초과할 경우 상기 고분자 수지로 형성된 블록킹막은 초당 1000Å이상의 속도로 식각되는 특성을 갖는다. 즉, 본 발명의 고분자 수지는 상기 메틸아트릭산 단량체의 함량변화에 따라 그 식각 속도를 용이하게 조정할 수 있는 특성을 갖는다.
따라서, 상기 공중합체는 전체 단량체 중에서 메타크릴산 단량체를 약 8 내지 15중량%를 함유한다. 특히, 바람직한 식각 속도를 갖는 블록킹막을 형성하기 위해서는 공중합체는 메타크릴산 단량체는 약 10 내지 13중량%를 함유하는 것이 보다 바람직하다.
또한, 상술한 단량체들을 포함하는 공중합체는 폴리스티렌환산 중량 평균분자량이 6700 내지 7500이고, 수 평균분자량이 2600 내지 3200이다. 바람직하게는 상기 공중합체는 폴리스티렌환산 중량 평균분자량이 6900 내지 7200이고, 수 평균분자량이 2800 내지 3100이다.
상기 가교 결합제 및 열 산 발생제는 상기 고분자 수지로 형성된 블록킹막을 열처리(Baking)하여 경화시키는 공정시에, 상기 고분자 수지에 포함된 공중합체들을 가교 결합시키는 역할을 한다.
상기 고분자 수지 조성물에 사용되는 가교 결합제의 예로서는 멜라민계 수지를 들 수 있다. 본 실시예에서 사용될 수 있는 멜라민계 수지예로서는 Cymel 303LF(상품명, 제조사: 사이텍사, 미국)다.
상기 가교 결합제의 구조는 다음과 같다.
<구조식>
Figure 112006027054244-pat00002
상기 고분자 수지 조성물에서, 상기 가교 결합제는 약 1 내지 7중량%가 포함되며, 바람직하게는 약 1.5 내지 5중량% 포함된다.
또한, 상기 열 산 발생제는 상기 고분자 수지 조성물이 200℃이하에서 열처리에 의해 충분하게 경화될 수 있도록 하는 물질을 사용한다. 즉, 상기 열 산 발생제를 포함하는 고분자 수지 조성물을 150 내지 200℃에서 경화시킨 경우, 후속의 건조 공정에 사용되는 70℃ 이상의 온도를 갖는 이소프로필 알코올 용액에 용해되지 않는 것이 바람직하다.
상기 고분자 수지 조성물에서, 상기 열 산 발생제는 약 0.01 내지 0.5중량%가 포함되며, 바람직하게는 약 0.03 내지 0.2중량%를 포함한다.
사용될 수 있는 열 산 발생제의 구조식 1 내지 5를 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
<구조식 1>
Figure 112006027054244-pat00003
<구조식 2>
Figure 112006027054244-pat00004
<구조식 3>
Figure 112006027054244-pat00005
<구조식 4>
Figure 112006027054244-pat00006
<구조식 5>
Figure 112006027054244-pat00007
구체적으로, 상기 열 산 발생제는 파라톨루엔술폰산 피리딘염(구조식 1), 피린딘(구조식 2) 등을 사용할 수 있다.
상기 고분자 수지 조성물에 사용되는 광 산 발생제는 상기 고분자 수지 조성물을 노광하였을 때 산이 발생되고, 이로 인해 현상액에 의해 불용성을 갖도록 개질되도록 하는 역할을 한다.
상기 광 산 발생제가 약 0.01중량% 미만을 포함하는 경우, 노광에 의해 생성되는 산의 양이 부족하여 현상액에 의해 불용성을 갖도록 개질되기가 어렵다. 또한, 상기 광 산 발생제의 함량이 약 1중량%를 초과하면, 산이 과다하게 생성되어, 노광에 의해 불용성을 갖는 블록킹 패턴의 가장자리가 둥글게 되는 등의 문제가 발생될 수 있다.
상기 고분자 수지에서 상기 광 산 발생제는 약 0.01 내지 1중량%가 포함되며, 바람직하게는 약 0.03내지 0.5 중량%를 포함한다.
상기 광 산 발생제는 i- 라인 광에 반응하는 광산 발생제, KrF 광에 반응하는 광산 발생제, ArF 광에 반응하는 광산 발생제를 사용할 수 있다.
상기 고분자 수지 조성물에 사용되는 광 산 발생제의 예로서는 술포늄염(sulfonium salt), 트리아릴술포늄염(triarylsulfonium salt), 요오드 염(iodonium salt), 디아릴요오드염(diaryliodonium salt), 니트로벤질 에스테르(nitrobenzyl ester), 디술폰(disulfone), 디아조-디술폰(diazo-disulfone), 술포네이트(sulfonate), 트리클로로메틸 트리아진(trichloromethyl triazine), N-히드록시숙신이미드 트리플레이트(N-hydroxysuccinimide triflate) 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다.
상기 광 산 발생제의 보다 구체적인 예로는, 트리페닐술포늄 트리플레이트(triphenylsulfonium triflate), 트리페닐술포늄 안티몬산염(triphenylsulfonium antimony salt), 디페틸요도늄 트리플레이트(diphenyliodonium triflate), 디페닐요도늄 안티몬산염(diphenyliodonium antimony salt), 메톡시디페닐요도늄 트리플레이트(methoxydiphenyliodonium triflate), 디-t-부틸디페닐요도늄 트리플레이트(di-tert-butyldiphenyliodonium triflate), 2,6-디니트로벤질 술포네이트(2,6-dinitrobenzyl sulfonate), 피로갈롤 트리스(알킬술포네이트)(pyrogallol tris(alkylsufonate)), 노르보넨-디카르복시이미드 트리플레이트(norbornene-dicarboxyimide triflate), 트리페닐술포늄 노나플레이트(triphenylsufonium nonaflate), 디페닐요도늄 노나플레이트(diphenyliodonium nonaflate), 메톡시디페닐요도늄 노나플레이트(methoxydiphenyliodonium nonaflate), 디-t-부틸디페닐요도늄 노나플레이트(di-tert-butyldiphenyliodonium nonaflate), N-히드록시숙신이미드 노나플레이트(N-hydroxysuccinimide nonaflate), 노르보넨 디카르복시이미드 노나플레이트(norbornene dicarboxyimide nonaflate), 트리페닐술포늄 퍼플루오르옥탄술포네이트(triphenylsulfonium perfluorooctanesulfonate), 디페닐요도늄 퍼플 루오르옥탄술포네이트(diphenyliodonium perfluorooctanesulfonate), 메톡시페닐요도늄 퍼플루오르옥탄술포네이트(methoxyphenyliodonium perfluorooctanesulfonate), 디-t-부틸디페닐요도늄 트리플레이트(di-tert-butyldiphenyliodonium triflate), N-히드록시숙신이미드 퍼플루오르옥탄술포네이트(N-hydroxysuccinimide perfluorooctanesulfonate), 노르보넨 디카르복시이미드 퍼플루오르옥탄술포네이트(norbornene dicarboxyimide perfluorooctanesulfonate) 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다.
상기 고분자 수지 조성물에 포함되는 유기 염기는 광 산 발생제에 의해 발생되는 산의 확산 거리를 조절하는 역할을 한다. 상기 유기 염기는 약 0.00001 내지 0.001중량%가 포함된다. 바람직하게는, 상기 유기 염기는 상기 광 산 발생제의 약 1% 정도가 포함된다. 상기 유기 염기의 구체적인 예로는 트리에틸아민(triethylamine), 트리이소부틸아민(triisobutylamine), 트리이소옥틸아민(triisooctylamine), 트리이소데실아민(triisodecylamine), 디에탄올아민(diethanolamine), 트리에탄올아민(triethanolamine) 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다.
또한, 상기 고분자 수지는 코팅의 물성 향상을 위해 계면활성제를 더 포함할 수 있다. 상기 계면활성제는 당 업계에서 널리 사용되는 물질을 사용할 수 있다. 따라서, 이에 대한 구체적인 설명은 생략한다. 상기 계면활성제는 고분자 수지에 약 0.01 내지 1중량%가 포함되며, 바람직하게는 약 0.1 내지 0.6중량%를 포함한다. 그러나, 상기 계면 활성제는 블록킹 패턴을 형성하는데 있어 별다른 영향을 끼치지 않기 때문에 함유되지 않아도 상관없다.
상기 고분자 수지를 제조하기 위해 사용될 수 있는 용매는 상기 고분자 수지의 점도를 조정하여 스핀코팅 공정을 수행하여 블록킹막을 형성할 수 있도록 한다. 상기 용매의 예로서는 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether), 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol mono methyl ether acetate), 에틸렌 글리콜 메틸 에테르(ethylene glycol methyl ether), 에틸렌 글리콜 메틸 에테르 아세테이트(ethylene glycol methyl ether acetate), 에틸 락테이트(ethyl lactate), 감마-부티로락톤(γ-butyrolactone), 에틸 3-에톡시프로피오네이트(ethyl 3-ethoxypropionate), N-메틸-2-피롤리디논(N-methyl-2-pyrrolidinone), 디메틸포름아마이드(dimethyl formamide), 디메틸 아세트아마이드(dimethyl acetamide), 디에틸 아세트아마이드(diethyl acetamide), 디메틸술폭사이드(dimethylsulfoxide), 아세토니트릴(acetonitrile), 카르비톨 아세테이트(carbitol acetate), 디메틸 아디페이트(dimethyl adipate), 술포란(sulfolane)을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상기 용매는 고분자 수지가 기판에 스핀 코팅될 수 있는 점도를 가질 정도로 사용되면 되기 때문에 본 발명에서 상기 용매의 함량을 구체적으로 한정하지 않는다.
상술한 조성을 갖는 블록킹막 형성용 고분자 수지 조성물은 노광 공정을 수행하지 않은 상태에서 현상액에 용해되는 특성을 갖는다. 또한, 상기 블록킹막용 고분자 수지 조성물 내에 포함된 산성 성분의 함량을 조절함으로서, 현상액에 대한 용해 속도를 용이하게 조절할 수 있다. 그러므로, 상기 고분자 수지를 사용하여 블록킹막을 형성하는 경우, 상기 현상액을 사용하여 일부의 블록킹막을 용이하게 제거할 수 있다.
본 발명의 일실시예에 따른 고분자 수지 조성물은 기존의 노블락 수지를 포함하는 포토레지스트의 베이킹 온도보다 낮은 온도에서 경화되는 특성을 가지므로, 포토레지스트막 보다 플라즈마 애싱 특성이 우수하다. 그러므로, 상기 고분자 수지를 사용하여 블록킹막을 형성하는 경우, 후속 공정에서 상기 블록킹막이 잔류하여 발생되는 문제를 감소시킬 수 있다.
또한, 노광 공정을 수행함으로서 현상액에 대해 불용성을 갖는 물질로 개질시킬 수 있다. 이로 인해, 노광 및 현상을 통해 특정한 영역에만 선택적으로 블록킹막용 고분자 수지를 제거할 수 있다.
이하, 상술한 고분자 수지 조성물을 사용하여 블록킹 패턴을 형성하는 방법에 대하여 설명한다.
블록킹 패턴 형성 방법
도 1 내지 도 3은 본 발명의 일 실시예에 따른 블록킹 패턴 형성 방법을 나타내는 단면도들이다. 본 실시예에서는 특히, 에지 다이 영역을 블록킹하기 위한 패턴 형성 방법을 제공한다.
도 1을 참조하면, 완전한 반도체 칩이 형성되는 다이 형성 영역과, 상기 다 이 영역 외부의 에지 부위에 완전한 반도체 칩이 형성되지 못하는 에지 다이 영역을 포함하는 반도체 기판(10)이 마련된다. 상기 다이 형성 영역은 반도체 기판(10)의 중심 부위에 해당되고, 상기 에지 다이 영역은 반도체 기판(10)의 가장자리 영역에 해당된다.
도시하지는 않았지만, 상기 다이 형성 영역 및 에지 다이 영역의 기판 상에는 패턴 구조물이 형성될 수 있다.
상기 기판(10) 상에 벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%, 가교 결합제 1 내지 7중량%, 열 산 발생제 0.01 내지 0.5중량%, 광 산 발생제 0.01 내지 1중량%, 유기 염기 0.00001 내지 0.001 중량% 및 여분의 용매를 포함하는 고분자 수지 조성물을 코팅하여 예비 블록킹막(12)을 형성한다.
상기 공중합체는 벤질 메타크릴레이트 단량체 61 내지 75 중량%, 메타크릴산 단량체 8 내지 15중량% 및 나머지 여분의 중량 %의 하이드록시에틸 메타크릴레이트 단량체를 포함한다.
상기 고분자 수지 조성물은 상기에서 설명한 본 발명의 일 실시예에 따른 고분자 수지 조성물과 동일하므로 더 이상의 설명은 생략한다.
도 2를 참조하면, 상기 에지 다이 영역에 위치하는 상기 예비 블록킹막(12)을 선택적으로 노광한다. 상기 예비 블록킹막(12)을 이루는 수지 조성물에는 광산 발생제, 유기 염기 및 가교 결합제가 포함되어 있어서, 상기 노광이 이루어지는 부분은 산의 발생에 의해 가교 결합이 촉진됨으로서 현상액에 대해 불용성으로 개질 된다. 때문에, 상기 에지 다이 영역의 노광 공정을 통해, 상기 에지 다이 영역에 형성되어 있는 예비 블록킹막(12)은 현상액에 대해 불용성을 갖는 블록킹 패턴(14)으로 전환된다.
상기 예비 블록킹막(12)을 선택적으로 노광하는 공정에서, 상기 다수의 레티클 이미지를 갖는 레티클을 사용한다. 즉, 상기 레티클 내에는 상기 레티클 내에 포함될 수 있는 최대한의 칩의 개수보다 작은 개수의 칩이 포함되어 있는 레티클 이미지들이 포함되어 있다.
상기 레티클을 사용하는 경우, 1회의 노광에 의해 노광되는 칩의 개수가 작기 때문에 노광 회수는 증가하게 된다. 그러나, 상기 노광은 상기 다이 형성 영역에 비해 매우 작은 면적을 차지하는 상기 에지 다이 영역에만 선택적으로 수행되므로, 공정을 수행하는 시간이 지나치게 길어지지는 않는다.
도 3을 참조하면, 상기 기판(10)을 현상함으로서 상기 다이 형성 영역에 위치하는 상기 예비 블록킹막(12)의 적어도 일부를 제거한다.
이 때, 현상액에 기판을 침지하는 시간을 조절함으로서, 상기 다이 형성 영역에 위치하는 예비 블록킹막(12)의 일부 또는 전부를 제거할 수 있다. 도 3에서는, 상기 다이 형성 영역에 위치하는 예비 블록킹막(12) 전부를 제거하였다.
이 후, 상기 에지 다이 영역에 남아있는 블록킹 패턴(14)을 열처리하여 경화시킬 수 있다.
도시하지는 않았지만, 상기 기판 상에 패턴 구조물이 형성되어 있는 경우 상기 다이 형성 영역에 예비 블록킹막의 일부를 잔류시켜 상기 패턴 구조물의 일부분 을 노출시킬 수도 있다.
상기 공정을 통해, 에지 다이 영역을 블록킹하는 패턴을 용이하게 형성할 수 있다.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 블록킹 패턴 형성 방법을 나타내는 단면도들이다. 본 실시예에서는 특히, 에지 다이 영역은 완전히 블록킹하고, 다이 형성 영역은 패턴의 일부를 블록킹하는 패턴 형성 방법을 제공한다.
도 4를 참조하면, 완전한 반도체 칩이 형성되는 다이 형성 영역과, 상기 다이 영역 외부의 에지 부위에 완전한 반도체 칩이 형성되지 못하는 에지 다이 영역을 포함하는 반도체 기판(50)이 마련된다.
상기 다이 형성 영역 및 에지 다이 영역의 기판 상에 규칙적으로 배치된 개구부(51)들을 갖는 패턴 구조물(52)을 형성한다.
상기 패턴 구조물(52)을 형성하는 방법을 간단히 설명하면, 우선 상기 기판 상에 화학 기상 증착 공정을 통해 패턴 형성을 위한 박막을 형성한다.
상기 패턴 형성용 박막 상에 스핀 코팅을 통해 포토레지스트막을 형성한다.
하나의 레티클 내에서 포함될 수 있는 최대 갯수의 다이가 포함된 레티클 이미지를 갖는 제1 레티클을 사용하여, 상기 다이 형성 영역 및 에지 다이 영역의 포토레지스트막에 노광 공정을 수행함으로서 포토레지스트 패턴을 형성한다.
상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 패턴 형성용 박막을 식각한다.
상기 공정에 의하면, 다이 형성 영역 뿐 아니라 에지 다이 영역에까지 규칙적으로 배치된 개구부들을 갖는 패턴 구조물이 형성된다. 또한, 최대 갯수의 다이가 포함된 레티클 이미지를 갖는 제1 레티클을 사용하여 노광 공정이 수행되므로, 상기 패턴 구조물을 형성하기 위한 노광(shot) 회수를 감소시킬 수 있다.
도 5를 참조하면, 상기 패턴 구조물(52) 상에, 현상액에 의해 용해되고 노광에 의해 가교 결합되어 현상액에 의해 불용성으로 개질되는 고분자 수지 조성물을 스핀 코팅함으로서, 상기 개구부(51) 내부 및 상기 패턴 구조물(52) 상에 예비 블록킹막(54)을 형성한다.
상기 고분자 수지 조성물은 상기 기판 상에 벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%, 가교 결합제 1 내지 7중량%, 열 산 발생제 0.01 내지 0.5중량%, 광 산 발생제 0.01 내지 1중량%, 유기 염기 0.00001 내지 0.001 중량% 및 여분의 용매를 포함한다.
상기 공중합체는 벤질 메타크릴레이트 단량체 61 내지 75 중량%, 메타크릴산 단량체 8 내지 15중량% 및 나머지 여분의 중량%의 하이드록시에틸 메타크릴레이트 단량체를 포함한다.
상기 고분자 수지 조성물은 상기에서 설명한 본 발명의 일 실시예에 따른 고분자 수지 조성물과 동일하므로 더 이상의 설명은 생략한다.
도 6을 참조하면, 상기 에지 다이 영역에 위치하는 상기 예비 블록킹막(54)을 선택적으로 노광함으로서, 상기 에지 다이 영역의 패턴 구조물(52) 상에 적어도 일부분이 경화된 제1 예비 블록킹 패턴(56)을 형성한다.
에지 다이 영역에 위치한 패턴 구조물 상에 형성되어 있는 예비 블록킹막(54)이 노광에 의해 현상액에 불용성을 갖도록 개질됨으로서, 후속의 현상 공정에서 상기 에지 다이 영역에 형성된 예비 블록킹막은 용해되지 않도록 하여야 한다. 이를 위해서, 상기 노광 공정은 에지 다이 영역의 개구부(51) 내부에 매립되어 있는 부위의 예비 블록킹막(54)이 경화되어 현상액에 불용성을 갖게 되도록 수행하여야 한다.
상기 에지 다이 영역에 위치하는 예비 블록킹막(54)을 선택적으로 노광하는 공정은 상기 제1 레티클에 포함된 레티클 이미지보다 작은 복수개의 레티클 이미지를 갖는 제2 레티클을 사용하여 수행된다.
상기 공정을 수행하면, 다이 형성 영역에는 현상액에 용해되는 성질을 갖는 예비 블록킹막(54)이 잔류한다.
도 7을 참조하면, 상기 다이 형성 영역의 절연막 패턴 상부 표면에 형성된 상기 예비 블록킹막(54)을 선택적으로 제거하여, 상기 다이 형성 영역의 각 개구부(51) 내부를 채우는 제2 예비 블록킹 패턴(58)을 형성한다. 상기 제거는 현상액에 상기 기판을 침지함으로서 수행될 수 있다. 또한, 상기 현상액에 침지하는 시간을 조절함으로서 상기 재2 예비 블록킹 패턴(58)의 높이를 조절할 수 있다.
도 8을 참조하면, 상기 제1 및 제2 예비 블록킹 패턴(56, 58)을 경화시켜 제1 및 2 블록킹 패턴(62, 60)을 형성한다. 상기 경화는 열처리에 의해 수행될 수 있다. 구체적으로, 열처리를 수행하면 산이 발생되어 가교 결합이 촉진됨으로서 상기 예비 제2 블록킹 패턴(58)이 경화된다. 상기 경화는 150 내지 200℃에서 수행할 수 있다.
또한, 상기 경화를 수행하면, 도시된 것과 같이, 상기 에지 다이 영역의 개구부 내부의 제1 예비 블록킹 패턴도 완전히 경화되어 제1 블록킹 패턴(62)이 형성된다.
상기 공정을 수행하면, 에지 다이 영역에는 전체 영역이 블록킹되는 제1 블록킹 패턴(62)이 형성되고, 다이 형성 영역에는 개구부 내부를 블록킹하는 제2 블록킹 패턴(60)이 형성된다.
커패시터의 형성 방법
도 9 내지 도 22는 본 발명의 일 실시예에 따른 커패시터의 형성 방법을 나타내는 단면도들이다. 본 실시예에서는 특히, 디램 장치에 채용되는 실린더형의 커패시터의 형성 방법을 제공한다. 도 27은 본 실시예에서 기판의 다이 형성 영역 및 에지 다이 영역을 구분하기 위한 맵이다.
도 9를 참조하면, 완전한 반도체 칩이 형성되는 다이 형성 영역과 상기 다이 형성 영역의 외부에 완전한 반도체 칩이 형성되지 못하는 에지 다이 영역을 포함하는 반도체 기판(100)이 마련된다. 상기 다이 형성 영역은 반도체 기판(100)의 중심 부위에 해당되고, 상기 에지 다이 영역은 반도체 기판(100)의 가장자리 영역에 해당된다.
구체적으로, 도 27에서 도면 부호 100a는 기판의 다이 형성 영역이고, 도면 부호 100b는 기판의 에지 다이 영역이다.
상기 반도체 기판(100)에 셸로우 트렌치 소자 분리 공정을 수행함으로서 소자 분리막(102)을 형성한다. 상기 소자 분리막(102)이 형성됨으로서 상기 기판(100)은 액티브 영역 및 소자 분리 영역으로 구분된다.
상기 기판(100) 상에 워드 라인으로 제공되는 MOS 트랜지스터를 형성한다.
보다 구체적으로, 상기 액티브 영역 상에 게이트 산화막을 형성하고, 상기 게이트 산화막 상에 게이트 전극으로 제공되기 위한 제1 도전막 및 제1 하드 마스크막을 형성한다. 상기 제1 도전막은 불순물이 도핑된 폴리실리콘, 텅스텐 및 텅스텐 실리사이드로 이루어질 수 있다. 이들은 단독으로 형성되거나 적층된 구조를 갖도록 형성될 수 있다.
상기 제1 하드 마스크막을 사진 식각 공정을 통해 패터닝함으로서 제1 하드 마스크 패턴을 형성한다. 이 후, 상기 제1 하드 마스크 패턴을 식각 마스크로 사용하여 상기 제1 도전막을 식각함으로서 게이트 전극을 형성한다. 상기 게이트 전극은 상기 액티브 영역의 길이 방향과 교차하는 방향으로 연장되는 라인 형상을 갖도록 형성된다. 이하에서는, 상기 게이트 전극 및 하드 마스크 패턴이 적층된 구조를 게이트 구조물(104)이라 하면서 설명한다.
다음에, 상기 게이트 구조물(104)을 포함하는 기판(100) 표면 상에 스페이서용 실리콘 질화막을 형성하고, 상기 실리콘 질화막을 이방성 식각함으로서 상기 게이트 전극 및 하드 마스크 패턴 측벽에 제1 스페이서(106)를 형성한다.
이 후, 상기 제1 스페이서(106)가 형성되어 있는 게이트 구조물(104)을 이온 주입 마스크로 사용하여 상기 게이트 구조물(104) 사이의 기판(100) 표면 아래로 불순물을 주입함으로서 소오스 및 드레인 영역(108, 110)을 형성한다. 상기 공정을 통해 워드 라인으로 제공되는 MOS 트랜지스터가 완성된다.
상기 MOS 트랜지스터를 덮는 제1 층간 절연막(112)을 형성한다. 상기 제1 층간 절연막(112)은 실리콘 산화물로 이루어진다. 구체적으로, 상기 제1 층간 절연막(112)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 또는 원자층 적층 공정을 사용하여 형성할 수 있다. 이 후, 상기 제1 층간 절연막(112)의 상부 표면을 평탄화시키기 위한 화학 기계적 연마 공정을 수행할 수도 있다.
상기 제1 층간 절연막(112) 상에 포토레지스트 패턴(도시안됨)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제1 층간 절연막(112)을 식각함으로서 상기 소오스/드레인(108, 110)의 표면을 노출하는 제1 콘택홀을 형성한다. 이 때, 상기 게이트 구조물(104) 측벽의 제1 스페이서(106)에 대해 자기 정렬되면서 상기 제1 층간 절연막(112)이 식각되어 상기 제1 콘택홀이 형성된다. 이 후, 상기 포토레지스트 패턴을 애싱 및 스트립 공정을 통해 제거한다.
상기 제1 콘택홀 내부를 완전히 채우면서 상기 제1 층간 절연막(112) 상에 제2 도전막(도시안됨)을 증착한다. 상기 제2 도전막은 도핑된 폴리실리콘 물질로 이루어질 수 있다. 이 후, 상기 제1 콘택홀들 내부에만 도전막이 남도록 상기 제1 층간 절연막(112) 상에 증착되어 있는 제2 도전막을 제거한다. 상기 제거 공정은 화학 기계적 연마 공정을 수행하여 이루어질 수 있다. 상기 공정을 통해 상기 제1 콘택홀 내에는 상기 MOS 트랜지스터의 소오스 및 드레인(108, 110)과 각각 연결되는 콘택 플러그가 형성된다. 이하에서는, 상기 MOS 트랜지스터의 소오스 영역(108)과 연결되는 콘택 플러그를 제1 콘택 플러그(114)라 하고, 상기 MOS 트랜지스터의 드레인 영역(110)과 연결되는 콘택 플러그를 제2 콘택 플러그(116)라 하면서 설명한다. 또한, 상기 제1 콘택 플러그(114)는 비트 라인과 접속하게 되고, 상기 제2 콘택 플러그(116)는 커패시터와 접속하게 된다.
이 후, 상기 제1 층간 절연막(112)상에 제2 층간 절연막(118)을 형성한다. 상기 제2 층간 절연막(118)은 실리콘 산화물로 이루어질 수 있다.
상기 제2 층간 절연막(118) 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제2 층간 절연막(118)을 식각함으로서 상기 제1 콘택 플러그(114)의 상부면을 노출하는 제2 콘택홀(120)을 형성한다.
도 10을 참조하면, 상기 제2 콘택홀(120) 내부 및 상기 제2 층간 절연막(118) 상에 비트 라인을 형성하기 위한 제3 도전막을 형성한다. 상기 제3 도전막 상에 제2 하드 마스크막을 형성한다. 상기 제3 도전막은 베리어 금속막 및 금속막의 적층 구조를 가질 수 있다. 구체적으로, 상기 제3 도전막은 티타늄/티타늄 질화막으로 이루어지는 베리어 금속막과, 텅스텐으로 이루어지는 금속막이 적층된 구조를 가질 수 있다. 또한, 상기 제2 하드 마스크막은 실리콘 질화물로 이루어질 수 있다.
상기 제2 하드 마스크막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지 스트 패턴을 식각 마스크로 상기 제2 하드 마스크막을 식각함으로서 비트 라인을 패터닝하기 위한 제2 하드 마스크 패턴(126)을 형성한다. 이후, 상기 포토레지스트 패턴을 제거한다.
상기 제2 하드 마스크 패턴(126)을 식각 마스크로 사용하여 상기 제3 도전막을 패터닝함으로서 비트 라인 콘택(122) 및 상기 비트 라인(124)을 동시에 형성한다. 상기 비트 라인 콘택(122)은 상기 제1 콘택 플러그(114)와 접속되고, 상기 비트 라인(124)은 상기 비트 라인 콘택(122)과 접속된다. 상기 비트 라인(124)은 상기 게이트 구조물(104)과 수직한 방향으로 연장된다. 상기 비트 라인(124) 및 제2하드 마스크 패턴(126)의 표면 및 상기 제2 층간 절연막(118) 상에 실리콘 질화막을 증착하고, 이를 이방성 식각함으로서 상기 비트 라인(124) 및 제2 하드 마스크 패턴(126)의 측벽에 제2 스페이서(도시안됨)를 형성한다.
상기 비트 라인(124)을 포함하는 구조물을 완전히 덮도록 제3 층간 절연막(128)을 형성한다. 상기 제3 층간 절연막(128)은 실리콘 산화물로 이루어질 수 있다. 이 후, 상기 제3 층간 절연막(128)의 표면을 평탄화하기 위한 화학 기계적 연마 공정을 더 수행할 수 있다.
상기 제3 층간 절연막(128) 상에 포토레지스트 패턴(도시안됨)을 형성한다. 이 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제3 층간 절연막 (128)및 제2 층간 절연막(118)을 식각함으로서 상기 제2 콘택 플러그(116)의 상부면을 노출하는 제3 콘택홀을 형성한다. 상기 제3 콘택홀은 상기 비트 라인(124) 및 제2 하드 마스크 패턴(126)의 측벽에 형성된 제2 스페이서에 셀프 얼라인시켜 형성 할 수 있다.
이 후, 상기 제3 콘택홀 내부 및 제3 층간 절연막(128) 상에 제3 도전막을 형성한다. 상기 제3 도전막은 도핑된 폴리실리콘으로 이루어질 수 있다. 다음에, 상기 제3 도전막이 상기 제3 콘택홀 내부에만 남도록 화학 기계적 연마 공정을 수행함으로서 하부 전극 콘택(130)을 형성한다.
도 11을 참조하면, 상기 하부 전극 콘택(130)이 형성되어 있는 상기 제3 층간 절연막(128) 상에 식각 저지막(132)을 형성한다. 상기 식각 저지막(132)은 실리콘 질화물로 형성할 수 있다. 도시되지는 않았지만, 상기 제3 층간 절연막(128) 및 식각 저지막(132) 사이에 버퍼용 산화막이 더 형성될 수도 있다.
상기 식각 저지막(132) 상에 몰드 산화막(134)을 형성한다. 상기 몰드 산화막(132)은 실린더형의 하부 전극을 형성하기 위한 주형 패턴으로 사용된다. 때문에, 상기 몰드 산화막(134)은 형성하고자 하는 하부 전극의 높이보다는 더 두껍게 형성하여야 한다. 상기 몰드 산화막(134)은 BPSG, PSG, USG, SOG, PE-TEOS 등과 같은 산화물을 증착시켜 형성할 수 있다. 이들은 단독으로 증착될 수도 있고, 서로 다른 산화물을 2층 이상 적층시킬 수도 있다.
도 12를 참조하면, 상기 몰드 산화막(134) 상에 포토레지스트를 코팅함으로서 포토레지스트막(도시안됨)을 형성한다.
이 후, 상기 포토레지스트막에 하나의 레티클 이미지를 갖는 제1 레티클을 이용한 노광 공정을 수행한다. 즉, 상기 하나의 레티클 이미지를 갖는 제1 레티클을 사용하여 상기 다이 형성 영역 및 에지 다이 영역에 형성되어 있는 상기 포토레 지스트막에서 하부 전극이 형성될 영역을 선택적으로 노광한다.
여기서, 상기 레티클 이미지는 포함할 수 있는 최대 개수의 칩이 패터닝되어 있다. 그러므로, 상기 제1 레티클을 이용한 1회 노광(shot)으로 최대한 많은 칩들을 패터닝할 수 있다. 본 실시예에서는 하나의 레티클 이미지 내에 포함될 수 있는 칩이 최대로 9개인 것으로 설명한다. 이 경우, 도 28에 도시된 것과 같이, 상기 제1 레티클 내에는 9개의 칩이 패터닝된 레티클 이미지가 포함된다.
종래에는 몰드 산화막을 패터닝하기 위한 노광 공정에서 다양한 레티클 이미지를 포함하는 레티클을 사용하여 노광 공정을 수행하였다. 그 이유는, 상기에서도 설명한 것과 같이, 상기 기판의 에지 다이 영역에서 하부 전극이 이동하거나 제거되는 것을 방지하기 위하여 상기 다이 형성 영역에 한해서만 하부 전극을 형성하기 위함이다. 즉, 다이 형성 영역에 한해서만 하부 전극을 형성하기 위해서는 상기 다이 형성 영역에 형성된 몰드 산화막만을 패터닝하여야 하며, 이를 위해 매우 작은 개수의 칩을 포함하는 다수의 레티클 이미지가 요구되기 때문이다.
본 실시예에 의하면, 최대 개수의 칩을 포함하는 하나의 레티클 이미지를 사용하여 포토레지스크막을 노광하므로 기판 전체에 노광을 수행하여야 하는 횟수가 종래에 비해 매우 감소된다. 때문에, 노광에 소요되는 시간이 감소되어 생산성이 향상된다. 그리고, 종래와는 달리 상기 에지 다이 영역에 형성되어 있는 상기 포토레지스트막에도 노광이 이루어진다.
상기 노광을 수행한 후 현상 공정 및 베이크 공정과 같은 일련의 공정들을 수행함으로서 몰드 산화막(134)을 패터닝하기 위한 포토레지스트 패턴(136)을 형성 한다. 설명한 것과 같이, 상기 포토레지스트 패턴(136)은 다이 형성 영역 뿐 아니라 에지 다이 영역에도 형성된다.
본 발명의 다른 실시예에 의하면, 도시되지는 않았지만, 상기 몰드 산화막 (134)상에 하드 마스크용막을 형성한다. 이 후, 상기 설명한 것과 동일한 방법으로 포토레지스트 패턴(136) 형성 공정을 수행하고, 상기 하드 마스크용막을 식각함으로서 하드 마스크 패턴을 형성한다. 상기 하드 마스크 패턴은 다이 형성 영역 뿐 아니라 에지 다이 영역에도 형성된다. 이 후 공정에서, 상기 하드 마스크 패턴은 몰드 산화막(134)을 패터닝하기 위한 식각 마스크로 사용된다.
도 13을 참조하면, 상기 포토레지스트 패턴(136)을 식각 마스크로 사용하여 상기 몰드 산화막(134)을 식각한다. 이 후, 상기 몰드 산화막(134) 아래에 노출된 식각 저지막(132)을 식각함으로서 상기 하부 전극 콘택(130)의 상부면을 노출하는 개구부(138)를 형성한다. 상기 공정을 통해 실린더형의 하부 전극을 형성하기 위한 주형 패턴으로 제공되는 몰드막 산화막 패턴(134a)이 형성이 된다. 이 때, 상기 개구부(138)는 상기 다이 형성 영역 뿐 아니라 에지 다이 영역에도 형성된다.
이 후, 상기 포토레지스트 패턴(136)을 제거한다.
도 14를 참조하면, 개구부(138)의 측벽 및 저면, 상기 몰드 산화막 패턴(134a)의 상부면의 프로파일을 따라 하부 전극용 도전막(140)을 형성한다. 상기 하부 전극용 도전막(140)은 금속막, 금속 질화막 또는 불순물이 도핑된 반도체막으로 이루어질 수 있다. 구체적으로, 상기 하부 전극용 도전막은 불순물이 도핑된 폴리실리콘, 티타늄(Ti), 티타늄 질화물(TiN)막 등으로 이루어질 수 있다. 이들은 단 독 또는 혼합하여 사용할 수 있다. 상기 도전성 물질을 단독으로 사용하는 경우 상기 도전막(140)은 단일막 구조를 갖고, 상기 도전성 물질을 혼합하여 형성할 경우 상기 도전막은 다층막 구조를 갖는다.
고집적화된 디램 장치를 형성하기 위해서는 적은 수평 면적을 차지하면서도 커패시터의 축적 용량을 증가시켜야 하므로, 커패시터의 하부 전극을 금속 또는 금속 질화막을 사용하는 것이 더 유리하다. 상기 하부 전극용 도전막이 도핑된 폴리실리콘으로 형성되는 경우에는 스텝커버러지 측면에서는 매우 바람직하지만, 유전막과 폴리실리콘 사이에 생성되는 공핍층에 의해 축적용량이 다소 감소될 수 있기 때문이다. 그러므로, 본 실시예에서는 티타늄 및 티타늄 질화막을 적층시킴으로서 하부 전극용 도전막(140)을 형성한다. 이 경우, 하부 전극 콘택(130)과 접속되는 부위의 티타늄은 반응에 의해 티타늄 실리사이드로 전환되어 오믹막으로 작용하게 된다.
상기 티타늄 및 티타늄 질화막을 형성하는 공정은 화학 기상 증착 공정 또는 원자층 적층 공정을 수행하여 형성할 수 있다. 이 때, 반응 가스로는 TiCl4 가스, NH3 가스 등을 사용할 수 있다.
도 15를 참조하면, 상기 하부 전극용 도전막(140) 상에 상기 개구부(138) 내부를 완전히 채우는 예비 블록킹막(142)을 형성한다.
상기 예비 블록킹막(142)은 현상액에 의해 용해되고, 노광에 의해 가교 결합되어 상기 현상액에 의해 불용성으로 개질되는 특징을 갖는 고분자 수지를 스핑 코팅하여 형성한다.
구체적으로, 상기 예비 블록킹막(142)을 형성하기 위한 고분자 수지는 다음과 같은 특징을 갖는 것이 바람직하다.
우선, 현상액에 의해 용해되어야 한다. 또한, 애싱 공정에 의해 쉽게 제거되기 위하여 200℃이하의 낮은 온도에서 경화될 수 있어야 한다. 상기 열에 의한 경화 공정을 수행하고 난 후에는, 상기 예비 블록킹막(142)이 이소프로필 알콜과 같은 용매에 용해되지 않아야 하며, 후속의 습식 식각 공정을 수행할 시에도 식각율이 상대적으로 낮아 하지막을 보호할 수 있어야 한다. 또한, 노광에 의해 가교 결합되어 현상액에 의해 불용성을 갖는 물질로 개질되어야 한다.
상기 고분자 수지는 레진, 가교 결합제, 열산 발생제, 광산 발생제 및 용매를 포함할 수 있다. 또한, 상기 고분자 수지는 계면 활성제를 포함할 수 있다.
구체적으로, 상기와 같은 특징을 갖는 고분자 수지는 벤질 메타크릴레이트 단량체(Benzyl Methacrylate Monomer), 메타크릴산 단량체(Methyl acrylic Acid Monomer) 및 하이드록시에틸 메타크릴레이트 단량체(Hydroxy Ethyl Methacrylate Monomer)로 이루어진 공중합체(co-polymer) 75 내지 93중량%, 가교 결합제(Cross-linker) 1 내지 7중량%, 열 산 발생제(Thermal Acid Generate) 0.01 내지 0.5중량%, 광 산 발생제 0.01 내지 1중량%, 및 여분의 용매를 포함한다. 상기 고분자 수지 조성물에 대한 구체적인 설명은 상기 위에서 상세히 설명하였기 때문에 생략하기로 한다.
도 16을 참조하면, 상기 에지 다이 영역에 형성된 예비 블록킹막(142)을 선택적으로 노광한다.
상기 에지 다이 영역만을 노광하기 위해서는, 다양한 레티클 이미지를 포함하는 제2 레티클을 사용하여 노광 공정을 수행하여야 한다. 즉, 상기 최대 개수의 샷을 포함하는 레티클 이미지보다 작은 크기의 레티클 이미지들이 복수개가 포함되어 있는 제2 레티클을 사용하여 노광 공정이 수행된다.
구체적으로, 도 29a 내지 도 29c에 도시된 것과 같이 각 레티클 이미지에는 1 내지 3개의 칩을 포함할 수 있다.
상기 예비 블록킹막(142)을 이루는 수지 조성물에는 광산 발생제 및 가교 결합제가 포함되어 있어서, 상기 노광이 이루어지는 부분은 산의 발생에 의해 가교 결합이 촉진됨으로서 현상액에 대해 불용성으로 개질된다. 상기 에지 다이 영역의 노광 공정을 통해, 상기 에지 다이 영역에 형성되어 있는 예비 블록킹막(142)의 상부를 현상액에 대해 불용성을 갖도록 함으로서 제1 예비 블록킹 패턴(144)을 형성한다. 이 때, 상기 제1 예비 블록킹 패턴(144)에서 현상액에 불용성을 갖는 부위는 개구부 내부까지 연장되어야 한다.
상기 노광 공정은 특정 패턴을 형성하기 위한 것이 아니라 에지 다이 영역 전체를 노광하는 것이므로 고 해상도의 노광 장비가 요구되지 않으며 저급(low grade) 노광 장비를 사용하여 공정을 진행할 수 있다. 구체적으로, 저급 노광 장비인 i 라인 설비 또는 KrF 설비를 사용할 수 있다. 경우에 따라, 고급 노광 장비인 ArF 설비를 사용할 수도 있다.
도 17을 참조하면, 상기 예비 블록킹막(142) 및 에지 다이 영역에 형성된 제1 예비 블록킹 패턴(144)을 현상액을 사용하여 현상함으로서, 상기 다이 형성 영역 에 형성된 예비 블록킹막(142)을 부분적으로 제거한다.
구체적으로, 상기 현상 공정은 상기 몰드 산화막 패턴(134a) 상부 표면 상에 형성되어 있는 예비 블록킹막(142)이 제거되고 상기 개구부 내부를 채워져 있는 예비 블록킹막(142)이 남게 되도록 공정 시간 및 현상액의 농도 등을 조절하여 수행한다. 따라서, 상기 현상 공정을 수행하면 상기 개구부(138) 내부를 채우는 제2 예비 블록킹 패턴(146)이 형성된다.
이 때, 상기 에지 다이 영역에 형성된 제1 예비 블록킹 패턴(144)은 상기 현상액에 의해 용해되지 않는다.
상기 현상액은 통상적으로 포토레지스트의 현상 시에 사용되는 현상액을 사용할 수 있다. 구체적으로, 상기 현상액은 테트라메틸암모니아수산화물 약 2.4% 및 물 97.6%를 포함한다.
도 18을 참조하면, 상기 제1 및 제2 예비 블록킹 패턴(144, 146)을 열처리하여 제1 및 제2 예비 블록킹 패턴(144, 146)을 경화시켜 제1 및 제2 블록킹 패턴(147, 146a)을 형성한다.
상기 열처리 공정은 200℃이하에서 수행될 수 있다. 상기 열처리가 200℃ 이상에서 수행되는 경우에는 후속의 플라즈마 애싱 공정 시에 용이하게 제거되기가 어렵다.
한편, 상기 열처리가 150℃ 이하에서 수행되는 경우에는 상기 제1 및 제2 블록킹 패턴(147, 146a)이 이소프로필 알콜 또는 식각액에 대한 식각 내성을 갖도록 충분하게 경화되기가 어렵다. 때문에, 바람직하게, 상기 열처리 공정은 약 150 내 지 200℃ 하에서 수행될 수 있다.
상기 제1 및 제2 블록킹 패턴(147, 146a)을 형성하기 위한 고분자 수지 조성물에는 열 산 발생제 및 가교 결합제가 포함되어 있어서, 상기 열처리에 의해 산이 발생되어 가교 결합이 촉진됨으로서 통상적인 포토레지스트에 비해 낮은 온도에서 충분히 경화된다. 때문에, 상기와 같이 150 내지 200℃하에서 열처리하여 형성된 상기 제1 및 제2 블록킹 패턴(147, 146a)은 이소프로필 알콜에 의해서 거의 식각이 이루어지지 않으며, 플라즈마 애싱에 의해 용이하게 제거되는 특징을 가질 수 있다.
도 19를 참조하면, 상기 다이 형성 영역의 몰드 산화막 패턴(134a) 상부 표면 상에 노출되어 있는 하부 전극용 도전막(140)을 제거한다. 상기 제거 공정은 에치백 공정을 통해 수행되는 것이 바람직하다.
즉, 마스크 패턴 없이 전면 식각 공정을 수행하면 상기 제1 블록킹 패턴(147), 제2 블록킹 패턴(146a) 및 몰드 산화막 패턴(134a)에 의해 상기 개구부 내부 표면에 증착되어 있는 하부 전극용 도전막(140) 및 에지 다이 영역에 형성되어 있는 하부 전극용 도전막(140)은 식각이 이루어지지 않는다. 다만, 상기 다이 형성 영역의 몰드 산화막 패턴(134a) 상부 표면상에 노출되어 있는 하부 전극용 도전막(140)만이 제거되어, 상기 다이 형성 영역의 개구부 내에는 노드 분리된 실린더형의 하부 전극(140a)이 완성된다.
상기 실린더형의 하부 전극(140a)을 형성한 후, 상기 하부 전극(140a)에 잔류하는 식각 잔류물 등을 제거하기 위한 세정 공정을 더 수행할 수 있다.
이 후, 커패시터를 형성하기 위해서는 상기 실린더형의 하부 전극의 표면이 노출되도록 하는 후속 공정들을 진행하여야 한다.
도 20을 참조하면, 상기 몰드 산화막 패턴(134a)을 습식 식각 공정을 통해 제거한다. 상기 습식 식각 공정 시에는 물, 불화수소산, 불화수소암모늄을 포함하는 LAL 용액을 식각 용액으로 사용할 수 있다.
이 때, 상기 제1 및 제2 블록킹 패턴(147, 146a)은 상기 LAL용액에 대한 식각율이 매우 낮기 때문에 상기 습식 식각 공정을 수행하더라도 상기 제1 및 제2 블록킹 패턴(147, 146a)이 거의 식각되지 않는다. 그러므로, 상기 제1 및 제2 블록킹 패턴(147, 146a)의 아래에 있는 막들 역시 제거되지 않는다.
따라서, 상기 습식 식각 공정을 수행하면, 상기 다이 형성 영역에는 개구 부위 내부에 제2 블록킹 패턴(146a)이 남아있는 실린더형 하부 전극이 형성된다. 그리고, 상기 에지 다이 영역은 전체에 상기 제1 블록킹 패턴(147)이 형성되어 있어서 습식 식각 공정에 의한 영향을 거의 받지 않는다. 때문에, 상기 에지 다이 영역에는 제1 블록킹 패턴(147) 및 노드 분리가 이루어지지 않은 하부 전극막(140)이 그대로 남아있게 된다.
그러므로, 상기 LAL용액을 사용하여 몰드 산화막 패턴(134a)을 제거하는 공정 시에, 종래와 같이 상기 에지 다이 영역에 불완전하게 형성되는 하부 전극이 이동하거나 떨어져 나가서 발생하게 되는 불량들이 거의 발생하지 않는다.
상기 몰드 산화막 패턴을 제거한 이 후에 이소프로필 알콜을 이용한 건조 공정을 수행한다. 이 때, 상기 제1 및 제2 블록킹 패턴(147, 146a)은 이소프로필 알 콜에 의해서 거의 제거되지 않는다. 때문에, 상기 이소프로필 알콜에 의해 상기 제1 및 제2 블록킹 패턴(147, 146a)이 제거됨으로서 건조 장치를 심각하게 오염시키는 등의 문제가 거의 발생되지 않는다.
도 21을 참조하면, 상기 제1 및 제2 블록킹 패턴(147, 146a)을 애싱 및 스트립 공정을 수행하여 제거한다.
상기 제1 및 제2 블록킹 패턴(147, 146a)을 구성하는 가교 결합된 공중합체들은 고리상 탄화수소 화합물을 약 5 내지 20% 포함한다. 즉, 상기 경화된 제1 및 제2 블록킹 패턴(147, 146a)은 단일 결합인 메타크릴레이트 구조를 기본 골격(back bone)으로 하는 고분자 수지로 이루어진다. 반면에, 종래의 포토레지스트 패턴은 유기 재료인 노볼락 수지로 이루어지며, 상기 노볼락 수지는 상호 결합을 가지므로 상대적으로 결합력이 크다. 더구나, 상기 제1 및 제2 블록킹 패턴(147, 146a)은 200℃이하의 낮은 온도로 경화된다.
때문에, 제1 및 제2 블록킹 패턴(147, 146a)은 종래의 포토레지스트 패턴에 비해 애싱 및 스트립 공정을 통해 용이하게 제거될 수 있다.
상기 제2 블록킹 패턴(146a)이 제거됨으로서 상기 다이 형성 영역에는 실린더 내측벽 및 외측벽이 노출된 실린더형의 하부 전극이 완성된다. 또한, 상기 제1 블록킹 패턴(147)이 제거됨으로서 상기 에지 다이 영역에는 노드 분리되지 않고 연결되어 있는 하부 전극용 도전막(140)이 외부에 노출된다. 이와 같이 상기 에지 다이 영역에는 하부 전극용 도전막(140) 노드 분리되지 않고 서로 연결되어 있으므로, 후속 공정을 수행하더라도 상기 하부 전극용 도전막(140)의 일부분이 이동하거 나 제거되는 문제가 거의 발생되지 않는다.
도 22를 참조하면, 상기 다이 형성 영역에 형성되어 있는 실린더형의 하부 전극(140a) 및 상기 에지 다이 영역에 형성되어 있는 하부 전극용 도전막(140) 상에 유전막(150)을 형성한다. 상기 유전막(150)은 실리콘 산화물, 산화물-질화물, 산화물-질화물-산화물, 금속 산화물 등을 포함한다. 최근에는 등가 산화막 두께를 충분히 낮추면서도 양호한 누설 전류 특성을 갖는 금속 산화물을 선택하고, 원자층 적층을 수행하여 상기 유전막(150)을 형성하고 있다.
상기 유전막(150)을 형성한 후, 상기 유전막(150) 상에 상부 전극(152)을 형성한다.
상기 상부 전극(152)은 상기 하부 전극(140a)과 마찬가지로, 불순물이 도핑된 폴리실리콘, 금속, 금속 질화물 등으로 이루어질 수 있다. 최근에는 상기 상부 전극(152)을 금속을 포함하는 물질로 형성함으로서 축적 용량을 증가시키고 있다. 예를 들어, 상부 전극(152)으로서 티타늄 질화물을 얇게 형성한 후 불순물이 도핑된 폴리실리콘을 적층할 수 있다.
이와 같이, 상기 하부 전극(140a) 상에 유전막(150) 및 상부 전극(152)을 순차적으로 형성하여 상기 하부 전극 콘택(130)과 전기적으로 접속하는 커패시터가 완성된다.
이하, 공중합체의 합성예 및 블록킹막 형성용 고분자 수지 조성물의 실시예를 통해 본 발명을 더욱 상세하게 설명한다. 그러나, 합성예 및 실시예는 본 발명 을 예시하기 위한 것으로서 본 발명이 상기 합성예 및 실시예에 의하여 한정되지 않고 다양하게 수정 및 변경시킬 수 있다.
공중합체의 합성
합성예 1
환류냉각기와 교반기를 갖춘 1000㎖ 플라스크에 용매인 프로필렌글리콜모노메틸에테르 아세테이트 501.4ｇ(대만, 시니사(Shiny)제품)을 투입한 후, 교반하면서 반응온도를 80℃까지 상승시켰다. 반응온도를 80℃로 유지하고, 교반하면서 상기 플라스크 내부에 벤질 메타크릴레이트 152g (미국, 알드리치사 제품), ２－히드록시 에틸 아크릴레이트 43.7ｇ(미국, 알드리치사 제품), 메타크릴산 22.96ｇ(미국, 알드리치사 제품) 및 디메틸-２,2'-아조비스(2-메틸프로피오네이트）(와코순약공업（주）제품：Ｖ－６０１(상품명)）40.5ｇ의 혼합물을 1 내지 3 시간 동안 적하, 투입하였다. 상기 혼합물을 모두 적하한 후, 반응온도를 80℃로 유지하고, 교반하면서 4 내지 5시간 동안 반응시켜, 투명한 고분자 화합물인 공중합체를 수득하였다. 수득한 공중합체를 겔 투과 크로마토그래피(Gel Permission Chromatography）법으로 측정한 결과, 폴리스티렌환산 중량평균분자량은 7,100이고, 수평균 분자량은 2,900이었고 고형분 측정결과 28.83%(160℃, 1시간 건조) 이었다. 상기 수득한 공중합체 중의 메타크릴산 단량체의 함량은 10.5중량%이었다.
합성예 2
합성예 1에서와 동일한 방법으로 벤질 메타크릴레이트 150.9g, ２－히드록시 에틸 아크릴레이트 43.7ｇ, 메타크릴산 24.1ｇ 및 디메틸-２,2'-아조비스(2-메틸프로피오네이트）40.5ｇ을 투입하여 고분자 화합물인 공중합체를 합성하였다. 수득한 공중합체를 겔 투과 크로마토그래피(Gel Permission Chromatography）법으로 측정한 결과, 폴리스티렌환산 중량평균분자량은 7,000, 수평균 분자량은 2,900이었고 고형분 측정결과 29.01%(160℃, 1시간 건조) 이었다. 상기 수득한 공중합체중의 메타크릴산 단량체의 함량은 11중량%이었다.
합성예 3
합성예 1에서와 동일한 방법으로 벤질 메타크릴레이트 149.8g, ２－히드록시 에틸 아크릴레이트 43.7ｇ, 메타크릴산 25.1ｇ 및 알파 메틸스타이렌 다이머 25.15g, 디메틸-２,2'-아조비스(2-메틸프로피오네이트）(와코순약공업（주）제품：Ｖ－６０１(상품명)）40.5ｇ을 투입하여 공중합체를 합성하였다. 수득한 공중합체를 겔 투과 크로마토그래피(Gel Permission Chromatography）법으로 측정한 결과 폴리스티렌환산 중량평균분자량은 7,000, 수평균 분자량은 2,900이었고 고형분 측정결과 28.67%(160℃, 1시간 건조) 이었다. 상기 수득한 공중합체중의 메타크릴산 단량체의 함량은 11.5중량%이었다.
고분자 수지 조성물의 제조
실시예 １
상기 합성예 1에서 수득된 공중합체 83g에 멜라민계 수지(상품명:Cymel 303LF, 미국, 시텍사(Cytec)) 2.88g, 파라-톨루엔술폰산 피리딘염(미국, 알드리치사) 0.04g, 피리딘(미국, 알드리치사) 0.04g, 트리페닐술포늄 트리플레이트 0.08g, 계면활성제(스미토모 3M 사 제품명；frorard FC-4430）0.28ｇ, 트리에틸아민(triethylamine) 0.00008g 및 프로필렌글리콜모노메틸에테르아세테이트 10.05g을 첨가하고, 충분히 교반, 용해시킨 후 여과하여 본 실시예에 따른 고분자 수지 조성물을 얻었다.
실시예 2
상기 합성예 1에서 수득된 공중합체 42g 및 합성예 2에서 수득된 제2 공중합체42g, 멜라민계 수지 2.88g, 파라-톨루엔술폰산 피리딘염 0.04g, 피리딘 0.04g, 트리페닐술포늄 트리플레이트 0.08g, 계면활성제 0.28ｇ, 트리에틸아민(triethylamine) 0.00008g 및 프로필렌글리콜모노메틸에테르아세테이트 10.05g을 첨가하고, 충분히 교반, 용해시킨 후 여과하여 본 실시예에 따른 고분자 수지 조성물을 얻었다.
실시예 3
상기 합성예 2에서 수득된 공중합체 83g, 멜라민계 수지 2.88g, 파라-톨루엔술폰산 피리딘염 0.04g, 피리딘 0.04g, 트리페닐술포늄 트리플레이트 0.08g, 계면활성제 0.28ｇ, 트리에틸아민(triethylamine) 0.00008g 및 프로필렌글리콜모노메틸에테르아세테이트 10.05g을 첨가하고, 충분히 교반, 용해시킨 후 여과하여 본 실시예에 따른 고분자 수지 조성물을 얻었다.
실시예 4
상기 합성예 2에서 수득된 제2 공중합체 42g 및 합성예 3에서 수득된 제3 공중합체 42g, 멜라민계 수지 2.88g, 파라-톨루엔술폰산 피리딘염 0.04g, 피리딘 0.04g, 트리페닐술포늄 트리플레이트 0.08g, 계면활성제 0.28ｇ, 트리에틸아민(triethylamine) 0.00008g 및 프로필렌글리콜모노메틸에테르아세테이트 10.05g을 첨가하고, 충분히 교반, 용해시킨 후 여과하여 본 실시예에 따른 블록킹막 형성용 고분자 수지 조성물을 얻었다.
실시예 5
상기 합성예 3에서 수득된 공중합체 83g, 멜라민계 수지 2.88g, 파라-톨루엔술폰산 피리딘염 0.04g, 피리딘 0.04g, 트리페닐술포늄 트리플레이트 0.08g, 계면활성제 0.28ｇ, 트리에틸아민(triethylamine) 0.00008g 및 프로필렌글리콜모노메틸에테르아세테이트 10.05g을 첨가하고, 충분히 교반, 용해시킨 후 여과하여 본 실시예에 따른 블록킹막 형성용 고분자 수지 조성물을 얻었다.
비교예
페놀 노볼락 수지 PSM-4326(상품명, 일본 Gunei화학사제) 25g, 멜라민계 수 지(Cymel 303LF; 상품명, 미국 사이텍사) 2.88g, 파라-톨루엔술폰산 피리딘염 0.04g, 피리딘 0.04g, 계면활성제(frorard FC-4430; 상품명, 스미토모 3M 사 제품) 0.28ｇ 및 프로필렌글리콜모노메틸에테르아세테이트 68.05g을 첨가하고, 충분히 교반, 용해시킨 후 여과하여 블록킹막 형성용 감광성 고분자 수지 조성물을 얻었다.
노광에 의한 블록킹 패턴 형성
개구부를 포함하는 절연막 패턴이 형성된 기판 상에 본 발명에 따른 고분자 수지 조성물을 스핀 코팅하여 상기 개구를 매립하면서 상기 도전막을 덮는 예비 블록킹막을 형성하였다. 상기 기판은 다이 형성 영역 및 에지 다이 영역으로 구분된다. 이어서, 상기 블록킹막의 에지 다이 영역을 선택적으로 노광하였다. 상기 선택적 노광 후 현상 하여 상기 다이 형성 영역만에 위치한 예비 블록킹막의 일부분을 제거하였다.
도 23은 개구부를 포함하는 절연막 패턴이 형성된 기판 상에 본 발명에 따른 고분자 수지 조성물을 스핀 코팅하여 예비 블록킹막을 형성한 상태의 SEM 사진이다.
도 24는 현상 공정을 수행한 이 후의 다이 형성 영역의 SEM 사진이고, 도 25는 현상 공정을 수행한 이 후의 에지 다이 영역의 SEM 사진이다.
도 24에 도시된 것과 같이, 다이 형성 영역에는 예비 블록킹막이 제거되어 절연막 패턴의 개구부가 노출되었다. 반면에, 도 25에 도시된 것과 같이, 에지 다 이 영역은 블록킹막이 제거되지 않고 그대로 남아있어서, 블록킹 패턴을 제공될 수 있다.
따라서, 노광을 통해 가교 결합현상 용액에 불용성을 갖도록 할 수 있으며 이로 인해 용이하게 블록킹 패턴을 형성할 수 있다.
블록킹막의 용해도 평가
상기 실시예 1, 3 및 5에서 수득한 고분자 수지 조성물을 사용하여 기판들에 스핀 코팅하여 블록킹막들을 형성하였다. 이후 현상 용액을 이용하여 상기 블록킹막들을 용해시켰다. 상기 현상 용액의 조성은 테트라메틸암모니아수산화물 2.4중량% 및 물 97.6 중량%이었다. 이 때, 상기 블록킹막들의 식각 두께와 용해도를 측정하였다. 그 결과가 하기 표 1에 나타낸다.
[표 1]
고분자 수지 조성물 실시예 1 실시예 3 실시예 5
메타크릴산 함량 10.5% 11% 11.5%
용해도 157(Å/S) 283(Å/S) 514(Å/S)
상기 표 1에서, 상기 실시예 1, 3 및 5에 따른 고분자 수지 조성물에 포함된 메타크릴산의 함량 변화에 따라 상기 블록킹막의 식각 속도를 용이하게 조절할 수 있음을 알 수 있다. 즉, 상기 메타크릴산의 함량 조절만으로 개구부 내에만 존재하도록 상기 블록킹막의 일부분을 제거할 수 있다.
블록킹막의 불용성 평가
상기 실시예 1 내지 5에서 수득된 각각의 고분자 수지 조성물 및 비교예에서 수득된 고분자 수지 조성물을 실리콘 기판 상에 각각 스핀 코팅하여 약 20,000Å의 두께를 갖는 블록킹막들을 형성한 후 경화 공정을 수행하였다. 이후, 탈 이온수, 불화암모늄 및 불산을 포함하는 LAL 식각 용액을 이용한 세정 공정 및 이소프로필 알콜(IPA)을 이용한 건조 공정을 순차적으로 수행하였다. 블록킹막들의 표면의 균일성 및 두께 변화와 IPA에 대한 불용성 여부를 관찰하였다. 그 결과를 하기 표 2에 나타낸다.
[표 2]
고분자 수지 조성물 실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 비교예
표면의 균일성 및 두께변화 변화(x) 변화(x) 변화(x) 변화(x) 변화(x) 변화(O)
IPA에 대한 불용성 여부 불용성 불용성 불용성 불용성 불용성 용해됨
상기 표 2에서 수득된 결과를 분석한 결과 상기 실시예 1 내지 5에 따른 고분자 수지 조성물을 사용하여 형성된 블록킹막은 이소프로필 알콜에 대하여 불용성을 갖고, 그 표면이 균일한 반면에, 비교예의 고분자 수지 조성물을 사용하여 형성된 블록킹막은 표면의 균일성 두께 변화를 보였고, IPA에 용해되는 특성을 나타냈다.
플라즈마 에싱 능력 평가
개구부를 포함하는 절연막 패턴이 형성된 기판 상에 실질적으로 균일한 두께를 갖는 도전막을 형성한 후 상기 도전막이 형성된 기판 상에 상기 실시예 1 및 실시예 3에 따른 고분자 수지 조성물을 스핀 코팅하여 상기 개구를 매립하면서 상기 도전막을 덮는 블록킹막들을 형성하였다.
이어서, 현상 용액을 이용하여 상기 도전막 패턴의 표면이 노출될 때까지 상기 블록킹막의 상부를 제거한 후 약 190℃에서 열처리하였다. 그 결과 상기 개구부 내에만 존재하는 경화된 블록킹 패턴이 형성되었다.
이후, 상기 경화된 블록킹막 패턴들 제거하기 위해 산소 플라즈마를 이용한 에싱 공정을 각각 50초 및 100초 동안 수행하였다.
다음에, 각 기판의 상부 중앙부 및 하부에서 각각 탄소 레지듀의 양을 검사하였다.
또한, 동일하게 비교예의 고분자 조성물을 사용하여 블록킹막을 형성하고 약 300℃에서 열처리하여 경화시킨 후, 산소 플라즈마를 이용한 에싱 공정을 300초 동안 수행하였다.
다음에, 각 기판의 상부 중앙부 및 하부에서 각각 탄소 레지듀의 양을 검사하였다.
도 26은 실시예 1, 실시예 3 및 비교예의 고분자 수지로 형성된 블록킹 패턴을 플라즈마 에싱한 이 후의 탄소 레지듀를 나타내는 그래프이다. 그래프에서의 Y축은 측정 설비에서 1㎂의 조건에 1초당 개수(count/sec/㎂)로 숫자가 증가될수록 탄소 레지듀가 많음을 의미한다.
도 26에서, 도면 부호 250a 및 250b는 실시예 1의 조성물로 블록킹막을 형성하고, 각각 50초 및 100초동안 에싱 공정을 수행하였을 때를 나타낸다. 도면 부호 252a 및 252b는 실시예 3의 조성물로 블록킹막을 형성하고, 각각 50초 및 100초동안 에싱 공정을 수행하였을 때를 나타낸다. 또한, 도면 부호 252는 비교예의 조성 물로 블록킹막을 형성하고, 300초동안 에싱 공정을 수행하였을 때를 나타낸다.
도 26을 참조하면, 종래의 기존의 포토레지스트로 형성된 블록킹막 패턴의 제거시간은 약 300초이나, 본 발명에 따른 고분자 수지 조성물을 사용한 경우에는 약 50초의 에싱 공정만으로 충분히 제거가 이루어짐을 알 수 있다. 그러므로, 본 발명에 따른 고분자 수지 조성물로 형성된 블록킹 패턴은 종래의 포토레지스트 조성물 약 6배 빠르게 제거됨을 알 수 있다.
몰드막 패턴 시의 노광 횟수 비교
본 발명의 일 실시예에 의해 실린더형 하부 전극을 형성할 시에 필요한 노광 횟수 및 종래의 쪽 샷을 포함하는 레티클을 사용하여 실린더형 하부 전극을 형성할 시에 필요한 노광 횟수를 비교하였다.
도 30은 본 발명의 방법에 의해 몰드막 패턴을 형성할 시의 노광 방식을 나타내기 위한 맵이다.
도 28, 도 29a, 도 29b 및 도 29c는 본 발명의 일 실시예에서 사용되는 레티클 이미지의 크기를 나타낸다.
1차로 개구부를 패터닝하기 위한 마스크 패턴을 형성할 시에, 노광 공정에서는 하나의 레티클 이미지(도 28, 200)를 갖는 제1 레티클을 사용한다. 본 비교 실험에서는, 도 28에 도시된 것과 같이, 상기 하나의 레티클 이미지 내에는 9개의 칩이 포함되어 1회 노광으로 9개의 칩이 노광된다. 이 경우, 기판 전체를 노광하는데 필요한 노광 회수는 119회가 된다.
상기와 같이 레티클 이미지(200) 내에 포함되어 있는 칩이 많으므로, 실재 칩이 형성되는 다이 형성 영역뿐 아니라, 상기 다이 형성 영역과 인접하는 에지 다이 영역에까지 노광이 이루어진다.
도 31은 본 발명의 방법에 의해 블록킹막의 일부분을 노광할 시의 노광 방식을 나타내기 위한 맵이다.
도시된 것과 같이, 본 발명의 방법에 의하면 2차로 상기 에지 다이 영역만을 노광하는 공정이 추가된다.
이 때에는, 다양한 레티클 이미지를 포함하는 레티클을 사용하여 노광 공정을 수행하여야 한다. 즉, 상기 2차 노광 공정 시에는 상기 1차 노광 시에 비해 작은 칩이 포함되어 있는 다수의 레티클 이미지를 갖는 레티클을 사용하여야 한다. 그러므로, 본 비교 실험에서, 3개의 칩이 포함되는 레티클 이미지(도 29a, 202a), 2개의 칩이 포함되는 레티클 이미지(도 29b, 202b) 및 1개의 칩이 포함되는 레티클 이미지(도 29c, 202c)를 갖는 레티클을 사용한다. 하나의 레티클 내에는 상기와 같이 3개의 레티클 이미지가 포함될 수 있다. 이 경우, 기판의 에지 다이 영역을 선택적으로 노광하는데 필요한 노광 회수는 74회가 된다.
따라서, 상기 본 발명에 의한 방법으로 총 193회의 노광이 요구된다.
도 32는 종래의 방법에 의해 몰드막 패턴을 형성할 시의 노광 방식을 나타내기 위한 맵이다.
종래에는, 하부 전극의 다양한 레티클 이미지를 포함하는 레티클을 사용하여 노광 공정을 수행하여야 한다. 상기 레티클 이미지는 하나의 레티클 이미지내에 들 어갈 수 있는 최대의 칩보다 작은 개수의 칩을 포함한다.
즉, 상기 공정 시에는 3개의 칩이 포함되는 레티클 이미지(도 29a, 202a), 2개의 칩이 포함되는 레티클 이미지(도 29b, 202b) 및 1개의 칩이 포함되는 레티클 이미지(도 29c, 202c)를 갖는 레티클을 사용한다. 하나의 레티클 내에는 상기와 같이 3개의 레티클 이미지가 포함될 수 있다. 이 경우, 가장 많은 칩을 노광할 수 있는 레티클 이미지에서 1회에 노광할 수 있는 칩의 개수는 상기 본 발명의 1차 노광에서 사용되는 레티클 이미지에 비해 1/3로 작아지므로 기판 전 영역을 노광하는데 소요되는 노광 회수가 증가된다.
구체적으로, 기판의 전 영역을 노광하는데 필요한 노광 회수는 331회가 된다.
위와 같이, 본원 발명의 방법에 의하면 종래의 방법에 비해 노광 회수가 40 내지 50% 정도 감소된다. 더구나, 본원 발명의 2차 노광 공정은 저급 노광 공정을 사용하여 공정을 진행할 수 있으므로 생산성을 향상시킬 수 있는 효과가 있다.
상술한 바와 같이 본 발명에 의하면, 정상적인 반도체 칩이 형성되지 않는 부위에까지 노광 공정이 수행되도록 하나의 레티클 이미지를 갖는 레티클을 사용하여 몰드막 패턴을 형성하더라도 하부 전극이 일부 이동하거나 제거되어 발생하는 불량을 대부분 해소할 수 있다. 그러므로, 노광 공정에 소요되는 시간이 매우 감소되어 생산성이 매우 향상된다.
또한, 블록킹막으로서 고분자 수지를 사용함으로서, 개구 내에 보이드 발생 등을 억제할 수 있으며 단 시간 내에 블록킹막을 형성할 수 있다. 따라서, 공정 효율을 극대화시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (25)

  1. 벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%;
    가교 결합제 1 내지 7중량%;
    열 산 발생제 0.01 내지 0.5중량%;
    광 산 발생제 0.01 내지 1중량%;
    유기 염기 0.00001 내지 0.001 중량%; 및
    여분의 용매를 포함하는 고분자 수지 조성물.
  2. 제1항에 있어서, 상기 공중합체는 벤질 메타크릴레이트 단량체 61 내지 75 중량%, 메타크릴산 단량체 8 내지 15중량% 및 나머지 여분의 중량%의 하이드록시에틸 메타크릴레이트 단량체를 포함하는 것을 특징으로 하는 고분자 수지 조성물.
  3. 제1항에 있어서, 상기 공중합체는 하기 구조식을 갖는 것을 특징으로 하는 고분자 수지 조성물.
    Figure 112006027054244-pat00008
    ---[구조식]
    (상기 구조식에서 L, M 및 N 은 양의 정수이다)
  4. 제1항에 있어서, 상기 가교 결합제는 멜라민계 수지인 것을 특징으로 하는 고분자 수지 조성물
  5. 제1항에 있어서, 상기 열 산 발생제는 하기의 구조식 1 내지 5를 갖는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 고분자 수지 조성물.
    [구조식1]
    Figure 112006027054244-pat00009
    [구조식2]
    Figure 112006027054244-pat00010
    [구조식3]
    Figure 112006027054244-pat00011
    [구조식4]
    Figure 112006027054244-pat00012
    [구조식5]
    Figure 112006027054244-pat00013
  6. 제1항에 있어서, 상기 광 산 발생제는 술포늄염(sulfonium salt), 트리아릴술포늄염(triarylsulfonium salt), 요오드염(iodonium salt), 디아릴요오드 염(diaryliodonium salt), 니트로벤질 에스테르(nitrobenzyl ester), 디술폰(disulfone), 디아조-디술폰(diazo-disulfone), 술포네이트(sulfonate), 트리클로로메틸 트리아진(trichloromethyl triazine), N-히드록시숙신이미드 트리플레이트(N-hydroxysuccinimide triflate)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 고분자 수지 조성물.
  7. 제1항에 있어서, 상기 유기 염기는 광산 발생제의 함량의 0.08 내지 0.12%를 포함하는 것을 특징으로 하는 고분자 수지 조성물.
  8. 다이 형성 영역 및 에지 다이 영역으로 구분되는 기판 상에, 벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%, 가교 결합제 1 내지 7중량%, 열 산 발생제 0.01 내지 0.5중량%, 광 산 발생제 0.01 내지 1중량%, 유기 염기 0.00001 내지 0.001 중량% 및 여분의 용매를 포함하는 고분자 수지 조성물을 코팅하여 예비 블록킹막을 형성하는 단계;
    상기 에지 다이 영역에 위치하는 상기 예비 블록킹막을 선택적으로 노광함으로서, 상기 에지 다이 영역에 경화된 블록킹 패턴을 형성하는 단계; 및
    상기 다이 형성 영역 영역에 위치하는 상기 예비 블록킹막의 적어도 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  9. 제8항에 있어서,
    상기 기판을 열처리함으로서 상기 다이 형성 영역에 잔류하는 상기 예비 블록킹막 및 상기 블록킹 패턴을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  10. 제8항에 있어서, 상기 예비 블록킹막의 적어도 일부를 제거하는 단계는 현상 공정을 통해 이루어지는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  11. 제8항에 있어서, 상기 공중합체는 벤질 메타크릴레이트 단량체 61 내지 75 중량%, 메타크릴산 단량체 8 내지 15중량% 및 나머지 여분의 하이드록시에틸 메타크릴레이트 단량체를 포함하는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  12. 제8항에 있어서, 수지 조성물을 코팅하기 이 전에,
    상기 다이 형성 영역 및 에지 다이 영역으로 구분되는 기판 상에, 개구부를 갖는 패턴 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  13. 다이 형성 영역 및 에지 다이 영역으로 구분되는 기판 상에, 개구부들을 갖는 패턴 구조물을 형성하는 단계;
    상기 패턴 구조물 상에, 현상액에 의해 용해되고 노광에 의해 가교 결합되어 현상액에 의해 불용성으로 개질되는 고분자 수지를 스핀 코팅함으로서, 상기 개구부 내부 및 상기 패턴 구조물 상에 예비 블록킹막을 형성하는 단계;
    상기 에지 다이 영역에 위치하는 상기 예비 블록킹막을 선택적으로 노광함으로서, 상기 에지 다이 영역의 절연막 패턴 상에 경화된 제1 예비 블록킹 패턴을 형성하는 단계;
    상기 다이 형성 영역 영역의 절연막 패턴 상부 표면에 형성된 상기 제1 예비 블록킹막을 선택적으로 제거하여, 상기 다이 형성 영역의 각 개구부 내부를 채우는 제2 예비 블록킹 패턴을 형성하는 단계; 및
    상기 제1 및 제2 예비 블록킹 패턴을 경화시켜 제1 및 제2 블록킹 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  14. 제13항에 있어서, 상기 고분자 수지는,
    벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%;
    가교 결합제 1 내지 7중량%;
    열 산 발생제 0.01 내지 0.5중량%;
    광 산 발생제 0.01 내지 1중량%;
    유기 염기 0.00001 내지 0.001 중량%; 및
    여분의 용매를 포함하는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  15. 제13항에 있어서, 상기 패턴 구조물을 형성하는 단계는,
    상기 기판 상에 패턴 형성용 박막을 형성하는 단계;
    상기 패턴 형성용 박막 상에 포토레지스트막을 형성하는 단계;
    하나의 레티클 내에서 포함될 수 있는 최대 갯수의 다이가 포함된 레티클 이미지를 갖는 제1 레티클을 사용하여, 상기 다이 형성 영역 및 에지 다이 영역의 포토레지스트막에 노광 공정을 수행함으로서 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 패턴 형성용 박막을 식각하는 단계를 포함하는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  16. 제13항에 있어서, 상기 예비 블록킹막을 선택적으로 노광하는 것은, 상기 제1 레티클에 포함된 레티클 이미지보다 작은 복수개의 레티클 이미지를 갖는 제2 레티클을 사용하여 수행되는 것을 특징으로 하는 블록킹 패턴 형성 방법.
  17. 다이 형성 영역 및 에지 다이 영역으로 구분되는 기판 상에, 콘택 플러그들을 갖는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 상기 콘택 플러그들을 노출시키는 개구부들을 갖는 몰드막 패턴을 형성하는 단계;
    상기 몰드막 패턴의 표면 상에 하부 전극막을 증착하는 단계;
    상기 하부 전극막 상에, 현상액에 의해 용해되고 노광에 의해 가교 결합되어 현상액에 의해 불용성으로 개질되는 고분자 수지를 코팅함으로서, 상기 개구부들 내부를 완전히 채우면서 상기 하부 전극막을 덮는 제1 예비 블록킹막을 형성하는 단계;
    상기 에지 다이 영역에 형성된 제1 예비 블록킹막을 노광하여 제1 예비 블록킹 패턴을 형성하는 단계;
    상기 현상액을 이용하여 상기 다이 형성 영역의 몰드막 패턴의 상부면에 형성되어 있는 제1 예비 블록킹막을 제거함으로서 상기 다이 형성 영역의 개구부들 내부에 제2 예비 블록킹 패턴을 형성하는 단계;
    상기 제1 및 제2 예비 블록킹 패턴을 경화시켜 제1 및 제2 블록킹 패턴을 형성하는 단계; 및
    상기 다이 형성 영역에서 상기 몰드막 패턴의 상부면에 노출된 하부 전극막을 제거함으로서 실린더형 하부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터 하부 전극 형성 방법.
  18. 제17항에 있어서, 상기 고분자 수지는
    벤질 메타크릴레이트 단량체, 메타크릴산 단량체 및 하이드록시에틸 메타크릴레이트 단량체로 이루어진 공중합체 75 내지 93중량%;
    가교 결합제 1 내지 7중량%;
    열 산 발생제 0.01 내지 0.5중량%;
    광 산 발생제 0.01 내지 1중량%;
    유기 염기 0.00001 내지 0.001 중량%; 및
    여분의 용매를 포함하는 것을 특징으로 하는 커패시터 하부 전극 형성 방법.
  19. 제17항에 있어서, 상기 몰드막 패턴을 형성하는 단계는,
    상기 층간 절연막 상에 몰드막을 형성하는 단계;
    상기 몰드막 상에 포토레지스트막을 형성하는 단계;
    하나의 레티클 내에서 포함될 수 있는 최대 갯수의 다이가 포함된 레티클 이미지를 갖는 제1 레티클을 사용하여 상기 다이 형성 영역 및 에지 다이 영역의 포토레지스트막에 노광 공정을 수행함으로서 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 몰드막을 식각하는 단계를 포함하는 것을 특징으로 하는 커패시터 하부 전극 형성 방법.
  20. 제19항에 있어서, 상기 에지 다이 영역에 형성된 예비 블록킹막을 노광할 시에, 상기 제1 레티클에 포함된 레티클 이미지보다 작은 복수개의 레티클 이미지를 갖는 제2 레티클을 사용하여 수행되는 것을 특징으로 하는 커패시터 하부 전극 형성 방법.
  21. 제17항에 있어서, 상기 제1 및 제2 예비 블록킹 패턴의 경화는 150 내지 200℃에서 수행하는 것을 특징으로 하는 커패시터 하부 전극 형성 방법.
  22. 제17항에 있어서, 상기 하부 전극 패턴 형성 후,
    상기 몰드막 패턴을 습식 식각 공정을 수행하여 제거하는 단계; 및
    상기 제1 및 제2 블록킹 패턴을 제거하는 단계를 더 수행하는 것을 특징으로 하는 커패시터 하부 전극 형성 방법.
  23. 제22항에 있어서, 상기 몰드막 패턴을 제거하는 단계 이후, 이소프로필 알콜을 이용한 건조 공정을 더 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
  24. 제22항에 있어서, 상기 제1 및 제2 블록킹 패턴을 제거하는 단계는 산소 플라즈마 애싱 공정을 수행하여 이루어지는 것을 특징으로 하는 커패시터 하부 전극 형성 방법.
  25. 제17항에 있어서, 상기 몰드막 패턴의 상부면에 노출된 하부 전극막의 제거는 에치백 공정을 통해 이루어지는 것을 특징으로 하는 커패시터 하부 전극 형성 방법.
KR1020060035205A 2006-04-19 2006-04-19 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법 KR100753542B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060035205A KR100753542B1 (ko) 2006-04-19 2006-04-19 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법
US11/730,323 US7781153B2 (en) 2006-04-19 2007-03-30 Polymer resin composition, related method for forming a pattern, and related method for fabricating a capacitor
JP2007110899A JP5225606B2 (ja) 2006-04-19 2007-04-19 樹脂組成物、これを利用したパターン形成方法、及びキャパシタ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060035205A KR100753542B1 (ko) 2006-04-19 2006-04-19 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법

Publications (1)

Publication Number Publication Date
KR100753542B1 true KR100753542B1 (ko) 2007-08-30

Family

ID=38615810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060035205A KR100753542B1 (ko) 2006-04-19 2006-04-19 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법

Country Status (3)

Country Link
US (1) US7781153B2 (ko)
JP (1) JP5225606B2 (ko)
KR (1) KR100753542B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394483B2 (en) * 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8083953B2 (en) * 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) * 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
KR20090017120A (ko) * 2007-08-14 2009-02-18 삼성전자주식회사 감광성 조성물을 이용한 블로킹 패턴의 형성 방법 및반도체 장치의 제조 방법
US8283258B2 (en) 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
WO2011096458A1 (en) * 2010-02-05 2011-08-11 Canon Kabushiki Kaisha Negative photosensitive resin composition, pattern formation method, and liquid discharge head
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
JP6207387B2 (ja) * 2013-12-27 2017-10-04 日本合成化学工業株式会社 アクリル系粘着剤組成物及びアクリル系粘着剤
KR102410139B1 (ko) 2015-09-04 2022-06-16 삼성전자주식회사 반도체 장치 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0607738A2 (en) 1992-10-22 1994-07-27 Laboratorios Miret, S.A. Aqueous solutions of acrylic polymers
KR970003683B1 (ko) * 1993-09-28 1997-03-21 제일합섬 주식회사 액정디스플레이 컬러필터용 감광성 수지 조성물
KR0143859B1 (ko) 1994-07-26 1998-07-01 박홍기 액정 디스플레이 칼라필터용 감광성 수지 조성물
KR19980035759A (ko) * 1996-11-15 1998-08-05 김영환 신규한 포토레지스트용 공중합체
KR20000014162A (ko) * 1998-08-18 2000-03-06 성재갑 표면 특성을 조절하는 새로운 공중합체 및 이를 이용한감광성 수지 조성물

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960305A (en) * 1996-12-23 1999-09-28 Lsi Logic Corporation Method to improve uniformity/planarity on the edge die and also remove the tungsten stringers from wafer chemi-mechanical polishing
JP3859182B2 (ja) * 1997-03-27 2006-12-20 東京応化工業株式会社 ネガ型ホトレジスト組成物
US6303956B1 (en) * 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
KR100476399B1 (ko) * 2002-06-29 2005-03-16 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
JP2004040059A (ja) * 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
JP4410977B2 (ja) * 2002-07-09 2010-02-10 富士通株式会社 化学増幅レジスト材料及びそれを用いたパターニング方法
US6693017B1 (en) * 2003-04-04 2004-02-17 Infineon Technologies Ag MIMcap top plate pull-back
JP2005079441A (ja) * 2003-09-02 2005-03-24 Renesas Technology Corp 半導体装置の製造方法
US7030201B2 (en) * 2003-11-26 2006-04-18 Az Electronic Materials Usa Corp. Bottom antireflective coatings
JP4569759B2 (ja) * 2004-02-23 2010-10-27 日産化学工業株式会社 染料含有レジスト組成物及びそれを用いるカラーフィルター
KR100539268B1 (ko) * 2004-06-24 2005-12-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법
KR100589078B1 (ko) * 2004-11-29 2006-06-12 삼성전자주식회사 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법
JP2007056262A (ja) * 2005-08-20 2007-03-08 Samsung Electronics Co Ltd 共重合体、バッファ膜用組成物、それを用いたパターン形成方法及びそれを用いたキャパシタの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0607738A2 (en) 1992-10-22 1994-07-27 Laboratorios Miret, S.A. Aqueous solutions of acrylic polymers
KR970003683B1 (ko) * 1993-09-28 1997-03-21 제일합섬 주식회사 액정디스플레이 컬러필터용 감광성 수지 조성물
KR0143859B1 (ko) 1994-07-26 1998-07-01 박홍기 액정 디스플레이 칼라필터용 감광성 수지 조성물
KR19980035759A (ko) * 1996-11-15 1998-08-05 김영환 신규한 포토레지스트용 공중합체
KR20000014162A (ko) * 1998-08-18 2000-03-06 성재갑 표면 특성을 조절하는 새로운 공중합체 및 이를 이용한감광성 수지 조성물

Also Published As

Publication number Publication date
US20070249117A1 (en) 2007-10-25
US7781153B2 (en) 2010-08-24
JP5225606B2 (ja) 2013-07-03
JP2007284681A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
KR100753542B1 (ko) 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법
KR102653125B1 (ko) 포토레지스트의 하부막 조성물 및 이를 이용한 패턴 형성 방법
KR100659391B1 (ko) 공중합체, 버퍼막용 고분자 수지 조성물, 이를 이용한 패턴형성 방법 및 이를 이용한 커패시터 제조 방법
USRE40920E1 (en) Anti-reflective coatings and dual damascene fill compositions comprising styrene-allyl alcohol copolymers
TW200540571A (en) Multi-layer body, method for forming resist pattern, method for manufacturing device having pattern by fine processing and electronic device
US7875515B2 (en) Method for manufacturing capacitor of semiconductor device
US20090092931A1 (en) Methods of forming a blocking pattern using a photosensitive composition and methods of manufacturing a semiconductor device
US6350706B1 (en) Process for using photo-definable layers in the manufacture of semiconductor devices and resulting structures of same
JP2007056262A (ja) 共重合体、バッファ膜用組成物、それを用いたパターン形成方法及びそれを用いたキャパシタの製造方法
KR20170073911A (ko) 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법
US9465287B2 (en) Methods of forming patterns for semiconductor device structures
KR100685598B1 (ko) 이온주입용 마스크 패턴 형성 방법
KR102325949B1 (ko) 포토레지스트용 고분자, 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법
US7638388B2 (en) Method of forming a pattern and method of manufacturing a capacitor using the same
KR102422243B1 (ko) 광산 발생제 및 이를 포함하는 포토레지스트 조성물
JP2000058786A (ja) 半導体装置と半導体装置の製造方法およびそれに用いるレジストパターン形成方法
US7803519B2 (en) Method for manufacturing a semiconductor device
US8053308B2 (en) Method of forming a pattern and method of manufacturing a capacitor
US20220181146A1 (en) Method of manufacturing integrated circuit device
DE102022104248A1 (de) Fotolack und Verfahren
US20070231736A1 (en) Bottom antireflective coating composition and method for use thereof
JPH08204150A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee