JP2005079441A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005079441A JP2005079441A JP2003310031A JP2003310031A JP2005079441A JP 2005079441 A JP2005079441 A JP 2005079441A JP 2003310031 A JP2003310031 A JP 2003310031A JP 2003310031 A JP2003310031 A JP 2003310031A JP 2005079441 A JP2005079441 A JP 2005079441A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- wafer
- forming
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体ウエハ1上に形成されるダミーチップDCにおいて、所望のパターンを形成する前に、次に示すマスク層を設ける。すなわち当該ダミーチップDCの半導体ウエハ1のエッジから約数mm程度までの領域(第1の領域DCa)を覆う第1のマスク層と、第1の領域DCa以外のダミーチップDCの領域(第2の領域DCb)および本体チップSCの領域に形成される、所望のパターンを形成するための第2のマスク層とを形成する。
【選択図】図15
Description
本実施の形態に係る半導体装置の製造方法を、ダマシン配線処理に適用した場合について、ダミーチップDCの拡大工程断面図に基づいて説明する。各図において、図面の右側が半導体ウエハ1のエッジ側であり、左側が半導体ウエハ1の中央側である。
本実施の形態に係る半導体装置の製造方法を、ダマシン配線処理に適用した場合について、以下に示すダミーチップDCの拡大工程断面図に基づいて説明する。各図において、図面の右側が半導体ウエハ1のエッジ側であり、左側が半導体ウエハ1の中央側である。
本実施の形態に係る半導体装置の製造方法を、ダマシン配線処理に適用した場合について、以下に示すダミーチップDCの拡大工程断面図に基づいて説明する。各図において、図面の右側が半導体ウエハ1のエッジ側であり、左側が半導体ウエハ1の中央側である。
本実施の形態に係る半導体装置の製造方法を、ダマシン配線処理に適用した場合について、以下に示すダミーチップDCの拡大工程断面図に基づいて説明する。各図において、図面の右側が半導体ウエハ1のエッジ側であり、左側が半導体ウエハ1の中央側である。
Claims (8)
- (a)ウエハのエッジ近傍の第1の領域を覆う、第1のマスク層を形成する工程と、
(b)前記ウエハの前記第1の領域以外の第2の領域において、所定のパターンを形成するための第2のマスク層を形成する工程と、
(c)前記第1のマスク層および第2のマスク層をマスクとしてエッチング処理を施すことにより、前記ウエハの前記第2の領域のみに、前記所定のパターンよりなる凹部を形成する工程とを、
備えていることを特徴とする半導体装置の製造方法。 - (d)前記ウエハに対してメッキ処理を施すことにより、前記凹部を充填するように導電性部材を形成する工程と、
(e)前記工程(d)の後に、前記ウエハの表面上に対して研磨処理を施す工程とを、さらに備えている、
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記工程(a)は、
(a−1)感光性材料を前記ウエハに対して形成する工程と、
(a−2)前記感光性材料に対して周辺露光装置を用いた露光処理を施す工程と、
(a−3)前記露光処理の後に、前記感光性材料に対して現像処理を施すことにより、前記第1のマスク層を形成する工程とを、
備えていることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。 - (A)前記工程(a)、(b)および(c)を施すことにより、前記凹部として接続孔を形成する工程を、含んでいる、
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - (B)前記工程(A)の後に、さらに前記工程(a)、(b)および(c)を施すことにより、前記凹部として、前記接続孔に接続される溝を形成する工程を、さらに含んでいる、
ことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記工程(B)の前に、前記接続孔を充填するように、前記ウエハに対して埋め込み材を形成する工程を、さらに備えており、
前記工程(B)における、前記工程(a)は、
前記埋め込み材から前記第1のマスク層を形成すると共に、前記接続孔内に存する前記埋め込み材の膜厚を所定の厚さに調整する工程である、
ことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記工程(B)の前に、前記接続孔を充填するように、前記ウエハに対して感光性材料を形成する工程を、さらに備えており、
前記工程(B)における、前記工程(a)は、
前記感光性材料から前記第1のマスク層を形成すると共に、前記接続孔内に存する前記感光性材料の膜厚を所定の厚さに調整する工程である、
ことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記工程(a)、(b)は、
(C)前記ウエハに対して、感光性材料を形成する工程と、
(D)前記感光性材料に対して前記所定のパターンを形成するための露光処理と周辺露光装置を用いた露光処理とを施す工程と、
(E)前記露光処理の後に、前記感光性材料に対して現像処理を施すことにより、前記第1のマスク層と前記第2のマスク層とを同時に形成する工程とを、備えている、
ことを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310031A JP2005079441A (ja) | 2003-09-02 | 2003-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310031A JP2005079441A (ja) | 2003-09-02 | 2003-09-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005079441A true JP2005079441A (ja) | 2005-03-24 |
JP2005079441A5 JP2005079441A5 (ja) | 2006-10-05 |
Family
ID=34412015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003310031A Pending JP2005079441A (ja) | 2003-09-02 | 2003-09-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079441A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278820A (ja) * | 2005-03-30 | 2006-10-12 | Nikon Corp | 露光方法及び装置 |
JP2006310376A (ja) * | 2005-04-26 | 2006-11-09 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2007284681A (ja) * | 2006-04-19 | 2007-11-01 | Samsung Electronics Co Ltd | 樹脂組成物、これを利用したパターン形成方法、及びキャパシタ形成方法 |
JP2007311507A (ja) * | 2006-05-17 | 2007-11-29 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003133313A (ja) * | 2001-10-25 | 2003-05-09 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003197621A (ja) * | 2001-12-27 | 2003-07-11 | Sony Corp | 埋め込み配線の形成方法 |
JP2004311570A (ja) * | 2003-04-03 | 2004-11-04 | Nec Electronics Corp | 半導体装置とその製造方法 |
-
2003
- 2003-09-02 JP JP2003310031A patent/JP2005079441A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003133313A (ja) * | 2001-10-25 | 2003-05-09 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003197621A (ja) * | 2001-12-27 | 2003-07-11 | Sony Corp | 埋め込み配線の形成方法 |
JP2004311570A (ja) * | 2003-04-03 | 2004-11-04 | Nec Electronics Corp | 半導体装置とその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278820A (ja) * | 2005-03-30 | 2006-10-12 | Nikon Corp | 露光方法及び装置 |
JP2006310376A (ja) * | 2005-04-26 | 2006-11-09 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2007284681A (ja) * | 2006-04-19 | 2007-11-01 | Samsung Electronics Co Ltd | 樹脂組成物、これを利用したパターン形成方法、及びキャパシタ形成方法 |
JP2007311507A (ja) * | 2006-05-17 | 2007-11-29 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100796512B1 (ko) | 반도체 소자의 인덕터 형성 방법 | |
US7977237B2 (en) | Fabricating vias of different size of a semiconductor device by splitting the via patterning process | |
JP2006286932A (ja) | 半導体装置の製造方法 | |
JP2009038061A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
JP2015167153A (ja) | 集積回路装置及びその製造方法 | |
JP2005197644A (ja) | 半導体素子及びその素子分離方法 | |
US6930038B2 (en) | Dual damascene partial gap fill polymer fabrication process | |
JP2005079441A (ja) | 半導体装置の製造方法 | |
JP2006253471A (ja) | 重ね合わせマーク | |
JP3651344B2 (ja) | 半導体装置の製造方法 | |
US7645679B2 (en) | Method for forming isolation layer in semiconductor devices | |
JP3408746B2 (ja) | 半導体装置の製造方法 | |
JP2006344815A (ja) | 半導体装置の製造方法 | |
JP4023236B2 (ja) | 金属配線の形成方法 | |
JP3477484B2 (ja) | 半導体装置の製造方法 | |
US20030082899A1 (en) | Method of forming interconnects | |
JP2012033607A (ja) | 半導体装置の製造方法 | |
JP2007287731A (ja) | 半導体装置の製造方法 | |
KR100422949B1 (ko) | 소자분리막 형성 방법 | |
KR20080002529A (ko) | 반도체 소자의 제조방법 | |
JP2011124427A (ja) | 半導体装置の製造方法 | |
US8932937B2 (en) | Photoresist mask-free oxide define region (ODR) | |
JP2001332621A (ja) | 半導体装置及びその製造方法 | |
JP2008103501A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR20070016238A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081020 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091110 |
|
A711 | Notification of change in applicant |
Effective date: 20100524 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100615 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |