KR100796512B1 - 반도체 소자의 인덕터 형성 방법 - Google Patents

반도체 소자의 인덕터 형성 방법 Download PDF

Info

Publication number
KR100796512B1
KR100796512B1 KR1020060072041A KR20060072041A KR100796512B1 KR 100796512 B1 KR100796512 B1 KR 100796512B1 KR 1020060072041 A KR1020060072041 A KR 1020060072041A KR 20060072041 A KR20060072041 A KR 20060072041A KR 100796512 B1 KR100796512 B1 KR 100796512B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
hard mask
layer
forming
etching
Prior art date
Application number
KR1020060072041A
Other languages
English (en)
Inventor
황상일
정석원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060072041A priority Critical patent/KR100796512B1/ko
Priority to US11/882,047 priority patent/US7452806B2/en
Priority to CNB2007101382395A priority patent/CN100505161C/zh
Application granted granted Critical
Publication of KR100796512B1 publication Critical patent/KR100796512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 인덕터 형성 방법에 있어서, 특히 인덕터를 형성하기 위한 층간절연막의 식각 과정에서 발생하는 폴리머를 효과적으로 제거하는 방법에 관한 것이다.
본 발명에 의한 반도체 소자의 인덕터 형성 방법은, 실리콘 반도체 기판 상에 식각 저지막, 제1 층간 절연막 및 제1 하드 마스크막을 순차적으로 형성하는 단계, 상기 제1 하드 마스크막을 선택적으로 식각하여 비아홀 형성용 개구부를 형성하는 단계, 상기 개구부를 포함하는 상기 제1 하드 마스크막 상에 제2 층간절연막을 형성하는 단계, 상기 제2 층간절연막 상에 제2 하드 마스크막을 형성하는 단계, 상기 제2 하드 마스크막 상에 트렌치 형성용 개구부를 포함하는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 상기 제2 하드 마스크막 및 상기 제2 층간 절연막의 일부를 식각하여 상기 제2 층간 절연막 내부에 제1 트렌치를 형성하는 단계, 상기 제2 층간 절연막을 식각함에 따라, 상기 포토레지스트 패턴 및 상기 제1 트렌치 내부에 생성된 폴리머를 에싱 및 세정 공정을 통해 제거하는 단계, 상기 제2 하드 마스크막을 식각 마스크로 상기 제1 하드 마스크막이 노출될 때까지 상기 제2 층간 절연막을 식각하여 상기 제2 층간 절연막 내부에 제2 트렌치를 형성하고, 계속해서 상기 제1 하드 마스크막 및 상기 제2 하드 마스크막을 식각 마스크로 상기 식각 저지막이 노출될 때까지 상기 제1 층간 절연막을 식각하여 상기 제1 층간 절연막 내부에 비아홀을 형성하는 단계 및 상기 제1 층간 절연막 및 상기 제2 층간 절연막을 식각함에 따라, 상기 제2 트렌치 및 상기 비아홀 내부에 생성된 폴리머를 에싱 및 세정 공정을 통해 제거하는 단계를 포함하여 이루어진다.
인덕터. 폴리머. 건식 식각

Description

반도체 소자의 인덕터 형성 방법{Method for Forming Inductor in Semiconductor Device}
도 1a 내지 도 1e는 종래의 UTM(Ultra Trench Metal) 식각 공정을 설명하는 단면도들이다.
도 2a 및 도 2b는 층간 절연막에 형성된 다마신 구조 내에 폴리머가 생성된 상태를 나타내는 주사전사형미경의 이미지들이다.
도 3a 내지 도 3e는 본 발명에 따른 UTM(Ultra Trench Metal) 식각 공정을 설명하는 단면도들이다.
본 발명은 반도체 소자의 인덕터 형성 방법에 관한 것으로, 특히 인덕터를 형성하기 위한 층간절연막의 식각 과정에서 발생하는 폴리머를 효과적으로 제거할 수 있는 반도체 소자의 인덕터 형성 방법에 관한 것이다.
고주파 회로용 CMOS 소자는 실리콘 기판 위에 집적화되는 수동 소자의 하나인 인덕터를 포함하지만, 인덕터 소자를 형성할 때 원하지 않는 기생 저항 및 기생 용량 등이 발생함으로 인해서 나선형 인덕터의 주요 특성 변수인 특성계수(Q)가 낮 아지는 문제가 있다. 보다 높은 Q 팩터(factor)를 얻기 위한 방법으로서, 전기전도가 우수한 구리를 이용함과 아울러, 특히 기생 저항을 더욱 감소시키기 위하여 인덕터 금속막을 보다 두껍게 형성한다.
인덕터 재질로서 구리 금속을 이용하는 경우에는 다마신(Damascene) 공정을 거치게 되는데, 다마신 공정은 층간 절연막을 식각하여 소위 다마신 구조(Damascene Structure)를 형성한 후, 이 다마신 구조에 화학기상증착 또는 전기도금법을 이용하여 구리를 매립하는 방식으로 진행된다. 특히, 듀얼 다마신 구조(Dual Damascene Structure)는 하부 금속배선과의 전기적 연결을 위한 비이홀과 인덕터 본체가 형성될 트렌치를 포함한다.
한편, 구리 듀얼 다마신 공정을 통해 인덕터를 형성하는 경우, 앞에서 설명한 바와 같이 높은 Q 팩터를 얻기 위해서 트렌치를 보다 깊게 형성하는데, 이렇게 인덕터 금속이 매립될 트렌치를 깊게 형성하는 공정을 UTM(Ultra Thick Metal) 식각 공정이라고 한다. UTM 공정은 일반적으로 깊이가 3㎛이상인 트렌치를 형성하므로 식각 공정 시간이 매우 길 뿐만 아니라 식각 공정 중에 식각 공정 가스의 반응으로 인해 다량의 부산물이 발생하게 된다. 이 부산물은 통상 폴리머 성분으로 되어 있으며, 트렌치가 형성된 층간 절연막의 내측벽에 달라 붙어서, 일반적인 습식 세정 공정에 의해서는 잘 제거되지 않는다.
도 1a 내지 도 1e를 참조하여 종래의 UTM 공정을 설명하면 다음과 같다.
먼저, 도 1a에서 보듯이, 소정의 하부 금속 배선(미도시)이 형성된 실리콘 기판(22) 위에 식각 저지막(24), 제1 층간 절연막(26) 및 하드 마스크막(28)을 순 차적으로 형성한다. 이때 식각 저지막(24) 및 하드 마스크막(28)으로는 SiN막을 이용할 수 있으며, 제1 층간 절연막(26)은 산화막을 이용할 수 있다.
이어서 하드 마스크막(28) 위에, 제1 포토레지스트 패턴(31)을 형성한다. 제1 포토레지스트 패턴(31)은 비아홀의 형성을 위한 것으로, 포토레지스트 물질을 도포한 다음 사진공정을 통하여 형성할 수 있다.
이렇게 형성된 제1 포토레지스트 패턴(31)을 마스크로 사용하여 하드 마스크막(28)을 선택적으로 식각함으로써, 도 1b와 같이, 홀 오프닝을 포함하는 하드 마스크막 패턴(28a)을 형성한다. 하드 마스크막 패턴(28a)을 통해 제1 층간 절연막(26)의 일부가 노출된다.
이어서, 제1 포토레지스트 패턴(31)을 제거하고, 도 1c와 같이, 하드 마스크막 패턴(28a) 위에 제2 층간 절연막(36)을 형성한다. 제2 층간 절연막(36)은 인덕터 금속이 매립되는 층으로서 약 3㎛ 이상의 두께로 두껍게 형성되며, 하드 마스크막(28a)의 상부 뿐만 아니라 그에 의해 노출된 제1 층간 절연막(26)의 상부에도 형성된다.
이어서, 제2 층간 절연막(36) 위에, 도 1d와 같이, 제2 포토레지스트 패턴(33)을 형성한다. 제2 포토레지스트 패턴(33)은 트랜치를 형성하기 위한 것으로 포토레지스트 물질을 도포한 다음 사진공정을 통하여 형성할 수 있다. 특히, 제2 포토레지스트 패턴(33)의 개구 영역은 하드 마스크막 패턴(28a)의 개구 영역을 포함하도록 형성되는 것이 바람직하다.
다음으로, 제2 포토레지스트 패턴(33)을 식각 마스크로 사용하여, 도 1e와 같이, 제2 층간 절연막(36)을 선택적으로 식각하면, 트랜치(40)가 형성된다. 또한, 트랜치(40)가 형성되면 하드 마스크막 패턴(28a)의 표면이 노출되는데, 트랜치(40)를 형성하는 식각 공정에 연속하여 제1 층간 절연막(26)을 식각하면, 비아홀(50)이 형성된다. 비아홀(50)의 형성을 위한 제1 층간 절연막(26)의 식각은, 트랜치(40)의 형성 후에 노출되는 하드 마스크막 패턴(28a)을 식각 마스크로 사용하며, 식각 저지막(24)의 표면이 노출될 때까지 진행된다.
한편, 이와 같이 트랜치(40) 및 비아홀(50)을 형성하는 공정에서는, 두껍게 형성된 제2 층간 절연막(36) 및 제1 층간 절연막(26)을 식각하는 과정에서 도 1e에서 보는 것처럼 폴리머(41)가 다량으로 생성된다.
도 2a 및 도 2b는, 트랜치(40)를 형성한 후 기판의 단면을 주사전자현미경(Scanning Electron Microscope: SEM)을 통해 관찰한 이미지로서, 이들 도면들 통해서 식각 과정중에 폴리머(41)가 다량으로 생성되어 있는 것을 관찰할 수 있다. 특히, 도 2a는 트랜치(40)를 형성한 직후의 이미지인데, 원으로 표시한 A 영역 내에서 층간 절연막(36)의 내측벽에 폴리머(41)가 달라붙어 있는 것을 볼 수 있다. 통상 층간 절연막(36)의 내측벽에 잔존하는 폴리머(41)는 에싱(Ashing) 및 세정(Cleaning) 공정을 통해 제거하고 있으나, UTM 공정에서 발생한 폴리머는 다량으로 오랜 공정 시간동안 누적되어 있어서 일반적인 에싱 또는 세정 공정에 의해서 쉽게 제거되지 않는다. 참고로, 도 2b에는 에싱 및 세정 공정을 거친 후, 층간 절연막의 내측벽에 달라 붙어 있던 폴리머(41)가 리프팅(Lifting)된 상태를 도시하였다(영역 B 참조).
이렇게 제거되지 않고 잔존하는 폴리머들은 트랜치에 인덕터 금속을 매립하는 과정에서 금속이 흡착되는 것을 방해하고 금속과 배선과의 접촉불량을 야기시키는 원인이 된다. 더구나, 도 2b에서 보듯이, 폴리머가 완전히 제거되지 않다가 후속 공정을 진행하는 도중에 벗겨지게 되면 공정 쳄버의 오염원으로 작용하거나 반도체 기판의 임의의 영역에 떨어져서 예기치 못한 불량을 발생하기도 한다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, UTM 공정 중에 발생하는 다량의 폴리머를 효과적으로 제거할 수 있는 인덕터 형성 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발의 일실시 예에 따른 반도체 소자의 인덕터 형성 방법은, 실리콘 반도체 기판 상에 식각 저지막, 제1 층간 절연막 및 제1 하드 마스크막을 순차적으로 형성하는 단계, 상기 제1 하드 마스크막을 선택적으로 식각하여 비아홀 형성용 개구부를 형성하는 단계, 상기 개구부를 포함하는 상기 제1 하드 마스크막 상에 제2 층간절연막을 형성하는 단계, 상기 제2 층간절연막 상에 제2 하드 마스크막을 형성하는 단계, 상기 제2 하드 마스크막 상에 트렌치 형성용 개구부를 포함하는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 상기 제2 하드 마스크막 및 상기 제2 층간 절연막의 일부를 식각하여 상기 제2 층간 절연막 내부에 제1 트렌치를 형성하는 단계, 상기 제2 층간 절연막을 식각함에 따라, 상기 포토레지스트 패턴 및 상기 제1 트렌치 내부에 생성된 폴리머를 에싱 및 세정 공정을 통해 제거하는 단계, 상기 제2 하드 마스크막을 식각 마스크로 상기 제1 하드 마스크막이 노출될 때까지 상기 제2 층간 절연막을 식각하여 상기 제2 층간 절연막 내부에 제2 트렌치를 형성하고, 계속해서 상기 제1 하드 마스크막 및 상기 제2 하드 마스크막을 식각 마스크로 상기 식각 저지막이 노출될 때까지 상기 제1 층간 절연막을 식각하여 상기 제1 층간 절연막 내부에 비아홀을 형성하는 단계 및 상기 제1 층간 절연막 및 상기 제2 층간 절연막을 식각함에 따라, 상기 제2 트렌치 및 상기 비아홀 내부에 생성된 폴리머를 에싱 및 세정 공정을 통해 제거하는 단계를 포함하여 이루어지는 것이다.
보다 바람직하게, 상기 제1 하드 마스크막 및 상기 제2 하드 마스크막은 실리콘 질화막으로 형성되고, 상기 제1 층간 절연막 및 상기 제2 층간 절연막은 실리콘 산화막으로 형성된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 반도체 소자의 인덕터 형성 방법의 바람직한 실시예를 자세히 설명한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 인더터 형성 방법을 설명하는 단면도들이다.
먼저, 도 3a를 참조하면, 소정의 반도체 회로 소자들(예컨대, 트랜지스터, 다층의 금속 배선 등)이 형성된 실리콘 반도체 기판(220) 위에, 식각 저지막(240), 제1 층간 절연막(260), 비아홀 형성용 개구부(280a)를 포함하는 제1 하드 마스크막(280) 및 제2 층간 절연막(360)이 순차적으로 형성된다. 이들 구성요소들을 형성하는 과정은 도 1a 내지 도 1c에 도시한 종래의 방법과 유사하므로 자세한 설명은 생략한다.
상술한 구성요소들이 형성된 구조물의 상부, 즉 제2 층간 절연막(360) 위에 제2 하드 마스크막(380)을 형성한다. 그리고, 제2 하드 마스크막(380) 상부에는 트렌치 형성용 개구부(390a)를 포함하도록 소정의 포토레지스트 패턴(390)을 형성 한다. 여기서, 개구부(390a)는 제1 하드 마스크막(280)에 형성된 비아홀 형성용 개구부(280a)보다 폭이 넓게 형성된다.
다음으로, 도 3b에서 보듯이, 포토레지스트 패턴(390)을 식각 마스크로 사용하여, 제2 하드 마스크막(380) 및 제2 층간 절연막(360)을 순차적으로 식각한다. 그리하여, 제2 층간 절연막(360) 내부에 제1 트렌치(400a)를 형성한다. 이때, 제1 트렌치(400a)의 깊이를 h라고 할 때, h는 제2 층간 절연막(360)의 두께의 1/2정도인 것이 더욱 바람직하다. 제1 트렌치(400a)를 형성하기 위한 식각 공정 중에 제1 트렌치(400a)의 내벽, 즉 노출된 제2 층간 절연막(360)의 내측벽에 폴리머(410a)가 발생할 수 있다. 그러나, 종래에 비하여 제1 트렌치(400a)를 형성하는 식각 공정 시간이 절반 정도에 지나지 않으므로 생성된 폴리머의 양은 대략 절반 정도에 지나지 않는다. UTM 공정에서는 제2 층간 절연막(360)의 두께가 대략 3㎛ 정도인데, 본 발명의 발명자는 제1 트렌치(400a)의 깊이를 대략 1.5㎛정도로 형성했을 때 생성된 폴리머들은 통상의 O2 플라즈마를 이용한 에싱 및 습식 세정 공정을 통해 충분히 제거될 수 있음을 알게 되었다. 따라서, 제1 트렌치(400a)를 형성한 직후 에싱 및 세정 공정을 수행하여 생성된 폴리머(410a)를 완전히 제거한다.
이때, 폴리머(410a)의 제거시 O2 플라즈마 및 습식 세정을 이용하기 때문에, 도 3c에서 보듯이, 포토레지스트 패턴(390)도 함께 제거된다. 따라서, 제2 층간 절연막(360) 내부에 원하는 듀얼 다마신 구조를 형성하기 위하여는 추가적인 식각 마스크 형성이 필요하다. 추가적인 식각 마스크를 형성하기 위하여 제2 층간 절연 막(360) 위에 다시 포토레지스트 패턴을 형성하는 경우에는, 마스크 정렬 오차가 발생하여 제1 트렌치(400a)와 정확하게 중첩되는 개구부를 갖도록 형성하는 것이 곤란하게 된다. 그러나, 본 발명에 따르면, 제2 층간 절연막(360) 위에 제2 하드 마스크막(380)이 형성되어 있으므로, 이를 식각 마스크로 활용할 수 있다.
제2 하드 마스크막(380)을 식각 마스크로 이용하여, 제2 층간 절연막(360)의 노출 영역을 제1 하드 마스크막(280)이 노출될 때까지 식각하여, 도 3d에서와 같이, 제2 트렌치(400b)를 형성한다. 그리고, 제2 트렌치(400b) 형성을 위한 식각 공정에 연이어 제1 하드 마스크막(280)에 형성된 비아홀 형성용 개구부(280a)에 의해 노출된 제1 층간 절연막(260)의 일부를 식각함으로써 비아홀(500)을 형성한다. 이때, 비아홀(500) 형성을 위한 식각 공정에서는 제1 하드 마스크막(280) 및 제2 하드 마스크막(380)을 식각 마스크로 이용하게 된다. 즉, 비아홀(500)의 식각 공정 동안에, 제2 층간 절연막(360)은 제2 하드 마스크막(380)에 의해 보호된다.
특히, 제2 트렌치(400b) 및 비아홀(500)의 형성을 위한 식각 공정에서는, 제1 및 제2 하드 마스크막(280, 380)에 대한 제1 및 제2 층간 절연막(260, 360)의 식각 선택비가 큰 식각 레시피를 이용하는 것이 바람직하다. 이를 위해서, 제1 하드 제2 하드 마스크막(280, 380)은 실리콘 질화막으로 형성되는 것이 바람직하고, 제1 제2 층간 절연막(260, 360)은 실리콘 산화막으로 형성되는 것이 바람직하다. 실리콘 질화막에 대한 실리콘 산화막의 식각 선택비가 a라고 할 때, a(즉, 실리콘 산화막의 식각률/실리콘 질화막의 식각률)는 1보다 크도록 식각 레시피를 설정하는 것이 바람직하고, 특히 a는 적어도 10 이상인 것이 더욱 바람직하다.
한편, 제1 및 제2 하드 마스크막(280, 380)의 식각률이 제1 및 제2 층간 절연막(260, 360)의 식각률에 비하여 작다고 하더라도, 층간 절연막들(260, 360)이 식각되는 동안에 하드 마스크막(280, 380)들도 동시에 식각될 수 있으므로, 하드 마스크막들(280, 380)의 두께를 적절히 형성하지 않으면 식각 공정 중에 층간 절연막(260, 360)들이 손상될 수 있다. 따라서, 제1 층간 절연막(260)의 두께를 T1, 제2 층간 절연막(360)의 두께를 T2, 제1 트렌치의 깊이(400a)를 h, 제1 하드 마스크막(280)의 두께를 t1, 제2 하드 마스크막(380)의 두께를 t2라고 할 때, t1은 적어도 T1/a보다 크고, t2는 적어도 (T2-h+T1)/a보다 크게 형성되는 것이 바람직하다.
제2 트렌치(400b) 및 비아홀(500)을 형성하기 위한 식각 공정 중에도 폴리머(410b)가 생성될 수 있으며, 생성된 폴리머(410b)는 제2 층간 절연막(360) 또는 제1 층간 절연막(260)의 노출된 내측벽에 부착될 수 있다. 따라서, O2 플라즈마를 이용한 에싱 공정 및/또는 습식 세정 공정을 통해 이들 폴리머들(410b)을 완전히 제거한다. 여기서, 층간 절연막의 식각 공정 시간은 종래에 비하여 단축되기 때문에 폴리머(410b)는 통상의 에싱 및 세정 공정을 통해 완전히 제거될 정도에 지나지 않는다. 도 3e에는 에싱 및 세정 공정을 통해 폴리머(410b)를 완전히 제거한 상태를 도시하였다.
그 후, 비아홀(500)에 의해 노출된 식각 저지막(240)의 일부를 선택적으로 제거하고, 비아홀(400) 및 트랜치(400b)에 도전성 재료 즉 구리를 매립하여 인덕터를 최종적으로 완성한다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 이를 위해 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 인덕터 형성 방법에 의하면 UTM 식각 공정시 트랜치를 형성하는 과정에서 발생하는 폴리머를 통상의 에싱 및 습식 세정 공정을 이용하더라도 효과적으로 제거할 수 있다. 그에 따라, 폴리머의 잔류 및 리프팅으로 인한 공정 불량(예컨대, 금속의 접착 불량, 후속 공정의 공정 쳄버의 오염 등)을 미연에 방지할 수 있다.
삭제

Claims (5)

  1. 실리콘 반도체 기판 상에 식각 저지막, 제1 층간 절연막 및 제1 하드 마스크막을 순차적으로 형성하는 단계;
    상기 제1 하드 마스크막을 선택적으로 식각하여 비아홀 형성용 개구부를 형성하는 단계;
    상기 개구부를 포함하는 상기 제1 하드 마스크막 상에 제2 층간절연막을 형성하는 단계:
    상기 제2 층간절연막 상에 제2 하드 마스크막을 형성하는 단계;
    상기 제2 하드 마스크막 상에 트렌치 형성용 개구부를 포함하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 상기 제2 하드 마스크막 및 상기 제2 층간 절연막의 일부를 식각하여 상기 제2 층간 절연막 내부에 제1 트렌치를 형성하는 단계;
    상기 제2 층간 절연막을 식각함에 따라, 상기 포토레지스트 패턴 및 상기 제1 트렌치 내부에 생성된 폴리머를 에싱 및 세정 공정을 통해 제거하는 단계;
    상기 제2 하드 마스크막을 식각 마스크로 상기 제1 하드 마스크막이 노출될 때까지 상기 제2 층간 절연막을 식각하여 상기 제2 층간 절연막 내부에 제2 트렌치를 형성하고, 계속해서 상기 제1 하드 마스크막 및 상기 제2 하드 마스크막을 식각 마스크로 상기 식각 저지막이 노출될 때까지 상기 제1 층간 절연막을 식각하여 상기 제1 층간 절연막 내부에 비아홀을 형성하는 단계; 및
    상기 제1 층간 절연막 및 상기 제2 층간 절연막을 식각함에 따라, 상기 제2 트렌치 및 상기 비아홀 내부에 생성된 폴리머를 에싱 및 세정 공정을 통해 제거하는 단계를 포함하여 이루어지는 반도체 소자의 인덕터 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 하드 마스크막 및 상기 제2 하드 마스크막은 실리콘 질화막으로 형성되고, 상기 제1 층간 절연막 및 상기 제2 층간 절연막은 실리콘 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 인덕터 형성 방법.
  4. 삭제
  5. 삭제
KR1020060072041A 2006-07-31 2006-07-31 반도체 소자의 인덕터 형성 방법 KR100796512B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060072041A KR100796512B1 (ko) 2006-07-31 2006-07-31 반도체 소자의 인덕터 형성 방법
US11/882,047 US7452806B2 (en) 2006-07-31 2007-07-30 Method of forming inductor in semiconductor device
CNB2007101382395A CN100505161C (zh) 2006-07-31 2007-07-31 在半导体器件上形成电感器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072041A KR100796512B1 (ko) 2006-07-31 2006-07-31 반도체 소자의 인덕터 형성 방법

Publications (1)

Publication Number Publication Date
KR100796512B1 true KR100796512B1 (ko) 2008-01-21

Family

ID=38986860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072041A KR100796512B1 (ko) 2006-07-31 2006-07-31 반도체 소자의 인덕터 형성 방법

Country Status (3)

Country Link
US (1) US7452806B2 (ko)
KR (1) KR100796512B1 (ko)
CN (1) CN100505161C (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737155B1 (ko) * 2006-08-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자의 고주파 인덕터 제조 방법
KR101015525B1 (ko) * 2008-08-18 2011-02-16 주식회사 동부하이텍 인덕터의 금속 배선 형성 방법
US20120028471A1 (en) * 2010-02-19 2012-02-02 Tokyo Electron Limited Method of manufacturing a semiconductor device
CN102420177A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种超厚顶层金属的双大马士革工艺制作方法
CN104051324A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
US9509251B2 (en) 2015-03-24 2016-11-29 Freescale Semiconductor, Inc. RF amplifier module and methods of manufacture thereof
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US9871107B2 (en) 2015-05-22 2018-01-16 Nxp Usa, Inc. Device with a conductive feature formed over a cavity and method therefor
US9787254B2 (en) 2015-09-23 2017-10-10 Nxp Usa, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
US11495555B2 (en) * 2018-03-14 2022-11-08 Intel Corporation Magnetic bilayer structure for a cored or coreless semiconductor package
CN108470714A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 双大马士革工艺方法
US11355459B2 (en) * 2018-05-17 2022-06-07 Intel Corpoation Embedding magnetic material, in a cored or coreless semiconductor package
CN110504210A (zh) * 2019-08-26 2019-11-26 上海华力集成电路制造有限公司 铜互连工艺的制造过程
CN113097145B (zh) * 2021-03-30 2022-04-22 长鑫存储技术有限公司 半导体结构的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040079180A (ko) * 2003-03-06 2004-09-14 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7153766B2 (en) * 2003-01-09 2006-12-26 Chartered Semiconductor Manufacturing Ltd. Metal barrier cap fabrication by polymer lift-off

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040079180A (ko) * 2003-03-06 2004-09-14 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Also Published As

Publication number Publication date
CN101118872A (zh) 2008-02-06
US20080026588A1 (en) 2008-01-31
US7452806B2 (en) 2008-11-18
CN100505161C (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
KR100796512B1 (ko) 반도체 소자의 인덕터 형성 방법
US20050214694A1 (en) Pattern formation method
US7109127B2 (en) Manufacturing method of semiconductor device
US7701004B2 (en) Semiconductor device and method of manufacturing thereof
KR100739252B1 (ko) 반도체 소자의 제조 방법
JP5201326B2 (ja) 多層配線の製造方法
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US6881661B2 (en) Manufacturing method of semiconductor device
US9190317B2 (en) Interconnection structures and fabrication method thereof
JP4948278B2 (ja) 半導体装置の製造方法
KR20050095643A (ko) 반도체 장치 제조 방법 및 이러한 방법을 이용하여얻어지는 반도체 장치
KR100796514B1 (ko) 반도체 소자 형성방법
JP4436606B2 (ja) 半導体装置の製造方法
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100552836B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
KR100800728B1 (ko) 반도체 소자의 금속배선 형성방법
JP2004031638A (ja) 配線構造の形成方法
KR100613376B1 (ko) 반도체 소자의 제조 방법
KR101184377B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조방법
KR100752167B1 (ko) 반도체 소자의 배선 형성방법
JP2004031637A (ja) 配線構造の形成方法
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100630568B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee