CN102420177A - 一种超厚顶层金属的双大马士革工艺制作方法 - Google Patents
一种超厚顶层金属的双大马士革工艺制作方法 Download PDFInfo
- Publication number
- CN102420177A CN102420177A CN2011101603534A CN201110160353A CN102420177A CN 102420177 A CN102420177 A CN 102420177A CN 2011101603534 A CN2011101603534 A CN 2011101603534A CN 201110160353 A CN201110160353 A CN 201110160353A CN 102420177 A CN102420177 A CN 102420177A
- Authority
- CN
- China
- Prior art keywords
- dielectric
- etching
- dual damascene
- hard mask
- damascene process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明一般涉及半导体制造领域中的一种双大马士革工艺制作方法,更确切的说,本发明涉及一种超厚顶层金属的双大马士革工艺制作方法。本发明超厚顶层金属的双大马士革工艺制作方法,通过在通孔上采用高刻蚀选择比介电材料作硬掩模,沟槽上采用金属硬掩模,进行分步刻蚀,解决了通孔刻蚀高深宽比和通孔尺寸控制问题,并可降低生产成本,缩短生产周期。
Description
技术领域
本发明一般涉及半导体制造领域中的一种双大马士革工艺制作方法,更确切的说,本发明涉及一种超厚顶层金属的双大马士革工艺制作方法。
背景技术
目前,半导体制造领域中超厚顶层金属的制造,业界常用方法是用单大马士革工艺分别做顶层通孔和超厚顶层金属,如图1a-e所示,顶层通孔方法即在一硅片1上淀积介电阻挡层101和介电层102,旋涂光刻胶103并光刻形成通孔图案104,干法刻蚀通孔图案104形成通孔105并灰化去除光刻胶103;淀积金属阻挡层106和铜籽晶层107,电镀铜以填满通孔105,利用化学机械研磨(Chemical Mechanical Polishing,简称CMP)以去除多余金属;如图1f-j所示,超厚顶层金属方法即在通孔105上依次淀积第二介电阻挡层108和第二介电层109,旋涂光刻胶110于第二介电层109上,光刻形成沟槽图案111;干法刻蚀沟槽图案111以形成沟槽112,并灰化去除光刻胶110,淀积金属阻挡层113和铜籽晶层114,电镀铜以填满沟槽112,最后利用CMP工艺去除多余金属;上述方法虽然能解决通孔高深宽比的问题,但相应会增加制造工艺步骤,延长生产周期。
如果采用传统先通孔(Via)后沟槽(Trench)双大马士革制造工艺,即如图2a-h所示,在一硅片2上依次淀积介电阻挡层201、第一介电层202、中间介电阻挡层203和第二介电层204,其中上述的中间介电阻挡层203可以不添加;旋涂光刻胶205于第二介电层204上,光刻形成通孔图案206,干法刻蚀通孔图案206以形成通孔207,并灰化去除光刻胶205,旋涂底部抗反射涂层208(bottom antireflective coating ,简称BARC)以填充通孔207,回刻BARC,旋涂光刻胶209光刻以形成沟槽图案210,干法刻蚀沟槽图案210以形成沟槽211,并灰化去除剩余光刻胶和BARC,进一步刻蚀打开通孔207,淀积金属阻挡层212和铜籽晶层213,电镀铜以填满通孔207和沟槽211,最后利用CMP工艺去除多余金属;在干法刻蚀通孔图案206以形成通孔207时,由于沟槽深度达3um以上,通孔的深宽比超过10:1,目前的刻蚀工艺很难实现这一步骤。
另一种方法是用先部分通孔后沟槽双大马士革制造工艺(专利:US7297629),虽然可以解决先通孔方法通孔刻蚀高深宽比的问题,但这种方法很难控制通孔尺寸。
还有一种方法通孔和沟槽分别使用高选择比介电材料作为硬掩模制作双大马士革结构(专利:US7452806);其通孔使用高选择比介电掩模层,而沟槽仍采用光阻作为掩模。
发明内容
鉴于上述问题,本发明提供了一种超厚顶层金属的双大马士革工艺制作方法,其中,包括以下步骤:
于一硅片上依次淀积介电阻挡层、第一介电层和介电硬掩膜,刻蚀所述介电硬掩膜,形成通孔形介电硬掩膜开口;
依次淀积第二介电层和金属硬掩膜于所述第一介电层上,刻蚀所述金属硬掩膜,形成沟槽形金属硬掩膜开口;
以金属硬掩膜为掩膜刻蚀所述第二介电层,形成沟槽;以介电硬掩膜为掩膜刻蚀所述第一层介电层和所述介电阻挡层,形成通孔;
依次淀积金属阻挡层和铜籽晶层,电镀铜以填满所述通孔和所述沟槽;最后采用化学机械研磨工艺进行平坦化处理。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,采用化学气相工艺淀积SiO2形成所述第一介电层和所述第二介电层。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,采用化学气相工艺淀积SiN、SiC、SiCN形成所述介电阻挡层和所述介电硬掩膜。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,采用物理气相工艺或化学气相工艺淀积TaN、Ta、TiN、Ti形成所述金属硬掩膜。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,所述第二介电层厚度至少为3um。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,所述光刻工艺和所述刻蚀工艺采用高选择比配方。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,所述刻蚀工艺为干法刻蚀工艺。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,刻蚀所述第二介电层先进行部分刻蚀,然后继续采用刻蚀工艺以形成所述沟槽。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,刻蚀所述第一介电层和所述介电阻挡层时,先进行所述第一介电层刻蚀,然后继续刻蚀所述介电阻挡层以形成所述通孔。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,刻蚀所述第二介电层、所述第一介电层和所述介电阻挡层采用一步刻蚀工艺或分步刻蚀工艺。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,所述分步刻蚀工艺中优选的添加湿法清洗工艺。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,所述金属硬掩膜比所述介电硬掩膜的选择比高。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,所述介电硬掩膜采用高刻蚀选择比介电材料。
上述的超厚顶层金属的双大马士革工艺制作方法,其中,淀积TaN或Ta形成所述金属阻挡层。
本发明提出一种超厚顶层金属的双大马士革工艺制作方法,通过在通孔上采用高刻蚀选择比介电材料作硬掩模,沟槽上采用金属硬掩模,进行分步刻蚀,解决了通孔刻蚀高深宽比和通孔尺寸控制问题,并可降低生产成本,缩短生产周期。
本领域的技术人员阅读以下较佳实施例的详细说明,并参照附图之后,本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1a-e是本发明背景技术中顶层通孔方法的流程示意图;
图1f-j是本发明背景技术中超厚顶层金属方法的流程示意图;
图2a-h是本发明背景技术中传统先通孔后沟槽双大马士革制造工艺流程示意图;
图3a-l是本发明超厚顶层金属的双大马士革工艺制作方法的流程示意图。
具体实施方式
参见图3a-l所示,本发明一种超厚顶层金属的双大马士革工艺制作方法,其中,包括以下步骤:
在硅片3上依次淀积介电阻挡层301、第一介电层302和介电硬掩膜303,旋涂光刻胶304于介电硬掩膜303上,光刻形成通孔图案光阻305;采用干法刻蚀工艺刻蚀通孔图案305中的介电硬掩膜3031形成通孔形介电硬掩膜开口306,灰化去除光阻305;然后依次淀积第二介电层307即沟槽薄膜和金属硬掩膜308,旋涂光刻胶309于金属硬掩膜308上,光刻形成沟槽图案光阻310;采用干法刻蚀工艺刻蚀沟槽图案310中的金属硬掩膜3081形成沟槽形金属硬掩膜开口311,灰化去除光阻310。
采用干法刻蚀工艺以金属硬掩膜308为掩膜进行刻蚀金属硬掩膜开口311中第二介电层3071,首先进行部分刻蚀第二介电层3071,然后继续以干法刻蚀工艺刻蚀以形成沟槽312;再以介电硬掩膜303为掩膜,采用干法刻蚀工艺刻蚀介电硬掩膜开口306中的第一层介电层3021至介电阻挡层301,继续以干法刻蚀工艺刻蚀介电阻挡层3011以形成通孔313,其中,介电硬掩膜303采用高刻蚀选择比介电材料,且金属硬掩膜308比介电硬掩膜303选择比高得多。
依次淀积金属阻挡层314和铜籽晶层315,其中,金属阻挡层314的材质为TaN或Ta;电镀铜以填满通孔313和沟槽312;最后采用化学机械研磨工艺(chemical mechanical Polishing,简称CMP)进行平坦化处理。
其中,采用化学气相工艺(chemical vapor deposition,简称CVD)淀积SiO2或其他材质形成第一介电层302和第二介电层307。
进一步的,采用化学气相工艺淀积SiN、SiC、SiCN等形成介电阻挡层301和介电硬掩膜303。
进一步的,采用物理气相工艺(physical vapor deposition,简称PVD)或化学气相工艺淀积TaN、Ta、TiN、Ti等形成金属硬掩膜308。
进一步的,第二介电层307的厚度至少为3um。
进一步的,上述光刻和刻蚀工艺均采用高选择比配方。
进一步的,刻蚀第二介电层307、第一介电层302和介电阻挡层301可以采用一步刻蚀(All-in-One)工艺或分步刻蚀工艺,其中分步刻蚀工艺中可以添加湿法清洗工艺,以去除刻蚀过程中积聚的聚合物。
本发明提出的超厚顶层金属的双大马士革工艺制作方法,通过在通孔上采用高刻蚀选择比介电材料作硬掩模,沟槽上采用金属硬掩模,进行分步刻蚀,解决了通孔刻蚀高深宽比和通孔尺寸控制问题,并可降低生产成本,缩短生产周期。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例,基于本发明精神,还可作其他的转换。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (14)
1.一种超厚顶层金属的双大马士革工艺制作方法,其特征在于,包括以下步骤:
于一硅片上依次淀积介电阻挡层、第一介电层和介电硬掩膜,刻蚀所述介电硬掩膜,形成通孔形介电硬掩膜开口;
依次淀积第二介电层和金属硬掩膜于所述第一介电层上,刻蚀所述金属硬掩膜,形成沟槽形金属硬掩膜开口;
以金属硬掩膜为掩膜刻蚀所述第二介电层,形成沟槽;以介电硬掩膜为掩膜刻蚀所述第一层介电层和所述介电阻挡层,形成通孔;
依次淀积金属阻挡层和铜籽晶层,电镀铜以填满所述通孔和所述沟槽;最后采用化学机械研磨工艺进行平坦化处理。
2.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,采用化学气相工艺淀积SiO2形成所述第一介电层和所述第二介电层。
3.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,采用化学气相工艺淀积SiN、SiC、SiCN形成所述介电阻挡层和所述介电硬掩膜。
4.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,采用物理气相工艺或化学气相工艺淀积TaN、Ta、TiN、Ti形成所述金属硬掩膜。
5.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,所述第二介电层厚度至少为3um。
6.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,所述光刻工艺和所述刻蚀工艺采用高选择比配方。
7.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,所述刻蚀工艺为干法刻蚀工艺。
8.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,刻蚀所述第二介电层先进行部分刻蚀,然后继续采用刻蚀工艺以形成所述沟槽。
9.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,刻蚀所述第一介电层和所述介电阻挡层时,先进行所述第一介电层刻蚀,然后继续刻蚀所述介电阻挡层以形成所述通孔。
10.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,刻蚀所述第二介电层、所述第一介电层和所述介电阻挡层采用一步刻蚀工艺或分步刻蚀工艺。
11.如权利要求10所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,所述分步刻蚀工艺中优选的添加湿法清洗工艺。
12.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,所述金属硬掩膜比所述介电硬掩膜的选择比高。
13.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,所述介电硬掩膜采用高刻蚀选择比介电材料。
14.如权利要求1所述的超厚顶层金属的双大马士革工艺制作方法,其特征在于,淀积TaN或Ta形成所述金属阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101603534A CN102420177A (zh) | 2011-06-15 | 2011-06-15 | 一种超厚顶层金属的双大马士革工艺制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101603534A CN102420177A (zh) | 2011-06-15 | 2011-06-15 | 一种超厚顶层金属的双大马士革工艺制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102420177A true CN102420177A (zh) | 2012-04-18 |
Family
ID=45944515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101603534A Pending CN102420177A (zh) | 2011-06-15 | 2011-06-15 | 一种超厚顶层金属的双大马士革工艺制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102420177A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108470714A (zh) * | 2018-03-29 | 2018-08-31 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
CN112530873A (zh) * | 2019-09-18 | 2021-03-19 | 云谷(固安)科技有限公司 | 显示面板及其制造方法和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020064922A1 (en) * | 1998-12-21 | 2002-05-30 | Megic Corporation | High performance system-on-chip using post passivation process |
US20050124131A1 (en) * | 2003-05-01 | 2005-06-09 | Chartered Semiconductor Manufacturing Ltd. | Method of forming an inductor with continuous metal deposition |
US20060057842A1 (en) * | 2004-09-15 | 2006-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra-thick metal-copper dual damascene process |
CN1914734A (zh) * | 2004-04-14 | 2007-02-14 | 富士通株式会社 | 半导体装置及其制造方法 |
CN101118872A (zh) * | 2006-07-31 | 2008-02-06 | 东部高科股份有限公司 | 在半导体器件上形成电感器的方法 |
CN101883688A (zh) * | 2007-11-16 | 2010-11-10 | Ekc技术公司 | 用来从半导体基板除去金属硬掩模蚀刻残余物的组合物 |
-
2011
- 2011-06-15 CN CN2011101603534A patent/CN102420177A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020064922A1 (en) * | 1998-12-21 | 2002-05-30 | Megic Corporation | High performance system-on-chip using post passivation process |
US20050124131A1 (en) * | 2003-05-01 | 2005-06-09 | Chartered Semiconductor Manufacturing Ltd. | Method of forming an inductor with continuous metal deposition |
CN1914734A (zh) * | 2004-04-14 | 2007-02-14 | 富士通株式会社 | 半导体装置及其制造方法 |
US20060057842A1 (en) * | 2004-09-15 | 2006-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra-thick metal-copper dual damascene process |
CN101118872A (zh) * | 2006-07-31 | 2008-02-06 | 东部高科股份有限公司 | 在半导体器件上形成电感器的方法 |
CN101883688A (zh) * | 2007-11-16 | 2010-11-10 | Ekc技术公司 | 用来从半导体基板除去金属硬掩模蚀刻残余物的组合物 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108470714A (zh) * | 2018-03-29 | 2018-08-31 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
CN112530873A (zh) * | 2019-09-18 | 2021-03-19 | 云谷(固安)科技有限公司 | 显示面板及其制造方法和电子设备 |
CN112530873B (zh) * | 2019-09-18 | 2023-09-26 | 云谷(固安)科技有限公司 | 显示面板及其制造方法和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101438388B (zh) | 用于金属互连的介电间隔件和形成该介电间隔件的方法 | |
CN100403514C (zh) | 半导体元件及其制造方法 | |
CN102543835B (zh) | 开口的填充方法 | |
CN102420210A (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
CN102364673A (zh) | 一种铜互连的形成方法 | |
CN103066014B (zh) | 一种铜/空气隙的制备方法 | |
CN102569176A (zh) | 制备双大马士革结构的方法 | |
CN108183087B (zh) | 用于形成应力降低装置的方法 | |
US20110291235A1 (en) | Copper interconnection structure with mim capacitor and a manufacturing method thereof | |
CN102437104B (zh) | 具有部分冗余通孔的集成电路制作方法及集成电路 | |
CN102446823A (zh) | 一种大马士革制造工艺 | |
TWI697969B (zh) | 具有混合金屬化之互連 | |
CN102446845A (zh) | 一种改善超厚顶层金属诱导晶圆翘曲变形的方法 | |
CN103594415B (zh) | 半导体器件的形成方法 | |
CN102420177A (zh) | 一种超厚顶层金属的双大马士革工艺制作方法 | |
US8946087B2 (en) | Electroless copper deposition | |
CN102054755A (zh) | 互连结构及其形成方法 | |
CN103956333B (zh) | 基于中通孔制作方法的tsv、m1、ct金属层一次成型方法 | |
US10825720B2 (en) | Single trench damascene interconnect using TiN HMO | |
CN102420169A (zh) | 通孔填充牺牲材料的超厚顶层金属双大马士革工艺 | |
KR101138113B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN102420103B (zh) | 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺 | |
CN103151303A (zh) | 形成大马士革铜金属层的方法 | |
CN103199083A (zh) | 复合铜扩散阻挡层及其制备方法 | |
KR100910443B1 (ko) | 구리 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120418 |