CN102446823A

CN102446823A - 一种大马士革制造工艺

Info

Publication number: CN102446823A
Application number: CN2011102652364A
Authority: CN
Inventors: 李磊; 陈玉文; 胡友存; 姬峰; 张亮
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-09-08
Filing date: 2011-09-08
Publication date: 2012-05-09

Abstract

本发明涉及半导体制造领域，尤其涉及一种大马士革制造工艺，通过在铜互连线上覆盖可防铜扩散的金属保护层，并且不在铜互连线上覆盖介电阻挡层，不仅相应提高了铜互连线电子迁移和应力迁移的可靠性，而且能够改善铜互连线RC延迟问题。

Description

一种大马士革制造工艺

技术领域

本发明涉及半导体制造领域，尤其涉及一种大马士革制造工艺。

背景技术

随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容（Resistor Capacitor，简称RC）延迟呈现增加的趋势，而为了减少后段互连RC延迟，铜互连逐渐取代铝互连成为主流工艺，同时引入了低介电常数（Low-k）材料。

在铜互连工艺中，由于铜原子在介电材料和硅中有高的迁移率，易于扩散，会引起电路失效，因此，通常铜大马士革工艺淀积金属铜前会在通孔和沟槽侧壁及其底部淀积可防铜扩散金属阻挡层，且在平坦化工艺后于铜上淀积可防铜扩散的介电阻挡层，也作为刻蚀阻挡层，以抑制铜原子在介电层中的扩散。然而，通常介电阻挡层介电常数比引入的low-k材料高得多。为了降低介电层有效介电常数，有效的方式之一是降低介电阻挡层的厚度，甚至不使用介电阻挡层。

另外，随着特征尺寸减小铜互连线路电流密度显著增加，特别是在45nm及以下工艺中，铜互连线路电子迁移（Electro-Migration，简称EM）和应力迁移（Stress Migration，简称SM）已经成为更为严重的可靠性问题。其中，铜的电子迁移问题主要产生于铜与其上介电阻挡层之间的界面；由于与介电阻挡层相比，金属阻挡层与铜有更好的粘附性，所以，可通过在铜上表面覆盖一层金属阻挡层来改善电子迁移可靠性问题。但是，由于金属阻挡层是可导电的，且金属阻挡层仅能保留在金属铜上，即介电层中不能包含有金属阻挡层，在金属铜表面选择性形成金属阻挡层成为关键。

所以，可使用淀积金属铜后的化学机械研磨过程中在铜互连线上直接形成低于介电层一定深度的铜凹槽，如美国专利（专利号US6709874，Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation）；同时，也可在淀积金属铜及化学机械研磨平坦化工艺后采用反向电镀铜（Reverse Electrochemical Plate，简称Reverse-ECP）工艺移除铜互连线上一定深度的铜形成低于介电层的铜凹槽，如美国专利（专利号US6706625，Copper recess formation using chemical process for fabricating barrier cap for lines and vias）；然后在凹槽中选择性形成金属阻挡层，改善了铜互连可靠性。然而，其会增加互连线电阻或电容，恶化铜互连线RC延迟。

发明内容

本发明公开了一种大马士革制造工艺，其中，包括以下步骤：

步骤S1：在一衬底上淀积介电层，采用大马士革刻蚀工艺刻蚀介电层以形成铜互连线沟槽；

步骤S2：淀积金属阻挡层覆盖剩余介电层的上表面、铜互连线沟槽的侧壁及其底部，电镀填充金属铜充满铜互连线沟槽后，进行平坦化处理，去除覆盖在剩余介电层的上表面上的金属阻挡层及金属铜后，在铜互连线沟槽中形成铜凹槽；

步骤S3：淀积金属保护层覆盖剩余介电层和剩余金属阻挡层的上表面、铜凹槽的底部及其侧壁，进行平坦化处理，去除覆盖剩余介电层和剩余金属阻挡层的上表面上的金属保护层，形成第一金属层；

步骤S4：淀积第二介电层覆盖第一金属层，采用双大马士革刻蚀工艺刻蚀第二介电层以形成铜互连线通孔和沟槽，重复上述工艺步骤S2和S3，于第一金属层上制备第二金属层。

上述的大马士革制造工艺，其中，重复第二金属层工艺制备包含有至少三层金属层的器件结构。

上述的大马士革制造工艺，其中，采用化学气相淀积或旋转涂覆工艺淀积介电层和第二介电层。

上述的大马士革制造工艺，其中，介电层和第二介电层的材质为低介电常数材料。

上述的大马士革制造工艺，其中，采用化学机械研磨工艺进行平坦化处理。

上述的大马士革制造工艺，其中，直接采用化学机械研磨或在其后继续进行反向电镀铜或湿法工艺形成铜凹槽。

上述的大马士革制造工艺，其中，采用物理气相淀积、化学气相淀积或原子层淀积工艺制备金属保护层。

上述的大马士革制造工艺，其中，金属保护层的材质为单层TiN、Ti、TaN、Ta、WN、W或双层Ti/TiN、Ta/TaN、W/WN等。

上述的大马士革制造工艺，其中，采用物理气相淀积、化学气相淀积或原子层淀积工艺制备金属阻挡层。

上述的大马士革制造工艺，其中，金属阻挡层的材质至少包含TiN、Ti、TaN、Ta、WN、W等中的一种。

综上所述，由于采用了上述技术方案，本发明提出一种大马士革制造工艺，通过在铜互连线上覆盖可防铜扩散的金属保护层，并且不在铜互连线上覆盖介电阻挡层，不仅相应提高了铜互连线电子迁移（Electro-Migration，简称EM）和应力迁移（Stress Migration，简称SM）的可靠性，而且能够改善铜互连RC延迟问题。

附图说明

图1-10是本发明大马士革制造工艺结构流程示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图1-10是本发明大马士革制造工艺结构流程示意图。如图1-10所示，本发明一种大马士革制造工艺：

首先，采用化学气相淀积（Chemical Vaporous Deposition，简称CVD）或旋转涂覆（Spin-on Deposition，简称SOD）工艺，在衬底11上淀积材质为SiOCH的低介电常数（Low-k）材料的第一介电层12以覆盖衬底11；其中，第一介电层12上表面优选的覆盖一层可牺牲SiO2保护层（图中未标示），以保护Low-k材料，而可牺牲SiO2保护层在后续CMP过程中去除；继续采用单大马士革刻蚀工艺刻蚀第一介电层12至衬底11，以形成嵌入刻蚀后剩余第一介电层13内的铜互连线沟槽14。

之后，采用物理气相淀积（Physical Vapor Deposition，简称PVD）、化学气相淀积或原子层淀积（Atomic Layer Deposition，简称ALD）工艺，淀积材质为TiN、Ti、TaN、Ta、WN、W等中的一种或多种的第一金属阻挡层15，以覆盖剩余第一介电层13的上表面、铜互连线沟槽14的侧壁及其底部；物理气相淀积铜籽晶层；然后，采用电化学镀铜（Electrochemical plating copper process，简称ECP）工艺电镀填充金属铜17充满覆盖有第一金属阻挡层15的铜互连线沟槽16，并采用化学机械研磨（Chemical Mechanical Polishing，简称CMP）工艺对金属铜17进行平坦化处理，研磨至剩余第一介电层13，去除剩余第一介电层13上表面的金属铜和第一金属阻挡层后，可以继续采用CMP、反向电镀铜（Reverse-ECP）或湿法工艺去除部分位于覆盖有第一金属阻挡层15的铜互连线沟槽16中的金属铜的上部，以形成位于第一互连线19上的铜凹槽1，其中，铜凹槽1的底部低于剩余第一介电层13的上表面，即铜凹槽的深度为H（H＞0）。

然后，采用采用物理气相淀积（Physical Vapor Deposition，简称PVD）、化学气相淀积或原子淀积（Atomic Layer Deposition，简称ALD）工艺，淀积材质为单层TiN、Ti、TaN、Ta、WN、W或双层Ti/TiN、Ta/TaN、W/WN等的第一金属保护层20，以覆盖剩余第一介电层13的上表面、位于铜凹槽1的侧壁上的剩余第一金属阻挡层18及第一互连线19，并采用化学机械研磨工艺对第一金属保护层20进行平坦化处理，研磨至剩余第一介电层13，以去除剩余第一介电层13和剩余第一金属阻挡层18的上表面上的第一金属保护层，形成充满铜凹槽1的金属保护层21，构成第一金属层2；其中，可根据需求在化学机械研磨工艺时保留厚度为h（H＞h＞0）的金属保护层21，同时去除剩余部分剩余第一介电层13上部，以使得其上表面与金属保护层21的上表面在同一水平面上。

之后，采用化学气相淀积（Chemical Vaporous Deposition，简称CVD）或旋转涂覆（Spin-on Deposition，简称SOD）工艺，淀积与第一介电层12相同材质的第二介电层22，以覆盖第一金属层2的上表面；其中，在第二介电层22上表面同样优选的覆盖一层可牺牲SiO2保护层（图中未标示），以保护Low-k材料，而可牺牲SiO2保护层在后续CMP过程中去除；继续采用双大马士革刻蚀工艺刻蚀第二介电层22至第一金属层2的上表面上，以形成嵌入刻蚀后剩余第二介电层23内的铜互连线通孔和沟槽24；继续采用和制备第一金属层2相同的工艺步骤，制备第二金属层3。

其中，可以根据需求重复制备第二金属层3的工艺流程继续制备第三金属层甚至多层金属层，其中，由于能够避免在刻蚀后淀积金属阻挡层前使用还原氧化铜的反应预清洗（RPC）步骤，从而避免了RPC对介电层侧壁的损伤。

综上所述，由于采用了上述技术方案，本发明提出一种大马士革制造工艺，通过在金属互连线上覆盖金属保护层，可相应提高金属互连线电子迁移（Electro-Migration，简称EM）和应力迁移（Stress Migration，简称SM）的可靠性；另外，金属互连线上覆盖的金属保护层不仅可防止铜扩散，也可作为双大马士革结构刻蚀阻挡层，不在金属互连线上覆盖介电阻挡层，改善了铜互连线RC延迟问题。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims

1.一种大马士革制造工艺，其特征在于，包括以下步骤：

2.根据权利要求1所述的大马士革制造工艺，其特征在于，重复第二金属层工艺制备包含有至少三层金属层的器件结构。

3.根据权利要求1所述的大马士革制造工艺，其特征在于，采用化学气相淀积或旋转涂覆工艺淀积介电层和第二介电层。

4.根据权利要求1所述的大马士革制造工艺，其特征在于，介电层和第二介电层的材质为低介电常数材料。

5.根据权利要求1所述的大马士革制造工艺，其特征在于，采用化学机械研磨工艺进行平坦化处理。

6.根据权利要求1所述的大马士革制造工艺，其特征在于，直接采用化学机械研磨或在其后继续进行反向电镀铜或湿法工艺形成铜凹槽。

7.根据权利要求1所述的大马士革制造工艺，其特征在于，采用物理气相淀积、化学气相淀积或原子层淀积工艺制备金属保护层。

8.根据权利要求1所述的大马士革制造工艺，其特征在于，金属保护层的材质为单层TiN、Ti、TaN、Ta、WN、W或双层Ti/TiN、Ta/TaN、W/WN。

9.根据权利要求1所述的大马士革制造工艺，其特征在于，采用物理气相淀积、化学气相淀积或原子层淀积工艺制备金属阻挡层。

10.根据权利要求1所述的大马士革制造工艺，其特征在于，金属阻挡层的材质至少包含TiN、Ti、TaN、Ta、WN、W中的一种。