CN102044475A - 互连结构及其形成方法 - Google Patents

互连结构及其形成方法 Download PDF

Info

Publication number
CN102044475A
CN102044475A CN2009101970907A CN200910197090A CN102044475A CN 102044475 A CN102044475 A CN 102044475A CN 2009101970907 A CN2009101970907 A CN 2009101970907A CN 200910197090 A CN200910197090 A CN 200910197090A CN 102044475 A CN102044475 A CN 102044475A
Authority
CN
China
Prior art keywords
layer
contact hole
dielectric layer
metal
copper seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009101970907A
Other languages
English (en)
Inventor
聂佳相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101970907A priority Critical patent/CN102044475A/zh
Publication of CN102044475A publication Critical patent/CN102044475A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种互连结构及其形成方法,其中互连结构包括:衬底;位于衬底表面的第一金属层;位于第一金属层表面的第一介质层;位于第一介质层内并暴露出第一金属层的接触孔;位于接触孔侧壁以及底部的阻挡层;位于阻挡层表面的铜籽层;位于铜籽层表面并部分填充接触孔的第二金属层;位于第二金属层表面并填充所述接触孔的保护层;位于第一介质层表面且覆盖所述保护层的第二介质层。本发明能够避免第一金属层中的原子沿第一介质层和第二介质层缝隙扩散,且所述保护层与阻挡层粘附性好,提高形成的互连结构的质量。

Description

互连结构及其形成方法
技术领域
本发明涉及半导体制造领域,特别涉及互连结构及其形成方法。
背景技术
随着集成电路的制作向超大规模集成电路发展,集成电路内部的电路密度越来越大,所包含的元件数量也越来越多,这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求,两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前,不同金属层或者金属层与衬垫层的导通,是通过金属层与金属层之间或者金属层与衬垫层之间的介质层形成一开口,在开口内填入导电材料,形成接触孔结构来实现的。在申请号为200610030809.4的中国专利文件中能够发现更多的关于现有的沟槽的形成方案。
下面结合附图简单的介绍互连结构的形成过程。图1至图5为现有技术中互连结构的形成过程的示意图。
如图1所示,提供衬底100;在所述衬底100表面形成金属层110;在金属层110上沉积一定厚度的第一介质层120,并利用光刻、刻蚀技术去除对应接触孔处的第一介质层120直至露出金属层110表面,以形成接触孔开口121。
如图2所示,利用物理气相沉积(Physical Vapor Deposition,PVD)方法在具有接触孔开口121的第一介质层120表面沉积阻挡层122。
如图3所示,利用电镀工艺在阻挡层122表面沉积用于填充接触孔开口121的金属层123。
如图4所示,采用化学机械抛光工艺去除部分金属层123、阻挡层122直至暴露出第一介质层120。
如图5所示,在第一介质层120表面形成覆盖金属层123的第二介质层124。
但是现有工艺形成的互连结构第二介质层124与金属层123和第一介质层120的粘附性比较差,第二介质层124与金属层123和第一介质层120通常会形成有空洞或者缝隙,金属层123中的金属原子容易沿上述空洞或者缝隙扩散至第二介质层124或者第一介质层120内的其他器件中,导致器件电学性能低下甚至整个器件失效。
发明内容
本发明解决的技术问题是避免金属层中的金属原子沿介质层间的空洞或者缝隙扩散至介质层内的器件中。
为解决上述问题,本发明提供了一种互连结构的形成方法,包括:提供衬底;所述衬底表面形成有第一金属层;所述第一金属层表面形成有第一介质层;所述第一介质层内形成有暴露出第一金属层的接触孔;所述接触孔表面和底部、所述第一介质层表面形成有阻挡层;在所述阻挡层表面形成铜籽层;在所述铜籽层表面形成填充所述接触孔的第二金属层;去除部分第二金属层和部分铜籽层直至暴露出所述阻挡层,且去除接触孔内的部分第二金属层和铜籽层;在所述阻挡层表面以及位于接触孔内的第二金属层表面形成保护层;去除部分保护层和阻挡层直至暴露出所述第一介质层;在所述第一介质层表面形成覆盖保护层的第二介质层。
可选的,且去除接触孔内的部分第二金属层和部分铜籽层的工艺为化学机械抛光工艺。
可选的,在去除部分第二金属层和部分铜籽层直至暴露出所述阻挡层,且去除接触孔内的部分第二金属层和部分铜籽层工艺后,铜籽层和第二金属层在接触孔内的高度比接触孔的深度小20埃至500埃。
可选的,所述保护层材料为钽、氮化钽、钛或者氮化钛。
可选的,所述保护层的形成工艺为物理气相沉积工艺。
可选的,所述形成保护层的具体工艺参数为:沉积功率为10000瓦至40000瓦,沉积气体可以为氩气或者为氮气,沉积气体流量为每分钟4标准立方厘米至每分钟30标准立方厘米。
可选的,所述去除部分保护层和阻挡层的工艺为化学机械抛光工艺。
本发明还提供了一种互连结构,包括:衬底;位于衬底表面的第一金属层;位于第一金属层表面的第一介质层;位于第一介质层内并暴露出第一金属层的接触孔;位于接触孔侧壁以及底部的阻挡层;位于阻挡层表面的铜籽层;位于铜籽层表面并部分填充接触孔的第二金属层;位于第二金属层表面并填充所述接触孔的保护层;位于第一介质层表面且覆盖所述保护层的第二介质层。
可选的,所述铜籽层和第二金属层在接触孔内的高度比接触孔的深度小20埃至500埃。
可选的,所述保护层材料为钽、氮化钽、钛或者氮化钛。
可选的,所述保护层厚度为20埃至500埃。
与现有技术相比,本发明具有以下优点:本发明提供的互连结构以及本发明提供的互连结构形成方法形成的互连结构的第一金属层表面有一层厚度为20埃至500埃保护层保护,从而避免了第一金属层中的原子沿第一介质层和第二介质层缝隙扩散,且所述保护层与阻挡层粘附性好,提高形成的互连结构的质量。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1至图5为现有技术中互连结构的形成过程的示意图;
图6是本发明互连结构形成方法的一实施例的流程示意图;
图7至图17为本发明互连结构形成方法的制造方法的一实施例的过程示意图。
具体实施方式
由背景技术可知,现有工艺形成的互连结构中第二介质层与金属层和第一介质层的粘附性比较差,第二介质层与金属层和第一介质层通常会形成有空洞或者缝隙,金属层中的金属原子容易沿上述空洞或者缝隙扩散至第二介质层或者第一介质层内的其他器件中,导致器件电学性能低下甚至整个器件失效。
为此,本发明的发明人经过大量的实验,提出一种优化的互连结构形成方法,包括如下步骤:
提供衬底;所述衬底表面形成有第一金属层;所述第一金属层表面形成有第一介质层;所述第一介质层内形成有暴露出第一金属层的接触孔;所述接触孔表面和底部、所述第一介质层表面形成有阻挡层;在所述阻挡层表面形成铜籽层;在所述铜籽层表面形成填充所述接触孔的第二金属层;去除部分第二金属层和部分铜籽层直至暴露出所述阻挡层,且去除接触孔内的部分第二金属层和铜籽层;在所述阻挡层表面以及位于接触孔内的第二金属层表面形成保护层;去除部分保护层和阻挡层直至暴露出所述第一介质层;在所述第一介质层表面形成覆盖保护层的第二介质层。
可选的,且去除接触孔内的部分第二金属层和部分铜籽层的工艺为化学机械抛光工艺。
可选的,在去除部分第二金属层和部分铜籽层直至暴露出所述阻挡层,且去除接触孔内的部分第二金属层和部分铜籽层工艺后,铜籽层和第二金属层在接触孔内的高度比接触孔的深度小20埃至500埃。
可选的,所述保护层材料为钽、氮化钽、钛或者氮化钛。
可选的,所述保护层的形成工艺为物理气相沉积工艺。
可选的,所述形成保护层的具体工艺参数为:沉积功率为10000瓦至40000瓦,沉积气体可以为氩气或者为氮气,沉积气体流量为每分钟4标准立方厘米至每分钟30标准立方厘米。
可选的,所述去除部分保护层和阻挡层的工艺为化学机械抛光工艺。
本发明还提供了一种互连结构,包括:衬底;位于衬底表面的第一金属层;位于第一金属层表面的第一介质层;位于第一介质层内并暴露出第一金属层的接触孔;位于接触孔侧壁以及底部的阻挡层;位于阻挡层表面的铜籽层;位于铜籽层表面并部分填充接触孔的第二金属层;位于第二金属层表面并填充所述接触孔的保护层;位于第一介质层表面且覆盖所述保护层的第二介质层。
可选的,所述铜籽层和第二金属层在接触孔内的高度比接触孔的深度小20埃至500埃。
可选的,所述保护层材料为钽、氮化钽、钛或者氮化钛。
可选的,所述保护层厚度为20埃至500埃。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图6是本发明互连结构形成方法的一实施例的流程示意图,图7至图16为本发明互连结构形成方法的制造方法的一实施例的过程示意图。下面结合图6至图16对本发明的互连结构形成方法进行说明。
步骤S101,提供衬底;所述衬底表面形成有金属层;所述金属层表面形成有第一介质层;所述第一介质层内形成有暴露出金属层的接触孔;所述接触孔表面和底部、所述第一介质层表面形成有阻挡层。
参考图7,提供衬底200。
所述衬底200可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
参考图8,在所述衬底200表面形成第一金属层210。
所述第一金属层210用于导通形成在衬底内或者衬底表面的单元,例如栅极、源极或者漏极,所述第一金属层210材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种,所述第一金属层210厚度为2000埃至3000埃。
需要特别指出的是,由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力,所述第一金属层210材料较优选用铜,但是需要特别说明的是,选用其他导电物质形成的第一金属层210在工艺节点高于130纳米技术中仍然可以工作,只是传输延迟比较大,在此特地说明,不应过分限制本发明的保护范围。
所述第一金属层210的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺,需特别指出的是,上述金属层210的形成工艺需根据金属层210选用的材料不同而采用不同的工艺,调整不同的工艺参数。
参考图9,在所述第一金属层210表面形成第一介质层220。
所述第一介质层220的厚度为20纳米至5000纳米,所述第一介质层220用于隔离形成在第一介质层220内的金属层和半导体单元。具体所述第一介质层220可以是金属前介质层(Pre-Metal Dielectric,PMD),也可以是层间介质层(Inter-Metal Dielectric,ILD),需要特别指出的是,所述第一介质层220还可以是单一覆层也可以是多层堆叠结构。
金属前介质层是沉积在具有MOS器件的衬底上,利用沉积工艺形成,在金属前介质层中会在后续工艺形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。
层间介质层是后道工艺在金属互连层之间的介电层,层间介质层中会在后续工艺中形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接相邻金属互连层中的导线。
所述第一介质层220的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述第一介质层220在130纳米及以下的工艺节点一般选用低介电常数的介电材料,所述第一介质层220的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)以及氮掺杂的碳化硅(BLOK)。
所述第一介质层220的形成工艺可以是任何常规真空镀膜技术,例如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等,在这里不做赘述。
参考图10,在所述第一介质层220内形成暴露出第一金属层210的接触孔221。
所述形成接触孔221的工艺可以是现有的图形化工艺和刻蚀工艺。
具体步骤包括:在所述第一介质层220表面形成与接触孔221对应的光刻胶图形,以所述光刻胶图形为掩膜,刻蚀所述第一介质层220直至暴露出第一金属层210,形成接触孔221。
所述形成光刻胶图形工艺具体为:在所述第一介质层220表面旋涂光刻胶,接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形。
所述刻蚀工艺可以是任何常规刻蚀工艺,例如化学刻蚀或者等离子体刻蚀工艺。在本实施例中,采用等离子体刻蚀工艺,采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为反应气体刻蚀所述第一介质层220。
在本实施例中,以等离子体刻蚀工艺为例,做示范性说明,具体的刻蚀工艺参数可以为:选用等离子体型刻蚀设备,刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,C4F8流量为每分钟10标准立方厘米(10SCCM)至每分钟50标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米,Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米。
参考图11,在所述接触孔221表面和底部、所述第一介质层220表面形成阻挡层230。
所述阻挡层230为单层结构或多层叠加结构,所述阻挡层230厚度为20纳米至200纳米,所述阻挡层230用于阻挡后续形成的金属层的原子向第一介质层220内扩散,并且为后续在接触孔221内形成的金属层与第一介质层220侧壁之间提供比较好的粘附作用,还用于阻止后续的形成的导电物质与第一介质层220的硅原子反应,降低了接触孔221的电阻。
所述阻挡层230的材料可以选自钽、氮化钽、钛或者氮化钛。
所述阻挡层230的形成工艺可以为物理气相沉积,在本实施例中,所述阻挡层230选择为钽与氮化钽叠加结构,所述形成工艺可以为采用金属有机物化学气相沉积(Metal Organic Chemical Vapor Deposition,MOCVD)工艺形成氮化钽,然后采用物理气相沉积工艺在氮化钽表面形成一层钽。
参考图12,如步骤S102所述,在所述阻挡层230表面形成铜籽层240。
所述铜籽层240的厚度为20纳米至200纳米,所述铜籽层240的材料选自铜。
所述铜籽层240可以采用物理气相淀积工艺形成,在这里不做赘述。
所述铜籽层240用于提高后续电化学工艺在接触孔221内填充金属铜的工艺质量。
参考图13,如步骤S103所述,在所述铜籽层240表面形成填充接触孔221的第二金属层250。
所述第二金属层250材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种,所述第二金属层250厚度为2000埃至3000埃。
需要特别指出的是,为了与第一金属层210匹配并且由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力,所述第二金属层250材料较优选用铜,但是需要特别说明的是,选用其他导电物质形成的第二金属层250在工艺节点高于130纳米技术中仍然可以工作,只是传输延迟比较大,在此特地说明,不应过分限制本发明的保护范围。
在本实施例中,第二金属层250形成工艺为电镀工艺。
所述电镀工艺的具体参数为:电镀液选用CuSO4溶液,Cu2+浓度为30g/L至50g/L。并且在此溶液中加入多种无机和有机添加剂,无机添加剂为氯离子,其浓度为40mg/L至60mg/L;有机添加剂包含加速剂、抑止剂和平坦剂,其浓度分别为7ml/L至10ml/L、1ml/L至3ml/L、以及3mL/L至6ml/L。电镀的电流为4.5安培至45安培。
现有工艺在形成第二金属层250之后,会采用化学机械抛光工艺去除第二金属层250和铜籽层240直至暴露出第一介质层220,然后在第一介质层220表面形成第二介质层,由于第二介质层与金属层和第一介质层的粘附性比较差,第二介质层与金属层和第一介质层通常会形成有空洞或者缝隙,金属层中的金属原子容易沿上述空洞或者缝隙扩散至第二介质层或者第一介质层内的其他器件中,导致器件电学性能低下甚至整个器件失效。
为此,本发明的发明人经过大量的实验,提出一种改进的互连结构形成方法,如步骤S104所述,参考图14,去除部分第二金属层250和部分铜籽层240直至暴露所述阻挡层230,且去除接触孔221内的部分第二金属层250和部分铜籽层240。
所述去除部分第二金属层250和铜籽层240直至暴露阻挡层230,且去除接触孔221内的部分第二金属层250和部分铜籽层240的工艺为化学机械抛光工艺,所述化学机械抛光工艺选用选择性去除铜的抛光工艺。
所述化学机械抛光工艺具体参数为:选用氧化硅作为抛光颗粒,抛光液的PH值为10至11.5,抛光液的流量为200毫升每分钟至400毫升每分钟,抛光工艺中研磨垫的转速为83转每分钟至103转每分钟,研磨头的转速为77转每分钟至97转每分钟,抛光工艺的压力为5500帕至6500帕,去除部分第二金属层240和铜籽层240直至暴露出位于第一介质层220表面的阻挡层230,且去除接触孔221内的部分第二金属层250和部分铜籽层240。
需要特别指出的是,所述去除接触孔221内的第二金属层250和铜籽层240的部分厚度,使得铜籽层240和第二金属层250在接触孔内的高度比接触孔221的深度小20埃至500埃。
参考图15,如步骤S105所述,在阻挡层230表面以及位于接触孔221内的第二金属层250表面形成保护层260。
所述保护层260材料选自钽、氮化钽、钛或者氮化钛。
形成所述保护层260的工艺可以为物理气相沉积工艺,所述保护层260能够阻挡第二金属层250的原子沿后续形成的第二介质层与第一介质层220的界面扩散,且保护层260能够与阻挡层230具有比较好的粘附性。
所述形成保护层260的具体工艺为:沉积功率为10000瓦至40000瓦,沉积气体可以为氩气或者为氮气,沉积气体流量为每分钟4标准立方厘米至每分钟30标准立方厘米。
参考图16,如步骤S106所述,去除部分保护层260和阻挡层230直至暴露出所述第一介质层220。
所述去除部分保护层260和阻挡层230直至暴露出所述第一介质层220的工艺为化学机械抛光工艺。
在这里需要指出的是,所述化学机械抛光工艺需选用与保护层260和阻挡层230对应的研磨液,且执行去除部分保护层260和阻挡层230直至暴露出所述第一介质层220工艺后,所述保护层厚度为20埃至500埃。
参考图17,如步骤S107所述,在所述第一介质层220表面形成覆盖保护层260的第二介质层270。
所述第二介质层270的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述第二介质层270在130纳米及以下的工艺节点一般选用低介电常数的介电材料,所述第二介质层270的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)以及氮掺杂的碳化硅(BLOK)。
所述第二介质层270的形成工艺可以是任何常规真空镀膜技术,例如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等,在这里不做赘述。
以上述的形成工艺,形成的互连结构,包括:衬底200;位于衬底表面的第一金属层210;位于第一金属层210表面的第一介质层220;位于第一介质层220内并暴露出第一金属层210的接触孔221;位于接触孔221侧壁以及底部的阻挡层230;位于阻挡层表面的铜籽层240;位于接触孔内并部分填充接触孔的第二金属层250且铜籽层240和第二金属层250在接触孔221内的高度比接触孔221的深度小20埃至500埃;位于第二金属层250表面并填充所述接触孔221的保护层260;位于第一介质层220表面且覆盖所述保护层260的第二介质层270。
本发明提供的互连结构以及本发明提供的互连结构形成方法形成的互连结构的第一金属层表面有一层厚度为20埃至500埃保护层保护,从而避免了第一金属层中的原子沿第一介质层和第二介质层缝隙扩散,且所述保护层与阻挡层粘附性好,提高形成的互连结构的质量。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种互连结构形成方法,其特征在于,包括:
提供衬底;所述衬底表面形成有第一金属层;所述第一金属层表面形成有第一介质层;所述第一介质层内形成有暴露出第一金属层的接触孔;所述接触孔表面和底部、所述第一介质层表面形成有阻挡层;
在所述阻挡层表面形成铜籽层;
在所述铜籽层表面形成填充所述接触孔的第二金属层;
去除部分第二金属层和部分铜籽层直至暴露出所述阻挡层,且去除接触孔内的部分第二金属层和部分铜籽层;
在所述阻挡层表面以及位于接触孔内的第二金属层表面形成保护层;
去除部分保护层和阻挡层直至暴露出所述第一介质层;
在所述第一介质层表面形成覆盖保护层的第二介质层。
2.如权利要求1所述的互连结构形成方法,其特征在于,所述去除部分第二金属层和部分铜籽层直至暴露出阻挡层,且去除接触孔内的部分第二金属层和部分铜籽层的工艺为化学机械抛光工艺。
3.如权利要求1所述的互连结构形成方法,其特征在于,在去除部分第二金属层和部分铜籽层直至暴露出所述阻挡层,且去除接触孔内的部分第二金属层和部分铜籽层工艺后,铜籽层和第二金属层在接触孔内的高度比接触孔的深度小20埃至500埃。
4.如权利要求1所述的互连结构形成方法,其特征在于,所述保护层材料为钽、氮化钽、钛或者氮化钛。
5.如权利要求1所述的互连结构形成方法,其特征在于,所述保护层的形成工艺为物理气相沉积工艺。
6.如权利要求5所述的互连结构形成方法,其特征在于,所述形成保护层的具体工艺参数为:沉积功率为10000瓦至40000瓦,沉积气体可以为氩气或者为氮气,沉积气体流量为每分钟4标准立方厘米至每分钟30标准立方厘米。
7.如权利要求1所述的互连结构形成方法,其特征在于,所述去除部分保护层和阻挡层的工艺为化学机械抛光工艺。
8.一种互连结构,其特征在于,包括:
衬底;
位于衬底表面的第一金属层;
位于第一金属层表面的第一介质层;
位于第一介质层内并暴露出第一金属层的接触孔;
位于接触孔侧壁以及底部的阻挡层;
位于阻挡层表面的铜籽层;
位于铜籽层表面并部分填充接触孔的第二金属层;
位于第二金属层表面并填充所述接触孔的保护层;
位于第一介质层表面且覆盖所述保护层的第二介质层。
9.如权利要求8所述的互连结构,其特征在于,所述铜籽层和第二金属层在接触孔内的高度比接触孔的深度小20埃至500埃。
10.如权利要求8所述的互连结构,其特征在于,所述保护层材料为钽、氮化钽、钛或者氮化钛。
11.如权利要求8所述的互连结构,其特征在于,所述保护层厚度为20埃至500埃。
CN2009101970907A 2009-10-13 2009-10-13 互连结构及其形成方法 Pending CN102044475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101970907A CN102044475A (zh) 2009-10-13 2009-10-13 互连结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101970907A CN102044475A (zh) 2009-10-13 2009-10-13 互连结构及其形成方法

Publications (1)

Publication Number Publication Date
CN102044475A true CN102044475A (zh) 2011-05-04

Family

ID=43910487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101970907A Pending CN102044475A (zh) 2009-10-13 2009-10-13 互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN102044475A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364673A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 一种铜互连的形成方法
CN102446835A (zh) * 2011-09-29 2012-05-09 上海华力微电子有限公司 一种铜互连线上有金属保护层的大马士革工艺
CN102446823A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种大马士革制造工艺
CN102443830A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种改善电镀铜工艺的方法
CN102881646A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN102881647A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN102915962A (zh) * 2012-11-12 2013-02-06 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN102938393A (zh) * 2012-11-28 2013-02-20 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN104112701A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN104134629A (zh) * 2014-08-15 2014-11-05 上海华力微电子有限公司 降低集成电路rc延迟的方法
CN110571189A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 导电插塞及其形成方法、集成电路
CN111211094A (zh) * 2020-01-10 2020-05-29 四川豪威尔信息科技有限公司 一种集成电路铜互连结构的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118111A (ja) * 2000-10-12 2002-04-19 Sony Corp 半導体装置およびその製造方法
US20050146044A1 (en) * 2003-12-30 2005-07-07 Chun In K. Semiconductor devices and method for fabricating the same
CN1783478A (zh) * 2004-12-01 2006-06-07 台湾积体电路制造股份有限公司 改善电子迁移的半导体元件与半导体元件的形成方法
CN101075578A (zh) * 2006-05-18 2007-11-21 台湾积体电路制造股份有限公司 集成电路的制造方法
CN101304019A (zh) * 2007-01-12 2008-11-12 三星电子株式会社 集成电路装置及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118111A (ja) * 2000-10-12 2002-04-19 Sony Corp 半導体装置およびその製造方法
US20050146044A1 (en) * 2003-12-30 2005-07-07 Chun In K. Semiconductor devices and method for fabricating the same
CN1783478A (zh) * 2004-12-01 2006-06-07 台湾积体电路制造股份有限公司 改善电子迁移的半导体元件与半导体元件的形成方法
CN101075578A (zh) * 2006-05-18 2007-11-21 台湾积体电路制造股份有限公司 集成电路的制造方法
CN101304019A (zh) * 2007-01-12 2008-11-12 三星电子株式会社 集成电路装置及其形成方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446823A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种大马士革制造工艺
CN102446835A (zh) * 2011-09-29 2012-05-09 上海华力微电子有限公司 一种铜互连线上有金属保护层的大马士革工艺
CN102443830A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种改善电镀铜工艺的方法
CN102364673A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 一种铜互连的形成方法
CN102881646A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN102881647A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN102915962A (zh) * 2012-11-12 2013-02-06 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN102915962B (zh) * 2012-11-12 2016-04-20 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN102938393A (zh) * 2012-11-28 2013-02-20 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN104112701A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN104112701B (zh) * 2013-04-18 2017-05-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN104134629A (zh) * 2014-08-15 2014-11-05 上海华力微电子有限公司 降低集成电路rc延迟的方法
CN110571189A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 导电插塞及其形成方法、集成电路
CN111211094A (zh) * 2020-01-10 2020-05-29 四川豪威尔信息科技有限公司 一种集成电路铜互连结构的制作方法

Similar Documents

Publication Publication Date Title
CN102044475A (zh) 互连结构及其形成方法
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
KR100337580B1 (ko) 반도체장치및그제조방법
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US8614143B2 (en) Simultaneous via and trench patterning using different etch rates
US6323125B1 (en) Simplified dual damascene process utilizing PPMSO as an insulator layer
CN102969273A (zh) 一种具有空气隙的铜大马士革互连结构的形成方法
US20030064582A1 (en) Mask layer and interconnect structure for dual damascene semiconductor manufacturing
JPH08148563A (ja) 半導体装置の多層配線構造体の形成方法
US6147005A (en) Method of forming dual damascene structures
CN102054755B (zh) 互连结构及其形成方法
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
CN102054762B (zh) 双镶嵌结构的形成方法、半导体结构
CN102054750A (zh) 互连结构的形成方法
US6258709B1 (en) Formation of electrical interconnect lines by selective metal etch
CN101996927B (zh) 多层互连结构及其形成方法
KR100539444B1 (ko) 반도체 소자의 금속배선 형성방법
US6583054B2 (en) Method for forming conductive line in semiconductor device
US7319065B1 (en) Semiconductor component and method of manufacture
CN102005407B (zh) 接触插塞及接触插塞的形成方法
US20090166882A1 (en) Method for forming metal line in semiconductor device
US6995085B2 (en) Underlayer protection for the dual damascene etching
US6841471B2 (en) Fabrication method of semiconductor device
CN102054749A (zh) 半导体器件及其制作方法
JP2003520449A (ja) ダマスク構造体とダマスク構造体を形成する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121113

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121113

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110504