JP2002118111A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002118111A
JP2002118111A JP2000311465A JP2000311465A JP2002118111A JP 2002118111 A JP2002118111 A JP 2002118111A JP 2000311465 A JP2000311465 A JP 2000311465A JP 2000311465 A JP2000311465 A JP 2000311465A JP 2002118111 A JP2002118111 A JP 2002118111A
Authority
JP
Japan
Prior art keywords
conductive layer
barrier layer
layer
recess
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000311465A
Other languages
English (en)
Other versions
JP4644924B2 (ja
Inventor
Takeshi Nogami
毅 野上
Hisanori Komai
尚紀 駒井
Hideyoshi Kito
英至 鬼頭
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000311465A priority Critical patent/JP4644924B2/ja
Priority to TW090124663A priority patent/TW529122B/zh
Priority to US10/149,481 priority patent/US6878632B2/en
Priority to PCT/JP2001/008989 priority patent/WO2002031876A1/ja
Priority to KR1020027007433A priority patent/KR20020059852A/ko
Publication of JP2002118111A publication Critical patent/JP2002118111A/ja
Application granted granted Critical
Publication of JP4644924B2 publication Critical patent/JP4644924B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 銅配線とキャップ膜との界面における銅の拡
散を抑制してエレクトロマイグレーション耐性を高め、
銅配線の信頼性を確保する。 【解決手段】 基板１１上に形成された絶縁膜１２と、
この絶縁膜１２に形成された凹部１３（例えば溝）と、
凹部１３内にバリア層１４を介して埋め込まれた導電層
１５と、導電層１５側部でバリア層１４に接続するとと
もに凹部１４の開口側における導電層１５を被覆するコ
バルトタングステンリン被膜１６とを備えたものであ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくは導電層のキャップとなる
コバルトタングステンリン被膜を形成した導電層を有す
る半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】銅配線は、アルミニウム配線より低抵
抗，低容量、高信頼性を得ることができるので、配線の
寄生抵抗、寄生容量による回路遅延が支配的になる微細
素子において重要性を増してきている。銅配線を形成す
る最も一般的な方法として、ダマシン工程が広く受け入
れられている。そのダマシン工程のなかでも製造コスト
の点からデュアルダマシンプロセスが受け入れられてい
る。このデュアルダマシン工程の採用によって、銅配線
プロセスは従来のアルミニウム配線工程より低コスト化
されることが期待されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、銅はア
ルミニウムと比較して酸化されやすいため、銅表面の酸
化を防止するために比誘電率が８と高い窒化シリコン
（ＳｉＮ）をキャップ膜として使用する必要があった。
その結果、配線システム全体の寄生容量を増大させると
いう弊害が生じている。また、銅はエレクトロマイグレ
ーション耐性が高いと期待させる物性を有しているにも
かかわらず、表面が化学的に不安定なため、銅と窒化シ
リコンとの界面が、銅の優先的拡散経路として働き、期
待した高いエレクトロマイグレーション耐性（信頼性）
が得られないという問題がある。
【０００４】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置およびその製造方法で
ある。
【０００５】本発明の半導体装置は、基板上に形成され
た絶縁膜と、前記絶縁膜に形成された凹部と、前記凹部
内にバリア層を介して埋め込まれた導電層と、前記導電
層側部で前記バリア層に接続するとともに前記凹部の開
口側における前記導電層を被覆するコバルトタングステ
ンリン（ＣｏＷＰ）被膜とを備えたものである。
【０００６】上記半導体装置では、コバルトタングステ
ンリン被膜が、導電層側部でバリア層に接続するととも
に導電層の凹部の開口側を被覆するように形成されてい
ることから、導電層のキャップ層が導電性を有する材料
で形成されることになる。また、コバルトタングステン
リン被膜は、銅との界面で銅の優先的拡散経路となりに
くいため、高いエレクトロマイグレーション耐性（信頼
性）が得られる。
【０００７】また、導電層はバリア層とコバルトタング
ステンリン被膜とで包含された状態となっているため、
導電層が銅のような酸化されやすい材料で形成されてい
る場合であっても、バリア層とコバルトタングステンリ
ン被膜とで、導電層は完全に被覆されて保護される。し
かも、コバルトタングステンリン被膜は導電層上面およ
び側面の上部側で導電層に密着することになるので、コ
バルトタングステンリン被膜は剥がれにくくなってい
る。その結果、コバルトタングステンリン被膜とバリア
層との接続力も強固になるので、コバルトタングステン
リン被膜とバリア層とによって、導電層が銅で形成され
ていても銅の拡散が防止されるとともに、導電層への酸
素の拡散も防止されるので導電層の酸化が防止される。
【０００８】本発明の半導体装置の製造方法は、基板上
に形成された絶縁膜に凹部を形成する工程と、前記凹部
内面とともに前記絶縁膜表面にバリア層を形成し、該バ
リア層を介して前記凹部を埋め込むように前記絶縁膜表
面に導電層を形成する工程と、前記凹部内に前記導電層
を残すように前記導電層を除去するとともに、前記凹部
内に残す前記バリア層上端部が前記導電層側面と前記凹
部側壁との間になるように前記絶縁膜表面の前記バリア
層を除去する工程と、無電解メッキによって、前記導電
層側部で前記バリア層に接続するとともに前記導電層の
前記凹部の開口側を選択的に被覆するコバルトタングス
テンリン被膜を形成する工程とを備えている。
【０００９】上記半導体装置の製造方法では、凹部内に
残すバリア層上端部が導電層側面と凹部側壁との間にな
るように絶縁膜表面のバリア層を除去し、その後導電層
側部でバリア層に接続するとともに凹部の開口側におけ
る導電層を選択的に被覆するコバルトタングステンリン
被膜を形成することから、コバルトタングステンリン被
膜は導電層側部でバリア層に接続するとともに導電層の
凹部の開口側を選択的に被覆するように形成される。ま
た、コバルトタングステンリン被膜は、銅との界面で銅
の優先的拡散経路となりにくいため、高いエレクトロマ
イグレーション耐性（信頼性）が得られる。
【００１０】また、凹部内に残すバリア層上端部が導電
層側面と凹部側壁との間になるように絶縁膜表面のバリ
ア層を除去するには、通常のバリア層の除去方法を用い
ることができる。つまり、通常の絶縁膜表面に形成され
たバリア層を除去する工程では、絶縁膜表面のバリア層
を完全に除去するためにオーバエッチングを行ってい
る。そのため、凹部側壁に形成されているバリア層は、
その上端が導電層表面よりも凹部の底部側になるように
除去される。それによって、コバルトタングステンリン
被膜を形成した場合に、導電層側部でバリア層に接続す
るように形成される。このように、コバルトタングステ
ンリン被膜が導電層側部でバリア層と接続することか
ら、導電層はバリア層とコバルトタングステンリン被膜
とによって包含された状態になる。しかも、その接続部
分が導電層の側部に位置することより、コバルトタング
ステンリン被膜は導電層上面および側面の上部側で導電
層に密着することになり、コバルトタングステンリン被
膜は剥がれにくくなる。その結果、コバルトタングステ
ンリン被膜とバリア層との接続力も強固になるので、コ
バルトタングステンリン被膜とバリア層とによって、導
電層が銅で形成されていても銅の拡散が防止されるとと
もに、導電層への酸素の拡散も防止されるので導電層の
酸化が防止される。
【００１１】
【発明の実施の形態】本発明の半導体装置に係る実施の
形態を、図１の概略構成断面図によって説明する。
【００１２】図１に示すように基板１１上には絶縁膜１
２が例えば酸化シリコン膜で形成されている。なお、こ
の絶縁膜１２には有機絶縁膜、多孔質絶縁膜等を用いる
こともできる。上記絶縁膜１２には例えば溝配線が形成
される溝からなる凹部１３が形成されている。上記凹部
１３の内壁には、例えばバリア層１４を介して導電層１
５が埋め込まれている。上記バリア層１４は、例えば窒
化タングステンで形成され、上記導電層１５は例えば銅
もしくは銅合金で形成されている。この導電層１５の側
部で上記バリア層１４の上周端に接続するとともに凹部
１３の開口側の導電層１５を選択的に被覆するようにコ
バルトタングステンリン（ＣｏＷＰ）被膜１６が形成さ
れている。すなわち、導電層１５の側部でコバルトタン
グステンリン被膜１６とバリア層１４とが接続して、コ
バルトタングステンリン被膜１６とバリア層１４とで導
電層１５が包含されている。
【００１３】上記説明では、凹部１３を溝で構成した
が、凹部１３は、配線と配線とを接続するプラグが形成
される接続孔であってもよく、または配線が形成される
溝およびこの溝底部に形成される接続孔からなるもので
あってもよい。
【００１４】上記半導体装置では、コバルトタングステ
ンリン被膜１６が、導電層１５側部でバリア層１４に接
続するとともに凹部１３の開口側における導電層１５を
被覆するように形成されていることから、導電層１５の
キャップ層が導電性を有するコバルトタングステンリン
で形成されることになる。また、コバルトタングステン
リン被膜１６は銅との界面で銅の優先的拡散経路となり
にくいため、高いエレクトロマイグレーション耐性（信
頼性）が得られる。
【００１５】また、導電層１５はバリア層１４とコバル
トタングステンリン被膜１６とで包含された状態となっ
ているため、導電層１５が銅のような酸化されやすい材
料で形成された場合であっても、バリア層１４とコバル
トタングステンリン被膜１６とで、導電層１５が完全に
被覆されて保護される。しかも、コバルトタングステン
リン被膜１６は導電層１５上面および側面の上部側で導
電層１５に密着することになるので、コバルトタングス
テンリン被膜１６は剥がれにくくなっている。その結
果、コバルトタングステンリン被膜１６とバリア層１４
との接続力も強固になるので、コバルトタングステンリ
ン被膜１６とバリア層１４とによって、銅で形成されて
いるも導電層１５であっても銅の拡散が防止されるとと
もに、導電層１５への酸素の拡散も防止されるので導電
層１５の酸化が防止される。
【００１６】次に、本発明の半導体装置の製造方法に係
る実施の形態を、図２の製造工程断面図によって説明す
る。図２では、前記図１で示したのと同様の部品には同
一符号を付与して示す。
【００１７】図２の（１）に示すように、基板（図示せ
ず）上に形成された第１の絶縁膜３１に例えば溝配線構
造の第１の配線３２がバリア層３２ｂを介して形成され
ている。上記第１の絶縁膜３１上には第１の配線３２を
被覆する拡散防止層３３が形成され、その上に第２の絶
縁膜３４が形成されている。上記拡散防止層３３は接続
孔形成時のエッチングストッパとしての機能を有してい
てもよい。さらに第２の絶縁膜３４上には第３の絶縁膜
３５が形成されている。第３の絶縁膜３５には凹部３６
（以下溝３６として説明する）が形成され、その溝３６
の底部より第２の絶縁膜３４を貫通して第１の配線３２
に達する接続孔３７が形成されている。
【００１８】上記構成の配線溝３６および接続孔３７の
内面にはバリア層４１が形成されている。このバリア層
４１は、例えば窒化タングステンで形成されている。さ
らにバリア層４１表面には例えばスパッタリング等の成
膜技術を用いて銅シード層４２が形成されている。通
常、高アスペクト比の溝、接続孔では、溝側壁、接続孔
側壁での銅シード層の膜厚不足を補填するためにシード
層補強電解メッキを行う。図面ではシード層補強電界メ
ッキを行った銅シード層４２を示した。その後、基板を
洗浄する。この洗浄は、例えば水洗によって行う。
【００１９】次に、図２の（２）に示すように、銅電解
メッキを行うことにより、溝３６および接続孔３７を銅
からなる導電層４３で埋め込む。その際、第３の絶縁膜
３５上のバリア層４１上にも銅からなる導電層４３が堆
積される。なお、図面では銅シード層４２も導電層４３
に含めて描いている。この電解メッキ工程のシーケンス
では、メッキ後の導電層４３表面が平坦化されるように
メッキ条件を選択して、表面が平坦な銅メッキ層を形成
する。その後、基板を洗浄する。この洗浄は、例えば水
洗によって行う。
【００２０】次に、図２の（３）に示すように、上記処
理を行った基板をアニーリングする。このアニーリング
によって、電解メッキ後の微細な結晶粒を有する導電層
４３の銅結晶粒の成長を促す。
【００２１】次に、図２の（４）に示すように、電解研
磨を実施して絶縁膜（第３の絶縁膜３５）表面の導電層
４３を除去し、溝３６および接続孔３７の内部のみに導
電層４３を残す。
【００２２】続いて、図２の（５）に示すように、窒化
タングステンからなるバリア層４１を過酸化水素水によ
るウエットエッチングにより除去する。すなわち、基板
表面に過酸化水素水溶液をスプレーし、平坦面上の不用
な窒化タングステンからなるバリア層４１を溶解して除
去する。窒化タングステンのエッチングは等方的に進行
するので、第３の絶縁膜３５表面の窒化タングステンを
完全に除去するには、ある程度のオーバエッチングが必
要になる。その結果、溝３６の側壁にサイドエッチング
が生じ、バリア層４１の上端４１ｔが導電層４３の表面
４３ｓよりも低く形成される。その後、基板を洗浄す
る。この洗浄は、例えば水洗によって行う。
【００２３】次に、図２の（６）に示すように、無電解
メッキによって、露出している導電層４３表面にコバル
トタングステンリン（ＣｏＷＰ）被膜４４を選択的に形
成する。この成膜の選択性は、ＣｏＷＰ無電解メッキを
実施する前に、銅との置換無電解メッキによって、導電
層４３表面をパラジウムにより被覆しておく。このパラ
ジウム被覆によって、ＣｏＷＰの成膜はパラジウムを触
媒としてパラジウム上のみに発生することに起因してい
る。一旦、パラジウムの表面がＣｏＷＰにより被覆され
た後は、ＣｏＷＰ自体を触媒とした自己触媒メッキによ
り、選択性を保ったままＣｏＷＰのメッキ成長が進行す
る。上記窒化タングステンからなるバリア層４１のエッ
チングで発生したサイドエッチングによる導電層４３表
面の露出は、このコバルトタングステンリン被膜４４に
よって被覆される。その後、基板を洗浄する。この洗浄
は、例えば水洗によって行う。
【００２４】上記実施の形態で説明した材料のうち、バ
リア層４１は窒化タングステンに限られるものではな
く、同様の機能を有する材料、例えば、窒化タンタル等
と置き換えることも可能である。
【００２５】上記説明では、溝３６に埋め込まれた銅か
らなる導電層４３にコバルトタングステンリン被膜４４
を形成する技術を説明したが、例えば接続孔内に銅もし
くは銅合金からなるプラグを形成し、そのプラグの上面
側をコバルトタングステンリン被膜で被覆するような技
術にも適用することができる。
【００２６】上記半導体装置の製造方法では、凹部
（溝）３６内に残すバリア層４１上端部が導電層４３側
面と溝３６側壁との間になるように第３の絶縁膜３５表
面のバリア層４１を除去し、その後導電層４３側部でバ
リア層４１に接続するとともに溝３６の開口側における
導電層４３を選択的に被覆するコバルトタングステンリ
ン被膜４４を形成することから、コバルトタングステン
リン被膜４４は導電層４３側部でバリア層４１に接続す
るとともに溝３６の開口側における導電層４３を選択的
に被覆するように形成される。また、コバルトタングス
テンリン被膜４４は、銅との界面で銅の優先的拡散経路
となりにくいため、導電層４３で構成される配線は高い
エレクトロマイグレーション耐性（信頼性）が得られ
る。
【００２７】また、過酸化水素水を用いたウエットエッ
チングによって、第３の絶縁膜３５上のバリア層４１を
除去している。その際、第３の絶縁膜３５表面のバリア
層４１を完全に除去するため、オーバエッチングを行う
のが通例である。その結果、溝３６内に残すバリア層４
１上端部は、導電層４３側面と溝３６側壁との間にな
る。そして溝３６側壁に形成されているバリア層４１
は、その上端が導電層４３表面よりも溝３６の底部側に
なるように除去される。それによって、コバルトタング
ステンリン被膜４４を形成した場合に、導電層４３側部
でバリア層４１に接続するように形成される。このよう
に、コバルトタングステンリン被膜４４が導電層４３側
部でバリア層４１と接続することから、導電層４３はバ
リア層４１とコバルトタングステンリン被膜４４とによ
って包含された状態になる。しかも、その接続部分が導
電層４３の側部に位置することより、コバルトタングス
テンリン被膜４４は導電層４３上面および側面の上部側
で導電層４３に密着することになり、コバルトタングス
テンリン被膜４４は剥がれにくくなる。その結果、コバ
ルトタングステンリン被膜４４とバリア層４１との接続
力も強固になるので、コバルトタングステンリン被膜４
４とバリア層４１とによって、導電層４３の銅の拡散が
防止される。また、導電層４３への酸素の拡散も防止さ
れるので導電層の酸化が防止される。
【００２８】
【発明の効果】以上、説明したように本発明の半導体装
置によれば、コバルトタングステンリン被膜が、導電層
側部でバリア層に接続するとともに導電層の凹部の開口
側を被覆するように形成されているので、導電層が銅も
しくは銅合金で形成された場合であっても、コバルトタ
ングステンリン被膜と導電層との間が銅の拡散経路とな
らないので、エレクトロマイグレーション耐性を確保す
ることができる。また、導電層はバリア層とコバルトタ
ングステンリン被膜とで包含された状態となっているた
め、導電層をバリア層とコバルトタングステンリン被膜
とで完全に被覆して保護することができる。しかも、コ
バルトタングステンリン被膜は導電層上面および側面の
上部側で導電層に密着することになるので、コバルトタ
ングステンリン被膜は剥がれにくくなっている。以上の
ことから、導電層を配線もしくはプラグとして用いた場
合に、高い信頼性が得られる。また、コバルトタングス
テンリン被膜上に直接低誘電率絶縁膜を成膜することが
できるため、配線システム全体の配線寄生抵抗が大幅に
低減される。
【００２９】本発明の半導体装置の製造方法によれば、
凹部内に残すバリア層上端部が導電層側面と凹部側壁と
の間になるようにバリア層を除去するので、その後のコ
バルトタングステンリン被膜を形成する工程では、コバ
ルトタングステンリン被膜は、導電層側部でバリア層に
接続するとともに導電層の凹部の開口側を被覆するよう
に形成できる。そのため、導電層が銅もしくは銅合金で
形成された場合であっても、コバルトタングステンリン
被膜と導電層との間が銅の拡散経路とならないので、エ
レクトロマイグレーション耐性を確保することができ
る。また、コバルトタングステンリン被膜をバリア層と
で導電層を包含する状態に形成することができるので、
導電層をバリア層とコバルトタングステンリン被膜とで
完全に被覆して保護することができる。しかも、コバル
トタングステンリン被膜は導電層上面および側面の上部
側で導電層に密着するように形成されるので、コバルト
タングステンリン被膜は剥がれにくくなっている。以上
のことから、導電層を配線もしくはプラグとして形成し
た場合には信頼性の高い配線もしくはプラグを形成する
ことができる。また、コバルトタングステンリン被膜上
に直接低誘電率絶縁膜を成膜することができるため、配
線システム全体の配線寄生抵抗を大幅に低減できる。
【図面の簡単な説明】
【図１】本発明の半導体装置に係る実施の形態を示す概
略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る実施の形
態を示す製造工程断面図である。
【符号の説明】
１１…基板、１２…絶縁膜、１３…凹部（溝）、１４…
バリア層、１５…導電層、１６…コバルトタングステン
リン被膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鬼頭 英至 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 田口 充 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F033 HH07 HH11 HH12 HH15 HH32 HH34 JJ01 JJ11 JJ12 JJ32 JJ34 KK07 MM01 MM02 MM05 MM12 MM13 NN06 NN07 PP15 PP27 PP28 QQ08 QQ19 QQ46 QQ73 RR04 RR21 RR29 XX05 XX13 XX28 5F043 AA37 BB25 DD13 GG10

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された絶縁膜と、 前記絶縁膜に形成された凹部と、 前記凹部内にバリア層を介して埋め込まれた導電層と、 前記導電層側部で前記バリア層に接続するとともに前記
    凹部の開口側における前記導電層を被覆するコバルトタ
    ングステンリン被膜とを備えたことを特徴とする半導体
    装置。
  2. 【請求項２】 前記バリア層は前記導電層よりも凹部内
    部側に形成され、 前記バリア層と前記コバルトタングステンリン被膜とで
    前記導電層を包含することを特徴とする請求項１記載の
    半導体装置。
  3. 【請求項３】 前記凹部は配線が形成される溝からな
    る、 ことを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記凹部は第１の導電層と第２の導電層
    との間を接続するプラグが形成される接続孔からなる、 ことを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 基板上に形成された絶縁膜に凹部を形成
    する工程と、 前記凹部内面とともに前記絶縁膜表面にバリア層を形成
    し、該バリア層を介して前記凹部を埋め込むように前記
    絶縁膜表面に導電層を形成する工程と、 前記凹部内に前記導電層を残すように前記導電層を除去
    するとともに、前記凹部内に残す前記バリア層上端部が
    前記導電層側面と前記凹部側壁との間になるように前記
    絶縁膜表面の前記バリア層を除去する工程と、 無電解メッキによって、前記導電層側部で前記バリア層
    に接続するとともに前記凹部の開口側における前記導電
    層を選択的に被覆するコバルトタングステンリン被膜を
    形成する工程とを備えたことを特徴とする半導体装置の
    製造方法。
  6. 【請求項６】 前記バリア層は窒化タングステンで形成
    され、 前記バリア層の除去は過酸化水素水を用いたウエットエ
    ッチングによることを特徴とする請求項５記載の半導体
    装置の製造方法。
  7. 【請求項７】 前記凹部は配線が形成される溝に形成さ
    れることを特徴とする請求項５記載の半導体装置の製造
    方法。
  8. 【請求項８】 前記凹部は層間の配線どうしを接続する
    プラグが形成される接続孔に形成されることを特徴とす
    る請求項５記載の半導体装置の製造方法。
JP2000311465A 2000-10-12 2000-10-12 半導体装置およびその製造方法 Expired - Lifetime JP4644924B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000311465A JP4644924B2 (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法
TW090124663A TW529122B (en) 2000-10-12 2001-10-05 Semiconductor device and its manufacturing method
US10/149,481 US6878632B2 (en) 2000-10-12 2001-10-12 Semiconductor device having a conductive layer with a cobalt tungsten phosphorus coating and a manufacturing method thereof
PCT/JP2001/008989 WO2002031876A1 (en) 2000-10-12 2001-10-12 Semiconductor device and production method therefor
KR1020027007433A KR20020059852A (ko) 2000-10-12 2001-10-12 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000311465A JP4644924B2 (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002118111A true JP2002118111A (ja) 2002-04-19
JP4644924B2 JP4644924B2 (ja) 2011-03-09

Family

ID=18791222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000311465A Expired - Lifetime JP4644924B2 (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6878632B2 (ja)
JP (1) JP4644924B2 (ja)
KR (1) KR20020059852A (ja)
TW (1) TW529122B (ja)
WO (1) WO2002031876A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179000A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置及びその製造方法
JP2005175479A (ja) * 2003-12-08 2005-06-30 Internatl Business Mach Corp <Ibm> ライン・レベル・エア・ギャップ
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
JP2007027734A (ja) * 2005-07-12 2007-02-01 Stmicroelectronics (Crolles 2) Sas 相互接続エアキャビティの集積化制御および信頼性向上
US7207096B2 (en) 2004-01-22 2007-04-24 International Business Machines Corporation Method of manufacturing high performance copper inductors with bond pads
JP2011029327A (ja) * 2009-07-23 2011-02-10 Elpida Memory Inc 半導体装置の製造方法
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US8232200B1 (en) 2011-03-18 2012-07-31 International Business Machines Corporation Methods of forming integrated circuit devices having damascene interconnects therein with metal diffusion barrier layers and devices formed thereby

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
KR20050004156A (ko) * 2002-05-17 2005-01-12 가부시키가이샤 에바라 세이사꾸쇼 기판처리장치 및 기판처리방법
US20030227091A1 (en) * 2002-06-06 2003-12-11 Nishant Sinha Plating metal caps on conductive interconnect for wirebonding
KR20040039591A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 구리 확산방지막 형성방법 및 이를 이용한 구리배선제조방법
US6893959B2 (en) * 2003-05-05 2005-05-17 Infineon Technologies Ag Method to form selective cap layers on metal features with narrow spaces
US7883739B2 (en) 2003-06-16 2011-02-08 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
US7087104B2 (en) 2003-06-26 2006-08-08 Intel Corporation Preparation of electroless deposition solutions
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
US7087517B2 (en) * 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
US7779782B2 (en) * 2004-08-09 2010-08-24 Lam Research Systems and methods affecting profiles of solutions dispensed across microelectronic topographies during electroless plating processes
US7189626B2 (en) * 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
US7422979B2 (en) * 2005-03-11 2008-09-09 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a diffusion barrier stack and structure thereof
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
US7317253B2 (en) 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
US20070004871A1 (en) * 2005-06-30 2007-01-04 Qiwei Lu Curable composition and method
US7378455B2 (en) * 2005-06-30 2008-05-27 General Electric Company Molding composition and method, and molded article
US20070066710A1 (en) * 2005-09-21 2007-03-22 Peters Edward N Method for electrical insulation and insulated electrical conductor
US20070210448A1 (en) * 2006-03-10 2007-09-13 International Business Machines Corporation Electroless cobalt-containing liner for middle-of-the-line (mol) applications
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
KR100752198B1 (ko) * 2006-09-13 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
US20150235953A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
WO2017111820A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Reduced height liner for interconnects
TW202401727A (zh) 2017-11-30 2024-01-01 美商英特爾股份有限公司 用於先進積體電路結構製造之異質金屬線組成
KR20230006054A (ko) * 2017-11-30 2023-01-10 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275612A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 集積回路装置の製造方法
JPH07201983A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0974095A (ja) * 1995-09-07 1997-03-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
JPH11330244A (ja) * 1998-03-31 1999-11-30 Siemens Ag 集積回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330314A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置およびその製造方法
JPH0964034A (ja) * 1995-08-18 1997-03-07 Toshiba Corp 半導体装置およびその製造方法
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP4055319B2 (ja) 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
TW476134B (en) * 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
JP2001316834A (ja) * 2000-04-28 2001-11-16 Sony Corp 無電解メッキ装置および導電膜の形成方法
US6645550B1 (en) * 2000-06-22 2003-11-11 Applied Materials, Inc. Method of treating a substrate
US6709874B2 (en) * 2001-01-24 2004-03-23 Infineon Technologies Ag Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275612A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 集積回路装置の製造方法
JPH07201983A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0974095A (ja) * 1995-09-07 1997-03-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
JPH11330244A (ja) * 1998-03-31 1999-11-30 Siemens Ag 集積回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179000A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置及びその製造方法
JP2005175479A (ja) * 2003-12-08 2005-06-30 Internatl Business Mach Corp <Ibm> ライン・レベル・エア・ギャップ
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
US7207096B2 (en) 2004-01-22 2007-04-24 International Business Machines Corporation Method of manufacturing high performance copper inductors with bond pads
JP2007027734A (ja) * 2005-07-12 2007-02-01 Stmicroelectronics (Crolles 2) Sas 相互接続エアキャビティの集積化制御および信頼性向上
JP2011029327A (ja) * 2009-07-23 2011-02-10 Elpida Memory Inc 半導体装置の製造方法
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US8232200B1 (en) 2011-03-18 2012-07-31 International Business Machines Corporation Methods of forming integrated circuit devices having damascene interconnects therein with metal diffusion barrier layers and devices formed thereby
US8373273B2 (en) 2011-03-18 2013-02-12 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having damascene interconnects therein with metal diffusion barrier layers and devices formed thereby

Also Published As

Publication number Publication date
JP4644924B2 (ja) 2011-03-09
KR20020059852A (ko) 2002-07-13
US20030119317A1 (en) 2003-06-26
TW529122B (en) 2003-04-21
WO2002031876A1 (en) 2002-04-18
US6878632B2 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
JP2002118111A (ja) 半導体装置およびその製造方法
US6197688B1 (en) Interconnect structure in a semiconductor device and method of formation
US6417094B1 (en) Dual-damascene interconnect structures and methods of fabricating same
US6265313B1 (en) Method of manufacturing copper interconnect
US20030134510A1 (en) Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
JP5528027B2 (ja) 配線構造の製造方法
JP2000150647A (ja) 配線構造およびその製造方法
JP2002043315A (ja) 半導体装置およびその製造方法
US6522013B1 (en) Punch-through via with conformal barrier liner
JP2000323571A (ja) 半導体装置の製造方法
KR100752971B1 (ko) 배선 구조 및 그 형성 방법
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
KR100338941B1 (ko) 반도체소자의 컨택 형성방법
US6200890B1 (en) Method of fabricating copper damascene
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
US6509257B1 (en) Semiconductor device and process for making the same
US6545358B2 (en) Integrated circuits having plugs in conductive layers therein and related methods
JP3521200B2 (ja) 配線構造およびその形成方法
JP2003218201A (ja) 半導体装置およびその製造方法
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2001015510A (ja) 半導体装置およびその製造方法
US20020056921A1 (en) Semiconductor device having improved contact hole structure, and method of manufacturing the same
KR100383756B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20220060675A (ko) 보이드가 없는 실리콘 관통전극의 제조방법
KR100618794B1 (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4644924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250