KR20020059852A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020059852A
KR20020059852A KR1020027007433A KR20027007433A KR20020059852A KR 20020059852 A KR20020059852 A KR 20020059852A KR 1020027007433 A KR1020027007433 A KR 1020027007433A KR 20027007433 A KR20027007433 A KR 20027007433A KR 20020059852 A KR20020059852 A KR 20020059852A
Authority
KR
South Korea
Prior art keywords
conductive layer
recess
barrier layer
semiconductor device
film
Prior art date
Application number
KR1020027007433A
Other languages
English (en)
Inventor
노가미다케시
고마이나오키
기토히데유키
다구치미츠루
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020059852A publication Critical patent/KR20020059852A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

구리 배선과 캡막과의 계면에 있어서의 구리 확산을 억제하여 일렉트로마이그레이션 내성을 높여, 구리 배선의 신뢰성을 확보하는 것이 가능한 반도체 장치 및 그 제조방법을 제공한다. 본 발명의 반도체 장치는 기판(11) 상에 형성된 절연막(12)과, 이 절연막에 형성된 오목부(13)(예를 들면 홈)와, 오목부 내에 배리어층(14)을 통해 매입된 도전층(15)과, 도전층 측부에서 배리어층에 접속함과 동시에 오목부의 개구측에 있어서의 도전층을 피복하는 코발트 텅스텐 인 피막(16)을 구비한다.

Description

반도체 장치 및 그 제조방법{Semiconductor device and production method therefor}
구리 배선은 알루미늄 배선보다 저저항, 저용량, 고신뢰성을 얻을 수 있기 때문에, 배선의 기생 저항, 기생 용량에 의한 회로 지연이 지배적으로 되는 미세 소자에 있어서 중요성을 증가시켜 오고 있다. 구리 배선을 형성하는 가장 일반적인 방법으로서, 다마신 공정이 널리 받아들여지고 있다. 그 다마신 공정 중에서도 제조 비용의 관점에서 듀얼 다마신 프로세스가 받아들여지고 있다. 이 듀얼 다마신 공정의 채용에 의해, 구리 배선 프로세스는 종래의 알루미늄 배선 공정보다 저 코스트화되는 것이 기대되었었다.
그렇지만, 구리는 알루미늄과 비교하여 산화되기 쉽기 때문에, 구리 표면의 산화를 방지하기 위해 비유전율이 8로 높은 질화 실리콘(SiN)을 캡막으로서 사용할 필요가 있었다. 그 결과, 배선 시스템 전체의 기생 용량을 증대시킨다는 폐해가 생기고 있다. 또한, 구리는 일렉트로마이그레이션(electromigration) 내성이 높으면 기대시키는 물성을 갖고 있음에도 불구하고, 표면이 화학적으로 불안정하기 때문에, 구리와 질화 실리콘과의 계면이 구리의 우선적 확산 경로로서 작용하여, 기대한 높은 일렉트로마이그레이션 내성(신뢰성)이 얻어지지 않는다는 문제가 있다.
본 발명은 반도체 장치 및 그 제조방법에 관한 것이며, 상세하게는 도전층의 캡으로 되는 코발트 텅스텐 인 피막을 형성한 도전층을 갖는 반도체 장치 및 그 제조방법에 관한 것이다.
도 1은 본 발명의 반도체 장치에 관한 실시예를 도시하는 개략 구성 단면도.
도 2a 내지 도 2f는 본 발명의 반도체 장치의 제조방법에 관한 실시예를 도시하는 제조 공정 단면도.
본 발명은 상기 과제를 해결하기 위해 이루어진 반도체 장치 및 그 제조방법이다.
본 발명의 반도체 장치는 기판 상에 형성된 절연막과, 상기 절연막에 형성된 오목부와, 상기 오목부 내에 배리어층을 통해 매입된 도전층과, 상기 도전층 측부에서 상기 배리어층에 접속함과 동시에 상기 오목부의 개구 측에 있어서의 상기 도전층을 피복하는 코발트 텅스텐 인(CoWP) 피막을 구비한 것이다.
상기 반도체 장치에서는 코발트 텅스텐 인 피막이 도전층 측부에서 배리어층에 접속함과 동시에 도전층의 오목부 개구 측을 피복하도록 형성되어 있기 때문에, 도전층의 캡층이 도전성을 갖는 재료로 형성되게 된다. 또한, 코발트 텅스텐 인 피막은 구리와의 계면에서 구리의 우선적 확산 경로로 되기 어렵기 때문에, 높은 일렉트로마이그레이션 내성(신뢰성)이 얻어진다.
또한, 도전층은 배리어층과 코발트 텅스텐 인 피막으로 포함된 상태로 되어 있기 때문에, 도전층이 구리와 같은 산화되기 쉬운 재료로 형성되어 있는 경우라도, 배리어층과 코발트 텅스텐 인 피막으로, 도전층은 완전히 피복되어 보호된다. 게다가, 코발트 텅스텐 인 피막은 도전층 상면 및 측면의 상부 측에서 도전층에 밀착하게 되기 때문에, 코발트 텅스텐 인 피막은 벗겨지기 어렵게 되어 있다. 그 결과, 코발트 텅스텐 인 피막과 배리어층과의 접속력도 강고해지기 때문에, 코발트 텅스텐 인 피막과 배리어층에 의하여, 도전층이 구리로 형성되어 있더라도 구리 확산이 방지됨과 동시에, 도전층으로의 산소 확산도 방지되기 때문에 도전층 산화가 방지된다.
본 발명의 반도체 장치의 제조방법은 기판 상에 형성된 절연막에 오목부를 형성하는 공정과, 상기 오목부 내면과 함께 상기 절연막 표면에 배리어층을 형성하고, 상기 배리어층을 통해 상기 오목부를 매입하도록 상기 절연막 표면에 도전층을 형성하는 공정과, 상기 오목부 내에 상기 도전층을 잔류시키도록 상기 도전층을 제거함과 동시에, 상기 오목부 내에 잔류하는 상기 배리어층 상단부가 상기 도전층 측면과 상기 오목부 측벽과의 사이로 되도록 상기 절연막 표면의 상기 배리어층을 제거하는 공정과, 무전해 도금에 의해 상기 도전층 측부에서 상기 배리어층에 접속함과 동시에 상기 도전층의 상기 오목부의 개구 측을 선택적으로 피복하는 코발트 텅스텐 인 피막을 형성하는 공정을 구비하고 있다.
상기 반도체 장치의 제조방법에서는 오목부 내에 잔류하는 배리어층 상단부가 도전층 측면과 오목부 측벽과의 사이로 되도록 절연막 표면의 배리어층을 제거하고, 그 후 도전층 측부에서 배리어층에 접속함과 동시에 오목부의 개구 측에 있어서의 도전층을 선택적으로 피복하는 코발트 텅스텐 인 피막을 형성하기 때문에, 코발트 텅스텐 인 피막은 도전층 측부에서 배리어층에 접속함과 동시에 도전층의 오목부 개구 측을 선택적으로 피복하도록 형성된다. 또한, 코발트 텅스텐 인 피막은 구리와의 계면에서 구리의 우선적 확산 경로로 되기 어렵기 때문에, 높은 일렉트로마이그레이션 내성(신뢰성)이 얻어진다.
또한, 오목부 내에 잔류하는 배리어층 상단부가 도전층 측면과 오목부 측벽과의 사이로 되도록 절연막 표면의 배리어층을 제거하기 위해서는 통상의 배리어층의 제거방법을 사용할 수 있다. 즉, 통상의 절연막 표면에 형성된 배리어층을 제거하는 공정에서는 절연막 표면의 배리어층을 완전히 제거하기 위해 오버 에칭을 행하고 있다. 그 때문에, 오목부 측벽에 형성되어 있는 배리어층은 그 상단이 도전층 표면보다도 오목부의 바닥부 측으로 되도록 제거된다. 그로써, 코발트 텅스텐 인 피막을 형성한 경우에, 도전층 측부에서 배리어층에 접속하도록 형성된다. 이와 같이, 코발트 텅스텐 인 피막이 도전층 측부에서 배리어층과 접속하기 때문에, 도전층은 배리어층과 코발트 텅스텐 인 피막에 의하여 포함된 상태로 된다. 게다가, 그 접속 부분이 도전층의 측부에 위치함으로써, 코발트 텅스텐 인 피막은 도전층 상면 및 측면의 상부 측에서 도전층에 밀착하게 되어, 코발트 텅스텐 인 피막은 벗겨지기 어려워진다. 그 결과, 코발트 텅스텐 인 피막과 배리어층과의 접속력도 강고해지기 때문에, 코발트 텅스텐 인 피막과 배리어층에 의하여, 도전층이 구리로 형성되어 있더라도 구리 확산이 방지됨과 동시에, 도전층으로의 산소 확산도 방지되기 때문에 도전층 산화가 방지된다.
본 발명의 반도체 장치에 관한 실시예를 도 1의 개략 구성 단면도에 의해 설명한다.
도 1에 도시하는 바와 같이 기판(11) 상에는 절연막(12)이 예를 들면 산화 실리콘막으로 형성되어 있다. 또한, 이 절연막(12)에는 유기 절연막, 다공질 절연막 등을 사용할 수도 있다. 상기 절연막(12)에는 예를 들면 홈 배선이 형성되는 홈으로 이루어지는 오목부(13)가 형성되어 있다. 상기 오목부(13)의 내벽에는 예를 들면 배리어층(14)을 통해 도전층(15)이 매입되어 있다. 상기 배리어층(14)은 예를 들면 질화 텅스텐으로 형성되고, 상기 도전층(15)은 예를 들면 구리 혹은 구리 합금으로 형성되어 있다. 이 도전층(15)의 측부에서 상기 배리어층(14)의 윗 둘레 끝에 접속함과 동시에 오목부(13)의 개구측 도전층(15)을 선택적으로 피복하도록 코발트 텅스텐 인(CoWP) 피막(16)이 형성되어 있다. 즉, 도전층(15)의 측부에서 코발트 텅스텐 인 피막(16)과 배리어층(14)이 접속하여, 코발트 텅스텐 인 피막(16)과 배리어층(14)에서 도전층(15)이 포함되어 있다.
상기 설명에서는 오목부(13)를 홈으로 구성하였지만, 오목부(13)는 배선과 배선을 접속하는 플러그가 형성되는 접속 구멍이어도 좋고, 또는 배선이 형성되는 홈 및 이 홈 바닥부에 형성되는 접속 구멍으로 이루어지는 것이어도 된다.
상기 반도체 장치에서는 코발트 텅스텐 인 피막(16)이 도전층(15) 측부에서 배리어층(14)에 접속함과 동시에 오목부(13)의 개구측에 있어서의 도전층(15)을 피복하도록 형성되어 있기 때문에, 도전층(15)의 캡층이 도전성을 갖는 코발트 텅스텐 인으로 형성되게 된다. 또한, 코발트 텅스텐 인 피막(16)은 구리와의 계면에서 구리의 우선적 확산 경로로 되기 어렵기 때문에, 높은 일렉트로마이그레이션 내성(신뢰성)이 얻어진다.
또한, 도전층(15)은 배리어층(14)과 코발트 텅스텐 인 피막(16)으로 포함된 상태로 되어 있기 때문에, 도전층(15)이 구리와 같은 산화되기 쉬운 재료로 형성된 경우라도, 배리어층(14)과 코발트 텅스텐 인 피막(16)으로 도전층(15)이 완전히 피복되어 보호된다. 게다가, 코발트 텅스텐 인 피막(16)은 도전층(15) 상면 및 측면의 상부 측에서 도전층(15)에 밀착하게 되기 때문에, 코발트 텅스텐 인 피막(16)은 벗겨지기 어렵게 되어 있다.
그 결과, 코발트 텅스텐 인 피막(16)과 배리어층(14)과의 접속력도 강고해지기 때문에, 코발트 텅스텐 인 피막(16)과 배리어층(14)에 의하여, 구리로 형성되어 있는 도전층(15)이라도 구리의 확산이 방지됨과 동시에, 도전층(15)으로의 산소 확산도 방지되기 때문에 도전층(15) 산화가 방지된다.
다음으로, 본 발명의 반도체 장치의 제조방법에 관련되는 실시예를 도 2a 내지 도 2f의 제조 공정 단면도에 의해 설명한다. 도 2a 내지 도 2f에서는 상기 도 1에서 도시한 것과 동일한 부품에는 동일 부호를 부여하여 도시한다.
도 2a에 도시하는 바와 같이, 기판(도시하지 않는다) 상에 형성된 제 1 절연막(31)에 예를 들면 홈 배선 구조의 제 1 배선(32)이 배리어층(32b)을 통해 형성되어 있다. 상기 제 1 절연막(31) 상에는 제 1 배선(32)을 피복하는 확산 방지층(33)이 형성되고, 그 위에 제 2 절연막(34)이 형성되어 있다. 상기 확산 방지층(33)은 접속 구멍 형성 시의 에칭 스토퍼로서의 기능을 갖고 있어도 된다. 더욱이 제 2 절연막(34) 상에는 제 3 절연막(35)이 형성되어 있다. 제 3 절연막(35)에는 오목부(36)(이하 홈(36)으로 설명한다)가 형성되며, 그 홈(36)의 바닥부보다 제 2 절연막(34)을 관통하여 제 1 배선(32)에 이르는 접속 구멍(37)이 형성되어 있다.
상기 구성의 배선 홈(36) 및 접속 구멍(37)의 내면에는 배리어층(41)이 형성되어 있다. 이 배리어층(41)은 예를 들면 질화 텅스텐으로 형성되어 있다. 더욱이 배리어층(41) 표면에는 예를 들면 스퍼터링 등의 성막 기술을 사용하여 구리 시드층(42)이 형성되어 있다. 통상, 고 어스팩트비의 홈, 접속 구멍에서는 홈 측벽, 접속 구멍 측벽에서의 구리 시드층의 막 두께 부족을 보충하기 위해 시드층 보강 전해 도금을 행한다. 도면에서는 시드층 보강 전계 도금을 행한 구리 시드층(42)을 도시하였다. 그 후, 기판을 세정한다. 이 세정은 예를 들면 수세에 의해 행한다.
다음에, 도 2b에 도시하는 바와 같이, 구리 전해 도금을 행함으로써, 홈(36) 및 접속 구멍(37)을 구리로 이루어지는 도전층(43)으로 매입한다. 그 때, 제 3 절연막(35) 상의 배리어층(41) 상에도 구리로 이루어지는 도전층(43)이 퇴적된다. 또한, 도면에서는 구리 시드층(42)도 도전층(43)에 포함하여 그리고 있다. 이 전해 도금 공정의 시퀀스에서는 도금 후의 도전층(43) 표면이 평탄화되도록 도금 조건을 선택하여, 표면이 평탄한 구리 도금층을 형성한다. 그 후, 기판을 세정한다. 이 세정은 예를 들면 수세에 의해 행한다.
다음으로, 도 2c에 도시하는 바와 같이, 상기 처리를 행한 기판을 어닐링한다. 이 어닐링에 의해, 전해 도금 후의 미세한 결정립을 갖는 도전층(43)의 구리 결정립의 성장을 촉진한다.
다음에, 도 2d에 도시하는 바와 같이, 전해 연마를 실시하여 절연막(제 3 절연막(35)) 표면의 도전층(43)을 제거하여, 홈(36) 및 접속 구멍(37)의 내부에만 도전층(43)을 남긴다.
계속해서, 도 2e에 도시하는 바와 같이, 질화 텅스텐으로 이루어지는 배리어층(41)을 과산화수소수에 의한 웨트 에칭에 의해 제거한다. 즉, 기판 표면에 과산화수소수 용액을 스프레이하여, 평탄면 상의 불필요한 질화 텅스텐으로 이루어지는 배리어층(41)을 용해하여 제거한다. 질화 텅스텐의 에칭은 등방적으로 진행하기 때문에, 제 3 절연막(35) 표면의 질화 텅스텐을 완전히 제거하기 위해서는 어느 정도의 오버 에칭이 필요해진다. 그 결과, 홈(36)의 측벽에 사이드 에칭이 생겨, 배리어층(41)의 상단(41t)이 도전층(43)의 표면(43s)보다도 낮게 형성된다. 그 후, 기판을 세정한다. 이 세정은 예를 들면 수세에 의해 행한다.
다음에, 도 2f에 도시하는 바와 같이, 무전해 도금에 의해, 노출되어 있는 도전층(43) 표면에 코발트 텅스텐 인(CoWP) 피막(44)을 선택적으로 형성한다. 이 성막의 선택성은 CoWP 무전해 도금을 실시하기 전에, 구리와의 치환 무전해 도금에 의해, 도전층(43) 표면을 팔라듐에 의해 피복해 둔다. 이 팔라듐 피복에 의해, CoWP의 성막은 팔라듐을 촉매로 하여 팔라듐 상에만 발생하는 것에서 기인하고 있다. 일단, 팔라듐의 표면이 CoWP에 의해 피복된 후는 CoWP 자체를 촉매로 한 자기촉매 도금에 의해, 선택성을 유지한 채로 CoWP의 도금 성장이 진행한다. 상기 질화 텅스텐으로 이루어지는 배리어층(41)의 에칭에서 발생한 사이드 에칭에 의한 도전층(43) 표면의 노출은 이 코발트 텅스텐 인 피막(44)에 의해 피복된다. 그 후, 기판을 세정한다. 이 세정은 예를 들면 수세에 의해 행한다.
상기 실시예에서 설명한 재료 중, 배리어층(41)은 질화 텅스텐에 한정되는 것이 아니라, 동일한 기능을 갖는 재료, 예를 들면, 질화 텅스텐 등과 치환하는 것도 가능하다.
상기 설명에서는 홈(36)에 매입된 구리로 이루어지는 도전층(43)에 코발트 텅스텐 인 피막(44)을 형성하는 기술을 설명하였지만, 예를 들면 접속 구멍 내에 구리 혹은 구리 합금으로 이루어지는 플러그를 형성하고, 그 플러그의 표면 측을 코발트 텅스텐 인 피막으로 피복하는 기술에도 적용할 수 있다.
상기 반도체 장치의 제조방법에서는 오목부(홈)(36) 내에 잔류하는 배리어층(41) 상단부가 도전층(43) 측면과 홈(36) 측벽과의 사이로 되도록 제 3 절연막(35) 표면의 배리어층(41)을 제거하고, 그 후 도전층(43) 측부에서 배리어층(41)에 접속함과 동시에 홈(36)의 개구측에 있어서의 도전층(43)을 선택적으로 피복하는 코발트 텅스텐 인 피막(44)을 형성하기 때문에, 코발트 텅스텐 인 피막(44)은 도전층(43) 측부에서 배리어층(41)에 접속함과 동시에 홈(36)의 개구측에 있어서의 도전층(43)을 선택적으로 피복하도록 형성된다. 또한, 코발트 텅스텐 인 피막(44)은 구리와의 계면에서 구리의 우선적 확산 경로로 되기 어렵기 때문에, 도전층(43)에서 구성되는 배선은 높은 일렉트로마이그레이션 내성(신뢰성)이 얻어진다.
또한, 과산화수소수를 사용한 웨트 에칭에 의해, 제 3 절연막(35) 상의 배리어층(41)을 제거하고 있다. 그 때, 제 3 절연막(35) 표면의 배리어층(41)을 완전히 제거하기 위해, 오버 에칭을 행하는 것이 통례이다. 그 결과, 홈(36) 내에 잔류하는 배리어층(41) 상단부는 도전층(43) 측면과 홈(36) 측벽과의 사이로 된다. 그리고 홈(36) 측벽에 형성되어 있는 배리어층(41)은 그 상단이 도전층(43) 표면보다도 홈(36)의 바닥부측으로 되도록 제거된다. 이에 의해, 코발트 텅스텐 인 피막(44)을 형성한 경우에, 도전층(43) 측부에서 배리어층(41)에 접속하도록 형성된다. 이와 같이, 코발트 텅스텐 인 피막(44)이 도전층(43) 측부에서 배리어층(41)과 접속하기 때문에, 도전층(43)은 배리어층(41)과 코발트 텅스텐 인 피막(44)에 의하여 포함된 상태로 된다. 게다가, 그 접속 부분이 도전층(43)의 측부에 위치함으로써, 코발트 텅스텐 인 피막(44)은 도전층(43) 상면 및 측면의 상부 측에서 도전층(43)에 밀착하게 되어, 코발트 텅스텐 인 피막(44)은 벗겨지기 어려워진다. 그 결과, 코발트 텅스텐 인 피막(44)과 배리어층(41)과의 접속력도 강고해지기 때문에, 코발트 텅스텐 인 피막(44)과 배리어층(41)에 의하여, 도전층(43)의 구리 확산이 방지된다. 또한, 도전층(43)으로의 산소 확산도 방지되기 때문에 도전층 산화가 방지된다.
이상, 설명한 바와 같이 본 발명의 반도체 장치에 의하면, 코발트 텅스텐 인 피막이 도전층 측부에서 배리어층에 접속함과 동시에 도전층의 오목부 개구측을 피복하도록 형성되어 있기 때문에, 도전층이 구리 혹은 구리 합금으로 형성된 경우라도, 코발트 텅스텐 인 피막과 도전층과의 사이가 구리의 확산 경로로 되지 않기 때문에, 일렉트로마이그레이션 내성을 확보할 수 있다. 또한, 도전층은 배리어층과 코발트 텅스텐 인 피막으로 포함된 상태로 되어 있기 때문에, 도전층을 배리어층과 코발트 텅스텐 인 피막으로 완전히 피복하여 보호할 수 있다. 게다가, 코발트 텅스텐 인 피막은 도전층 상면 및 측면의 상부 측에서 도전층에 밀착하게 되기 때문에, 코발트 텅스텐 인 피막은 벗겨지기 어렵게 되어 있다. 이상 것으로부터, 도전층을 배선 혹은 플러그로서 사용한 경우에, 높은 신뢰성이 얻어진다. 또한, 코발트 텅스텐 인 피막 상에 직접 저유전율 절연막을 성막할 수 있기 때문에, 배선 시스템 전체의 배선 기생 저항이 대폭 저감된다.
본 발명의 반도체 장치의 제조방법에 의하면, 오목부 내에 잔류하는 배리어층 상단부가 도전층 측면과 오목부 측벽과의 사이로 되도록 배리어층을 제거하기 때문에, 그 후의 코발트 텅스텐 인 피막을 형성하는 공정에서는 코발트 텅스텐 인 피막은 도전층 측부에서 배리어층에 접속함과 동시에 도전층의 오목부 개구측을 피복하도록 형성할 수 있다. 그 때문에, 도전층이 구리 혹은 구리 합금으로 형성된 경우라도, 코발트 텅스텐 인 피막과 도전층과의 사이가 구리의 확산 경로로 되지 않기 때문에, 일렉트로마이그레이션 내성을 확보할 수 있다. 또한, 코발트 텅스텐 인 피막을 배리어층으로 도전층을 포함하는 상태로 형성할 수 있기 때문에, 도전층을 배리어층과 코발트 텅스텐 인 피막으로 완전히 피복하여 보호할 수 있다. 게다가, 코발트 텅스텐 인 피막은 도전층 상면 및 측면의 상부측에서 도전층에 밀착하도록 형성되기 때문에, 코발트 텅스텐 인 피막은 벗겨지기 어렵게 되어 있다. 이상의 것으로부터, 도전층을 배선 혹은 플러그로서 형성한 경우에는 신뢰성 높은 배선 혹은 플러그를 형성할 수 있다. 또한, 코발트 텅스텐 인 피막 상에 직접 저유전율 절연막을 성막할 수 있기 때문에, 배선 시스템 전체의 배선 기생 저항을 대폭 저감할 수 있다.

Claims (8)

  1. 기판 상에 형성된 절연막과, 상기 절연막에 형성된 오목부와, 상기 오목부 내에 배리어층을 통해 매입된 도전층과, 상기 도전층 측부에서 상기 배리어층에 접속함과 동시에 상기 오목부의 개구측에 있어서의 상기 도전층을 피복하는 코발트 텅스텐 인 피막을 구비한 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 배리어층은 상기 도전층보다도 오목부 내부 측에 형성되며, 상기 배리어층과 상기 코발트 텅스텐 인 피막으로 상기 도전층을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 오목부는 배선이 형성되는 홈으로 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 오목부는 제 1 도전층과 제 2 도전층과의 사이를 접속하는 플러그가 형성되는 접속 구멍으로 이루어지는 것을 특징으로 하는 반도체 장치.
  5. 기판 상에 형성된 절연막에 오목부를 형성하는 공정과, 상기 오목부 내면과 함께 상기 절연막 표면에 배리어층을 형성하고, 상기 배리어층을 통해 상기 오목부를 매입하도록 상기 절연막 표면에 도전층을 형성하는 공정과, 상기 오목부 내에 상기 도전층을 남기도록 상기 도전층을 제거함과 동시에 상기 오목부 내에 잔류하는 상기 배리어층 상단부가 상기 도전층 측면과 상기 오목부 측벽과의 사이로 되도록 상기 절연막 표면의 상기 배리어층을 제거하는 공정과, 무전해 도금에 의해 상기 도전층 측부에서 상기 배리어층에 접속함과 동시에 상기 오목부의 개구측에 있어서의 상기 도전층을 선택적으로 피복하는 코발트 텅스텐 인 피막을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 5 항에 있어서, 상기 배리어층은 질화 텅스텐으로 형성되며, 상기 배리어층의 제거는 과산화수소수를 사용한 웨트 에칭에 의한 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 5 항에 있어서, 상기 오목부는 배선이 형성되는 홈에 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 5 항에 있어서, 상기 오목부는 층간의 배선끼리를 접속하는 플러그가 형성되는 접속 구멍에 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020027007433A 2000-10-12 2001-10-12 반도체 장치 및 그 제조방법 KR20020059852A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000311465A JP4644924B2 (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法
JPJP-P-2000-00311465 2000-10-12
PCT/JP2001/008989 WO2002031876A1 (en) 2000-10-12 2001-10-12 Semiconductor device and production method therefor

Publications (1)

Publication Number Publication Date
KR20020059852A true KR20020059852A (ko) 2002-07-13

Family

ID=18791222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027007433A KR20020059852A (ko) 2000-10-12 2001-10-12 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US6878632B2 (ko)
JP (1) JP4644924B2 (ko)
KR (1) KR20020059852A (ko)
TW (1) TW529122B (ko)
WO (1) WO2002031876A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039591A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 구리 확산방지막 형성방법 및 이를 이용한 구리배선제조방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820975B2 (ja) * 2001-12-12 2006-09-13 ソニー株式会社 半導体装置及びその製造方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
TWI291732B (en) * 2002-05-17 2007-12-21 Ebara Corp Substrate treating device and substrate treating method
US20030227091A1 (en) * 2002-06-06 2003-12-11 Nishant Sinha Plating metal caps on conductive interconnect for wirebonding
US6893959B2 (en) * 2003-05-05 2005-05-17 Infineon Technologies Ag Method to form selective cap layers on metal features with narrow spaces
US7883739B2 (en) 2003-06-16 2011-02-08 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
US7087104B2 (en) 2003-06-26 2006-08-08 Intel Corporation Preparation of electroless deposition solutions
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
US7087517B2 (en) * 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
US7207096B2 (en) 2004-01-22 2007-04-24 International Business Machines Corporation Method of manufacturing high performance copper inductors with bond pads
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
US7714441B2 (en) * 2004-08-09 2010-05-11 Lam Research Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
US7189626B2 (en) * 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
US7422979B2 (en) * 2005-03-11 2008-09-09 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a diffusion barrier stack and structure thereof
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
US7317253B2 (en) 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
US20070004871A1 (en) * 2005-06-30 2007-01-04 Qiwei Lu Curable composition and method
US7378455B2 (en) * 2005-06-30 2008-05-27 General Electric Company Molding composition and method, and molded article
TW200746355A (en) * 2005-07-12 2007-12-16 St Microelectronics Crolles 2 Integration control and reliability enhancement of interconnect air cavities
US20070066710A1 (en) * 2005-09-21 2007-03-22 Peters Edward N Method for electrical insulation and insulated electrical conductor
US20070210448A1 (en) * 2006-03-10 2007-09-13 International Business Machines Corporation Electroless cobalt-containing liner for middle-of-the-line (mol) applications
US8193087B2 (en) 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
KR100752198B1 (ko) * 2006-09-13 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
JP5613388B2 (ja) * 2009-07-23 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US8232200B1 (en) 2011-03-18 2012-07-31 International Business Machines Corporation Methods of forming integrated circuit devices having damascene interconnects therein with metal diffusion barrier layers and devices formed thereby
US20150235953A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
WO2017111820A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Reduced height liner for interconnects
TW202341349A (zh) 2017-11-30 2023-10-16 美商英特爾股份有限公司 用於先進積體電路結構製造之異質金屬線組成
EP3718142A4 (en) 2017-11-30 2021-09-22 Intel Corporation STRUCTURING RIBS FOR THE PRODUCTION OF AN INTEGRATED CIRCUIT

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326698B2 (ja) * 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
JPH07201983A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08330314A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置およびその製造方法
JPH0964034A (ja) 1995-08-18 1997-03-07 Toshiba Corp 半導体装置およびその製造方法
JPH0974095A (ja) * 1995-09-07 1997-03-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6870263B1 (en) * 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
JP2000323479A (ja) 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
TW476134B (en) * 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
JP2001316834A (ja) * 2000-04-28 2001-11-16 Sony Corp 無電解メッキ装置および導電膜の形成方法
US6645550B1 (en) * 2000-06-22 2003-11-11 Applied Materials, Inc. Method of treating a substrate
US6709874B2 (en) * 2001-01-24 2004-03-23 Infineon Technologies Ag Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039591A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 구리 확산방지막 형성방법 및 이를 이용한 구리배선제조방법

Also Published As

Publication number Publication date
WO2002031876A1 (en) 2002-04-18
TW529122B (en) 2003-04-21
JP2002118111A (ja) 2002-04-19
US20030119317A1 (en) 2003-06-26
US6878632B2 (en) 2005-04-12
JP4644924B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
KR20020059852A (ko) 반도체 장치 및 그 제조방법
JP4516640B2 (ja) 半導体素子における相互接続構造の形成方法
US6787460B2 (en) Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
US6020266A (en) Single step electroplating process for interconnect via fill and metal line patterning
US20020158338A1 (en) Semiconductor device and method of manufacturing the same
JP5857615B2 (ja) 電子装置およびその製造方法
US6340633B1 (en) Method for ramped current density plating of semiconductor vias and trenches
US8853074B2 (en) Method of manufacturing semiconductor device
JP2000040742A (ja) ダマスク方法による銀メタリゼ―ション
JP2005340808A (ja) 半導体装置のバリア構造
US8084355B2 (en) Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry
KR100752971B1 (ko) 배선 구조 및 그 형성 방법
US6518173B1 (en) Method for avoiding fluorine contamination of copper interconnects
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
US6320263B1 (en) Semiconductor metalization barrier and manufacturing method therefor
KR101088813B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20010048302A (ko) 반도체소자의 컨택 형성방법
US6323135B1 (en) Method of forming reliable capped copper interconnects/with high etch selectivity to capping layer
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20030064257A (ko) 반도체 장치
JP2005142330A (ja) 半導体装置の製造方法及び半導体装置
KR100906306B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100868553B1 (ko) 상호접속 장치 및 그 제조방법
KR100357194B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100443795B1 (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application