JP2005142330A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【課題】スパッタリング法を用いなくてもメッキシード層を形成することができるようにする。
【解決手段】 第１の導電層４，７の上に絶縁膜１０を形成する工程と、絶縁膜１０の第1の導電層７と重なる部分に、絶縁膜１０を貫通する接続孔１０ａ，１０ｂを形成する工程と、絶縁膜の上、ならびに接続孔１０ａ，１０ｂの底面及び側面に導電ペーストを塗布して乾燥させることによりメッキシード層１３を形成する工程と、メッキシード層１３の上に第２の導電層１４を電解メッキ又は無電解メッキにより形成する工程と、絶縁膜１０の上の少なくとも一部から第２の導電層１４及びメッキシード層１３を除去し、第１の導電層４，７と接続する配線１４ａ，１４ｂを形成する工程を具備する。
【選択図】 図２

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、導電層をメッキにより形成するにあたり、スパッタリング法を用いなくてもメッキシード層を形成することができる半導体装置の製造方法及び半導体装置に関する。

図８及び図９の各図は、従来の半導体装置の製造方法を示す断面図である。
まず、図８(ａ)に示すように、シリコン基板（図示せず）上に第１の層間絶縁膜１０１を形成し、この第１の層間絶縁膜１０１に配線用溝を形成する。次に、この配線用溝内及び第１の層間絶縁膜１０１上にスパッタ法によりバリアメタル膜１０３を堆積する。

この後、配線用溝内に、Ｃｕ又はＣｕ合金からなる下層配線１０５ａ，１０５ｂを形成する。次いで、下層配線１０５ａ，１０５ｂ及び第１の層間絶縁膜１０１の上に第１のエッチングストッパー膜１０７を形成し、第１のエッチングストッパー膜１０７上に第２の層間絶縁膜１０９を堆積する。

次に、第２の層間絶縁膜１０９上に第２のエッチングストッパー膜１１１を形成し、この第２のエッチングストッパー膜１１１の上に第３の層間絶縁膜１１３を堆積する。次いで、第３の層間絶縁膜１１３上に図示せぬレジスト膜を設け、このレジスト膜をマスクとして第３の層間絶縁膜１１３、第２のエッチングストッパー膜１１１及び第２の層間絶縁膜１０９をエッチングする。これにより、第２の層間絶縁膜１０９には下層配線１０５ａ，１０５ｂ上に位置する接続孔１０９ａ，１０９ｂが形成される。

この後、レジスト膜を剥離した後、第３の層間絶縁膜１１３上にレジスト膜（図示せず）を設け、このレジスト膜をマスクとし且つ第１及び第２のエッチングストッパー膜１０７，１１１をストッパーとして第３の層間絶縁膜１１３をエッチングする。これにより、第３の層間絶縁膜１１３には配線用溝１１３ａ，１１３ｂが形成される。次いで、レジスト膜をマスクとして第１及び第２のエッチングストッパー膜１０７，１１１をエッチングした後、該レジスト膜を剥離する。なお、第１及び第２のエッチングストッパー膜１０７，１１１は、レジスト膜を剥離した後に、エッチングすることも可能である。

次に、図８(ｂ)に示すように、接続孔１０９ａ，１０９ｂ内で露出している下層配線１０５ａ，１０５ｂにＡｒ１１６を用いた逆スパッタ処理を行う。この逆スパッタ処理を行う理由は、下層配線と安定した電気的な接続を得るためである。

この後、図９(ａ)に示すように、接続孔１０９ａ，１０９ｂ内、配線用溝１１３ａ，１１３ｂ内及び第３の層間絶縁膜１１３上にスパッタ法によりバリアメタル膜１１９を堆積する。次いで、このバリアメタル膜１１９上、接続孔１０９ａ，１０９ｂ内及び配線用溝１１３ａ，１１３ｂ内にスパッタリング法によりＣｕ又はＣｕ合金からなるメッキシード層１１４を堆積させる。

次に、図９(ｂ)に示すように、メッキシード層１１４の上に電界メッキ法により金属層を形成する。次いで、第３の層間絶縁膜１１３上に存在する金属層、メッキシード層１１４及びバリアメタル膜１１９を研磨除去する。これにより、第２の層間絶縁膜１０９の接続孔１０９ａ，１０９ｂ内及び第３の層間絶縁膜１１３の配線用溝１１３ａ，１１３ｂ内に、金属層からなる上層配線１２１ａ，１２１ｂが形成される。
特開２００２−３５９２４３号公報（第２段落〜第８段落）

上記した方法において、上層配線を形成するためのメッキシード層は、スパッタリング法により形成されている。このため、半導体装置の製造ラインにおいて、メッキシード層を形成するために、高価な装置が必要になっていた。また一般にスパッタリングを行う装置の制御は複雑であるため、メッキシード層形成の生産性を高い状態で維持することは難しかった。
本発明は上記のような事情を考慮してなされたものであり、その目的は、スパッタリング法を用いなくてもメッキシード層を形成することができる半導体装置の製造方法及び半導体装置を提供することにある。

上記課題を解決するため、本発明にかかる半導体装置の製造方法は、
第1の導電層の上に絶縁膜を形成する工程と、
前記絶縁膜に、前記第1の導電層上に位置する接続孔を形成する工程と、
前記接続孔の底面及び側面に導電ペーストを塗布して乾燥させることによりメッキシード層を形成する工程と、
電解メッキ又は無電解メッキにより、前記メッキシード層の上に第２の導電層を形成する工程と
を具備する。

この半導体装置の製造方法によれば、メッキを行うために必要なメッキシード層を、導電ペーストを塗布して乾燥させることにより形成している。このためメッキシード層を形成するためにスパッタリング法を用いる必要がなくなる。したがってメッキシード層を形成するために必要な装置を安価にして、半導体装置の製造ラインへの投資を少なくすることができる。

メッキシード層を形成する工程において、メッキシード層を、接続孔の底面及び側面、ならびに絶縁膜の上に形成し、第２の導電層を形成する工程において、接続孔の中及び絶縁膜の上に第２の導電層を形成し、さらに第２の導電層を形成する工程の後に、絶縁膜の上の少なくとも一部から第２の導電層及びメッキシード層を除去し、第１の導電層と接続する配線を形成する工程を具備してもよい。
第１の導電層は、例えば半導体基板、ゲート電極及び配線のうちの少なくとも一つである。また第２の導電層は、Ｃｕ、Ｃｕ合金、Ｎｉ、Ｎｉ合金のうちの少なくとも一つを含む。

接続孔を形成する工程の後、かつメッキシード層を形成する工程の前に、接続孔を酸及びプラズマの少なくとも一方を用いて表面処理する工程をさらに具備してもよい。このようにすると、接続孔のアスペクト比が大きくても導電ペーストを接続孔の底面及び側面に塗布しやすくなる。

メッキシード層及び第１の導電層の接続部をアニール処理することにより、メッキシード層と第１の導電層の接触抵抗を低下させてもよい。この場合、導電ペーストを窒素雰囲気下でベーク処理することにより乾燥させると、導電ペーストは乾燥中に酸化しにくくなる。

本発明にかかる他の半導体装置の製造方法は、絶縁膜に溝を形成する工程と、
前記溝の底面及び側面、ならびに前記絶縁膜上に導電ペーストを塗布して乾燥させることによりメッキシード層を形成する工程と、
前記メッキシード層の上に電解メッキ又は無電解メッキにより導電層を形成する工程と、
前記絶縁膜上に存在する前記導電層及び前記メッキシード層をＣＭＰ法で研磨削除することにより、前記溝内に前記導電層及び前記メッキシード層を残す工程と
を具備する。

本発明にかかる他の半導体装置の製造方法は、第１の導電層の上に絶縁膜を形成する工程と、
前記絶縁膜に、前記導電層上に位置する接続孔及び該接続孔に繋がる配線用溝を形成する工程と、
前記接続孔の底面及び側面、前記配線用溝の底面及び側面、ならびに前記絶縁膜上に導電ペーストを塗布して乾燥させることによりメッキシード層を形成する工程と、
前記メッキシード層の上に電解メッキ又は無電解メッキにより第２の導電層を形成する工程と、
前記絶縁膜上に存在する前記第２の導電層及び前記メッキシード層をＣＭＰ法で研磨削除することにより、前記配線用溝内に前記第１の導電層に接続する配線を形成する工程と
を具備する。

上記した各半導体装置の製造方法において、メッキシード層を形成する工程において、導電ペーストをスクリーン印刷により塗布することが可能である。この場合、導電ペーストとして、粘度が５０００ｃｐｓ以上１５０００ｃｐｓ以下の導電ペーストを用いると、導電ペーストを接続孔の底面及び側面に塗布しやすくなる。
またメッキシード層を形成する工程において、導電ペーストをスピンコーター法により塗布することも可能である。この場合、導電ペーストとして、粘度が４００ｃｐｓ以上６００ｃｐｓ以下の導電ペーストを用いると、導電ペーストを接続孔の底面及び側面に塗布しやすくなる。

本発明にかかる半導体装置は、
第１の導電層と、
前記下層配線上に設けられた絶縁膜と、
前記絶縁膜の前記下層配線と重なる部分に形成され、前記絶縁膜を貫通する接続孔と、
前記接続孔の底面及び側面を覆い、導電ペーストを乾燥させることにより形成されたメッキシード層と、
前記接続孔の中において前記メッキシード層の上に設けられ、電解メッキ法によって形成された第２の導電層と
を具備する。

この半導体装置において、絶縁膜上に形成され、第１の導電層と接続する配線をさらに具備し、配線は、メッキシード層及び第２の導電層を、接続孔の底面及び側面、ならびに絶縁膜上に形成した後パターニングすることにより形成されていてもよい。また絶縁膜に形成された配線用溝と、配線用溝に埋め込まれ、第１の導電層と接続する配線をさらに具備し、配線は、メッキシード層及び第２の導電層を、接続孔の底面及び側面、配線用溝の底面及び側面、ならびに絶縁膜上に形成した後、絶縁膜上に存在する第2の導電層及びメッキシード層をＣＭＰ法により研磨削除することにより形成されていてもよい。
接続孔は、メッキシード層を形成する前に、酸及びプラズマの少なくとも一方を用いて表面処理されていてもよい。

発明を実施するための形態

以下、図面を参照して本発明の実施の形態について説明する。 図１の各図及び図２の各図は、本発明の第１の実施の形態にかかる半導体装置の製造方法を示す断面図であり、ＭＯＳトランジスタのゲート電極及びソース／ドレイン領域の拡散層に接続する配線を電解メッキ法または無電解メッキ法を用いて形成するにあたり、メッキシード層をスパッタリング法を用いずに形成する工程を含んでいる。

まず、図１（ａ）に示すように、シリコン基板１の表面上に図示せぬ素子分離膜を形成し、素子分離膜の相互間のシリコン基板１上にシリコン酸化膜２を熱酸化法により形成する。この後、シリコン酸化膜２の上にＣＶＤ法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜をパターニングすることにより、シリコン酸化膜２の上に多結晶シリコンからなるゲート電極４が形成される。次に、ゲート電極４及び素子分離膜をマスクとしてシリコン基板１に不純物イオンを注入した後、シリコン基板１に熱処理を施す。これにより、シリコン基板１のソース／ドレイン領域には自己整合的にソース／ドレイン領域の拡散層７が２つ形成される。なおゲート電極４及び拡散層７は第１の導電層の一例である。

次に、図１（ｂ）に示すように、次に、ゲート電極４、ソース／ドレイン領域の拡散層７及び素子分離膜を含む全面上に層間絶縁膜１０をＣＶＤ法により堆積する。この後、この層間絶縁膜１０の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜１０上にレジストパターン１２を形成する。

次いで、図１（ｃ）に示すように、このレジストパターン１２をマスクとして層間絶縁膜１０及びシリコン酸化膜２をエッチングする。これにより、該層間絶縁膜１０にゲート電極４及びソース／ドレイン領域の拡散層７の上に位置する接続孔１０ａ及び１０ｂが形成される。ここでゲート電極４の下に位置するシリコン酸化膜２によってゲート酸化膜２ａが構成される。

次いで、図２(ａ)に示すように、レジストパターンを除去した後、層間絶縁膜１０の表面、ならびに接続孔１０ａ，１０ｂそれぞれの底面及び側面に導電ペーストを塗布する。次いで塗布した導電ペーストをベーク処理して乾燥させることにより、メッキシード層１３を形成する。このとき、導電ペーストが酸化することを防止するため、窒素雰囲気でベーク処理するのが好ましい。さらに好ましくは、窒素雰囲気において３００℃以下でベーク処理するのが好ましい。

導電ペーストは、例えばＣｕやＮｉを含んでおり、例えばスクリーン印刷法やスピンコーター法によって塗布される。スクリーン印刷法を用いる場合、例えば複数のシリコンウェハを同一の台に載置して、これら複数のシリコンウェハに同時に導電ペーストを印刷することができる。

導電ペーストは接続孔１０ａ，１０ｂそれぞれの底面及び側面に隙間なく塗布されるのが好ましい。スクリーン印刷法を用いるとき、導電ペーストの粘度を５０００ｃｐｓ以上１５０００ｃｐｓ以下にするのが好ましい。特に１００００ｃｐｓ前後が好ましい。またスピンコーター法を用いるとき、導電ペーストの粘度を４００ｃｐｓ以上６００ｃｐｓにするのが好ましい。特に５００ｃｐｓ前後が好ましい。粘度をこれらのようにすると導電ペーストを接続孔１０ａ，１０ｂそれぞれの底面及び側面に隙間なく塗布しやすくなる。

また接続孔１０ａ，１０ｂのアスペクト比が大きい場合、導電ペーストの粘度を低くすると、導電ペーストを接続孔１０ａ，１０ｂそれぞれの底面及び側面に隙間なく塗布しやすくなる。逆に接続孔１０ａ，１０ｂのアスペクト比が小さい場合、導電ペーストの粘度を大きくすると、導電ペーストを接続孔１０ａ，１０ｂそれぞれの底面及び側面に隙間なくかつ薄く塗布しやすくなる
なお導電ペーストは、Ｃｕ粉又はＮｉ粉などの金属粉、カルボキシル基や水産基等の官能基を有している有機高分子樹脂バインダー（例えばセルロース樹脂やアルキッド樹脂など）、及び溶剤を含んでいるが、その粘度は、有機高分子樹脂バインダーの量及び溶剤の量を調整することにより変更できる。

次に、図２（ｂ）に示すように、メッキシード層１３の上に電解メッキ法により金属を析出させ、第２の導電層の一例である金属層１４を形成する。金属層１４は、例えばＣｕ又はＣｕ合金、もしくはＮｉ又はＮｉ合金であるが、Ａｌ、Ａｇ又はＡｕもしくはこれらを含む合金であってもよい。

次いでゲート電極４及びメッキシード層１３の接続部、ならびに拡散層７とメッキシード層１３の接続部をアニール処理し、メッキシード層１３に含まれる金属を拡散層７及びゲート電極４それぞれに拡散させる。これにより、メッキシード層１３と拡散層７の間の接触抵抗、及びメッキシード層１３とゲート電極４の間の接触抵抗をそれぞれ低くすることができる。

次に、図２（ｃ）に示すように、金属層１４及びメッキシード層１３を、接続孔１０ａ内及びその上の部分、ならびに接続孔１０ｂ内及びその上の部分を残すようにパターニングすることにより、ゲート電極４と接続する配線１４ａ、及び拡散層７と接続する配線１４ｂそれぞれを形成する。金属層１４及びメッキシード層１３のパターニングは、例えば以下のように行われる。まず金属層１４の上にフォトレジスト膜(不図示)を塗布し、このフォトレジスト膜を露光及び現像することにより、レジストパターンを形成する。そしてこのレジストパターンをマスクとしてエッチングを行ってパターニングを行う。

上記のように第１の実施の形態によれば、層間絶縁膜１０の上に金属層１４を電解メッキ法または無電解メッキ法を用いて形成し、この金属層１４をエッチングすることにより、ゲート電極４に接続する配線１４ａ、及び拡散層７に接続する配線１４ｂを形成している。ここで金属層１４を電解メッキ法または無電解メッキ法で形成するにあたり、導電ペーストを塗布して乾燥させることによりメッキシード層１３を形成している。このため、メッキシード層１３を形成するためにスパッタリング法を用いる必要はなくなり、メッキシード層１３を形成するために必要な装置を安価にすることができる。したがって半導体装置の製造ラインへの投資を減らし、半導体装置の製造コストを低くすることができる。
またスパッタリングを行う場合と比べてメッキシード層１３を形成する装置の制御は容易になるため、メッキシード層１３を形成するときの生産性を容易に上げることができる。

なお、第１の実施の形態において金属層１４を電解メッキ法により形成したが、金属層１４を無電解メッキ法により形成してもよい。例えば無電解メッキ法によりＮｉ層を金属層１４として形成する場合、Ａｌを含む導電ペーストを用いてメッキシード層１３を形成し、メッキシード層をジンケート処理した後、無電解Ｎｉメッキ槽にシリコン基板１を浸漬させる。このときメッキ槽の溶液を例えば９０℃程度にする。

次に、図３の各図及び図４の各図に示した断面図を用いて、本発明の第２の実施の形態にかかる半導体装置の製造方法を説明する。本実施の形態において第１の実施の形態と同一の構成については同一の符号を付し、説明を省略する。

まず図３（ａ）に示すように、第１の実施の形態における図１の各図で説明した処理を行い、層間絶縁膜１０に、ゲート電極４上に位置する接続孔１０ａ、及び拡散層７上に位置する接続孔１０ｂを形成する。ここで接続孔１０ａ，１０ｂのアスペクト比は第１の実施の形態と比べて大きい。
次いで図３（ｂ）に示すように層間絶縁膜１０の表面及び接続孔１０ａ，１０ｂそれぞれの側面及び底面を酸及び／又はプラズマを用いて表面処理し、粗くする。なお酸としては例えば硫酸を含む酸性溶液を使用し、プラズマとしては例えば酸素プラズマを用いる。

次いで、図４（ａ）に示すように、導電ペーストを塗布して、乾燥させることによりメッキシード層１３を形成する。これらの工程は第１の実施の形態と同じである。接続孔１０ａ，１０ｂの側面及び底面は表面処理により粗くなっているため、接続孔１０ａ，１０ｂのアスペクト比が大きい場合でも、接続孔１０ａ，１０ｂの側面及び底面に導電ペーストを隙間なく塗布することができる。

次いで図４（ｂ）に示すように金属層１４を電解メッキ法又は無電解メッキ法により形成する。次いでゲート電極４及びメッキシード層１３の接続部、ならびに拡散層７とメッキシード層１３の接続部をアニール処理してこれらの間の接触抵抗を低くする。次いで金属層１４及びメッキシード層１３をパターニングし、配線１４ａ，１４ｂを形成する。これらの各工程は、第一の実施の形態と同じである。

上記のように第２の実施の形態によれば、第１の実施の形態と動揺の効果を得ることができる。また接続孔１０ａ，１０ｂの側面及び底面を表面処理により粗くしたため、接続孔１０ａ，１０ｂのアスペクト比が大きくても接続孔１０ａ，１０ｂの側面及び底面に導電ペーストを隙間なく塗布することができる。したがって接続孔１０ａ，１０ｂのアスペクト比が大きくても配線１４ａ，１４ｂに配線不良は生じにくくなる。

次に、図５〜図７の各図に示した断面図を用いて、本発明の第３の実施の形態にかかる半導体装置の製造方法を説明する。本実施の形態は、下層配線と接続する上層配線を電解メッキ法または無電解メッキ法で形成するにあたり、スパッタリング法を用いずにメッキシード層を形成する工程を含んでいる。

まず図５（ａ）に示すように、シリコン基板（図示せず）上に例えばシリコン酸化膜からなる第１の層間絶縁膜２０を形成し、この第１の層間絶縁膜２０に深さ０．２〜１．０μｍ程度の配線用溝２０ａ，２０ｂを形成する。次に、この配線用溝２０ａ，２０ｂ内及び第１の層間絶縁膜２０上にスパッタ法によりバリアメタル膜２３を堆積する。このバリアメタル膜２３にはＴａ膜、ＴａＮ膜又はＴａ／ＴａＮ積層膜が用いられる。

この後、配線用溝２０ａ，２０ｂ内及びバリアメタル膜２３上にメッキシード層（図示せず）を堆積させる。このメッキシード層は、第１の実施の形態におけるメッキシード層１３と同様の工程、すなわち導電ペーストを塗布して乾燥させることにより形成される。次に、このメッキシード層上に電界メッキ法又は無電解メッキ法により金属層を形成する。この後、第１の層間絶縁膜２０上に存在する金属層、メッキシード層及びバリアメタル膜２３をＣＭＰ（Chemical Mechanical Polishing）法により研磨削除し、金属層、メッキシード層及びバリアメタル膜２３を配線用溝２０ａ，２０ｂに残す。これにより、第１の層間絶縁膜２０の配線用溝２０ａ，２０ｂ内に、埋め込まれた金属層からなる下層配線２５ａ，２５ｂが形成される。なお下層配線２５ａ，２５ｂそれぞれは第１の導電層の一例である。

次に、下層配線２５ａ，２５ｂ及び第１の層間絶縁膜２０の上にＣＶＤ（Chemical Vapor Deposition）法により例えばシリコン窒化膜からなる厚さ０．０５〜０．１μｍ程度の第１のエッチングストッパー膜２７を形成する。次に、第１のエッチングストッパー膜２７上にＣＶＤ法によりシリコン酸化膜からなる厚さ０．５〜１．０μｍ程度の第２の層間絶縁膜２９を堆積する。

この後、第２の層間絶縁膜２９上にＣＶＤ法によりシリコン酸化膜からなる厚さ０．０５〜０．１μｍ程度の第２のエッチングストッパー膜３１を形成する。この後、第２のエッチングストッパー膜３１の上にシリコン酸化膜からなる厚さ０．５〜１．０μｍ程度の第３の層間絶縁膜３３を堆積する。次いで、第３の層間絶縁膜３３上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、第３の層間絶縁膜３３上に接続孔用の開口部を有する第１のレジストパターン３５を形成する。

次に、図５（ｂ）に示すように、第１のレジストパターン３５をマスクとして第３の層間絶縁膜３３、第２のエッチングストッパー膜３１及び第２の層間絶縁膜２９をエッチングする。これにより、第２の層間絶縁膜２９には下層配線２５ａ，２５ｂ上に位置する接続孔２９ａ，２９ｂが形成される。

この後、図６（ａ）に示すように、第１のレジストパターン３５を剥離した後、第３の層間絶縁膜３３上にレジスト膜を塗布し、このレジスト膜を露光、現像する。これにより、第３の層間絶縁膜３３上には配線用溝を形成するための開口部を有する第２のレジストパターン３７が形成される。次いで、第２のレジストパターン３７をマスクとし且つ第１及び第２のエッチングストッパー膜２７，３１をストッパーとして第３の層間絶縁膜３３をエッチングする。これにより、第３の層間絶縁膜３３には配線形成用の配線用溝３３ａ，３３ｂが、接続孔２９ａ，２９ｂに繋った形状に形成される。

次に、第２のレジストパターン３７をマスクとして第１及び第２のエッチングストッパー膜２７，３１をエッチングした後、第２のレジストパターン３７を剥離する。なお、第１及び第２のエッチングストッパー膜２７，３１は、第２のレジストパターン３７を剥離した後に、エッチングすることも可能である。

次に、図６（ｂ）に示すように、第３の層間絶縁膜３３の表面、配線用溝３３ａ，３３ｂの側面及び底面、ならびに接続孔２９ａ，２９ｂの側面及び底面にバリアメタル膜３８を形成する。バリアメタル膜３８にはＴａ膜、ＴａＮ膜又はＴａ／ＴａＮ積層膜が用いられる。次いでバリアメタル膜３８上に導電ペーストを塗布し、乾燥させることによりメッキシード層３９を形成する。メッキシード層３９の形成方法は、第１の実施の形態におけるメッキシード層１３の形成方法と同じである。
この後、図７（ａ）に示すように、メッキシード層３９上に電界メッキ法又は無電解メッキ法により金属層４１を形成する。金属層４１は第２の導電層の一例であり、またその組成を第１の実施の形態にかかる金属層１４の組成と同じにすることができる。

次に、図７（ｂ）に示すように、第３の層間絶縁膜３３上に存在する金属層４１、メッキシード層３９、及びバリアメタル膜３８をＣＭＰ法により研磨削除し、金属層４１、メッキシード層３９、及びバリアメタル膜３８を配線用溝３３ａ，３３ｂ内、及び接続孔２９ａ，２９ｂ内に残す。これにより、第２の層間絶縁膜２９の接続孔２９ａ，２９ｂ内及び第３の層間絶縁膜３３の配線用溝３３ａ，３３ｂ内に、金属層４１の一部が埋め込まれた上層配線４１ａ，４１ｂが形成される。つまり、配線用溝３３ａに形成された上層配線４１ａは、接続孔２９ａ内に埋め込まれた金属層を介して下層配線２５ａに電気的に接続されている。また配線用溝３３ｂに形成された配線４１ｂは、接続孔２９ｂ内に埋め込まれた金属層を介して下層配線２５ｂに電気的に接続されている。このようにしてデュアルダマシン法により下層配線２５ａ，２５ｂ、及び上層配線４１ａ，４１ｂが形成される。

上記のように第３の実施の形態によれば、金属層２５，４１を電解メッキ法または無電解メッキ法により形成し、これら金属層をエッチングすることにより、下層配線２５ａ，２５ｂ、及びこれら下層配線２５ａ，２５ｂそれぞれに接続する上層配線４１ａ，４１ｂを形成している。ここで、導電ペーストを塗布して乾燥させることにより、金属層２５，４１それぞれのメッキシード層を形成している。このため、メッキシード層を形成するためにスパッタリング法を用いる必要はなくなり、メッキシード層を形成するために必要な装置は安価になる。したがって半導体装置の製造ラインへの投資を減らし、半導体装置の製造コストを低くすることができる。

尚、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。

（ａ）〜（ｃ）は、第１の実施の形態にかかる半導体装置の製造方法を示す断面図。 （ａ）〜（ｃ）は、図１の続きの工程を示す断面図。 （ａ）及び（ｂ）は、第２の実施の形態にかかる半導体装置の製造方法を示す断面図。 （ａ）及び（ｂ）は、図３の続きの工程を示す断面図。 （ａ）及び（ｂ）は、第３の実施の形態にかかる半導体装置の製造方法を示す断面図。 （ａ）及び（ｂ）は、図５の続きの工程を示す断面図。 （ａ）及び（ｂ）は、図６の続きの工程を示す断面図。 （ａ）及び（ｂ）は、従来の半導体装置の製造方法を示す断面図。 （ａ）及び（ｂ）は、図８の続きの工程を示す断面図。

符号の説明

１…シリコン基板、２…シリコン酸化膜、２ａ…ゲート酸化膜、４…ゲート電極、７…拡散層、１０…層間絶縁膜、１０ａ，１０ｂ，２９ａ，２９ｂ，１０９ａ，１０９ｂ…接続孔、１２…レジストパターン、１３，３９，１１４…メッキシード層、１４，２５，４１…金属層、１４ａ，１４ｂ…配線、２０，１０１…第１の層間絶縁膜、２０ａ，２０ｂ，３３ａ，３３ｂ，１１３ａ，１１３ｂ…配線用溝、２３，３８，１０３，１１９…バリアメタル膜、２５ａ，２５ｂ，１０５ａ，１０５ｂ…下層配線、２７，１０７…第１のエッチングストッパー膜、２９，１０９…第２の層間絶縁膜、３１，１１１…第２のエッチングストッパー膜、３３，１１３…第３の層間絶縁膜、３５…第１のレジストパターン、３７…第２のレジストパターン、４１ａ，４１ｂ，１２１ａ，１２１ｂ…上層配線、１１６…Ａｒ

Claims (17)

1. 第1の導電層の上に絶縁膜を形成する工程と、
   前記絶縁膜に、前記第1の導電層上に位置する接続孔を形成する工程と、
   前記接続孔の底面及び側面に導電ペーストを塗布して乾燥させることによりメッキシード層を形成する工程と、
   電解メッキ又は無電解メッキにより、前記メッキシード層の上に第２の導電層を形成する工程と
   を具備する半導体装置の製造方法。
2. 前記メッキシード層を形成する工程において、前記メッキシード層を、前記接続孔の底面及び側面、ならびに前記絶縁膜の上に形成し、
   前記第２の導電層を形成する工程において、前記接続孔の中及び前記絶縁膜の上に前記第２の導電層を形成し、
   前記第２の導電層を形成する工程の後に、前記第２の導電層及び前記メッキシード層をパターニングすることにより、前記第１の導電層と接続する配線を形成する工程をさらに具備する請求項１に記載の半導体装置の製造方法。
3. 前記第１の導電層は、半導体基板、ゲート電極及び配線のうちの少なくとも一つである請求項１又は２に記載の半導体装置の製造方法。
4. 前記第２の導電層は、Ｃｕ、Ｃｕ合金、Ｎｉ、Ｎｉ合金のうちの少なくとも一つを含む請求項１〜３のいずれかに記載の半導体装置の製造方法。
5. 前記接続孔を形成する工程の後、かつ前記メッキシード層を形成する工程の前に、前記接続孔を酸及びプラズマの少なくとも一方を用いて表面処理する工程をさらに具備する請求項１〜４のいずれかに記載の半導体装置の製造方法。
6. 前記メッキシード層及び前記第１の導電層の接続部をアニール処理することにより、前記メッキシード層と前記第１の導電層の接触抵抗を低下させる工程をさらに具備する請求項１〜５のいずれかに記載の半導体装置の製造方法。
7. 絶縁膜に溝を形成する工程と、
   前記溝の底面及び側面、ならびに前記絶縁膜上に導電ペーストを塗布して乾燥させることによりメッキシード層を形成する工程と、
   前記メッキシード層の上に電解メッキ又は無電解メッキにより導電層を形成する工程と、
   前記絶縁膜上に存在する前記導電層及び前記メッキシード層をＣＭＰ法で研磨削除することにより、前記溝内に前記導電層及び前記メッキシード層を残す工程と
   を具備する半導体装置の製造方法。
8. 第１の導電層の上に絶縁膜を形成する工程と、
   前記絶縁膜に、前記導電層上に位置する接続孔及び該接続孔に繋がる配線用溝を形成する工程と、
   前記接続孔の底面及び側面、前記配線用溝の底面及び側面、ならびに前記絶縁膜上に導電ペーストを塗布して乾燥させることによりメッキシード層を形成する工程と、
   前記メッキシード層の上に電解メッキ又は無電解メッキにより第２の導電層を形成する工程と、
   前記絶縁膜上に存在する前記第２の導電層及び前記メッキシード層をＣＭＰ法で研磨削除することにより、前記配線用溝内に前記第１の導電層に接続する配線を形成する工程と
   を具備する半導体装置の製造方法。
9. 前記メッキシード層を形成する工程において、前記導電ペーストをスクリーン印刷により塗布する請求項1〜８のいずれかに記載の半導体装置の製造方法。
10. 前記導電ペーストとして、粘度が５０００ｃｐｓ以上１５０００ｃｐｓ以下の導電ペーストを用いる請求項９に記載の半導体装置の製造方法。
11. 前記メッキシード層を形成する工程において、前記導電ペーストをスピンコーター法により塗布する請求項1〜８のいずれかに記載の半導体装置の製造方法。
12. 前記導電ペーストとして、粘度が４００ｃｐｓ以上６００ｃｐｓ以下の導電ペーストを用いる請求項１１に記載の半導体装置の製造方法。
13. 前記メッキシード層を形成する工程において、前記導電ペーストを窒素雰囲気下でベーク処理することにより乾燥させる請求項１〜１２のいずれかに記載の半導体装置の製造方法。
14. 第１の導電層と、
    前記第１の導電層上に設けられた絶縁膜と、
    前記絶縁膜に形成され、前記第１の導電層上に位置する接続孔と、
    前記接続孔の底面及び側面を覆い、導電ペーストを乾燥させることにより形成されたメッキシード層と、
    前記接続孔の中において前記メッキシード層の上に設けられ、電解メッキ又は無電解メッキによって形成された第２の導電層と
    を具備する半導体装置。
15. 前記絶縁膜上に形成され、前記第１の導電層と接続する配線をさらに具備し、
    前記配線は、前記メッキシード層及び前記第２の導電層を、前記接続孔の底面及び側面、ならびに前記絶縁膜上に形成した後パターニングすることにより形成されている請求項１４に記載の半導体装置。
16. 前記絶縁膜に、前記接続孔上を通るように形成された配線用溝と、
    前記配線用溝に埋め込まれ、前記第１の導電層と接続する配線をさらに具備し、
    前記配線は、
    前記メッキシード層及び前記第２の導電層を、前記接続孔の底面及び側面、前記配線用溝の底面及び側面、ならびに前記絶縁膜上に形成した後、前記絶縁膜上に存在する前記第２の導電層及び前記メッキシード層をＣＭＰ法により研磨削除することにより形成されている請求項１４に記載の半導体装置。
17. 前記接続孔は、前記メッキシード層を形成する前に、酸及びプラズマの少なくとも一方を用いて表面処理されている請求項１４〜１６のいずれかに記載の半導体装置。

Images