JPH10256251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10256251A JPH10256251A JP5912597A JP5912597A JPH10256251A JP H10256251 A JPH10256251 A JP H10256251A JP 5912597 A JP5912597 A JP 5912597A JP 5912597 A JP5912597 A JP 5912597A JP H10256251 A JPH10256251 A JP H10256251A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring pattern
- forming
- copper wiring
- connection pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 エレクトロマイグレーション耐性の向上と製
造コストの低減を図る。 【解決手段】 半導体基板１上に絶縁層２を形成し、下
地金属膜３，４を介して下層の銅配線パターン６を形成
する。レジスト７を介して銅接続柱８を形成した後に、
レジスト７および下地金属膜３，４を除去し、パターン
６と接続柱８の表面にバリア被膜９を形成する。
造コストの低減を図る。 【解決手段】 半導体基板１上に絶縁層２を形成し、下
地金属膜３，４を介して下層の銅配線パターン６を形成
する。レジスト７を介して銅接続柱８を形成した後に、
レジスト７および下地金属膜３，４を除去し、パターン
６と接続柱８の表面にバリア被膜９を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン半導体集
積回路において、銅を配線の主材料とし、上、下層の銅
配線パターンとこれら両銅配線パターンを接続する銅接
続柱を備えた半導体装置の製造方法に関する。
積回路において、銅を配線の主材料とし、上、下層の銅
配線パターンとこれら両銅配線パターンを接続する銅接
続柱を備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】シリコン半導体集積回路において、アル
ミニウムに代わる配線材料として、電気抵抗が低く、高
いエレクトロマイグレーション耐性を有する銅が有望と
されている。銅はシリコン酸化物中に拡散し、トランジ
スタ素子に悪影響を与えること、および絶縁膜との密着
性が弱いことから銅膜と絶縁物との間に、タンタル、窒
化チタンまたは窒化タンタルが、銅の拡散防止と密着性
の向上のためのバリア被膜として使用されてきた。銅配
線の形成方法としては、アルミ配線と同様に銅膜をドラ
イエッチングで加工する方法、または絶縁膜に形成され
た溝に銅を埋め込み、化学機械研磨を行うダマシン法お
よび層間接続孔も同時に埋め込むデュアルダマシン法、
または電解、無電解めっきによってパターンを形成する
アディティブ法がある。
ミニウムに代わる配線材料として、電気抵抗が低く、高
いエレクトロマイグレーション耐性を有する銅が有望と
されている。銅はシリコン酸化物中に拡散し、トランジ
スタ素子に悪影響を与えること、および絶縁膜との密着
性が弱いことから銅膜と絶縁物との間に、タンタル、窒
化チタンまたは窒化タンタルが、銅の拡散防止と密着性
の向上のためのバリア被膜として使用されてきた。銅配
線の形成方法としては、アルミ配線と同様に銅膜をドラ
イエッチングで加工する方法、または絶縁膜に形成され
た溝に銅を埋め込み、化学機械研磨を行うダマシン法お
よび層間接続孔も同時に埋め込むデュアルダマシン法、
または電解、無電解めっきによってパターンを形成する
アディティブ法がある。
【０００３】
【発明が解決しようとする課題】上述した銅配線の形成
方法のうち、銅配線をスパッタあるいはＣＶＤによるド
ライエッチングで加工する方法は、銅のハロゲン化物の
蒸気圧が低いために高温での加工が必要であり、装置設
計およびプロセス設計が難しく、かつ製造装置自体が高
価となる。また、ダマシン法およびデュアルダマシン法
による銅配線の形成方法においては、溝に埋め込まれた
銅配線の他に絶縁膜の表面も併せて化学機械研磨を行う
必要があり、研磨する部分の面積が広くなるため、ディ
ッシングと称する中央部のオーバーポリシングが発生す
る。
方法のうち、銅配線をスパッタあるいはＣＶＤによるド
ライエッチングで加工する方法は、銅のハロゲン化物の
蒸気圧が低いために高温での加工が必要であり、装置設
計およびプロセス設計が難しく、かつ製造装置自体が高
価となる。また、ダマシン法およびデュアルダマシン法
による銅配線の形成方法においては、溝に埋め込まれた
銅配線の他に絶縁膜の表面も併せて化学機械研磨を行う
必要があり、研磨する部分の面積が広くなるため、ディ
ッシングと称する中央部のオーバーポリシングが発生す
る。
【０００４】さらに、ダマシン法およびデュアルダマシ
ン法においては、銅配線と低誘電率膜としての絶縁層を
組み合わせる配線構成においても以下のような課題があ
る。低誘電率膜として使用されるエアロジェルは誘電率
が２以下の低い値を有するが、エアロジェルがゲル状を
呈しているので、ドライエッチングで微細な接続孔を加
工するのは困難である。このため上記のような微細加工
が困難な膜を使用する際には、層間接続用の金属柱をあ
らかじめ形成する方法が有効である。層間接続に接続柱
を使用する方法は、アルミ配線においては、接続柱をエ
ッチングで形成する方法がいくつか提案されている。し
かし、銅の場合には、エッチングで微細加工することが
困難であることから、銅の接続柱をエッチングで微細加
工する方法は現実的にほとんど不可能である。
ン法においては、銅配線と低誘電率膜としての絶縁層を
組み合わせる配線構成においても以下のような課題があ
る。低誘電率膜として使用されるエアロジェルは誘電率
が２以下の低い値を有するが、エアロジェルがゲル状を
呈しているので、ドライエッチングで微細な接続孔を加
工するのは困難である。このため上記のような微細加工
が困難な膜を使用する際には、層間接続用の金属柱をあ
らかじめ形成する方法が有効である。層間接続に接続柱
を使用する方法は、アルミ配線においては、接続柱をエ
ッチングで形成する方法がいくつか提案されている。し
かし、銅の場合には、エッチングで微細加工することが
困難であることから、銅の接続柱をエッチングで微細加
工する方法は現実的にほとんど不可能である。
【０００５】さらに、銅配線においては自己整合的に耐
酸化性の拡散を防止するバリア皮膜で覆う必要があり、
このバリア被膜を上、下層および層間接続柱のそれぞれ
に個別の工程によって形成するために工程が増え、コス
ト的にも不利であるとともに歩留まりが低下する。ま
た、バリア被膜を上、下層および層間接続柱のそれぞれ
に個別の工程によって形成するために、下層配線と層間
接続柱または上層配線と層間接続柱の間に、銅の拡散を
防止するバリアが挿入される。このため、高密度の電流
を流すと拡散バリアで銅のエレクトロマイグレーション
が阻止され、電子の流れの下流側で断線が起きるおそれ
がある。
酸化性の拡散を防止するバリア皮膜で覆う必要があり、
このバリア被膜を上、下層および層間接続柱のそれぞれ
に個別の工程によって形成するために工程が増え、コス
ト的にも不利であるとともに歩留まりが低下する。ま
た、バリア被膜を上、下層および層間接続柱のそれぞれ
に個別の工程によって形成するために、下層配線と層間
接続柱または上層配線と層間接続柱の間に、銅の拡散を
防止するバリアが挿入される。このため、高密度の電流
を流すと拡散バリアで銅のエレクトロマイグレーション
が阻止され、電子の流れの下流側で断線が起きるおそれ
がある。
【０００６】したがって、本発明は上記した従来の問題
に鑑みなされたものであり、その目的とするところは、
エレクトロマイグレーション耐性の向上と製造コストの
低減を図った半導体装置の製造方法を提供することにあ
る。
に鑑みなされたものであり、その目的とするところは、
エレクトロマイグレーション耐性の向上と製造コストの
低減を図った半導体装置の製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る半導体製造装置の製造方法は、半導体
基板上に下地金属膜を形成する工程と、配線に対する反
転レジストパターンを形成する工程と、電解または無電
解めっきにより下層の銅配線パターンを形成する工程
と、層間接続柱に対する反転レジストパターンを形成す
る工程と、電解または無電解めっきにより銅接続柱を形
成する工程と、レジストを除去するとともに、下地金属
膜を除去する工程と、電解または無電解めっきによりル
テニウム、オスミウム、イリジウム、ロジウムのいずれ
かの金属膜を前記下層の銅配線パターンと銅接続柱の表
面に選択的に形成する工程と、前記銅接続柱を介して前
記下層の銅配線パターンに接続される上層の銅配線パタ
ーンを形成する工程と、この上層の配線パターンと前記
下層の配線パターンとの間に絶縁層を形成する工程とを
備えたものである。したがって、最後にバリア被膜を被
覆するようにしたので、被覆の工程が１回で済む。ま
た、バリア被膜をウエットエッチング法で形成可能な金
属で行うようしたので、製造コストが低減される。ま
た、接続柱と下層回路との間にバリア被膜が挿入されな
い。
に、本発明に係る半導体製造装置の製造方法は、半導体
基板上に下地金属膜を形成する工程と、配線に対する反
転レジストパターンを形成する工程と、電解または無電
解めっきにより下層の銅配線パターンを形成する工程
と、層間接続柱に対する反転レジストパターンを形成す
る工程と、電解または無電解めっきにより銅接続柱を形
成する工程と、レジストを除去するとともに、下地金属
膜を除去する工程と、電解または無電解めっきによりル
テニウム、オスミウム、イリジウム、ロジウムのいずれ
かの金属膜を前記下層の銅配線パターンと銅接続柱の表
面に選択的に形成する工程と、前記銅接続柱を介して前
記下層の銅配線パターンに接続される上層の銅配線パタ
ーンを形成する工程と、この上層の配線パターンと前記
下層の配線パターンとの間に絶縁層を形成する工程とを
備えたものである。したがって、最後にバリア被膜を被
覆するようにしたので、被覆の工程が１回で済む。ま
た、バリア被膜をウエットエッチング法で形成可能な金
属で行うようしたので、製造コストが低減される。ま
た、接続柱と下層回路との間にバリア被膜が挿入されな
い。
【０００８】また、第２の発明は、第１の発明におい
て、上層の配線パターンと下層の配線パターンとの間に
絶縁層を形成する工程は、絶縁膜を形成する工程と、こ
の絶縁膜を平坦化するとともに接続柱を平坦面から露出
させる工程とからなり、上層の銅配線パターンを形成す
る工程は、下地金属膜を形成する工程と、平坦面から露
出させた接続柱上の下地金属膜を選択的に除去する工程
と、反転レジストパターンを形成した後、電解または無
電解めっきにより銅配線パターンを形成する工程と、レ
ジストを除去し、銅めっき用下地金属膜を除去する工程
と、電解または無電解めっきによりルテニウム、オスミ
ウム、イリジウム、ロジウムのいずれかの金属膜を銅上
に選択的に形成する工程とからなる。したがって、平坦
面から露出させた接続柱を除去するので、除去する部分
の面積が小さくオーバーポリシングが発生しない。ま
た、銅表面はバリア被膜で被覆されるが、接続柱と上層
回路との間にバリア被膜が挿入されない。
て、上層の配線パターンと下層の配線パターンとの間に
絶縁層を形成する工程は、絶縁膜を形成する工程と、こ
の絶縁膜を平坦化するとともに接続柱を平坦面から露出
させる工程とからなり、上層の銅配線パターンを形成す
る工程は、下地金属膜を形成する工程と、平坦面から露
出させた接続柱上の下地金属膜を選択的に除去する工程
と、反転レジストパターンを形成した後、電解または無
電解めっきにより銅配線パターンを形成する工程と、レ
ジストを除去し、銅めっき用下地金属膜を除去する工程
と、電解または無電解めっきによりルテニウム、オスミ
ウム、イリジウム、ロジウムのいずれかの金属膜を銅上
に選択的に形成する工程とからなる。したがって、平坦
面から露出させた接続柱を除去するので、除去する部分
の面積が小さくオーバーポリシングが発生しない。ま
た、銅表面はバリア被膜で被覆されるが、接続柱と上層
回路との間にバリア被膜が挿入されない。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図１は本発明に係る半導体装置の製
造方法の前半の工程を説明するための部分断面図、図２
は同じく後半の工程を説明するための部分断面図であ
る。図１（ａ）において、符号１で示すものはトランジ
スタ形成工程を終えた半導体基板であって、この半導体
基板１の表面に従来から広く知られている方法によって
絶縁膜２を介して下地金属３，４を堆積させた後、配線
パターンを反転させたレジストパターン５をフォトリソ
グラフにより形成する。ここで、下地金属３には銅に対
する拡散を防止するバリア性を有する窒化チタン等の材
料を使用し、また、下地金属４には銅めっきが起きやす
い銅またはパラジウムを使用する。また、後の工程で上
層の配線等を形成するための熱工程が４００℃以下であ
れば下地金属３，４はルテニウム、オスミウム、イリジ
ウム、ロジウムのいずれかの金属１層としてもよい。
基づいて説明する。図１は本発明に係る半導体装置の製
造方法の前半の工程を説明するための部分断面図、図２
は同じく後半の工程を説明するための部分断面図であ
る。図１（ａ）において、符号１で示すものはトランジ
スタ形成工程を終えた半導体基板であって、この半導体
基板１の表面に従来から広く知られている方法によって
絶縁膜２を介して下地金属３，４を堆積させた後、配線
パターンを反転させたレジストパターン５をフォトリソ
グラフにより形成する。ここで、下地金属３には銅に対
する拡散を防止するバリア性を有する窒化チタン等の材
料を使用し、また、下地金属４には銅めっきが起きやす
い銅またはパラジウムを使用する。また、後の工程で上
層の配線等を形成するための熱工程が４００℃以下であ
れば下地金属３，４はルテニウム、オスミウム、イリジ
ウム、ロジウムのいずれかの金属１層としてもよい。
【００１０】次に、同図（ｂ）に示すように、レジスト
パターン５をマスクに従来から広く知られている電解ま
たは無電解めっきにより下層の銅配線パターン６を形成
し、次に、同図（ｃ）に示すように、レジスト５を除去
する。次に、同図（ｄ）に示すように、層間接続柱８に
対応する反転レジストパターン７を形成する。次に、同
図（ｅ）に示すように、従来から広く知られている電解
または無電解めっきにより銅接続柱パターン８を形成
し、同図（ｆ）に示すように、レジスト７を除去すると
ともに、下地金属膜３，４を除去する。次に、同図
（ｇ）に示すように、電解または無電解めっきによりバ
リアメタルとしてのルテニウム、オスミウム、イリジウ
ム、ロジウムのいずれかの金属を銅配線パターン６およ
び銅接続柱８の表面のみに選択的に析出させバリア被膜
９を形成する。
パターン５をマスクに従来から広く知られている電解ま
たは無電解めっきにより下層の銅配線パターン６を形成
し、次に、同図（ｃ）に示すように、レジスト５を除去
する。次に、同図（ｄ）に示すように、層間接続柱８に
対応する反転レジストパターン７を形成する。次に、同
図（ｅ）に示すように、従来から広く知られている電解
または無電解めっきにより銅接続柱パターン８を形成
し、同図（ｆ）に示すように、レジスト７を除去すると
ともに、下地金属膜３，４を除去する。次に、同図
（ｇ）に示すように、電解または無電解めっきによりバ
リアメタルとしてのルテニウム、オスミウム、イリジウ
ム、ロジウムのいずれかの金属を銅配線パターン６およ
び銅接続柱８の表面のみに選択的に析出させバリア被膜
９を形成する。
【００１１】このように、レジスト７を介して銅接続柱
８を形成し、レジスト７を除去した後に、銅配線パター
ン６および銅接続柱８の表面にバリア被膜９を形成する
ようにしたので、バリア被膜９の形成を１回で行うよう
にすることができる。このため、従来銅配線パターン６
と銅接続柱８とにバリア被膜を形成するのに、工程を分
けて行っていた場合と比較して工程が省略でき、歩留ま
りが向上する。また、バリアメタルとして、製造設備費
が廉価なウェットエッチングが可能な金属を選択したこ
とにより、製造コストが低減される。さらに、銅配線パ
ターン６と銅接続柱８とを形成後にバリア被膜９を形成
するので、銅配線パターン６と銅接続柱８との間にバリ
ア被膜９が挿入されるようなことがない。
８を形成し、レジスト７を除去した後に、銅配線パター
ン６および銅接続柱８の表面にバリア被膜９を形成する
ようにしたので、バリア被膜９の形成を１回で行うよう
にすることができる。このため、従来銅配線パターン６
と銅接続柱８とにバリア被膜を形成するのに、工程を分
けて行っていた場合と比較して工程が省略でき、歩留ま
りが向上する。また、バリアメタルとして、製造設備費
が廉価なウェットエッチングが可能な金属を選択したこ
とにより、製造コストが低減される。さらに、銅配線パ
ターン６と銅接続柱８とを形成後にバリア被膜９を形成
するので、銅配線パターン６と銅接続柱８との間にバリ
ア被膜９が挿入されるようなことがない。
【００１２】次に、図２（ａ）に示すように、絶縁膜１
０を形成し平坦化する。絶縁膜１０の形成はＣＶＤ法、
スピン塗布、ゾルゲル法等従来から広く知られている方
法のいずれでもよい。また平坦化もエッチバック法、化
学機械研磨等公知の方法のいずれでもよい。次いで、同
図（ｂ）に示すように、絶縁膜１０をエッチングし、銅
接続柱８の頂部を露出させた後、下地金属１１を形成す
る。そして、同図（ｃ）に示すように、銅接続柱８の露
出させた頂部の下地金属膜１１を選択的に除去し、銅接
続柱８の頂部の銅を露出させる。ここで、突起部の下地
膜の選択的除去には例えば化学機械研磨を使用する。こ
のように化学機械研磨を行う対象部分が銅接続柱８の頂
部のみとなるので、研磨する部分の面積が小さくなる。
このため、オーバーポリシングの発生を防止でき、表面
が平坦状に形成されるので、次工程で形成する上層の銅
配線パターン１３との間の電気抵抗が低減される。
０を形成し平坦化する。絶縁膜１０の形成はＣＶＤ法、
スピン塗布、ゾルゲル法等従来から広く知られている方
法のいずれでもよい。また平坦化もエッチバック法、化
学機械研磨等公知の方法のいずれでもよい。次いで、同
図（ｂ）に示すように、絶縁膜１０をエッチングし、銅
接続柱８の頂部を露出させた後、下地金属１１を形成す
る。そして、同図（ｃ）に示すように、銅接続柱８の露
出させた頂部の下地金属膜１１を選択的に除去し、銅接
続柱８の頂部の銅を露出させる。ここで、突起部の下地
膜の選択的除去には例えば化学機械研磨を使用する。こ
のように化学機械研磨を行う対象部分が銅接続柱８の頂
部のみとなるので、研磨する部分の面積が小さくなる。
このため、オーバーポリシングの発生を防止でき、表面
が平坦状に形成されるので、次工程で形成する上層の銅
配線パターン１３との間の電気抵抗が低減される。
【００１３】次に、同図（ｄ）に示すように、配線パタ
ーンの反転レジストパターン１２をフォトリソグラフに
より形成する。そして、同図（ｅ）に示すように、従来
から広く知られている電解または無電解めっきにより上
層の銅配線パターン１３を形成した後、レジスト１２を
除去するとともに、下地金属膜１１を除去する。電解ま
たは無電解めっきによりルテニウム、オスミウム、イリ
ジウム、ロジウムのいずれかの金属膜１４を銅配線パタ
ーン１３の銅上に選択的に形成する。このように、銅配
線パターン１３を形成し銅接続柱８と接続させた後に、
銅配線パターン１３上にバリア被膜１４を形成するよう
にしたので、銅配線パターン１３の表面にバリア被膜１
４が形成されるとともに、銅配線パターン１３と銅接続
柱８との間にバリア被膜１４が挿入されるようなことが
ない。
ーンの反転レジストパターン１２をフォトリソグラフに
より形成する。そして、同図（ｅ）に示すように、従来
から広く知られている電解または無電解めっきにより上
層の銅配線パターン１３を形成した後、レジスト１２を
除去するとともに、下地金属膜１１を除去する。電解ま
たは無電解めっきによりルテニウム、オスミウム、イリ
ジウム、ロジウムのいずれかの金属膜１４を銅配線パタ
ーン１３の銅上に選択的に形成する。このように、銅配
線パターン１３を形成し銅接続柱８と接続させた後に、
銅配線パターン１３上にバリア被膜１４を形成するよう
にしたので、銅配線パターン１３の表面にバリア被膜１
４が形成されるとともに、銅配線パターン１３と銅接続
柱８との間にバリア被膜１４が挿入されるようなことが
ない。
【００１４】
【実施例】無電解めっきとしては、塩化ルテニウムまた
は硫酸ルテニウムの水和物と塩酸ヒドラジニウム（Ｎ2
Ｈ4・ＨＣｌ）等還元剤を溶かした水溶液中で無電解め
っきによりルテニウムを析出させる。また、絶縁膜１０
には、シリコン酸化膜、スピンオングラス、ポリイミド
等の有機膜、エアロジェルのいずれかを選択する。下地
金属膜１１には、ルテニウム、オスミウム、イリジウ
ム、ロジウムのいずれかを選択する。
は硫酸ルテニウムの水和物と塩酸ヒドラジニウム（Ｎ2
Ｈ4・ＨＣｌ）等還元剤を溶かした水溶液中で無電解め
っきによりルテニウムを析出させる。また、絶縁膜１０
には、シリコン酸化膜、スピンオングラス、ポリイミド
等の有機膜、エアロジェルのいずれかを選択する。下地
金属膜１１には、ルテニウム、オスミウム、イリジウ
ム、ロジウムのいずれかを選択する。
【００１５】
【発明の効果】以上説明したように本発明によれば、銅
接続柱を下層の銅配線パターン上に形成した後に、バリ
ア被膜を形成するようにしたので、下層の銅配線パター
ンと層間接続柱との表面にバリア被膜を１回の工程によ
って形成することができる。このため、従来下層の銅配
線パターンと層間接続柱とに、個別にバリア被膜を形成
していた場合と比較して、工程が省略されるので歩留ま
りが向上する。また、下層の銅配線パターンと層間接続
柱との間にバリア被膜が挿入されないので、エレクトロ
マイグレーション耐性の向上が図られる。さらに、バリ
ア被膜として、製造設備費が廉価なウエットエッチング
が可能な金属である、ルテニウム、オスミウム、イリジ
ウム、ロジウムを選択したことにより、製造コストが低
減される。
接続柱を下層の銅配線パターン上に形成した後に、バリ
ア被膜を形成するようにしたので、下層の銅配線パター
ンと層間接続柱との表面にバリア被膜を１回の工程によ
って形成することができる。このため、従来下層の銅配
線パターンと層間接続柱とに、個別にバリア被膜を形成
していた場合と比較して、工程が省略されるので歩留ま
りが向上する。また、下層の銅配線パターンと層間接続
柱との間にバリア被膜が挿入されないので、エレクトロ
マイグレーション耐性の向上が図られる。さらに、バリ
ア被膜として、製造設備費が廉価なウエットエッチング
が可能な金属である、ルテニウム、オスミウム、イリジ
ウム、ロジウムを選択したことにより、製造コストが低
減される。
【００１６】また、第２の発明によれば、第１の発明に
おいて、絶縁膜を形成する工程と、この絶縁膜を平坦化
するとともに接続柱を平坦面から露出させる工程と、下
地金属膜を形成する工程と、平坦面から露出させた接続
柱上の下地金属膜を選択的に除去する工程とを備えたこ
とにより、化学機械研磨を行う対象部分が層間接続柱の
頂部のみとなるので、研磨する部分の面積が小さくな
る。このため、オーバーポリシングの発生を防止でき、
上層の銅配線パターンとの間の電気抵抗が低減される。
また、平坦面から露出させた接続柱上の下地金属膜を選
択的に除去する工程の後、反転レジストパターンを介し
て上層の銅配線パターンを形成する工程と、この銅配線
パターンの表面上にバリア被膜を形成する工程とを備え
たことにより、上層の銅配線パターンと層間接続柱との
表面にバリア被膜を１回の工程によって形成することが
できる。このため、従来上層の銅配線パターンと層間接
続柱とに、個別にバリア被膜を形成していた場合と比較
して、工程が省略されるので歩留まりが向上する。ま
た、上層の銅配線パターンと層間接続柱との間にバリア
被膜が挿入されないので、エレクトロマイグレーション
耐性の向上が図られる。さらに、バリア被膜として、製
造設備費が廉価なウエットエッチングが可能な金属であ
る、ルテニウム、オスミウム、イリジウム、ロジウムを
選択したことにより、製造コストが低減される。
おいて、絶縁膜を形成する工程と、この絶縁膜を平坦化
するとともに接続柱を平坦面から露出させる工程と、下
地金属膜を形成する工程と、平坦面から露出させた接続
柱上の下地金属膜を選択的に除去する工程とを備えたこ
とにより、化学機械研磨を行う対象部分が層間接続柱の
頂部のみとなるので、研磨する部分の面積が小さくな
る。このため、オーバーポリシングの発生を防止でき、
上層の銅配線パターンとの間の電気抵抗が低減される。
また、平坦面から露出させた接続柱上の下地金属膜を選
択的に除去する工程の後、反転レジストパターンを介し
て上層の銅配線パターンを形成する工程と、この銅配線
パターンの表面上にバリア被膜を形成する工程とを備え
たことにより、上層の銅配線パターンと層間接続柱との
表面にバリア被膜を１回の工程によって形成することが
できる。このため、従来上層の銅配線パターンと層間接
続柱とに、個別にバリア被膜を形成していた場合と比較
して、工程が省略されるので歩留まりが向上する。ま
た、上層の銅配線パターンと層間接続柱との間にバリア
被膜が挿入されないので、エレクトロマイグレーション
耐性の向上が図られる。さらに、バリア被膜として、製
造設備費が廉価なウエットエッチングが可能な金属であ
る、ルテニウム、オスミウム、イリジウム、ロジウムを
選択したことにより、製造コストが低減される。
【図１】 本発明に係る半導体装置の製造方法の前半の
工程を説明するための部分断面図である。
工程を説明するための部分断面図である。
【図２】 本発明に係る半導体装置の製造方法の後半の
工程を説明するための部分断面図である。
工程を説明するための部分断面図である。
１…半導体基板、２…層間絶縁膜、３，４…下地金属
膜。５，７，１２…レジスト、６…下層の銅配線パター
ン、８…銅接続柱、９，１４…バリア被膜、１０…絶縁
膜、１１…下地金属膜、１３…上層の銅配線パターン。
膜。５，７，１２…レジスト、６…下層の銅配線パター
ン、８…銅接続柱、９，１４…バリア被膜、１０…絶縁
膜、１１…下地金属膜、１３…上層の銅配線パターン。
Claims (2)
- 【請求項１】 半導体基板上に下地金属膜を形成する工
程と、配線に対する反転レジストパターンを形成する工
程と、電解または無電解めっきにより下層の銅配線パタ
ーンを形成する工程と、層間接続柱に対する反転レジス
トパターンを形成する工程と、電解または無電解めっき
により銅接続柱を形成する工程と、レジストを除去する
とともに、下地金属膜を除去する工程と、電解または無
電解めっきによりルテニウム、オスミウム、イリジウ
ム、ロジウムのいずれかの金属膜を前記下層の銅配線パ
ターンと銅接続柱の表面に選択的に形成する工程と、前
記銅接続柱を介して前記下層の銅配線パターンに接続さ
れる上層の銅配線パターンを形成する工程と、この上層
の配線パターンと前記下層の配線パターンとの間に絶縁
層を形成する工程とを備えたことを特徴とする半導体装
置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、上層の配線パターンと下層の配線パターンとの
間に絶縁層を形成する工程は、絶縁膜を形成する工程
と、この絶縁膜を平坦化するとともに接続柱を平坦面か
ら露出させる工程とからなり、上層の銅配線パターンを
形成する工程は、下地金属膜を形成する工程と、平坦面
から露出させた接続柱上の下地金属膜を選択的に除去す
る工程と、反転レジストパターンを形成した後、電解ま
たは無電解めっきにより銅配線パターンを形成する工程
と、レジストを除去し、銅めっき用下地金属膜を除去す
る工程と、電解または無電解めっきによりルテニウム、
オスミウム、イリジウム、ロジウムのいずれかの金属膜
を銅上に選択的に形成する工程とからなることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5912597A JPH10256251A (ja) | 1997-03-13 | 1997-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5912597A JPH10256251A (ja) | 1997-03-13 | 1997-03-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256251A true JPH10256251A (ja) | 1998-09-25 |
Family
ID=13104284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5912597A Pending JPH10256251A (ja) | 1997-03-13 | 1997-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256251A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025355A1 (fr) * | 1998-10-26 | 2000-05-04 | Hitachi, Ltd. | Procede de fabrication de dispositifs a semi-conducteurs |
| WO2000042651A1 (fr) * | 1999-01-13 | 2000-07-20 | Hitachi, Ltd. | Dispositif a semi-conducteurs |
| US6989599B1 (en) | 1998-02-23 | 2006-01-24 | Hitachi, Ltd. | Semiconductor device with layered interconnect structure |
| JP2009516388A (ja) * | 2005-11-18 | 2009-04-16 | レプリソールス テクノロジーズ アーベー | 多層構造の形成方法 |
-
1997
- 1997-03-13 JP JP5912597A patent/JPH10256251A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989599B1 (en) | 1998-02-23 | 2006-01-24 | Hitachi, Ltd. | Semiconductor device with layered interconnect structure |
| US7030493B2 (en) | 1998-02-23 | 2006-04-18 | Hitachi, Ltd. | Semiconductor device having layered interconnect structure with a copper or platinum conducting film and a neighboring film |
| US7253103B2 (en) | 1998-02-23 | 2007-08-07 | Hitachi, Ltd. | Method for producing semiconductor devices that includes forming a copper film in contact with a ruthenium film |
| US7701062B2 (en) | 1998-02-23 | 2010-04-20 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| US8026609B2 (en) | 1998-02-23 | 2011-09-27 | Renesas Electronics Corporation | Semiconductor device and method for producing the same |
| WO2000025355A1 (fr) * | 1998-10-26 | 2000-05-04 | Hitachi, Ltd. | Procede de fabrication de dispositifs a semi-conducteurs |
| WO2000042651A1 (fr) * | 1999-01-13 | 2000-07-20 | Hitachi, Ltd. | Dispositif a semi-conducteurs |
| US6624513B1 (en) | 1999-01-13 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device with multilayer conductive structure formed on a semiconductor substrate |
| US7012312B2 (en) | 1999-01-13 | 2006-03-14 | Hitachi, Ltd. | Semiconductor device with multilayer conductive structure formed on a semiconductor substrate |
| JP2009516388A (ja) * | 2005-11-18 | 2009-04-16 | レプリソールス テクノロジーズ アーベー | 多層構造の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578523A (en) | Method for forming inlaid interconnects in a semiconductor device | |
| US20010051420A1 (en) | Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| US5434451A (en) | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines | |
| US11195791B2 (en) | Method for forming semiconductor contact structure | |
| US11309217B2 (en) | Contact plug and method of formation | |
| US11929423B2 (en) | Etching platinum-containing thin film using protective cap layer | |
| KR0179289B1 (ko) | 금속배선 형성방법 | |
| US6348734B1 (en) | Self-aligned copper interconnect architecture with enhanced copper diffusion barrier | |
| US20070275565A1 (en) | Full removal of dual damascene metal level | |
| US6501180B1 (en) | Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures | |
| US6682999B1 (en) | Semiconductor device having multilevel interconnections and method of manufacture thereof | |
| JP4201421B2 (ja) | 半導体装置の製造方法 | |
| JPH10256251A (ja) | 半導体装置の製造方法 | |
| KR100632115B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2002299437A (ja) | 半導体装置の製造方法 | |
| JPH0878530A (ja) | Ｒｉｅ規定ワイヤ下のスタッドのための導電性耐ｒｉｅカラー | |
| US6511916B1 (en) | Method for removing the photoresist layer in the damascene process | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| KR100945503B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| KR100713900B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JP2005142330A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20010058209A (ko) | 이중 다마신 공정을 이용한 금속 배선 형성 방법 | |
| KR20040093565A (ko) | 반도체 소자의 제조방법 |