JP2012222040A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012222040A
JP2012222040A JP2011083744A JP2011083744A JP2012222040A JP 2012222040 A JP2012222040 A JP 2012222040A JP 2011083744 A JP2011083744 A JP 2011083744A JP 2011083744 A JP2011083744 A JP 2011083744A JP 2012222040 A JP2012222040 A JP 2012222040A
Authority
JP
Japan
Prior art keywords
barrier film
film
conductive member
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011083744A
Other languages
English (en)
Other versions
JP5720381B2 (ja
Inventor
Makoto Nakamura
誠 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011083744A priority Critical patent/JP5720381B2/ja
Publication of JP2012222040A publication Critical patent/JP2012222040A/ja
Application granted granted Critical
Publication of JP5720381B2 publication Critical patent/JP5720381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】金属部材の表面に、再現性よくバリア膜を形成する技術を提供する。
【解決手段】基板１５上に下部バリア膜２０を形成する。下部バリア膜の上にシード膜を形成する。シード膜の一部の領域上に導電部材を形成する。導電部材の上面に、上部バリア膜２８を形成する。導電部材が形成されていない領域のシード膜を除去し、シード膜が除去された領域に下部バリア膜を露出させる。導電部材の側面に側方バリア膜３０を形成し、下部バリア膜は露出した状態にする。導電部材及び側方バリア膜が形成されていない領域の下部バリア膜を除去する。
【選択図】図１−３

Description

本発明は、半導体装置の製造方法に関する。
マルチチップモジュール等の多層配線の形成に、セミアディティブプロセスが適用される。以下、セミアディティブプロセスについて説明する。バリアメタル膜上にシード膜を形成し、その上にレジスト膜を形成する。レジスト膜に、配線パターンに整合する開口を形成する。この開口内を、電解めっき法を用いて配線用の金属部材で埋め込む。その後、レジスト膜を除去する。さらに、めっきで形成された金属部材をエッチングマスクとして、シード膜及びバリアメタル膜をエッチングする。これにより、シード膜及び金属部材からなる配線が形成される。配線の下には、バリアメタル膜が配置される。この配線を覆うように、基板上に有機絶縁膜を形成する。
配線の幅及び間隔が広い場合には、配線を構成する金属元素の、有機絶縁膜中への拡散は実質的に無視できる。ところが、配線の幅及び間隔が狭くなると、この拡散が無視できなくなる。また、有機絶縁膜内を拡散して配線表面まで到達する酸素や水分により、配線の腐蝕が生じる。配線を構成する金属元素の拡散や、配線の腐蝕を防止するために、配線を、拡散防止機能を持つバリア膜で被覆することが望ましい。
次に、従来のバリア膜の形成方法の一例について説明する。シード膜の上に形成したレジスト膜に開口を形成し、めっき法により開口内を金属部材で埋め込む。その後、レジスト膜を除去する前に、金属部材とレジスト膜との界面に隙間を形成する。金属部材の上面、隙間に露出した金属部材の側面、及びレジスト膜の上に、バリア膜を形成する。レジスト膜の上に堆積したバリア膜は、レジスト膜と共に除去される。このようにして、金属部材の側面及び上面をバリア膜で覆うことができる。その後、シード膜を除去する。
特開平６−１４０７６６号公報
金属部材とレジスト膜との界面に隙間を形成する工程では、例えば反応性イオンエッチングが適用される。このエッチングは、金属部材とレジスト膜との界面近傍のレジスト膜のみならず、レジスト膜の上面もエッチングする。このため、金属部材とレジスト膜との間に所望の隙間を再現性よく形成することが困難である。
金属部材の表面に、再現性よくバリア膜を形成する技術が望まれている。
上記課題を解決するための半導体装置の製造方法は、
基板上に下部バリア膜を形成する工程と、
前記下部バリア膜の上にシード膜を形成する工程と、
前記シード膜の一部の領域上に導電部材を形成する工程と、
前記導電部材の上面に、上部バリア膜を形成する工程と、
前記導電部材が形成されていない領域の前記シード膜を除去し、前記シード膜が除去された領域に前記下部バリア膜を露出させる工程と、
前記導電部材の側面に側方バリア膜を形成する工程と、
前記導電部材及び前記側方バリア膜が形成されていない領域の前記下部バリア膜を除去する工程と
を有する。
シード膜を除去した後には導電部材の側面が露出しているため、容易に側方バリア膜を形成することができる。
図１Ａ〜図１Ｄは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図１Ｅ〜図１Ｈは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図１Ｉ〜図１Ｌは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図１Ｍ〜図１Ｐは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図１Ｑは、実施例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図であり、図１Ｒは、実施例１による方法で製造された半導体装置の断面図である。 図２Ａ〜図２Ｃは、比較例１による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図３Ａ〜図３Ｃは、比較例１による半導体装置の製造方法の製造途中段階における導電プラグ及び下部バリア膜の断面図である。 図４Ａ〜図４Ｂは、比較例２による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図５Ａ〜図５Ｄは、実施例２による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図５Ｅ〜図５Ｇは、実施例２による半導体装置の製造方法の製造途中段階における半導体装置の断面図であり、図５Ｈは、実施例２による方法で製造された半導体装置の断面図である。 図６Ａ〜図６Ｅは、実施例３による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図６Ｆは、実施例３による半導体装置の製造方法の製造途中段階における半導体装置の断面図であり、図６Ｇは、実施例３による方法で製造された半導体装置の断面図である。 図７Ａ〜図７Ｃは、実施例４による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。 図８Ａ〜図８Ｂは、実施例５による半導体装置の製造方法の製造途中段階における半導体装置の断面図である。
［実施例１］
図１Ａ〜図１Ｒを参照して、実施例１による半導体装置の製造方法について説明する。
図１Ａに示すように、支持基板１０の上面に、複数の半導体チップ１１が搭載されている。半導体チップ１１の間に、樹脂等の充填部材１２が充填されている。半導体チップ１１には、トランジスタ等の電子素子が形成されており、半導体チップ１１の上面に、複数の電極パッド１３が露出している。以下、支持基板１０、半導体チップ１１、及び充填部材１２をまとめて。単に「基板」１５ということとする。
図１Ｂに示すように、基板１５の上に、下部バリア膜２０及びシード膜２１を、例えばスパッタリングにより形成する。
下部バリア膜２０には、例えば厚さ２０ｎｍのＴｉ膜が用いられる。下部バリア膜２０は、その上に形成する導電プラグ内の銅の拡散を防止する機能を有する。さらに、下部バリア膜２０は、基板１５との密着性を確保する機能も有する。下部バリア膜２０の材料として、高融点金属、高融点金属を含む合金、高融点金属の窒化物、または高融点金属を含む合金の窒化物を用いてもよい。Ｔｉ以外の高融点金属として、例えばＣｒ、Ｚｒ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ等が挙げられる。さらに、これらの異なる材料からなる膜を積層してもよい。例えば、下部バリア膜２０を、Ｔｉ膜とＴｉＮ膜との積層構造としてもよい。シード膜２１には、例えば厚さ１００ｎｍのＣｕ膜が用いられる。
図１Ｃに示すように、シード膜２１の上に、感光性レジスト膜２３を形成する。感光性レジスト膜２３に、フォトリソグラフィにより、開口２４を形成する。開口２４は、電極パッド１３に対応する位置に配置される。開口２４の底に、シード膜２１が露出する。
図１Ｄに示すように、開口２４の底に露出しているシード膜２１を核として、電解めっき法により、銅を選択的に成長させる。これにより、開口２４内が、銅からなる導電部材２５で埋め込まれる。なお、導電部材２５に銅合金を用いてもよい。導電部材２５の上面の高さは、感光性レジスト膜２３の上面の高さと等しいか、またはそれよりも低くする。導電部材２５の上面に、パラジウム（Ｐｄ）触媒を用いた活性化処理を施す。
図１Ｅに示すように、活性化された導電部材２５の上面に、無電解めっき法を用いてバリアメタルを成長させることにより、導電部材２５の上に上部バリア膜２８を形成する。感光性レジスト膜２３の上面には、バリアメタルは成長しない。
上部バリア膜２８には、例えばＣｏＷＰが用いられ、その厚さは２０ｎｍ〜１００ｎｍの範囲内である。上部バリア膜２８として、活性化処理された導電部材２５の上面に、無電解めっき法により成長させることができる他の導電材料を用いてもよい。例えば、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＣｏとを含む合金、またはＣｏを用いてもよいし、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＮｉとを含む合金、またはＮｉを用いてもよい。また、導電プラグ２７を構成しているシード膜２０及び導電部材２５に、銀（Ａｇ）または銀合金を用いてもよい。上部バリア膜２８を形成した後、レジスト膜２３を除去する。
図１Ｆに、レジスト膜２３（図１Ｅ）を除去した後の半導体装置の断面図を示す。導電部材２５が配置されていない領域に、シード膜２１が露出している。
図１Ｇに示すように、露出しているシード膜２１（図１Ｆ）をエッチングする。シード膜２１のエッチングには、例えば硫酸、または硫酸を主成分とする薬液を用いることができる。これにより、シード膜２１と導電部材２５とからなる導電プラグ２７が形成される。導電プラグ２７が配置されていない領域には、下部バリア膜２０が露出する。
図１Ｈに示すように、露出している下部バリア膜２０の上面、導電プラグ２７の側面、及び上部バリア膜２８の側面と上面とを、側方バリア膜３０で覆う。側方バリア膜３０には、例えば厚さ５０ｎｍの窒化シリコン膜が用いられる。側方バリア膜３０の堆積には、例えば化学気相成長（ＣＶＤ）が適用される。
図１Ｉに示すように、側方バリア膜３０（図１Ｈ）を異方性エッチングする。これにより、上部バリア膜２８の上面及び下部バリア膜２０の上面を覆っていた側方バリア膜３０が除去され、導電プラグ２７の側面には、側方バリア膜３０が残る。
側方バリア膜３０の異方性エッチングには、フロロカーボン、例えばＣＦ４、ＣＨＦ３を含むガスを用いた反応性イオンエッチング（ＲＩＥ）が適用される。このエッチング条件は、上部バリア膜２８のエッチングレートに対する側方バリア膜３０のエッチングレートの比（エッチング選択比）が十分高い。
なお、上部バリア膜２８を、側方バリア膜３０より厚くすることが好ましい。このような厚さの関係に設定しておくと、上部バリア膜２８に対する側方バリア膜３０のエッチング選択比を大きくできない場合でも、異方性エッチング後に、上部バリア膜２８を導電プラグ２７の上に再現性よく残存させることができる。
図１Ｊに示すように、導電プラグ２７及び側方バリア膜３０が形成されていない領域の下部バリア膜２０（図１Ｉ）を除去する。下部バリア膜２０が除去された領域に基板１５が露出する。
下部バリア膜２０の除去には、フロロカーボン、例えばＣＦ４、ＣＨＦ３を含むガスを用いたＲＩＥが適用される。側方バリア膜３０の異方性エッチングに用いるガスと、下部バリア膜２０のエッチングに用いるガスとは、共にフロロカーボンを含むが、ガス中のＣＦ４やＣＨＦ３の混合比が異なる。下部バリア膜２０のエッチングに用いるガスは、側方バリア膜３０に対する下部絶縁膜２０のエッチング選択比が大きくなるように、混合比が最適化されている。
図１Ｋに示すように、基板１５の上に、層間絶縁膜３３を形成し、層間絶縁膜３３で導電プラグ２７、側方バリア膜３０、及び上部バリア膜２８を覆う。層間絶縁膜３３には、絶縁性樹脂、例えばフェノールノボラック系樹脂が用いられる。
図１Ｌに示すように、上部バリア膜２８の上面が露出するまで、層間絶縁膜３３を研磨する。
図１Ｍに示すように、層間絶縁膜３３、上部バリア膜２８、及び側方バリア膜３０の上に、２層目の下部バリア膜４０及びシード膜４１を、順番に形成する。下部バリア膜４０及びシード膜４１の材料及び形成方法は、図１Ｂに示した下部バリア膜２０及びシード膜２１の材料及び形成方法を同一である。
図１Ｎに示すように、シード膜４１の一部の領域上に、導電部材４５を形成し、その上面に、上部バリア膜４８を形成する。導電部材４５及び上部バリア膜４８の材料及び形成方法は、図１Ｆに示した導電部材２５及び上部バリア膜２８の材料及び形成方法と同一である。
図１Ｏに示すように、導電部材４５が配置されていない領域のシード膜４１（図１Ｎ）を除去する。シード膜４１の除去には、図１Ｇに示したシード膜２１の除去方法を同一の方法が適用される。シード膜４１が除去された領域に、下部バリア膜４０が露出する。シード膜４１及び導電部材４５が、配線４７を構成する。
図１Ｐに示すように、配線４７及び上部バリア膜４８の側面に、側方バリア膜４９を形成する。側方バリア膜４９の形成方法は、図１Ｉを参照して説明した側方バリア膜３０の形成方法と同一である。
図１Ｑに示すように、配線４７及び側方バリア膜４９が配置されていない領域の下部バリア膜４０（図１Ｐ）を除去する。下部バリア膜４０の除去方法は、図１Ｊを参照して説明した下部バリア膜４０の除去方法と同一である。
図１Ｒに示すように、配線４７の間を、層間絶縁膜５３で埋め込む。層間絶縁膜５３の形成方法は、図１Ｌに示した層間絶縁膜３３の形成方法と同一である。図１Ｂに示した下部バリア膜２０の形成から、図１Ｒに示した層間絶縁膜５３の形成までの工程を繰り返すことにより、多層配線層を形成する。最上層に、電極パッド５７を形成する。電極パッド５７が形成されていない領域に、パッシベーション膜５８を形成する。
実施例１による方法で製造した半導体装置においては、導電プラグ２７の底面は下部バリア膜２０で被覆され、側面は側方バリア膜３０で被覆され、上面は上部バリア膜２８で被覆されている。配線４７の底面は下部バリア膜４０で被覆され、側面は側方バリア膜４９で被覆され、上面は上部バリア膜４８で被覆されている。このため、導電プラグ２７及び配線４７内の銅の拡散を防止することができる。さらに、層間絶縁膜３３、５３等に含浸されている水分等による導電プラグ２７及び配線４７の腐蝕を抑制することができる。
次に、種々の比較例と比較しながら、実施例１の有利な効果について説明する。
図２Ａ〜図２Ｃに、比較例１による製造方法の製造途中段階における半導体装置の断面図を示す。図２Ａ〜図２Ｃの各構成部分には、図１Ａ〜図１Ｒの対応する構成部分と同一の参照符号が付されている。
図２Ａは、図１Ｊを参照して説明した下部バリア膜２０のエッチング工程後の半導体装置の断面図を示す。実施例１においては、側方バリア膜３０が形成されていたが、比較例１では、側方バリア膜が形成されていない。導電プラグ２７をエッチングマスクとして、下部バリア膜２０がエッチングされる。このエッチングには、ＲＩＥが適用される。導電プラグ２７の側面にイオンが衝突するため、導電プラグ２７の側面がスパッタリングされる。スパッタリングされた銅の一部は基板１５の表面に付着し、付着物５０が形成される。
導電プラグ２７の側面及び上面にバリア膜を選択成長させるために、導電プラグ２７の表面に形成されている自然酸化膜をウェットエッチングにより除去する。このウェットエッチング時やパラジウム触媒による活性化処理時にも、エッチングされた銅によって基板１５の表面が汚染される。導電プラグ２７に損傷を与えることなく、銅の付着物５０を除去することは困難である。
図２Ｂに示すように、導電プラグ２７の側面及び上面に、無電解めっき法により上部バリア膜２８を選択的に成長させる。これにより、導電プラグ２７の側面及び上面を、上部バリア膜２８で被覆することができる。上部バリア膜２８の形成時に、付着物５０からも上部バリア膜２８と同一材料の異物５１が成長する。
図２Ｃに示すように、導電プラグ２７の間を層間絶縁膜３３で埋め込む。基板１５と層間絶縁膜３３との界面に残存する付着物５０及び異物５１は、基板１５と層間絶縁膜３３との密着性を低下させる。本来、基板１５と層間絶縁膜３３との界面は、リーク電流が発生し易い箇所である。リーク電流が発生しやすい箇所に導電性の付着物５０及び異物５１が残存していると、イオンマイグレーション現象が生じやすくなる。これにより、リーク電流のパスが形成されやすくなる。
上記実施例１による方法では、図１Ｊに示したように、下部バリア膜２０をエッチングする工程において、導電プラグ２７が既に上部バリア膜２８及び側方バリア膜３０で覆われている。導電プラグ２７の側面がＲＩＥ時のイオンの衝突によってスパッタリングされないため、導電プラグ２７を構成する金属元素で基板表面が汚染されることを防止できる。
実施例１では、図１Ｋに示した基板１５と層間絶縁膜３３との界面に、導電性の付着物や異物が残存しにくい。このため、基板１５と層間絶縁膜３３との密着性の低下を防止することができる。さらに、イオンマイグレーション現象が生じにくいため、イオンマイグレーションに起因する絶縁性の低下を防止することができる。同様に、図１Ｒに示した層間絶縁膜３３と層間絶縁膜５３との密着性の低下を防止することができる。さらに、イオンマイグレーションに起因する配線４７の間の絶縁性の低下を防止することができる。
図３Ａ〜図３Ｃに、比較例１による方法の製造途中段階における導電プラグの断面図を示す。図３Ａ〜図３Ｃの各構成部分には、図１Ａ〜図１Ｒの対応する構成部分と同一の参照符号が付されている。
図３Ａは、図２Ａに示した下部バリア膜２０及び導電プラグ２７の構造を拡大したものである。この状態で、Ｐｄ触媒を用いた活性化処理を行うと、図３Ｂに示したように、銅を主成分とする導電プラグ２７の表層部分が溶解する。このため、配線２７の側面が、シード膜２０の端面よりも後退する。
図３Ｃに示すように、導電プラグ２７の側面及び上面に上部バリア膜２８を選択成長させる。上部バリア膜２８の側面は、下部バリア膜２０の端面よりも後退している。すなわち、下部バリア膜２０の端部が、上部バリア膜２８の側面よりも外側に向かって突出した構造が得られる。この突出した部分２０Ａに電界が集中するため、隣の導電プラグ２７との絶縁性が低下する。
実施例１による方法では、図１Ｉに示したように、側方バリア膜３０を形成した後に、上部バリア膜２８及び側方バリア膜３０をエッチングマスクとして、下部バリア膜２０がエッチングされる。このため、図１Ｊに示したように、下部バリア膜２０の端面の位置が、側方バリア膜３０の側面の位置に整合する。すなわち、図３Ｃに示したような突出部分２０Ａは形成されない。従って、比較例１のような絶縁性の低下は生じない。また、図１Ｑに示した配線４７においても、側方バリア膜４９の側面から下部バリア膜４０の端面が突出することはない。
図４Ａ及び図４Ｂに、比較例２による半導体装置の製造方法の製造途中段階における装置の断面図を示す。図４Ａ及び図４Ｂの各構成部分には、図１Ａ〜図１Ｒの対応する構成部分と同一の参照符号が付されている。
図４Ａに示すように、基板１５の上に、下部バリア膜２０及び導電プラグ２７が形成されている。基板１５及び導電プラグ２７の表面を、絶縁性バリア膜６０で覆う。絶縁性バリア膜６０には、例えば窒化シリコンが用いられる。
図４Ｂに示すように、絶縁性バリア膜６０の上に、層間絶縁膜３３を形成する。無機材料からなる絶縁性バリア膜６０と、有機材料からなる層間絶縁膜３３とは、密着性が悪いため、絶縁性バリア膜６０と層間絶縁膜３３との界面で、剥離６１が生じやすい。さらに、絶縁性バリア膜６０と層間絶縁膜３３との熱膨張係数の相違に起因して、クラック６２が発生しやすい。
また、図１Ｒに示した層間絶縁膜３３と層間絶縁膜５３との間に、無機材料の絶縁性バリア膜６０に相当するバリア膜を配置した構造では、層間絶縁膜３３内に水分が侵入すると、絶縁性バリア膜が水分の脱離を阻害することになる。
上記実施例１では、基板１５と層間絶縁膜３３との界面、及び層間絶縁膜３３と層間絶縁膜５３との界面に、無機材料からなる絶縁性バリア膜が配置されていないため、剥離やクラックは生じ難い。また、層間絶縁膜３３等に侵入した水分の脱離が、無機材料からなる絶縁性バリア膜によって阻害されることもない。
［実施例２］
図５Ａ〜図５Ｈを参照して、実施例２による半導体装置の製造方法について説明する。
図５Ａに示すように、基板１５の上に、下部バリア膜２０、シード膜２１、及びレジスト膜２３を形成する。レジスト膜２３に、開口２４を形成する。ここまでの工程は、実施例１の図１Ｃに示したレジスト膜２３及び開口２４を形成するまでの工程と同一である。
図５Ｂに示すように、開口２４の底面に露出したシード膜２１の上に、無電解めっき法を用いて、導電部材２５を成長させる。導電部材２５には、例えば銅または銅合金が用いられる。なお、シード膜２１及び導電部材２５に、銀または銀合金を用いてもよい。導電部材２５の上面がレジスト膜２３の上面よりも低い状態で、導電部材２５の成長を停止させる。例えば、導電部材２５の上面を、レジスト膜２３の上面よりも１００ｎｍ〜２００ｎｍ程度低くする。
図５Ｃに示すように、レジスト膜２３及び導電部材２５の上に、ＴｉまたはＴｉＮからなる上部バリア膜２８を堆積させる。上部バリア膜２８の厚さは、例えば１００ｎｍとする。上部バリア膜２８の成膜には、例えばスパッタリングを適用することができる。
図５Ｄに示すように、レジスト膜２３が露出するまで上部バリア膜２８にＣＭＰを施す。導電部材２５の上には、上部バリア膜２８が残存する。その後、レジスト膜２３を除去する。
図５Ｅに、レジスト膜２３（図５Ｄ）を除去した後の半導体装置の断面図を示す。導電部材２５が形成されていない領域に、シード膜２１が露出する。この製造途中段階における構成は、実施例１の図１Ｆに示した構成と同一である。その後、実施例１の図１Ｇから図１Ｌまでの工程と同一の工程を実施する。
図５Ｆに、実施例１の図１Ｇから図１Ｌまでの工程と同一の工程を実施した後の半導体装置の断面図を示す。図５Ｆに示した製造途中段階における構成は、実施例１の図１Ｌに示した構成と同一である。なお、実施例２では、上部バリア膜２８がＴｉまたはＴｉＮで形成されているため、図１Ｊに示したＴｉ等の下部バリア膜２０をエッチングする工程において、上部バリア膜２８の表層部もエッチングされる。従って、図５Ｃに示した上部バリア膜２８を堆積させる工程において、下部バリア膜２０のエッチング時の目減りを考慮して上部バリア膜２８の厚さを設定しておくことが好ましい。
図５Ｇに示すように、層間絶縁膜３３及び上部バリア膜２８の上に、下部バリア膜４０、配線４７、上部バリア膜４８、側方バリア膜４９、及び層間絶縁膜５３を形成する。これらの形成方法は、その下の下部バリア膜２０、導電プラグ２７、上部バリア膜２８、側方バリア膜３０、及び層間絶縁膜３３の形成方法と同一である。配線４７は、下部バリア膜４０、上部バリア膜２８、導電プラグ２７、及び下部バリア膜２０を介して、電極パッド１３に接続される。
図５Ｈに示すように、図５Ａに示した下部バリア膜２０の形成から、図５Ｇに示した層間絶縁膜５３の形成までの工程を繰り返すことにより、多層配線層を形成する。多層配線層の最上層に、電極パッド５７を形成する。電極パッド５７が形成されていない領域に、パッシベーション膜５８を形成する。
実施例２においても、実施例１と同様に、図２Ａ〜図２Ｃ、図３Ａ〜図３Ｃ、図４Ａ〜図４Ｂに示した比較例１及び比較例２に対して有利な効果が得られる。また、実施例１では、図１Ｅに示した上部バリア膜２８を導電部材２５の上に選択成長させた。実施例２においては、図５Ｃに示したように、上部バリア膜２８を形成する工程において、導電部材２５の上のみに選択成長させる方法が採用されていない。このため、上部バリア膜２８に、選択成長させることが困難な材料を用いることができる。
実施例２においては、上部バリア膜２８、４８としてＴｉまたはＴｉＮ等の導電材料を用いたが、銅の拡散を防止することができる絶縁材料、例えば窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）酸炭化シリコン（ＳｉＯＣ）等を用いてもよい。上部バリア膜２８、４８に絶縁材料を用いる場合には、その上の配線または導電プラグと電気的接続を行う工程において、上部バリア膜２８、４８の一部を除去して導電プラグ２７及び配線４７の上面の少なくとも一部を露出させる手順を採用すればよい。
［実施例３］
図６Ａ〜図６Ｇを参照して、実施例３による半導体装置の製造方法について説明する。
図６Ａに示すように、基板１５の上に、下部バリア膜２０、シード膜２１、導電部材２５、及び上部バリア膜２８を形成する。ここまでの工程は、実施例２の図５Ａに示した段階までの工程と同一である。
図６Ｂに示すように、導電部材２５が形成されていない領域のシード膜２１（図６Ａ）を、ウェットエッチングにより除去する。導電部材２５及びその直下のシード膜２１により、導電プラグ２７が構成される。
図６Ｃに示すように、無電解めっき法を用い、下部バリア膜２０及び上部バリア膜２８の表面には成長せず、導電プラグ２７の側面に選択的に成長する条件で、側方バリア膜３０を成長させる。側方バリア膜３０には、例えば、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＣｏとを含む合金、またはＣｏを用いてもよいし、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＮｉとを含む合金、またはＮｉを用いてもよい。実施例１では、図１Ｈに示したように、側方バリア膜３０を全面に形成したが、実施例３のように、側方バリア膜３０の形成に、選択成長を適用してもよい。
図６Ｄに示すように、上部バリア膜２８及び側方バリア膜３０をエッチングマスクとして、下部バリア膜２０（図６Ｃ）をエッチングする。これにより、基板１５の上面が露出する。
図６Ｅに示すように、導電プラグ２７の間の領域を、層間絶縁膜３３で埋め込む。層間絶縁膜３３の形成方法は、実施例１の図１Ｋ及び図１Ｌに示した層間絶縁膜３３の形成方法と同一である。
図６Ｆに示すように、層間絶縁膜３３及び上部バリア膜２８の上に、下部バリア膜４０、配線４７、上部バリア膜４８、側方バリア膜４９、及び層間絶縁膜５３を形成する。これらの形成方法は、その下の下部バリア膜２０、導電プラグ２７、上部バリア膜２８、側方バリア膜３０、及び層間絶縁膜３３の形成方法と同一である。配線４７は、下部バリア膜４０、上部バリア膜２８、導電プラグ２７、及び下部バリア膜２０を介して、電極パッド１３に接続される。
図６Ｇに示すように、図６Ａに示した下部バリア膜２０の形成から、図６Ｆに示した層間絶縁膜５３の形成までの工程を繰り返すことにより、多層配線層を形成する。多層配線層の最上層に、電極パッド５７を形成する。電極パッド５７が形成されていない領域に、パッシベーション膜５８を形成する。
実施例３においても、実施例１と同様に、図２Ａ〜図２Ｃ、図３Ａ〜図３Ｃ、図４Ａ〜図４Ｂに示した比較例１〜比較例３に対して有利な効果が得られる。
また、実施例３においても、実施例２と同様に、上部バリア膜２８、４８として、銅の拡散を防止する機能を有する絶縁材料、例えば窒化シリコン等を用いてもよい。
［実施例４］
図７Ａ〜図７Ｃを参照して、実施例４による半導体装置の製造方法について説明する。
図７Ａは、実施例１の図１Ｇに示した製造途中段階と同一の段階における半導体装置の断面図を示す。
図７Ｂに示すように、下部バリア膜２０の上には成長せず、導電プラグ２７及び上部バリア膜２８の表面に選択的に成長する条件で、側方バリア膜３０を、無電解めっき法により成長させる。側方バリア膜３０には、例えば、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＣｏとを含む合金、またはＣｏを用いてもよいし、Ｐ、Ｗ、及びＢの少なくとも１つの元素とＮｉとを含む合金、またはＮｉを用いてもよい。実施例３では、図６Ｃに示したように、側方バリア膜３０を、導電プラグ２７の側面にのみ選択成長させたが、実施例４のように、導電プラグ２７の側面と上面に、側方バリア膜３０を選択成長させてもよい。
図７Ｃに示すように、側方バリア膜３０をエッチングマスクとして、下部バリア膜２０（図７Ｂ）をエッチングする。このエッチング時に、導電プラグ２７の上面は、上部バリア膜２８と側方バリア膜３０との２層で覆われている。実施例１においては、図１Ｊに示したように、下部バリア膜２０のエッチング時に、導電プラグ２７の上面には、上部バリア膜２８のみが配置されている。実施例２による方法を採用すると、下部バリア膜２０のエッチング時に導電プラグ２７を保護する機能を高めることができる。
［実施例５］
図８Ａ及び図８Ｂを参照して、実施例５による半導体装置の製造方法について説明する。
図８Ａは、実施例１の図１Ｈに示した製造途中段階と同一の段階における半導体装置の断面図を示す。実施例１では、側方バリア膜３０に窒化シリコン等の絶縁材料を用いた。実施例５では、側方バリア膜３０の材料として、高融点金属、高融点金属を含む合金、高融点金属の窒化物、または高融点金属を含む合金の窒化物を用いる。高融点金属として、例えばＴｉ、Ｃｒ、Ｚｒ、Ｍｏ、Ｒｕ、Ｈｆ、Ｔａ、Ｗ等が挙げられる。さらに、これらの異なる材料からなる膜を積層してもよい。例えば、側方バリア膜３０を、Ｔｉ膜とＴｉＮ膜との積層構造としてもよい。
図８Ｂに示すように、側方バリア膜３０を異方性エッチングすることにより、上部バリア膜２８及び下部バリア膜２０（図８Ａ）の上に堆積していた側方バリア膜３０を除去する。さらに、導電プラグ２７が形成されていない領域の下部バリア膜２０（図８Ａ）をエッチングする。これにより、基板１５の表面及び上部バリア膜２８の上面が露出する。導電プラグ２７の側面には、側方バリア膜３０が残存する。
実施例１では、図１Ｈに示したように、側方バリア膜３０に絶縁材料を用いたが、実施例５のように、側方バリア膜３０に導電材料を用いてもよい。下部バリア膜２０と側方バリア膜３０とのエッチングレートの差が少ない条件で異方性エッチングを行う場合には、図８Ａに示した導電プラグ２７が形成されていない領域の下部バリア膜２０と側方バリア膜３０とを、同一のエッチング条件で連続してエッチングし、除去することができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ 支持基板
１１ 半導体チップ
１２ 充填部材
１５ 基板
２０ 下部バリア膜
２１ シード膜
２３ 感光性レジスト膜
２４ 開口
２５ 導電部材
２７ 導電プラグ
２８ 上部バリア膜
３０ 側方バリア膜
３３ 層間絶縁膜
４０ 下部バリア膜
４１ シード膜
４５ 導電部材
４７ 配線
４８ 上部バリア膜
４９ 側方バリア膜
５７ 電極パッド
５８ パッシベーション膜
６０ 絶縁性バリア膜
６１ 剥離
６２ クラック

Claims (7)

  1. 基板上に下部バリア膜を形成する工程と、
    前記下部バリア膜の上にシード膜を形成する工程と、
    前記シード膜の一部の領域上に導電部材を形成する工程と、
    前記導電部材の上面に、上部バリア膜を形成する工程と、
    前記導電部材が形成されていない領域の前記シード膜を除去し、前記シード膜が除去された領域に前記下部バリア膜を露出させる工程と、
    前記導電部材の側面に側方バリア膜を形成する工程と、
    前記導電部材及び前記側方バリア膜が形成されていない領域の前記下部バリア膜を除去する工程と
    を有する半導体装置の製造方法。
  2. 前記側方バリア膜を形成する工程は、
    前記下部バリア膜の上面、前記導電部材の上面及び側面に、前記側方バリア膜を堆積させる工程と、
    前記側方バリア膜を異方性エッチングすることにより、前記下部バリア膜及び前記導電部材の上面に堆積している前記側方バリア膜を除去し、前記導電部材の側面に前記側方バリア膜を残す工程と、
    前記導電部材及び前記側方バリア膜が配置されていない領域の前記下部バリア膜を除去する工程と
    を含む請求項１に記載の半導体装置の製造方法。
  3. 前記導電部材を形成する工程は、
    前記シード膜の上に、前記導電部材が配置される領域に対応する開口が形成されたレジスト膜を形成する工程と、
    前記開口の底面に露出している前記シード膜の上に、前記導電部材を成長させる工程と
    を含み、
    前記上部バリア膜を形成する工程は、
    前記レジスト膜の上には成長せず、前記導電部材の上に成長する条件で、前記導電部材の上に選択的に前記上部バリア膜を成長させる工程と、
    前記上部バリア膜を成長させた後、前記レジスト膜を除去する工程と
    を含む請求項１または２に記載の半導体装置の製造方法。
  4. 前記導電部材を形成する工程は、
    前記シード膜の上に、前記導電部材が配置される領域に対応する開口が形成されたレジスト膜を形成する工程と、
    前記開口の底面に露出している前記シード膜の上に、前記導電部材を成長させ、前記導電部材の上面が前記レジスト膜の上面よりも低い段階で成長を停止させる工程と
    を含み、
    前記上部バリア膜を形成する工程は、
    前記レジスト膜の上及び前記導電部材の上に、前記上部バリア膜を堆積させる工程と、
    前記レジスト膜が露出するまで前記上部バリア膜を研磨し、前記導電部材の上には前記上部バリア膜の一部を残す工程と、
    前記上部バリア膜を研磨した後、前記レジスト膜を除去する工程と
    を含む請求項１または２に記載の半導体装置の製造方法。
  5. 前記上部バリア膜は、前記側方バリア膜より厚い請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記側方バリア膜を形成する工程は、前記下部バリア膜及び前記上部バリア膜の表面には成長せず、前記導電部材の側面には成長する条件で、前記側方バリア膜を形成する請求項１に記載の半導体装置の製造方法。
  7. 前記下部バリア膜を除去する工程の後、さらに、前記基板、前記側方バリア膜、及び前記上部バリア膜の上に、絶縁膜を形成する工程を有する請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
JP2011083744A 2011-04-05 2011-04-05 半導体装置の製造方法 Active JP5720381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083744A JP5720381B2 (ja) 2011-04-05 2011-04-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083744A JP5720381B2 (ja) 2011-04-05 2011-04-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012222040A true JP2012222040A (ja) 2012-11-12
JP5720381B2 JP5720381B2 (ja) 2015-05-20

Family

ID=47273259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083744A Active JP5720381B2 (ja) 2011-04-05 2011-04-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5720381B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142640A1 (en) * 2016-02-19 2017-08-24 Qualcomm Incorporated Fan-out wafer-level packages with improved topology

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2007096007A (ja) * 2005-09-29 2007-04-12 Cmk Corp プリント配線板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2007096007A (ja) * 2005-09-29 2007-04-12 Cmk Corp プリント配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142640A1 (en) * 2016-02-19 2017-08-24 Qualcomm Incorporated Fan-out wafer-level packages with improved topology

Also Published As

Publication number Publication date
JP5720381B2 (ja) 2015-05-20

Similar Documents

Publication Publication Date Title
CN101924095B (zh) 集成电路的内连线结构及其制作方法
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
CN101924093B (zh) 半导体器件和制造半导体器件的方法
US20170110369A1 (en) Electronic device and method for producing same
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
KR20100107604A (ko) 배선 구조물 및 이의 형성 방법
JP2004335998A (ja) 半導体素子の金属配線形成方法
JP2001015594A (ja) 半導体装置の多層金属配線の形成方法
JP5720381B2 (ja) 半導体装置の製造方法
JP5891753B2 (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
KR20110111868A (ko) 배선 구조물의 형성 방법
WO2006121129A1 (ja) 半導体装置及びその製造方法
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100850075B1 (ko) 반도체 소자 제조 방법
JP2012204495A (ja) 半導体装置の製造方法
US8278754B2 (en) Metal line in semiconductor device and method for forming the same
JP2005085884A (ja) 半導体装置およびその製造方法
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
JP2006196642A (ja) 半導体装置およびその製造方法
JP2010080606A (ja) 半導体装置の製造方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
JP2998454B2 (ja) 半導体装置の製造方法
JP2004273593A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5720381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150