CN101924093B - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN101924093B
CN101924093B CN201010166496.1A CN201010166496A CN101924093B CN 101924093 B CN101924093 B CN 101924093B CN 201010166496 A CN201010166496 A CN 201010166496A CN 101924093 B CN101924093 B CN 101924093B
Authority
CN
China
Prior art keywords
insulating barrier
film
interconnection
etch stop
air gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010166496.1A
Other languages
English (en)
Other versions
CN101924093A (zh
Inventor
宇佐美达矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101924093A publication Critical patent/CN101924093A/zh
Application granted granted Critical
Publication of CN101924093B publication Critical patent/CN101924093B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体器件和制造半导体器件的方法。互连被提供在第一绝缘层中并且互连的上表面比第一绝缘层的上表面高。气隙被布置在互连和第一绝缘层之间。蚀刻停止膜被形成在第一绝缘层、气隙、以及互连的上方。第二绝缘层被形成在蚀刻停止膜的上方。通孔被提供在第二绝缘层并且被连接至互连。被布置在气隙的上方的蚀刻停止膜的部分比布置在互连的上方的另一部分厚。

Description

半导体器件和制造半导体器件的方法
本申请基于日本专利申请No.2009-106384，其内容在此通过引用并入。
技术领域
本发明涉及在互连和在其中提供有互连的绝缘膜之间提供气隙的半导体器件和制造半导体器件的方法。
背景技术
随着半导体器件的尺寸的减少，互连之间的间隙已经被减少。当互连之间的间隙减少时，互连之间的电容增加，这导致信号延迟。作为用于减少互连之间的电容的技术的示例，气隙被提供在互连和其中提供有互连的绝缘膜之间。
美国专利申请公开No.2008/0076258公布了如下的方法。当在绝缘膜中形成用于掩埋互连的沟槽时，在沟槽的侧壁上形成劣化层。在形成互连之后移除劣化层，从而在互连和绝缘膜之间形成气隙。
日本未经审查的专利公开No.2008-300652公布如下的方法。首先，在填充有Cu膜的沟槽的侧面和底面形成催化特性膜以进行互连。接下来，移除沟槽的侧面上的催化特性膜以在互连和绝缘膜之间形成气隙。
日本未经审查的专利公开No.2008-205458公布如下的不是用于形成气隙的技术的方法。首先，在互连之上形成金属帽。然后，损坏具有互连的绝缘膜的表面，并且移除损坏的表面。
发明人发现了下述问题。如图9A中所示，当通孔421和互连沟槽422被形成在被提供在其中形成有气隙402的互连层400上的互连层420中时，出现互连层400的互连404和通孔421之间的位置偏差。根据位置偏差的程度在通孔421的底部上形成被连接至气隙402的上部的开口区域424。在其中形成开口区域424的结构中，如图9B中所示，当扩散阻挡金属膜430和种子膜432形成在通孔421和互连沟槽422中时，扩散阻挡金属膜430和种子膜432没有被形成在开口区域424中和周围。结果，在互连434中形成空洞426。因此，当出现互连404和通孔421之间的位置偏差时，需要防止被连接至气隙402的区域形成在通孔421的底部上。
发明内容
在本发明的一个实施例中，提供了一种半导体器件，包括：第一绝缘层；互连，该互连被提供在第一绝缘层中并且具有比第一绝缘层的上表面高的上表面；气隙，该气隙被提供在互连和第一绝缘层之间；蚀刻停止膜，该蚀刻停止膜形成在第一绝缘层、气隙、以及互连的上方；第二绝缘层，该第二绝缘层形成在蚀刻停止膜的上方；以及通孔，该通孔被提供在第二绝缘层中并且被连接至互连。蚀刻停止膜的被布置在气隙的上方的部分比被布置在互连的上方的另一部分厚。
当通孔形成在第二绝缘层中时，第二绝缘层被蚀刻以形成连接孔，并且被布置在连接孔的底面，即，互连的上方的蚀刻停止膜被蚀刻。在本发明的上述实施例中，蚀刻停止膜的被布置在气隙的上方的部分比被布置在互连的上方的另一部分厚。因此，即使当用作通孔的连接孔形成在第二绝缘层中并且在平面图中连接孔重叠气隙时出现通孔和互连之间的位置偏差，在当被布置在连接孔的底面上的蚀刻停止膜被移除时的同时移除被布置在气隙的上方的蚀刻停止膜。结果，能够防止气隙和连接孔之间的连接。
在本发明的另一实施例中，提供了一种制造半导体器件的方法。该方法包括：形成第一绝缘层；在第一绝缘层中形成沟槽；在沟槽中形成互连；在第一绝缘层和互连之间形成间隔并且将互连的上表面布置在比第一绝缘层的上表面高的位置处；在间隔中形成气隙并且在第一绝缘层和互连的上方形成蚀刻停止膜；在蚀刻停止膜的上方形成第二绝缘层；以及在第二绝缘层中形成通孔以使其布置在互连的上方。
根据本发明的上述实施例，在蚀刻停止膜被形成之前，互连的上表面被布置在比第一绝缘层的上表面高的位置处。因此，当蚀刻停止膜形成时，由于互连和第一绝缘层之间的台阶差导致被布置在气隙的上方的蚀刻停止膜的部分比被布置在互连的上方的另一部分厚。即使当用作通孔的连接孔被形成在第二绝缘层中并且在平面图中连接孔重叠气隙时出现通孔和互连之间的位置偏差，在当被布置在连接孔的底部上的蚀刻停止膜被移除时的同时移除被布置在气隙的上方的蚀刻停止膜。结果，能够防止气隙和连接孔之间的连接。
根据本发明的上述示例性实施例，即使当用作通孔的连接孔形成在第二绝缘层中时出现通孔和互连之间的位置偏差，也能够防止气隙和通孔之间的连接。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明以上和其它方面、优点和特征将更加明显，其中：
图1是示出根据本发明的第一实施例的半导体器件的结构的横截面图；
图2A和图2B是示出制造图1中所示的半导体器件的方法的横截面图；
图3A和图3B是示出图2A和图2B的接下来的工艺的横截面图；
图4A和图4B是示出图3A和图3B的接下来的工艺的横截面图；
图5A和图5B是示出图4A和图4B的接下来的工艺的横截面图；
图6A和图6B是示出根据本发明的第二实施例的半导体器件的制造方法的横截面图；
图7A和图7B是示出图6A和图6B的接下来的工艺的横截面图；
图8是示出图7A和图7B的接下来的工艺的横截面图；以及
图9A和图9B是当连接孔和气隙被相互连接时的问题的横截面图。
具体实施方式
现在在此将参考示例性实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多可替选的实施例并且本发明不限于为解释性目的而示出的实施例。
在下文中，将会参考附图描述本发明的示例性实施例。在附图中，通过相同的附图标记来表示相同的组件并且将不会重复其描述。
(第一示例性实施例)
图1是示出根据本发明的第一实施例的半导体器件的结构的横截面图。半导体器件包括第一绝缘层120、互连162、气隙128、蚀刻停止膜200、第二绝缘层220、以及通孔262。互连162被提供在第一绝缘层120中，并且互连162的上表面比第一绝缘层120的上表面高。气隙128被布置在互连162与第一绝缘层120之间。蚀刻停止膜200被形成在第一绝缘层120、气隙128、以及互连162上。第二绝缘层220被形成在蚀刻停止膜200上。通孔262被提供在第二绝缘层220中并且被连接至互连162。在蚀刻停止膜200中，被布置在气隙128的上方的部分202比被布置在互连162的上方的另一部分厚。在蚀刻停止膜200中，厚部分202应被形成在下述区域中，该区域靠近互连162并且在至少等于或者大于第一绝缘层120和互连162(包括扩散阻挡金属膜160，将会在下面加以描述)之间的间隙的一半的范围内延伸。
在图1中所示的示例中，蚀刻停止膜200的一部分被掩埋在互连162和第一绝缘层120之间。气隙128被形成在被布置在互连162和第一绝缘层120之间的蚀刻停止膜200中。然而，不同于图1中所示的示例，蚀刻停止膜200可以不被掩埋在互连162和第一绝缘层120之间，而是蚀刻停止膜200可以被形成为覆盖互连162和第一绝缘层120之间的间隔，从而形成气隙128。在图1中所示的示例中，认为有可能实际上形成了此结构。
互连162被提供在被形成在第一绝缘层120中的沟槽122中，并且通孔262被提供在被形成在第二绝缘层220中的连接孔221中。沟槽222被形成在第二绝缘层220中从而被放置在连接孔221的上方。被连接至通孔262的互连264被提供在沟槽222中。在图1中所示的示例中，通过相同的工艺形成通孔262和互连264。
通过镀的方法形成互连162、通孔262、以及互连264。具体地，互连162包括种子膜161。扩散阻挡金属膜160被形成在种子膜161和沟槽122之间。类似地，通孔262和互连264包括种子膜261。扩散阻挡金属膜260被形成在沟槽222和连接孔221以及种子膜261之间。互连162、通孔262、以及互连264是例如Cu膜。扩散阻挡金属膜160和260中的每一个是例如按顺序层压的TaN膜和Ta膜的多层膜。
第一绝缘层120和第二绝缘层220是低介电常数膜。例如，第一绝缘层120和第二绝缘层220中的每一个可以是SiCOH膜、SiCOHN膜、或者其多孔膜。第一绝缘层120被形成在蚀刻停止膜100上。蚀刻停止膜100被形成在底层绝缘膜10上。例如，底层绝缘膜10是形成被提供在互连162的下方的互连层的绝缘膜。
图2A至图5B是示出制造图1中所示的半导体器件的方法的横截面图。在制造半导体器件的方法中，首先，形成第一绝缘层120。然后，在第一绝缘层120中形成沟槽122。然后，在沟槽122中提供互连162。然后，在第一绝缘层120和互连162之间形成间隔并且互连162的上表面被布置在比第一绝缘层120的上表面高的位置处。然后，间隔被填充有绝缘体以形成气隙128并且在第一绝缘层120和互连162上形成蚀刻停止膜200。然后，在蚀刻停止膜200上形成第二绝缘层220。然后，在第二绝缘层20中形成被布置在互连162的上方的通孔262。
接下来，将会详细地描述制造方法。
首先，如图2A中所示，蚀刻停止膜100被形成在底层绝缘膜10上。例如，蚀刻停止膜100是SiCN膜或者SiCNH膜。然而，蚀刻停止膜100可以是具有高碳浓度的SiCOH膜、SiNH膜或者SiN膜。SiCOH膜的碳浓度比形成第一绝缘层120的SiCOH膜高。例如，碳浓度等于或者大于20at％并且等于或者小于45at％。然后，第一绝缘层120和二氧化硅层140被形成在蚀刻停止膜100上。然后，抗反射膜150被形成在二氧化硅层140上。然后，在抗反射膜150上形成抗蚀剂膜50，并且曝光并且显影抗蚀剂膜50以在抗蚀剂膜50中形成开口图案。
然后，如图2B中所示，使用抗蚀剂膜50作为掩模对抗反射膜150、二氧化硅层140以及第一绝缘层120执行干法蚀刻。氟碳气体被用作蚀刻用气体。这样，沟槽122被形成在第一绝缘层120中。然后，通过使用包括氧气的气体的等离子灰化移除抗蚀剂膜50和抗反射膜150。
然后，如图3A中所示，通过干法蚀刻移除被布置在沟槽122的底部上的蚀刻停止膜100。在此工艺中，二氧化硅层140的一部分被移除。然后，通过用于抗蚀剂膜的剥离剂清洁沟槽122。剥离剂是胺基溶液。
在图3A中所示的状态下，在被布置在沟槽122的侧壁上的第一绝缘层120上形成第一损坏层124。第一损坏层124是通过第一绝缘层120的碳浓度的减少生产的低碳层。
然后，如图3B中所示，在沟槽122中提供扩散阻挡金属膜160和互连162。此工艺的详细情况如下。首先，通过例如溅射方法在沟槽122的侧壁和底部上以及二氧化硅层140上形成扩散阻挡金属膜160。然后，例如，通过溅射方法在扩散阻挡金属膜160上形成种子膜161。然后，使用种子膜161作为种子执行镀的工艺以形成导电膜。然后，通过化学机械抛光(CMP)方法移除被布置在二氧化硅层140的上方的导电膜、被布置在二氧化硅层140的上方的种子膜161、被布置在二氧化硅层140上的扩散阻挡金属膜160、以及二氧化硅层140。在此状态下，第一绝缘层120的表面被暴露。
然后，如图4A中所示，在第一绝缘层120的表面上形成第二损坏层126。第二损坏层126是通过第一绝缘层120的碳浓度的减少生成的低碳层并且通过例如利用包括氢气的等离子体处理第一绝缘层120的表面来形成该第二损坏层126。在这样的情况下，例如，氨气被用作等离子体气体的至少一部分。
然后，如图4B中所示，通过湿法蚀刻移除第一损坏层124和第二损坏层126。例如，稀释氟氢酸(DHF)被用作蚀刻剂。通过上述工艺在第一绝缘层120中在互连162和第一绝缘层120之间形成间隔125。另外，互连162的上表面比第一绝缘层120的上表面高。通过干法蚀刻可以移除第一损坏层124和第二损坏层126。
然后，如图5A中所示，在第一绝缘层120、间隔125、以及互连162上形成蚀刻停止膜200。例如，蚀刻停止膜200是SiCN膜并且例如通过等离子体CVD方法来形成。通过此工艺在间隔125中形成气隙128。另外，蚀刻停止膜200的一部分进入间隔125中。然而，根据用于形成蚀刻停止膜200的条件蚀刻停止膜200可以不进入间隔125中。
如上所述，在形成蚀刻停止膜200之前，互连162的上表面被布置在比第一绝缘层120的上表面高的位置处。因此，在蚀刻停止膜200中，由于互连162和第一绝缘层120之间的台阶差导致被布置在气隙128的上方的部分202比被布置在互连162的上方的另一部分厚。
然后，如图5B中所示，例如，通过双镶嵌方法在第二绝缘层220中形成沟槽222和连接孔221，并且在蚀刻停止膜200上形成第二绝缘层220和二氧化硅层240。连接孔221被布置在互连162的上方。例如，第二绝缘层220是SiCOH膜。
当执行蚀刻以形成互连孔221时，首先，使用蚀刻停止膜210作为阻挡层蚀刻第二绝缘层220。这样，在第二绝缘层220中形成连接孔221，但是蚀刻停止膜200保留在连接孔221的底部上。然后，通过蚀刻移除保留在连接孔221的底部上的蚀刻停止膜200。
在此工艺中，如图5B中所示，出现连接孔221和互连162之间的位置偏差，这使当在平面图中看时，连接孔221重叠气隙128。然而，在本实施例中，被布置在气隙128的上方的蚀刻停止膜200比被布置在互连162的上方的蚀刻停止膜200厚。因此，当保留在连接孔221的底部上的蚀刻停止膜200被移除时，被布置在气隙128的上方的蚀刻停止膜200也被移除。因此，防止了气隙128和连接孔221之间的连接。
然后，如图1中所示，扩散阻挡金属膜260和通孔262被提供在连接孔221中，并且扩散阻挡金属膜260和互连264被提供在沟槽222中。此工艺的详细情况如下。首先，例如，通过溅射方法在连接孔221的侧壁和底部上和二氧化硅层240上(例如，参见图5B)形成扩散阻挡金属膜260。然后，例如，通过溅射方法在扩散阻挡金属膜260上形成种子膜261。然后，使用种子膜261作为种子执行镀的工艺以形成导电膜。然后，通过CMP方法移除二氧化硅层240的上方的导电膜、二氧化硅层240的上方的种子膜261、二氧化硅层240上的扩散阻挡金属膜260、以及二氧化硅层240。
接下来，将会描述本实施例的操作和效果。根据本实施例，在形成蚀刻停止膜200之前，互连162的上表面被布置在比第一绝缘层120的上表面高的位置处。因此，在蚀刻停止膜200中，由于互连162和第一绝缘层120之间的台阶差导致被布置在气隙128的上方的部分202比被布置在互连162的上方的另一部分厚。即使当出现连接孔221和互连162之间的位置偏差并且在平面图中连接孔221重叠气隙128时，在当被布置在连接孔的底部上的蚀刻停止膜被移除的同时移除被布置在气隙的上方的蚀刻停止膜。结果，能够防止气隙和连接孔之间的连接。
因此，能够防止其中扩散阻挡金属膜260和种子膜261没有被形成在连接孔221的底部和侧壁中的区域的产生。结果，能够防止在通孔262中形成空间。
在本实施例中，由于通过蚀刻停止膜200形成气隙128，因此没有必要为了形成气隙128形成另一个膜。因此，能够防止用于制造半导体器件的工艺的数目的增加。
在第一绝缘层120的上表面上形成第二损坏层126，并且第二损坏层126被移除使得互连162的上表面比第一绝缘层120的上表面高。通过与用于移除第一损坏层124和形成用于形成气隙128的间隔125相同的工艺来执行第二损坏层126的移除。因此，能够防止用于制造半导体器件的工艺的数目的增加。
通过包括氢气的等离子体来处理第一绝缘层120以形成第二损坏层126。因此，当形成第二损坏层126时，能够防止损坏层，例如，氧化膜被形成在互连162的表面上。
(第二实施例)
图6A至图8是示出根据第二实施例的半导体器件的制造方法的横截面图。如图8中所示，通过该方法制造的半导体器件具有与根据第一实施例的半导体器件相同的结构，不同之处在于在互连162上提供金属帽膜164。例如，金属帽膜164是CoWP膜。或者，金属帽膜164可以是镀有镍基材料的膜或者CoWB膜。
首先，如图6A中所示，在底层绝缘膜10上形成蚀刻停止膜100、第一绝缘层120、沟槽122、第一损坏层124、扩散阻挡金属膜160、种子膜161、以及互连162。形成组件的工艺与第一实施例中的相同。
然后，如图6B中所示，通过化学镀方法在互连162上选择性地形成金属帽膜164。在此工艺中，沉积物165不可避免地被形成在第一绝缘层120上。通过选择性CVD方法可以形成金属帽膜164。在这样的情况下，金属帽膜164可以由W或者Co制成。或者，金属帽膜164可以由从Si、Ag、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni以及Fe中选择的至少一个制成。
然后，如图7A中所示，在第一绝缘层120的表面上形成第二损坏层126。形成第二损坏层126的方法与第一实施例中的相同。
然后，如图7B中然后，如图8中所示，形成蚀刻阻档膜200、第二绝缘层220、连接孔221、沟槽222、扩散阻挡金属膜260、种子膜261、通孔262、以及互连264。形成组件的方法与第一实施例中的相同。然而，在本实施例中，扩散阻挡金属膜260不是被按顺序层压的TaN膜和Ta膜的多层膜，而可以是，例如，SiCH膜。
根据本实施例，也能够获得与第一实施例相同的效果。由于在金属帽膜164被形成在互连162上之后形成蚀刻停止膜200，所以在蚀刻停止膜200中被布置在气隙128的上方的部分202的厚度大于被布置在互连162的上方的另一部分的厚度。因此，即使当在平面图中互连孔221重叠气隙128时，在当被布置在连接孔的底部上的蚀刻停止膜被移除的同时移除被布置在气隙的上方的蚀刻停止膜。结果，能够防止气隙和连接孔之间的连接。
由于金属帽膜164被形成在互连162上，所以互连162的抗电迁移性被提高。另外，由于金属帽膜164还用作互连162的扩散阻挡金属膜，所以能够使用具有低介电常数的SiCH膜作为扩散阻挡金属膜260。
参考附图已经描述本发明的实施例，但是本发明不限于此。可以使用除了上述之外的各种结构。
显然的是，本发明不限于上述实施例，并且可以在不脱离本发明的范围和精神的情况下进行修改和变化。

Claims (12)

1.一种半导体器件，包括：
第一绝缘层；
互连，所述互连被提供在所述第一绝缘层中并且具有比所述第一绝缘层的上表面高的上表面；
气隙，所述气隙被提供在所述互连和所述第一绝缘层之间；
蚀刻停止膜，所述蚀刻停止膜被形成在所述第一绝缘层、所述气隙、以及所述互连的上方；
第二绝缘层，所述第二绝缘层被形成在所述蚀刻停止膜的上方；以及
通孔，所述通孔被提供在所述第二绝缘层中并且被连接至所述互连，
其中所述蚀刻停止膜的被布置在所述气隙的上方的部分比被布置在所述互连的上方的另一部分厚。
2.根据权利要求1所述的半导体器件，其中通过所述蚀刻停止膜形成所述气隙。
3.根据权利要求1所述的半导体器件，进一步包括：
金属帽膜，所述金属帽膜被提供在所述互连的上方。
4.根据权利要求1所述的半导体器件，
其中所述第一绝缘层是SiCOH膜、SiCOHN膜、或者所述SiCOH膜或所述SiCOHN膜的多孔膜。
5.一种制造半导体器件的方法，包括：
形成第一绝缘层；
在所述第一绝缘层中形成沟槽；
在所述沟槽中形成互连；
在所述第一绝缘层和所述互连之间形成间隔并且将所述互连的上表面布置在比所述第一绝缘层的上表面高的位置处；
在所述间隔中形成气隙并且在所述第一绝缘层和所述互连的上方形成蚀刻停止膜；
在所述蚀刻停止膜的上方形成第二绝缘层；以及
在所述第二绝缘层中形成通孔使其被布置在所述互连的上方。
6.根据权利要求5所述的制造半导体器件的方法，
其中，在形成所述气隙和所述蚀刻停止膜的所述步骤中，通过所述蚀刻停止膜形成所述气隙。
7.根据权利要求5所述的制造半导体器件的方法，进一步包括：
当形成所述沟槽时，在所述沟槽的侧壁的上形成由所述第一绝缘层改变的第一损坏层，
在形成所述互连的所述步骤和形成所述间隔并将所述互连的所述上表面布置在比所述第一绝缘层的所述上表面高的位置处的所述步骤之间，在所述第一绝缘层的表面的上方形成由所述第一绝缘层改变的第二损坏层，
其中，在所述第一绝缘层和所述互连之间形成所述间隔并且将所述互连的所述上表面布置在比所述第一绝缘层的所述上表面高的位置处的所述步骤中，移除所述第一损坏层和所述第二损坏层。
8.根据权利要求7所述的制造半导体器件的方法，
其中，所述第一绝缘层是SiCOH膜、SiCOHN膜、或者所述SiCOH膜或所述SiCOHN膜的多孔膜，并且
所述第一损坏层和所述第二损坏层中的每一个是通过所述第一绝缘层的碳浓度的减少而产生的低碳层。
9.根据权利要求8所述的制造半导体器件的方法，
其中，在形成所述第二损坏层的所述步骤中，通过包括氢气的等离子体处理所述第一绝缘层。
10.根据权利要求5所述的制造半导体器件的方法，
其中，形成所述通孔的所述步骤包括：
在所述第二绝缘层中形成连接孔；
在所述连接孔的底部和侧壁的上方形成扩散阻挡金属膜；
在所述扩散阻挡金属膜的上方形成种子膜；以及
使用所述种子膜执行镀的工艺以在所述连接孔中形成导电膜。
11.根据权利要求5所述的制造半导体器件的方法，进一步包括：
在形成所述互连的所述步骤之后和形成所述蚀刻停止膜和所述气隙的所述步骤之前在所述互连的上方形成金属帽膜，
其中，在形成所述蚀刻停止膜和所述气隙的所述步骤中，在所述金属帽膜的上方形成所述蚀刻停止膜。
12.根据权利要求11所述的制造半导体器件的方法，
其中形成所述金属帽膜的所述步骤是化学镀方法或者选择性CVD方法。
CN201010166496.1A 2009-04-24 2010-04-23 半导体器件和制造半导体器件的方法 Expired - Fee Related CN101924093B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009106384A JP2010258213A (ja) 2009-04-24 2009-04-24 半導体装置及び半導体装置の製造方法
JP2009-106384 2009-04-24

Publications (2)

Publication Number Publication Date
CN101924093A CN101924093A (zh) 2010-12-22
CN101924093B true CN101924093B (zh) 2012-08-01

Family

ID=42991386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010166496.1A Expired - Fee Related CN101924093B (zh) 2009-04-24 2010-04-23 半导体器件和制造半导体器件的方法

Country Status (3)

Country Link
US (2) US8274155B2 (zh)
JP (1) JP2010258213A (zh)
CN (1) CN101924093B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
WO2013099300A1 (ja) * 2011-12-28 2013-07-04 国立大学法人東北大学 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
CN102623433B (zh) * 2012-03-22 2014-09-24 清华大学 一种空气间隙的三维互连结构
KR20140018546A (ko) * 2012-08-02 2014-02-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102167603B1 (ko) * 2014-01-06 2020-10-19 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US9666534B2 (en) * 2014-05-13 2017-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure and manufacturing method thereof
US9305836B1 (en) 2014-11-10 2016-04-05 International Business Machines Corporation Air gap semiconductor structure with selective cap bilayer
US9685368B2 (en) * 2015-06-26 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having an etch stop layer over conductive lines
US9768058B2 (en) * 2015-08-10 2017-09-19 Globalfoundries Inc. Methods of forming air gaps in metallization layers on integrated circuit products
JP6648544B2 (ja) 2016-02-08 2020-02-14 三菱電機株式会社 半導体装置
EP3440719A4 (en) * 2016-03-28 2019-11-13 INTEL Corporation CONNECTING CLOSURE METHOD FOR INTEGRATING MRAM DEVICES AND RESULTING STRUCTURES
US20170365504A1 (en) 2016-06-20 2017-12-21 Globalfoundries Inc. Forming air gap
US10727114B2 (en) * 2017-01-13 2020-07-28 International Business Machines Corporation Interconnect structure including airgaps and substractively etched metal lines
KR20210137276A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350672B1 (en) * 1997-07-28 2002-02-26 United Microelectronics Corp. Interconnect structure with gas dielectric compatible with unlanded vias
CN1388989A (zh) * 2000-09-01 2003-01-01 皇家菲利浦电子有限公司 一种具有多孔绝缘层和空气隙的半导体设备的制造方法
CN1463470A (zh) * 2001-04-13 2003-12-24 皇家菲利浦电子有限公司 制造电子器件的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554704B1 (fr) * 1983-11-10 1987-04-24 Ascher Gilles Appareil portatif de surveillance de l'activite cardiaque
JP2948588B1 (ja) * 1997-11-06 1999-09-13 松下電子工業株式会社 多層配線を有する半導体装置の製造方法
JP2000183158A (ja) * 1998-12-14 2000-06-30 Fujitsu Ltd 半導体集積回路装置及びその製造方法
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6867125B2 (en) * 2002-09-26 2005-03-15 Intel Corporation Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
JP2005079434A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4918778B2 (ja) * 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
US7803713B2 (en) 2006-09-21 2010-09-28 Taiwan Semiconductor Manufacturing Co. Ltd. Method for fabricating air gap for semiconductor device
US7745282B2 (en) 2007-02-16 2010-06-29 International Business Machines Corporation Interconnect structure with bi-layer metal cap
JP2008300652A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 半導体装置の製造方法
US20090001594A1 (en) * 2007-06-29 2009-01-01 Hui Jae Yoo Airgap interconnect system
US7868455B2 (en) * 2007-11-01 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Solving via-misalignment issues in interconnect structures having air-gaps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350672B1 (en) * 1997-07-28 2002-02-26 United Microelectronics Corp. Interconnect structure with gas dielectric compatible with unlanded vias
CN1388989A (zh) * 2000-09-01 2003-01-01 皇家菲利浦电子有限公司 一种具有多孔绝缘层和空气隙的半导体设备的制造方法
CN1463470A (zh) * 2001-04-13 2003-12-24 皇家菲利浦电子有限公司 制造电子器件的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2008-205458A 2008.09.04
JP特开2008-300652A 2008.12.11

Also Published As

Publication number Publication date
US20120315751A1 (en) 2012-12-13
US20100270683A1 (en) 2010-10-28
US8274155B2 (en) 2012-09-25
CN101924093A (zh) 2010-12-22
JP2010258213A (ja) 2010-11-11
US8466055B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
CN101924093B (zh) 半导体器件和制造半导体器件的方法
CN101924094B (zh) 半导体器件和制造半导体器件的方法
US11488862B2 (en) Semiconductor device with reduced via resistance
JP5255292B2 (ja) ２層金属キャップを有する相互接続構造体及びその製造方法
JP5089575B2 (ja) 相互接続構造体及びその製造方法
US8110342B2 (en) Method for forming an opening
JP5714104B2 (ja) 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
US20120032344A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8980745B1 (en) Interconnect structures and methods of forming same
KR20120112232A (ko) 저유전율 손상이 감소된 다마신 구조물을 위한 공정
US8168528B2 (en) Restoration method using metal for better CD controllability and Cu filing
KR100657756B1 (ko) 반도체 소자의 듀얼 다마신 구조 형성 방법
JP5720381B2 (ja) 半導体装置の製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법
US20110156257A1 (en) Semiconductor device and method for manufacturing the same
KR20100028957A (ko) 반도체 소자의 제조방법
JP2010016229A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120801

Termination date: 20140423