CN102623433B - 一种空气间隙的三维互连结构 - Google Patents

一种空气间隙的三维互连结构 Download PDF

Info

Publication number
CN102623433B
CN102623433B CN201210077870.XA CN201210077870A CN102623433B CN 102623433 B CN102623433 B CN 102623433B CN 201210077870 A CN201210077870 A CN 201210077870A CN 102623433 B CN102623433 B CN 102623433B
Authority
CN
China
Prior art keywords
hole
electric conductor
chip
air gap
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210077870.XA
Other languages
English (en)
Other versions
CN102623433A (zh
Inventor
王喆垚
黄翠
陈倩文
谭智敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xinli Technology Innovation Center Co ltd
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210077870.XA priority Critical patent/CN102623433B/zh
Publication of CN102623433A publication Critical patent/CN102623433A/zh
Application granted granted Critical
Publication of CN102623433B publication Critical patent/CN102623433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了属于三维集成技术领域的一种空气间隙的三维互连结构。该三维互连结构由贯穿整个芯片的通孔和通孔内的柱状导电体组成，通孔与柱状导电体之间为环形间隙；柱状导电体在突出于芯片的上下表面至少有一面有支撑头；芯片上下表面至少有一面在通孔的边缘刻蚀有释放槽结构，连通通孔及芯片表面。本发明空气间隙的三维互连结构，通过悬空导电体结构避免使用绝缘层、扩散阻挡层和电镀仔晶层，从而降低三维互连的制造难度，并通过将绝缘层替换为空气层，减小三维互连的高频电容。

Description

一种空气间隙的三维互连结构
技术领域
本发明属于三维集成技术领域，具体涉及一种空气间隙的三维互连结构。
背景技术
集成电路的发展基本遵循着Moore定律，集成度以每18个月翻一番的速度在不断发展。特征尺寸的不断降低、集成度的不断提高，不仅使传统集成电路的特征尺寸逐渐逼近物理极限，而且使集成电路在设计、制造和成本等方面都遇到了发展瓶颈。
CMOS器件的不断缩小使集成度不断提高，平方厘米面积上能够集成10亿个晶体管，而金属互连线的总长度更是达到几十公里。这不但使得布线变得异常复杂，更重要的是金属互连的延迟、功耗、噪声等都随着特征尺寸的降低而不断增加，特别是全局互连的RC延迟，严重影响了集成电路的性能。铜互连及低K介质的使用使串连电阻和寄生电容有所降低，使工艺由130nm发展到90nm并且总体性能有所提高，而引入超低K介质也只能维持工艺发展到22nm节点。另外，动态功耗与电路的负载电容值成正比，研究表明，主流高性能微处理器的动态功耗中，有超过一半都是由互连线引起的。目前解决互连延迟的方法是在全局互连线上增加一系列缓冲器，但这种方法的作用有限，并且由于大量缓冲器的加入，电路的功耗大幅度增加，即利用功耗换取速度。因此，金属互连已经取代晶体管成为决定集成电路性能的主要因素，集成电路的发展极限不是摩尔定律的失效，互连、成本和复杂度正在成为限制未来集成电路发展的真正瓶颈。
三维互连是在平面电路基础上，利用第三维来实现多个芯片的集成，即把一个大的平面电路分为若干逻辑上相关联的功能模块分布在多个相邻的芯片层上，然后通过穿透衬底的三维垂直互连将多层芯片集成。三维互连能够实现不同功能、不同工艺的多芯片的垂直集成，大幅度降低全局互连的长度，从而大幅度降低互连延迟、提高集成电路速度、减小芯片的功耗。三维互连可以集成多层不同工艺或不同衬底材料的集成电路，为异质芯片的SOC提供了良好的解决方案。三维互连都是物理互连，能够解决多芯片异质集成、高带宽通信和互连造成的延迟和噪声等问题，这些特点使其成为解决平面集成电路所面临的瓶颈问题的最可行手段。
为实现三维集成电路，首先必须实现穿透芯片的三维互连线。这种三维互连线是三维集成技术的核心，目前三维互连的主流制造技术是基于盲孔的实现方式，即从芯片的一面刻蚀深孔，利用铜电镀填充深孔，而后通过减薄等工艺过程获得穿透半导体层的三维互连线。这种制造方式中，绝缘层淀积、扩散阻挡层淀积和电镀仔晶层淀积都在单面进行，对相关的制造设备和制造工艺要求很高，否则难以在高深宽比的深孔内部制造均匀、完整的绝缘层、扩散阻挡层和电镀仔晶层，从而导致铜三维互连的缝隙或孔洞，引起可靠性问题。另外，由于绝缘层通常为二氧化硅材料，其介电常数较大，导致由三维互连导体、绝缘层和芯片衬底构成的电容较大，在高频应用中影响三维互连的高频性能。
发明内容
本发明的目的在于提供一种空气间隙的三维互连结构，降低三维互连制造的工艺难度并减小三维互连的高频电容。
一种空气间隙的三维互连结构，该三维互连结构由贯穿整个芯片1的通孔2和通孔2内的柱状导电体3组成，通孔2与柱状导电体3之间为环形间隙。
所述的柱状导电体3在突出于芯片1的上下表面至少有一面有支撑头4；所述支撑头4的尺寸大于柱状导电体3的截面尺寸，支撑头4与柱状导电体3组成蘑菇状结构。
所述支撑头4的截面为三角形、多边形或圆形。
所述的支撑头4为分瓣结构。
所述的芯片1上下表面至少有一面在通孔2的边缘刻蚀有释放槽5，连通通孔2及芯片1表面。
所述通孔2的截面形状为圆形或多边形；柱状导电体3的截面形状为圆形或多边形；通孔2和柱状导电体3结合形成的的截面形状为环形。
所述柱状导电体3表面带有一层防氧化薄膜层。
所述柱状导电体3的材料为铜、钨、镍、金、银、锡、铝、多晶硅、导电高分子中的一种或多种。
所述的环形间隙的部分区域填充有固体材料。
所述固体材料为二氧化硅、氮化硅、氮氧化硅、苯并环丁烯、聚酰亚胺、聚甲基丙烯酸甲酯或光刻胶。
本发明的有益效果：本发明空气间隙的三维互连结构，通过悬空导电体结构避免使用绝缘层、扩散阻挡层和电镀仔晶层，从而降低三维互连的制造难度，并通过将绝缘层替换为空气层，减小三维互连的高频电容。
附图说明
图1是实施例1制造有三维互连深孔和释放槽的芯片；
图2是实施例1制造有三维互连深孔和释放槽的芯片涂覆有机高分子材料后的示意图；
图3是实施例1填充金属后形成三维互连导电体的示意图；
图4是实施例1制造上下表面支撑结构后的示意图；
图5是实施例1去除有机高分子材料获得空气间隙的示意图；
图6是实施例2在芯片表面制造好释放槽和环形高分子层深孔的结构示意图；
图7是实施例2用有机高分子材料填充芯片上的环形深孔的示意图；
图8是实施例2去除环形的有机高分子材料层环绕的衬底后的示意图；
图9是实施例2填充金属制造三维互连导电体结构后的示意图；
图10是实施例2在三维互连导电体表面制造支撑结构的示意图；
图11是实施例2去除有机高分子材料获得空气间隙的示意图；
图12是实施例3去除部分有机高分子材料获得空气间隙的示意图；
图13是实施例1或实施例2提供的最后完成的空气间隙三维互连的立体示意图；
图中，1-芯片、2-通孔、3-柱状导电体、4-支撑头、5-释放槽、6-固体材料、7-有机高分子层、8-衬底柱。
具体实施方式
下面结合附图和具体实施例对本发明做进一步说明。
实施例1
如图1所示，采用标准集成电路制造工艺和/或微加工工艺制造的电路或传感器芯片1，首先利用化学气相沉积的方法在芯片1的上下表面淀积固体材料6，固体材料为二氧化硅，然后利用反应离子深刻蚀技术在芯片1表面刻蚀释放槽5和穿透芯片厚度的三维互连的通孔2，使释放槽5与通孔2连接，释放槽5周围覆盖绝缘层二氧化硅6。释放槽5的深度没有严格限制，可以为1-5微米，通孔2的形状可以是圆形或多边形。
如图2所示，利用旋涂的方法将有机高分子材料以液体的形式涂覆在芯片1表面，并使其深入通孔2内部，覆盖在通孔2内壁表面形成有机高分子层7，通过加热或紫外照射等方法将高分子材料层固化。有机高分子层7需要最后被去除，因此需要选择能够通过一定方法裂解后去除的材料，例如采用高温分解的聚碳酸酯、采用紫外光照分解的聚酰亚胺、采用水溶性分解的聚甲基丙烯酸甲酯、采用溶剂溶解的塑性高分子、光刻胶，或者其他具有类似方法可裂解的高分子材料。
如图3所示，采用电镀的方法在通孔2内部填充金属，形成柱状导电体3。对于深宽比较小的通孔2，还可以采用溅射或蒸镀的方式从芯片表面淀积金属，将通孔2填满；对于只有一段开口的盲孔形式的通孔2，还可以利用溅射等方法在通孔2内壁的有机高分子层7表面沉积铜种子层，然后利用电镀的方式形成大马士革电镀，将通孔2填充。对于直径很小的通孔2，还可以采用无电极电镀（化学镀）的方法填充。电镀填充的金属材料可以采用铜、钨、镍、金、锡等，溅射填充的金属材料可以采用铝、金、铂等。
如图4所示，填充柱状导电体3后，继续利用电镀的方法或者溅射的方法，在柱状导电体3突出芯片1表面的上方继续制造类似蘑菇状的支撑头4，支撑头4的直径大于通孔2的直径，使支撑头4连接柱状导电体3，并使支撑头4边缘固定在芯片1的上下表面或其中一面，形成对柱状导电体3的支撑。支撑头4的形状可以是完整的圆形或多边形，也可以是分瓣结构，类似菊花形状。
如图5所示，采用合适的裂解去除方法，将通孔2和柱状导电体3之间的有机高分子层7材料去除，例如对于聚碳酸酯采用加热到300度的方式，可以将聚碳酸酯分解，通过释放槽5将分解后的气体成分排出。通过去除有机高分子层7，使通孔2与柱状导电体3之间形成空气间隙，完成空气间隙的三维互连。
实施例2
如图6所示，采用标准集成电路制造工艺和/或微加工工艺制造的电路或传感器芯片1，首先利用化学气相沉积的方法在芯片1的上下表面淀积固体材料6，固体材料为二氧化硅，然后利用反应离子深刻蚀技术在芯片1表面刻蚀释放槽5和穿透芯片厚度的环形的通孔2，使释放槽5与通孔2连接，释放槽5周围覆盖绝缘层二氧化硅。释放槽5的深度没有严格限制，可以为1-5微米。
如图7所示，利用旋涂的方法将有机高分子材料以液体的形式涂覆在芯片1表面，并使高分子材料深入通孔2内部，填满通孔2内部，固化后形成有机高分子层7。有机高分子层7需要最后被去除，因此需要选择能够通过一定方法裂解后去除的材料，例如采用高温分解的聚碳酸酯、采用紫外光照分解的聚酰亚胺、采用水溶性分解的聚甲基丙烯酸甲酯、采用溶剂溶解的塑性高分子、光刻胶，或者其他具有类似方法可裂解的高分子材料。
如图8所示，从芯片1表面利用反应离子深刻蚀技术将通孔2围绕的衬底柱8去除，获得带有有机高分子层7的三维互连通孔2。
如图9所示，采用电镀的方法在通孔2内部填充金属，形成三维互连的柱状导电体3。对于深宽比较小的通孔2，还可以采用溅射或蒸镀的方式从芯片1表面淀积金属，将通孔2填满。对于只有一段开口的盲孔形式的通孔2，还可以利用溅射等方法在深孔内壁的有机高分子层表面沉积铜种子层，然后利用电镀的方式形成大马士革电镀，将通孔2填充。对于直径很小的通孔2，还可以采用无电极电镀（化学镀）的方法填充通孔2。电镀填充的金属材料可以采用铜、钨、镍、金、锡等，溅射填充的金属材料可以采用铝、金、铂等。
如图10所示，电镀填充柱状导电体3后，继续利用电镀的方法或者溅射的方法，在柱状导电体3突出芯片1表面的上方继续制造类似蘑菇状的支撑头4，支撑头4的直径大于通孔2的外直径，使支撑头4连接柱状导电体3，支撑头4边缘固定在芯片1的上下表面或其中一面，形成对柱状导电体3的支撑。支撑头4形状可以是完整的圆形,或多边形，也可以是分瓣结构，例如类似花瓣形状。
如图11所示，采用合适的裂解去除方法，将通孔2和柱状导电体3之间的有机高分子层7去除，例如对于聚碳酸酯采用加热到300度的方式，可以将聚碳酸酯分解，通过连通通孔2的释放槽5将分解后的气体成分排出，形成通孔2与柱状导电体3之间的空气间隙。
实施例3
采用实施例1相同的工艺，完成图1至图4的制造过程。
如图12所示，采用合适的裂解去除方法，将通孔2和柱状导电体3之间的有机高分子层7材料部分去除，例如对于聚碳酸酯采用局部加热到300度的方式，可以将加热区域的聚碳酸酯分解，通过释放槽5将分解后的气体成分排出。通过去除有机高分子层7，使通孔2与柱状导电体3之间形成空气间隙，完成空气间隙的三维互连。
图13为实施例1或实施例2提供的最后完成的空气间隙三维互连的立体示意图。

Claims (9)

1.一种空气间隙的三维互连结构，其特征在于，该三维互连结构由贯穿整个芯片（1）的通孔（2）和通孔（2）内的柱状导电体（3）组成，通孔（2）与柱状导电体（3）之间为环形间隙；
所述的柱状导电体（3）在突出于芯片（1）的上下表面至少有一面有支撑头（4）；所述支撑头（4）的尺寸大于柱状导电体（3）的截面尺寸，支撑头（4）与柱状导电体（3）组成蘑菇状结构。
2.根据权利要求1所述一种空气间隙的三维互连结构，其特征在于，所述支撑头（4）的截面为三角形、多边形或圆形。
3.根据权利要求1所述一种空气间隙的三维互连结构，其特征在于，所述的支撑头（4）为分瓣结构。
4.根据权利要求1所述一种空气间隙的三维互连结构，其特征在于，所述的芯片（1）上下表面至少有一面在通孔（2）的边缘刻蚀有释放槽（5），连通通孔（2）及芯片（1）表面。
5.根据权利要求1所述一种空气间隙的三维互连结构，其特征在于，所述通孔（2）的截面形状为圆形或多边形；柱状导电体（3）的截面形状为圆形或多边形；通孔（2）和柱状导电体（3）结合形成的的截面形状为环形。
6.根据权利要求1所述一种空气间隙的三维互连结构，其特征在于，所述柱状导电体（3）表面带有一层防氧化薄膜层。
7.根据权利要求1所述一种空气间隙的三维互连结构，其特征在于，所述柱状导电体（3）的材料为铜、钨、镍、金、银、锡、铝、多晶硅、导电高分子中的一种或多种。
8.根据权利要求1所述一种空气间隙的三维互连结构，其特征在于，所述的环形间隙的部分区域填充有固体材料。
9.根据权利要求8所述一种空气间隙的三维互连结构，其特征在于，所述固体材料为二氧化硅、氮化硅、氮氧化硅、苯并环丁烯、聚酰亚胺、聚甲基丙烯酸甲酯或光刻胶。
CN201210077870.XA 2012-03-22 2012-03-22 一种空气间隙的三维互连结构 Active CN102623433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210077870.XA CN102623433B (zh) 2012-03-22 2012-03-22 一种空气间隙的三维互连结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210077870.XA CN102623433B (zh) 2012-03-22 2012-03-22 一种空气间隙的三维互连结构

Publications (2)

Publication Number Publication Date
CN102623433A CN102623433A (zh) 2012-08-01
CN102623433B true CN102623433B (zh) 2014-09-24

Family

ID=46563258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210077870.XA Active CN102623433B (zh) 2012-03-22 2012-03-22 一种空气间隙的三维互连结构

Country Status (1)

Country Link
CN (1) CN102623433B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106457475A (zh) * 2014-03-14 2017-02-22 康宁股份有限公司 嵌入玻璃的传感器及其制造过程
CN105006466B (zh) * 2015-06-18 2018-12-07 山西大学 一种改善传输性能的新型硅过孔结构
CN107731744A (zh) * 2017-10-12 2018-02-23 北京理工大学 一种空气绝缘低阻硅柱垂直通孔结构及其制造方法
CN108933101A (zh) * 2018-07-13 2018-12-04 河南汇纳科技有限公司 一种消除热应力的tsv结构
WO2020052630A1 (en) * 2018-09-14 2020-03-19 Changxin Memory Technologies, Inc. Semiconductor device and methods for manufacturing thereof
CN110911383A (zh) * 2018-09-14 2020-03-24 长鑫存储技术有限公司 半导体器件及其制备方法
JP2022533104A (ja) 2019-05-15 2022-07-21 華為技術有限公司 ハイブリッド接合構造およびハイブリッド接合方法
CN111049489B (zh) * 2019-12-31 2021-06-01 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924093A (zh) * 2009-04-24 2010-12-22 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN101953027A (zh) * 2008-02-11 2011-01-19 Z型普拉内公司 用于印刷电路板的互连组合件
CN102024782A (zh) * 2010-10-12 2011-04-20 北京大学 三维垂直互联结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101953027A (zh) * 2008-02-11 2011-01-19 Z型普拉内公司 用于印刷电路板的互连组合件
CN101924093A (zh) * 2009-04-24 2010-12-22 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102024782A (zh) * 2010-10-12 2011-04-20 北京大学 三维垂直互联结构及其制作方法

Also Published As

Publication number Publication date
CN102623433A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
CN102623433B (zh) 一种空气间隙的三维互连结构
CN100570846C (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
US8951906B2 (en) Method of forming a through-silicon via utilizing a metal contact pad in a back-end-of-line wiring level to fill the through-silicon via
CN101483150B (zh) 一种加工硅通孔互连结构的工艺方法
US7615480B2 (en) Methods of post-contact back end of the line through-hole via integration
CN101483149B (zh) 一种硅通孔互连结构的制备方法
TWI682514B (zh) 用於超（跳）貫孔整合之金屬互連及其製造方法
US8742535B2 (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
KR101980871B1 (ko) 관통형 ｔｇｖ 금속 배선 형성 방법
US20100213612A1 (en) Through-silicon via formed with a post passivation interconnect structure
US20050248002A1 (en) Fill for large volume vias
CN103311141B (zh) 一种同轴垂直互连导电体的制作方法
CN103681390A (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
US9991204B2 (en) Through via structure for step coverage improvement
CN101079386A (zh) 三维集成电路的实现方法
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN104900585A (zh) 一种垂直互连侧壁绝缘层的制作方法
CN111968953A (zh) 硅通孔结构及其制备方法
CN104201163A (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN113990827A (zh) 一种tsv背面露孔结构及制备方法
US9490197B2 (en) Three dimensional organic or glass interposer
CN103646914B (zh) 一种低介电常数薄膜的紫外线处理方法
CN105304611A (zh) 一种铜纳米管垂直互连结构及其制作方法
CN218385216U (zh) 半导体衬底
CN116544178A (zh) 一种tsv转接板结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231123

Address after: Room 201, 1st and 2nd floors, Building 3, No. 16 Yongchang Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing, 100176

Patentee after: Beijing Xinli Technology Innovation Center Co.,Ltd.

Address before: 100084-82 box 100084, Beijing, Haidian District

Patentee before: TSINGHUA University

TR01 Transfer of patent right