JP2022533104A - ハイブリッド接合構造およびハイブリッド接合方法 - Google Patents
ハイブリッド接合構造およびハイブリッド接合方法 Download PDFInfo
- Publication number
- JP2022533104A JP2022533104A JP2021568089A JP2021568089A JP2022533104A JP 2022533104 A JP2022533104 A JP 2022533104A JP 2021568089 A JP2021568089 A JP 2021568089A JP 2021568089 A JP2021568089 A JP 2021568089A JP 2022533104 A JP2022533104 A JP 2022533104A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating dielectric
- dielectric
- silicon
- gap region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 597
- 239000002184 metal Substances 0.000 claims abstract description 597
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 37
- 229920000620 organic polymer Polymers 0.000 claims description 30
- 238000005304 joining Methods 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 16
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 14
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 239000002041 carbon nanotube Substances 0.000 claims description 9
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910021389 graphene Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 239000011135 tin Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- MWOZJZDNRDLJMG-UHFFFAOYSA-N [Si].O=C=O Chemical compound [Si].O=C=O MWOZJZDNRDLJMG-UHFFFAOYSA-N 0.000 claims description 4
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims 3
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000007774 longterm Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 69
- 235000012431 wafers Nutrition 0.000 description 53
- 230000000149 penetrating effect Effects 0.000 description 17
- 150000002739 metals Chemical class 0.000 description 16
- 239000003989 dielectric material Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000000465 moulding Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000004698 Polyethylene Substances 0.000 description 6
- -1 polyethylene Polymers 0.000 description 6
- 229920000573 polyethylene Polymers 0.000 description 6
- 229920000915 polyvinyl chloride Polymers 0.000 description 6
- 239000004800 polyvinyl chloride Substances 0.000 description 6
- 229920003051 synthetic elastomer Polymers 0.000 description 6
- 229920002994 synthetic fiber Polymers 0.000 description 6
- 239000012209 synthetic fiber Substances 0.000 description 6
- 239000005061 synthetic rubber Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000013517 stratification Methods 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/056 - H01L2224/05691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/0801—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/0805—Shape
- H01L2224/08052—Shape in top view
- H01L2224/08056—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/0805—Shape
- H01L2224/08057—Shape in side view
- H01L2224/08059—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/0805—Shape
- H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/08111—Disposition the bonding area being disposed in a recess of the surface of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
- H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
- H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80053—Bonding environment
- H01L2224/80095—Temperature settings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
- H01L2224/80345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
- H01L2224/80379—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本出願の実施形態は、ハイブリッド接合構造およびハイブリッド接合方法を開示する。ハイブリッド接合構造は、第1のチップと第2のチップとを含む。第1のチップの表面は、第1の絶縁誘電体および第1の金属を含み、第1の金属と第1の絶縁誘電体との間に第1の間隙領域がある。第2のチップの表面は、第2の絶縁誘電体および第2の金属を含む。第1の金属の表面は、第1の絶縁誘電体の表面よりも高い。金属接合は、第1の金属が第2の金属と接触した後に形成され、第1の金属は、第1の間隙領域内で縦方向および横方向に変形される。絶縁誘電体接合は、第1の絶縁誘電体が第2の絶縁誘電体と接触した後に形成される。本出願の実施形態においては、第1の金属が縦方向に変形され、同時に横方向に変形され得ることを確実にするために第1の間隙領域が配置される。これは、金属接合不良および誘電体接合不良を防止し、大量生産の歩留まり率およびデバイスの長期的な信頼性を高め得る。
Description
本出願は、集積回路の製造の分野に関し、特に、ハイブリッド接合構造およびハイブリッド接合方法に関する。
集積レベルの継続的な向上によって、各チップ上の構成要素ユニットの量が急激に増加し、チップの面積が増加する。ユニットの間の接続線の量の増加は、回路の動作速度に影響を与え、大きな面積を専有し、そのことは、集積回路の集積レベルおよび動作速度のさらなる改善に深刻な影響を与える。3次元積層技術が、現在、主流の画期的な解決策になる。3次元積層技術において、接合は、集積回路の製造技術の中核的なプロセス技術であり、マイクロバンプ(micro-bump)およびCuピラーバンプ(Cu pillar)からウェハ接合(wafer bonding)までの技術反復過程を経て、今や、誘電体ウェハ接合(dielectric wafer bonding)から最も先進的なハイブリッド接合に発展した。
現在、ハイブリッド接合プロセスにおいては、ウェハ表面の研磨プロセスによって金属表面の凹みが引き起こされるので、金属を膨張させて互いに接触するようにし、金属接合(metallic bonding)を形成するために内部応力を生じさせるよう、十分に高い温度(たとえば、300℃から400℃)が与えられる必要がある。さもなければ、金属の間に間隙または穴がある可能性がある。しかし、高い温度は、メモリなどの温度に敏感な構成要素の熱損傷および初期不良を引き起こし得る。しかし、低温状態(たとえば、200℃未満)では、不十分な金属の膨張が、金属の間の間隙を生じさせ、さらに、接合不良を生じる。さらに、たとえ金属がプロセスの調整によって誘電体層の表面から突き出たとしても、構造的特徴の制限が原因で、周囲の誘電体層が金属を強く結合し、縦方向(ウェハの表面の法線方向)の金属の圧縮が制限される。これは、誘電体層の接合の間隙または層化を引き起こす。
どのようにして加工温度を下げ、低温でハイブリッド接合を実施するために接合不良を防止すべきかが、現在早急に解決される必要がある技術的問題である。
本出願は、ハイブリッド接合構造およびハイブリッド接合方法を提供する。間隙領域が、チップの表面上の金属と絶縁誘電体との間に配置され、金属の表面が絶縁誘電体よりも高いとき、金属は、配置された間隙領域内で縦方向および横方向に変形され、これにより誘電体層の接合の間隙または層化を防止し、低温でのハイブリッド接合を実施する。
第1の態様によれば、本出願の実施形態は、ハイブリッド接合構造を開示する。ハイブリッド接合構造は、第1のチップと第2のチップとを含む。第1のチップの表面は、第1の誘電体層および第1の金属層を含み、第1の誘電体層は、第1の絶縁誘電体を含み、第1の金属層は、第1の金属を含み、第1の金属の縁と第1の絶縁誘電体との間に第1の間隙領域がある。第2のチップの表面は、第2の誘電体層および第2の金属層を含み、第2の誘電体層は、第2の絶縁誘電体を含み、第2の金属層は、第2の金属を含む。金属接合は、第1の金属が第2の金属と接触した後に形成され、第1の金属は、第1の間隙領域内で縦方向および横方向に変形される。絶縁誘電体接合(insulation dielectric bonding)は、第1の絶縁誘電体が第2の絶縁誘電体と接触した後に形成される。
第1の態様において提供されるハイブリッド接合構造では、第1の金属の表面は、第1の絶縁誘電体の表面よりも高く、第1の間隙領域は、第1の絶縁誘電体と第1の金属との間に配置され、その結果、第1の金属が金属接合を形成するために第2の金属と接触した後、第1の金属は、第1の間隙領域内で縦方向および横方向に変形され得る。言い換えると、ハイブリッド接合プロセスにおいて、第1の金属は、もはや第1の絶縁誘電体によって強く結合されなくてもよく、第1の絶縁誘電体が絶縁誘電体接合を形成するために第2の絶縁誘電体と完全に接触し得ることを確実にするために第1の間隙領域内で縦方向に潰れ、横方向に膨張することができ、したがって、加工温度が、引き下げられることが可能であり、接合不良が、防止されることが可能であり、金属および絶縁誘電体のハイブリッド接合が、低温で実施されることが可能である。
第1の態様の可能な実装において、第2の金属の表面は、第2の絶縁誘電体の表面よりも高い。第1の金属の表面が第1の絶縁誘電体の表面よりも高く、第2の金属の表面が第2の絶縁誘電体の表面よりも高いとき、第1の金属と第2の金属との両方が、第1の間隙領域内で縦方向および横方向に同時に変形され得、これにより第1の絶縁誘電体が絶縁誘電体接合を形成するために第2の絶縁誘電体と完全に接触することを確実にする。これは、低温で金属および絶縁誘電体のハイブリッド接合を実施し、接合不良を防止し、大量生産の歩留まり率を高める。
第1の態様の可能な実装においては、第1の金属の表面および/または第2の金属の表面に円盤状の凹みがある。円盤状の凹みは、化学機械研磨(chemical mechanical polishing、CMP)プロセスによって引き起こされる。第1の金属のより広い表面または第2の金属のより広い表面は、円盤状の凹みのより大きな深さを示す。
第1の態様の可能な実装において、第1の金属の表面と第1の絶縁誘電体の表面との間の高さの差は、第1の金属の表面の円盤状の凹みの深さと第2の金属の表面の円盤状の凹みの深さの合計よりも大きい。これは、大量生産の歩留まり率をさらに高めるために、第1の金属が第2の金属と完全に接触することができ、金属接合が形成されるときに第1の金属と第2の金属との間の間隙または穴が防止され得ることを確実にし得る。
第1の態様の可能な実装において、高さの差は、金属接合が接合プロセスにおいて絶縁誘電体接合の前に形成されることを確実にする。第1の金属の表面が第1の絶縁誘電体の表面よりも高く、高さの差が第1の金属の表面の円盤状の凹みの深さおよび第2の金属の表面の円盤状の凹みの深さの合計よりも大きいので、第1の金属と第2の金属がまず互いに接触し、それから金属接合を形成することが確実にされ得る。これは、まず絶縁誘電体が絶縁誘電体接合を形成するために互いに接触した後に、第1の金属または第2の金属が金属接合を形成するために高温で膨張され、接触される必要があるケースを避けることができる。したがって、低温でハイブリッド接合を実施するために、加工温度が引き下げられることができる。
第1の態様の可能な実装においては、第2の金属の縁と第2の絶縁誘電体との間に第2の間隙領域がある。第1のチップの表面に第1の間隙領域があり、第2のチップの表面に第2の間隙領域があってもよい。第2の間隙領域は、第1の間隙領域と同じであるかまたは異なっていてもよい。接合不良をさらに防止するために、第1の金属の縦方向の変形および横方向の変形を受け入れるための十分な空間が確保され得るように、第1のチップの表面および第2のチップの表面に間隙領域がある。
第1の態様の可能な実装において、第1の間隙領域および/または第2の間隙領域の幅の範囲は、10ナノメートルから1000ナノメートルまでの間である。第1の間隙領域または第2の間隙領域の幅が過度に狭いとき、第1の金属の変形が、制限される可能性があり、言い換えると、第1の金属の縦方向の変形および横方向の変形を受け入れるのに不十分な空間があり、これが接合不良を引き起こす。第1の間隙領域または第2の間隙領域の幅が過度に広いとき、第1のチップまたは第2のチップの表面の絶縁誘電体接合領域の面積の無駄を生じさせる。
第1の態様の可能な実装において、第1の誘電体層は、第3の絶縁誘電体をさらに含み、第1の金属の縁と第3の絶縁誘電体との間に第1の間隙領域がある。第1のチップの表面の第1の誘電体層が複数の絶縁誘電体を含むとき、第1の間隙領域は、複数の絶縁誘電体のうちの1つを貫通してもよい。たとえば、第1の誘電体層は、第1の絶縁誘電体および第3の絶縁誘電体を含み、第3の絶縁誘電体と第1の金属との間に第1の間隙領域があり、第1の絶縁誘電体は、第1の金属と緊密に組み合わされる。第1の間隙領域は、少なくとも2つのまたはすべての絶縁誘電体を貫通してもよい。たとえば、第1の誘電体層は、第1の絶縁誘電体および第3の絶縁誘電体を含み、第1の絶縁誘電体と第1の金属との間に第1の間隙領域があり、第3の絶縁誘電体と第1の金属との間にも第1の間隙領域がある。このようにして、第1の間隙領域の形状および範囲は、実際の要件をよりよく満たすために柔軟に変更され得る。
第1の態様の可能な実装において、第1の間隙領域は、有機ポリマーによって満たされる。たとえば、第1の間隙領域は、合成ゴム、合成繊維、ポリエチレン、またはポリ塩化ビニルによって満たされる。有機ポリマーが良好な収縮性および展延性を有するので、第1の金属に対する有機ポリマーの結合は、第1の金属に対する第1の絶縁誘電体の結合よりもはるかに弱い。したがって、第1の金属は、有機ポリマーによって満たされた第1の間隙領域内で縦方向および横方向に変形される可能性があり、接合不良が、防止されることが可能であり、大量生産の歩留まり率が、高められることが可能である。
第1の態様の可能な実装において、第1の絶縁誘電体または第2の絶縁誘電体は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、または窒化アルミニウムのうちの1つであり、たとえば、第1の絶縁誘電体は、酸化ケイ素であり、第2の絶縁誘電体は、窒化ケイ素である。第1の金属または第2の金属は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであり、たとえば、第1の金属は、銅であり、第2の金属は、錫である。第3の絶縁誘電体は、窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、または窒化アルミニウムのうちの1つであり、たとえば、第3の絶縁誘電体は、酸化アルミニウムである。
第1の態様の可能な実装において、第1の絶縁誘電体は、第2の絶縁誘電体と同じであり、第1の金属は、第2の金属と同じである。第1の絶縁誘電体が第2の絶縁誘電体と同じであるとき、第1のチップおよび第2のチップは、第1の絶縁誘電体と第2の絶縁誘電体との間の接合を実施するためにハイブリッド接合プロセスにおいてより良好に制御される可能性があり、プロセスは、簡単であり、実施するのが容易である。同様に、第1の金属が第2の金属と同じであるとき、第1の金属と第2の金属との間の接合を実施することはより容易である。
第1の態様の可能な実装において、第1の金属および/または第2の金属の断面は、長方形、正方形、通常の台形、逆の台形、円錐形、またはT字形である。たとえば、第1の金属がデュアルダマシンプロセスを使用することによって処理されるとき、第1の金属の断面は、T字形である。
第2の態様によれば、本出願の実施形態は、ハイブリッド接合方法を開示する。方法は、第1のチップを提供するステップであって、第1のチップの表面は、第1の誘電体層および第1の金属層を含み、第1の誘電体層は、第1の絶縁誘電体を含み、第1の金属層は、第1の金属を含み、第1の金属の縁と第1の絶縁誘電体との間に第1の間隙領域があり、第1の金属の表面は、第1の絶縁誘電体の表面よりも高い、ステップと、第2のチップを提供するステップであって、第2のチップの表面は、第2の誘電体層および第2の金属層を含み、第2の誘電体層は、第2の絶縁誘電体を含み、第2の金属層は、第2の金属を含む、ステップと、第1の金属が第2の金属と接触した後に金属接合を形成するために第1の金属を第2の金属と接続するステップと、第1の絶縁誘電体が第2の絶縁誘電体と接触した後に絶縁誘電体接合を形成するために第1の間隙領域内で第1の金属を縦方向および横方向に変形するステップとを含む。
ハイブリッド接合方法は、第1の態様および第1の態様の可能な実装のうちのいずれか1つによるハイブリッド接合構造を形成するために用いられる。第2の態様において提供されるハイブリッド接合方法では、まず第1の金属および第2の金属が互いに接触し、金属接合を形成した後、第1の金属は、絶縁誘電体接合をさらに形成するために第1の絶縁誘電体が第2の絶縁誘電体と完全に接触し得ることを確実にするために、加えられた外圧の下で第1の間隙領域内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合が形成される。これは、加工温度を下げ、接合不良を防止し、大量生産の歩留まり率を高めることができる。
第3の態様によれば、本出願の実施形態が、3次元集積回路デバイスを提供する。3次元集積回路デバイスは、第1の態様および第1の態様の可能な実装のうちのいずれか1つによるハイブリッド接合構造を含む。
理解を容易にするために、いくつかの概念および背景が、始めに簡潔に説明される。
ウェハ(wafer)は、シリコン半導体集積回路の製造に使用されるシリコンウェハを指す。ウェハは、円形であり、したがって、ウェハと呼ばれる。様々な回路構成要素の構造がシリコンウェハ上に製造されえ、これにより特定の電気的機能を有する集積回路(integrated circuit、IC)製品を取得する。
ダイ(die)は、ウェハから切り出された小片であり、チップとも呼ばれる。ウェハがパッケージングされる前は、ウェハ上のチップまたはウェハを切ることによって取得されたチップは、ベアチップと呼ばれる。
ウェハおよびウェハを切ることによって取得されたチップの各々の表面上には、絶縁誘電体および金属がある。本出願の実施形態において説明されるハイブリッド接合構造は、ウェハ上でハイブリッド接合を行うか、ウェハを切ることによって取得されるチップ上でハイブリッド接合を行うか、またはウェハおよびチップ上でハイブリッド接合を行うことによって取得され得る。これは、本出願において限定されない。
ウェハ接合(wafer bonding)は、ウェハが機械的および電気的接続を形成するために接合される技術であり、3D構造、たとえば、3D IC、微小電気機械システム(micro-electro-mechanical system、MEMS)、相補型金属酸化膜半導体(complementary metal oxide semiconductor、CMOS)イメージセンサーなどを製造するために使用される。
ハイブリッド接合(hybrid bonding)は、ウェハ接合技術であり、金属接合(金属の間の接合)と誘電体接合(誘電体層の材料の間の接合)との両方を含む。
3次元積層技術は、信頼性を高めるために、異なる機能を有するチップまたは構造のZ軸方向に3次元の集積、信号接続、ウェハレベルパッケージ、チップレベルパッケージ、シリコンキャップパッケージ(silicon cap package)などを形成するために積層技術またはビア相互接続などの微小機械加工(micro-mechanical processing)技術を用いる。3次元チップ積層技術においては、すべてのモジュールが平面的な層に配置される従来の2次元チップに比べて、3次元チップは、多層積層を可能にし、複数のダイの間の垂直方向の通信を提供するためにシリコン貫通ビア(through silicon via、TSV)が用いられる。3次元チップは、複数の平面的なデバイス層を垂直方向に積層することによって形成され、層間相互接続は、シリコン貫通ビアを用いることによって行われ、これにより、相互接続線の長さを短くし、チップの集積を改善し、チップの電力消費を減らし、より小さなチップサイズを取得し、帯域幅の要件をより満たす。
マイクロバンプ(micro-bump)接合技術は、初期の3次元積層において使用されるプロセスであり、主にパッケージオンパッケージ(package-on-package)積層および低強度のチップオンチップ(chip-on-chip)積層に適用される。この技術においては、信号および電力供給は、TSVの垂直方向に(つまり、チップの前面と背面との間で)伝送され、信号は、金属(たとえば、銅)のマイクロバンプを用いて実施される接合によって次の層に伝送され、これにより層間の3次元相互接続を実施する。この技術においては、層間の間隙に充填材料が充填される必要がある。3次元積層を実施するためにマイクロバンプ技術が使用される場合、以下の問題が引き起こされ得る。
(1)充填材料の熱伝導性がシリコンの熱伝導性よりもはるかに低いので、チップ内部から外部への熱の伝達が制限され、これが深刻な放熱の問題を引き起こす。
(2)マイクロバンプのピッチ(pitch)が、通常、30ミクロンよりも大きく、密度が高められた後、ブリッジ(bridging)および不良なはんだ付けなどの問題が発生しやすく、高密度の3次元相互接続の要件が満たされ得ない。
マイクロバンプ接合によって引き起こされる問題を解決するために、誘電体ウェハ接合技術が用いられる。
誘電体ウェハ接合技術は、接合のために誘電体層(概して、酸化ケイ素SiO2)の間で高温を用いることによってウェハが共有結合を形成することを可能にし、接合の後、金属との相互接続のためにシリコン貫通ビアが作られ、これにより層間の信号伝送を間接的に実施し、高熱抵抗(つまり、充填材料)の使用を避ける。ウェハ接合を用いることによって実施される8層ダイナミックランダムアクセスメモリ(dynamic random access memory、DRAM)積層は、マイクロバンプ接合と比較して熱抵抗を50%下げることができる。誘電体ウェハ接合技術はマイクロバンプ接合によって引き起こされる放熱の問題および高密度の3次元相互接続の問題を解決するが、誘電体ウェハ接合技術は、以下の新たな問題をもたらし得る。
3次元相互接続を実施するために誘電体層の接合後にシリコン貫通ビアが作られるので、技術の柔軟性および応用範囲が制限される。たとえば、概して、シリコン貫通ビアの密度を改善するために、TSVラスト(TSV-last)プロセス(具体的に言えば、TSVがラインのバックエンド(back-end of the line、BEOL)の配線層が完成された後に作られる)の代わりに、通常、TSVミドル(TSV-middle)プロセスが使用される(具体的に言えば、TSVが、ラインのフロントエンド(front-end of the line、FEOL)のデバイス層が製造された後、かつ、BEOLの配線層が完成される前に作られる)。しかし、接合後にサイズが小さく、密度が高く、深さ比(depth ratio)が高いシリコン貫通ビアを作ることは、困難である。
誘電体ウェハ接合の欠点を解決するために、ハイブリッド接合技術が用いられる。
ハイブリッド接合技術によれば、金属接合構造は、ウェハ表面に直接形成され、低熱抵抗、高密度、および高性能の3次元積層が、金属間および誘電体間の同時接合によって実施される。図1に示されるように、上ウェハ100の表面上に誘電体層110(たとえば、SiO2)および金属120(たとえば、銅(Cu))があり、下ウェハ200の表面上に誘電体層210(たとえば、SiO2)および金属220(たとえば、銅(Cu))がある。上ウェハ100の表面上の誘電体層110は、下ウェハ200の表面上の誘電体層210と接触して誘電体接合を形成し、上ウェハ100の表面上の金属120は、下ウェハ200の表面上の金属220と接触して金属接合を形成する。誘電体ウェハ接合技術と比較して、ハイブリッド接合技術は、放熱能力をさらに改善し、さらに複数のTSVプロセス(TSVファースト(TSV-first)プロセス、TSVミドルプロセス、TSVラストプロセスなどを含む)に適合し、多くの数の集積される層があるときに、TSVの製造コストを効果的に削減し得る。ハイブリッド接合技術は、誘電体ウェハ接合技術が構造的特徴の制限が原因で十分に柔軟でなく、限られた応用範囲を有するという問題を解決するが、金属は、縦方向(ウェハの表面の法線方向)にのみ膨張することまたは圧縮されることが可能とされる。これもまた、以下の新たな問題をもたらす。
ウェハ表面の研磨プロセスは金属の表面上の凹みを生じさせるので、誘電体層は、まず、互いに接触して誘電体接合を形成し (この場合、金属は凹みが原因で接触しない)、ついで、加熱およびアニールが行われ、金属を膨張させて互いに接触させ、内部応力を生成させて金属接合を形成する。金属の十分な膨張および内部応力を確実にするために、十分に高い温度(たとえば、300℃から400℃)が必要とされる。さもなければ、金属の間に間隙または穴が引き起こされ得る。しかし、高温は、メモリなどの温度に敏感な構成要素の熱損傷および初期不良を引き起こし得る。さらに、低温状態では、金属の不十分な膨張によって引き起こされる金属の間の間隙が、接合不良の原因となる。図2に示されるように、不十分な膨張が原因で上ウェハ100の表面上の金属120と下ウェハ200の表面上の金属220との間に間隙があり、これは接触不良を引き起こす。
上述の問題を解決するために、本出願は、加工温度を下げ、接合不良を防止し、低温でハイブリッド接合を実施するためのハイブリッド接合構造およびハイブリッド接合方法を提供する。
以下で、本出願の実施形態の技術的な解決策を本出願の実施形態の添付の図面を参照して明瞭に説明する。
本出願の実施形態においては、ハイブリッド接合構造およびハイブリッド接合方法が、ハイブリッド接合がチップ間で行われる例を使用することによって説明されることに留意されたい。しかし、本出願において提供されるハイブリッド接合構造は、あるいは、ウェハとチップとの間またはウェハの間でハイブリッド接合を行うことによって取得され得ることを理解されたい。
本出願の実施形態のチップは、メモリ(memory)、MEMS、マイクロ波無線周波数チップ、または特定用途向け集積回路(application specific integrated circuit、ASIC)などのチップであってもよい。本明細書に記載されたチップは、説明のための例であるに過ぎないことを理解されたい。これは、本出願において限定されない。
概して、ウェハまたはチップの表面上の金属および誘電体層は、緊密に組み合わされ、誘電体層が、金属を強く結合する。結果として、ハイブリッド接合が2つのウェハまたはチップに対して行われるとき、金属の圧縮は、縦方向に制限され、これが、誘電体層の接合の間隙または層化を引き起こす(言い換えると、誘電体層が互いに完全に接触しないかまたは接触し得ない)。図3に示されるように、金属120の圧縮は縦方向に制限されるので、上ウェハ100の表面上の誘電体層110と下ウェハ200の表面上の誘電体層210との間に間隙または層化があり、これが誘電体接合不良を引き起こす。したがって、本出願は、以下の実施形態において説明される第1のチップ10および第2のチップ20を提供することで、非高温環境において金属および絶縁誘電体のハイブリッド接合を実施する。
実施形態1
図4Aを参照する。図4Aは、本出願の実施形態による接合される構造の概略的な上面図である。図4Aに示されるように、接合される構造は、第1のチップ10および第2のチップ20を含む。第1のチップ10の表面上には第1の絶縁誘電体11および第1の金属12があり、第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第2のチップ20の表面上には第2の絶縁誘電体21および第2の金属22があり、第2の絶縁誘電体21は第2の金属22と緊密に組み合わされる。図4Bを参照する。図4Bは、接合される構造の断面の概略図である。図4Bに示されるように、第1の金属12の一端は、第1のチップ10の内部回路につなげられ、第1の金属12の他端は、金属接合(bonding)を行うために第2の金属22と接触するように構成される。第1の金属12は、第1の絶縁誘電体11を貫通し、第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間には第1の間隙領域13があり、第1の間隙領域13は第1の絶縁誘電体11を第1の金属12から完全に隔離する。第2の金属22の一端は、第2のチップ20の内部回路につなげられ、第2の金属22の他端は金属接合を行うために第1の金属12と接触するように構成される。第2の金属22は、第2の絶縁誘電体21を貫通し、第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高くない。
図4Aを参照する。図4Aは、本出願の実施形態による接合される構造の概略的な上面図である。図4Aに示されるように、接合される構造は、第1のチップ10および第2のチップ20を含む。第1のチップ10の表面上には第1の絶縁誘電体11および第1の金属12があり、第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第2のチップ20の表面上には第2の絶縁誘電体21および第2の金属22があり、第2の絶縁誘電体21は第2の金属22と緊密に組み合わされる。図4Bを参照する。図4Bは、接合される構造の断面の概略図である。図4Bに示されるように、第1の金属12の一端は、第1のチップ10の内部回路につなげられ、第1の金属12の他端は、金属接合(bonding)を行うために第2の金属22と接触するように構成される。第1の金属12は、第1の絶縁誘電体11を貫通し、第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間には第1の間隙領域13があり、第1の間隙領域13は第1の絶縁誘電体11を第1の金属12から完全に隔離する。第2の金属22の一端は、第2のチップ20の内部回路につなげられ、第2の金属22の他端は金属接合を行うために第1の金属12と接触するように構成される。第2の金属22は、第2の絶縁誘電体21を貫通し、第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高くない。
プロセスの調整によって、ウェハまたはチップの表面上の金属は、誘電体層の表面から突き出し得ることに留意されたい。たとえば、図4Bにおいて、第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高く、したがって、金属は、誘電体層よりも先に互いに接触して金属接合を形成しうる。
図5を参照する。図5は、本出願による他のハイブリッド接合構造の断面の概略図である。図5に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1の金属12の表面が第1の絶縁誘電体11の表面よりも高いので、まず、第1の金属12と第2の金属22が互いに接触する。この場合、第1の絶縁誘電体11および第2の絶縁誘電体21は、互いに接触しない。低温(たとえば、200℃以下)環境において、第1の金属12が金属接合を形成するために第2の金属22と接触した後、第1の金属12は、第1の絶縁誘電体11が第2の絶縁誘電体21と完全に接触し、絶縁誘電体接合が形成されるまで、接合台(第1のチップ10および第2のチップ20は垂直方向に2つの平行な対向する接合台に別々に配置される)によって与えられた適切な外圧(圧力は第1のチップ10および第2のチップ20の表面全体に接合台によって均等に加えられる)の下で第1の間隙領域13内で縦方向および横方向に変形される(特に、縦方向に潰れ、横方向に膨張する)。最終的に、第1のチップ10の第1の金属12および第2のチップ20の第2の金属22が、金属接合を形成し、第1のチップ10の第1の絶縁誘電体11および第2のチップ20の第2の絶縁誘電体21が、絶縁誘電体接合を形成して、図5に示されたハイブリッド接合構造を形成する。第1の金属12の一端および他端は、第1の金属12の2つの反対側の端であり、第2の金属22の一端および他端は、第2の金属22の2つの反対側の端であることを理解されたい。
第1の間隙領域13内の第1の金属12の縦方向の変形および横方向の変形は、弾性変形または塑性変形であってもよいことを理解されたい。これは、本出願において限定されない。
ハイブリッド接合構造において、第1の金属12の表面は、接合プロセスにおいてまず第1の金属12および第2の金属22が互いに接触し、金属接合を形成することを確実にするために、第1の絶縁誘電体11の表面よりも高い。第1の間隙領域13内で、第1の金属12は、第1の金属12が縦方向および横方向に変形された後に第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成することができることを確実にするために、縦方向および横方向に変形される。これは、誘電体接合不良(つまり、誘電体接合の間隙または層化)を防止し、大量生産の歩留まり率および構成要素の長期的な信頼性を高める。
任意選択で、第1のチップ10は、シリコン貫通ビア(through-silicon via)、モールディング貫通ビア(through-molding via)、絶縁誘電体貫通ビア(through-silicon via)、またはガラス貫通ビア(through-glass via)を含み得る。あるいは、第2のチップ20は、シリコン貫通ビア、モールディング貫通ビア、絶縁誘電体貫通ビア、またはガラス貫通ビアを含む。あるいは、第1のチップ10および第2のチップ20は、それぞれ、シリコン貫通ビア、モールディング貫通ビア、絶縁誘電体貫通ビア、またはガラス貫通ビアを含む。
任意選択で、第1の金属12の表面に円盤状の凹みがあり、円盤状の凹みは化学機械研磨(chemical mechanical polishing、CMP)プロセスによって引き起こされ、円盤状の凹みの深さは50ナノメートル未満である。あるいは、第2の金属22の表面に円盤状の凹みがあるか、または第1の金属12および第2の金属22の各々の表面に円盤状の凹みがある。
任意選択で、第1の金属12の厚さ、つまり、第1の金属11の表面の最も高い部位(円盤状の凹みでない部位)と第1の金属12の底との間の距離は、100ナノメートルから10000ナノメートルまでの間である。第2の金属22の厚さ、つまり、第2の金属22の表面の最も高い部位と第2の金属22の底との間の距離は、100ナノメートルから10000ナノメートルまでの間である。第1の金属12の表面と第1の絶縁誘電体11の表面との間の高さの差は、第1の金属12の表面の円盤状の凹みの深さおよび第2の金属22の表面の円盤状の凹みの深さの合計よりも大きい。たとえば、第1の金属12の表面の円盤状の凹みの深さが10ナノメートルから20ナノメートルまでの間であり、第2の金属22の表面の円盤状の凹みの深さが10ナノメートルから30ナノメートルまでの間である場合、第1の金属12の表面と第1の絶縁誘電体11の表面と間の高さの差は、30ナノメートルから60ナノメートルまでの間であってもよい。
任意選択で、第1の間隙領域13は、第1の絶縁誘電体11もしくは第1の金属12に対してドライエッチングを行うことによって、または第1の絶縁誘電体11もしくは第1の金属12に対してウェットエッチングを行うことによって形成され得る。これは、本出願において限定されない。
任意選択で、第1の間隙領域13の幅の範囲は、10ナノメートルから1000ナノメートルまでの間である。第1の間隙領域13の過度に狭い幅は、第1の金属12の横方向の変形を制限する可能性があり、これは、第1の絶縁誘電体11および第2の絶縁誘電体21が接合されるときに接合不良を引き起こすことを理解されたい。第1の間隙領域13の過度に広い幅は、第1のチップ10の表面の絶縁誘電体接合領域の面積の無駄を生じさせる。
任意選択で、第1の金属12および/または第2の金属22の断面は、長方形、正方形、通常の台形、逆の台形、円錐形、またはT字形であってもよい。第1の金属12または第2の金属22が円柱であるとき、第1の金属12または第2の金属22の断面は、長方形である。第1の金属12または第2の金属22が円錐台であるとき、第1の金属12または第2の金属22の断面は、台形である。特に、第1の金属12または第2の金属22がデュアルダマシンプロセスを使用することによって処理されるとき、第1の金属12または第2の金属22の断面は、T字形である。第1の金属12または第2の金属22の処理技術および断面の形状は、本出願において限定されない。
たとえば、図4Aおよび図4Bにおいて、第1の金属12および第2の金属22は、円柱である。したがって、第1の金属12および第2の金属22の上面図は、円形であり、第1の金属12および第2の金属22の断面は、長方形である。第1の金属12の直径は、100ナノメートルから10000ナノメートルまでの間であってもよく、第2の金属22の直径も、100ナノメートルから10000ナノメートルまでの間であってもよい。確かに、第1の金属12の直径は、第2の金属22の直径未満であってもよい。
任意選択で、第1の絶縁誘電体11は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、窒化アルミニウムなどのうちの1つであってもよい。第2の絶縁誘電体21は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、窒化アルミニウムなどのうちの1つであってもよい。第1の金属12は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであるかまたはそれらのうちの複数によって形成された合金であってもよい。第2の金属は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであるかまたはそれらのうちの複数によって形成された合金であってもよい。
任意選択で、第1の絶縁誘電体11は、第2の絶縁誘電体21と同じであり、第1の金属21は、第2の金属22と同じである。第1の絶縁誘電体11が第2の絶縁誘電体21と同じであるとき、絶縁誘電体間の接合がより良好に実施されることが可能であり、プロセスが比較的簡単であり、実施するのが容易であることは理解されるであろう。同様に、第1の金属12が第2の金属22と同じであるとき、金属間の接合は、より良好に実施されることが可能であり、プロセスは、比較的簡単であり、実施するのが容易である。
実施形態2
この実施形態および実施形態1は、同じ発明概念に基づく。違いは、実施形態1においては、第1の間隙領域13が第1の絶縁誘電体11を完全に貫通するが、この実施形態においては、第1の間隙領域13が第1の絶縁誘電体を完全に貫通しない、言い換えると、第1の絶縁誘電体11が第1の金属12と完全に隔離されないことにある。
この実施形態および実施形態1は、同じ発明概念に基づく。違いは、実施形態1においては、第1の間隙領域13が第1の絶縁誘電体11を完全に貫通するが、この実施形態においては、第1の間隙領域13が第1の絶縁誘電体を完全に貫通しない、言い換えると、第1の絶縁誘電体11が第1の金属12と完全に隔離されないことにある。
図6を参照する。図6は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図6に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通せず、第1の絶縁誘電体11と第1の金属12との間の一部分が、第1の間隙領域13によって隔離され、その他の一部分は、緊密に組み合わされる。第2のチップ20の表面上には、第2の絶縁誘電体21および第2の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高くない。第2の絶縁誘電体21は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
第1の間隙領域13が異なることを除いて、実施形態2のその他の特徴は、実施形態1の特徴、たとえば、第1の絶縁誘電体11または第2の絶縁誘電体21の材料、第1の金属12または第2の金属22の材料、および断面の形状と完全に同じであってもよいことを理解されたい。実施形態1の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態3
この実施形態は、実施形態1および実施形態2と同じ発明概念に基づく。違いは、実施形態1および実施形態2においては、第1の金属12の表面が第1の絶縁誘電体11の表面よりも高く、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高くないが、この実施形態においては、第1の金属12の表面が第1の絶縁誘電体11の表面よりも高くなく、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高いことにある。
この実施形態は、実施形態1および実施形態2と同じ発明概念に基づく。違いは、実施形態1および実施形態2においては、第1の金属12の表面が第1の絶縁誘電体11の表面よりも高く、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高くないが、この実施形態においては、第1の金属12の表面が第1の絶縁誘電体11の表面よりも高くなく、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高いことにある。
図7を参照する。図7は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図7に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高くない。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通し、言い換えると、第1の間隙領域13は、第1の絶縁誘電体11を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体20および第2の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高い。第2の絶縁誘電体21は、第2の金属22と緊密に組み合わされる。まず、第2の金属22および第1の金属12が、金属接合を形成するために互いに接触する。第2の金属22は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が、形成される。
任意選択で、第1の金属12の表面に円盤状の凹みがあり、円盤状の凹みはCMPプロセスによって引き起こされ、円盤状の凹みの深さは50ナノメートル未満である。あるいは、第2の金属22の表面に円盤状の凹みがあるか、または第1の金属12および第2の金属22の各々の表面に円盤状の凹みがある。
任意選択で、第2の金属22の表面と第2の絶縁誘電体21の表面との間の高さの差は、第1の金属12の表面の円盤状の凹みの深さおよび第2の金属22の表面の円盤状の凹みの深さの合計よりも大きい。
第1の金属12の表面が第1の絶縁誘電体11の表面よりも高くなく、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高いことを除いて、実施形態3のその他の特徴は、実施形態1および実施形態2の特徴と完全に同じであってもよいことを理解されたい。実施形態1および実施形態2の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態4
この実施形態は、実施形態1から実施形態3と同じ発明概念に基づく。違いは、実施形態1および実施形態2においては、第1の金属12の表面が第1の絶縁誘電体11の表面よりも高く、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高くないが、この実施形態においては、第1の金属12の表面が第1の絶縁誘電体11の表面より高く、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高いことにある。
この実施形態は、実施形態1から実施形態3と同じ発明概念に基づく。違いは、実施形態1および実施形態2においては、第1の金属12の表面が第1の絶縁誘電体11の表面よりも高く、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高くないが、この実施形態においては、第1の金属12の表面が第1の絶縁誘電体11の表面より高く、第2の金属22の表面が第2の絶縁誘電体21の表面よりも高いことにある。
図8を参照する。図8は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図8に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通し、言い換えると、第1の間隙領域13は、第1の絶縁誘電体11を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体20および第2の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高い。第2の絶縁誘電体21は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12および第2の金属22は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が、形成される。
この実施形態においては、第1の金属12の表面および第2の金属22の表面が第1の絶縁誘電体11の表面および第2の絶縁誘電体21の表面よりもそれぞれ高く、これは実施形態1および実施形態3の組合せと理解され得ることを理解されたい。際立った特徴を除いて、その他の特徴は、実施形態1および実施形態3の特徴と完全に同じであってもよい。実施形態1および実施形態3の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態5
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態2においては、第1の金属12の断面が長方形であるが、この実施形態においては、第1の金属12がデュアルダマシンプロセスを使用することによる処理によって取得されるので、第1の金属12の断面がT字形であることにある。
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態2においては、第1の金属12の断面が長方形であるが、この実施形態においては、第1の金属12がデュアルダマシンプロセスを使用することによる処理によって取得されるので、第1の金属12の断面がT字形であることにある。
図9を参照する。図9は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図9に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12は、T字形である。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通せず、第1の絶縁誘電体11と第1の金属12との間の一部分が、第1の間隙領域13によって隔離され、その他の一部分は、緊密に組み合わされる。第2のチップ20の表面上には、第2の絶縁誘電体21および第2の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高くない。第2の絶縁誘電体21は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
実施形態1と比較して、この実施形態においては、第1の金属11が異なる形状を有し、第1の間隙領域13の範囲およびサイズが異なることを理解されたい。実施形態2と比較して、この実施形態においては、第1の金属11のみが異なる形状を有し、その他の特徴は完全に同じであってもよい。実施形態1および実施形態2の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態6
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態1においては、第1の間隙領域13がいかなる物質によっても満たされないが、この実施形態においては、第1の間隙領域13が有機ポリマーによって満たされることにある。
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態1においては、第1の間隙領域13がいかなる物質によっても満たされないが、この実施形態においては、第1の間隙領域13が有機ポリマーによって満たされることにある。
図10を参照する。図10は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図10に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通して第1の絶縁誘電体11を第1の金属12から完全に隔離し、第1の間隙領域13は、有機ポリマーによって満たされる。第2のチップ20の表面上には、第2の絶縁誘電体21および第2の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高くない。第2の絶縁誘電体21は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。接合台によって与えられた適切な外圧の下で、第1の金属12は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、有機ポリマーによって満たされる第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
任意選択で、有機ポリマーは、高分子ポリマー、たとえば、合成ゴム、合成繊維、ポリエチレン、またはポリ塩化ビニルであってもよい。
第1の間隙領域13が有機ポリマーによって満たされるが、有機ポリマーが良好な収縮性および展延性を有するので、第1の金属12に対する有機ポリマーの結合は、第1の金属12に対する第1の絶縁誘電体11の結合よりもはるかに弱いことを理解されたい。したがって、第1の金属12は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成することができること確実にするために、有機ポリマーによって満たされる第1の間隙領域内で横方向に広がり得る。
第1の間隙領域13が有機ポリマーによって満たされることを除いて、この実施形態のその他の特徴は実施形態1の特徴と完全に同じであってもよいことをさらに理解されたい。実施形態1の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態7
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態1においては、第2の絶縁誘電体21が第2の金属22と緊密に組み合わされるが、この実施形態においては、第2の絶縁誘電体21と第2の金属22との間に第2の間隙領域23があることにある。
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態1においては、第2の絶縁誘電体21が第2の金属22と緊密に組み合わされるが、この実施形態においては、第2の絶縁誘電体21と第2の金属22との間に第2の間隙領域23があることにある。
図11を参照する。図11は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図11に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通して第1の絶縁誘電体11を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体21および第1の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高くない。第2の絶縁誘電体21と第2の金属22との間に第2の間隙領域23がある。第2の間隙領域23は、第2の絶縁誘電体21を完全に貫通して第2の絶縁誘電体21を第2の金属22から完全に隔離する。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12および/または第2の金属22は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13および/または第2の間隙領域23内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
任意選択で、第2の間隙領域23の幅の範囲は、10ナノメートルから1000ナノメートルまでの間である。
任意選択で、第1の間隙領域13が、有機ポリマーによって満たされるか、または第2の間隙領域23が、有機ポリマーによって満たされるか、または第1の間隙領域13および第2の間隙領域23の両方が、有機ポリマーによって満たされる。
任意選択で、第1の金属12および/または第2の金属22の断面は、長方形、正方形、通常の台形、逆の台形、円錐形、またはT字形であってもよい。
実施形態1と比較して、この実施形態においては、第2の絶縁誘電体21と第2の金属22との間に第2の間隙領域23があることを除いて、その他の特徴が完全に同じであってもよいことを理解されたい。実施形態1の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態8
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態1においては、第1のチップ10の表面が単層絶縁誘電体(たとえば、第1の絶縁誘電体11)のみを含み、第2のチップ20の表面が単層絶縁誘電体(たとえば、第2の絶縁誘電体21)のみを含むが、この実施形態においては、第1のチップ10の表面上に絶縁誘電体の複数の層(たとえば、第1の絶縁誘電体11および第3の絶縁誘電体14)があり、第2のチップ20の表面上に絶縁誘電体の複数の層(たとえば、第2の絶縁誘電体21および第4の絶縁誘電体24)があることにある。加えて、第3の絶縁誘電体14と第1の金属12との間に第1の間隙領域13がさらにあり、第1の間隙領域13は、第1の絶縁誘電体11と第3の絶縁誘電体14との両方を貫通する。
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態1においては、第1のチップ10の表面が単層絶縁誘電体(たとえば、第1の絶縁誘電体11)のみを含み、第2のチップ20の表面が単層絶縁誘電体(たとえば、第2の絶縁誘電体21)のみを含むが、この実施形態においては、第1のチップ10の表面上に絶縁誘電体の複数の層(たとえば、第1の絶縁誘電体11および第3の絶縁誘電体14)があり、第2のチップ20の表面上に絶縁誘電体の複数の層(たとえば、第2の絶縁誘電体21および第4の絶縁誘電体24)があることにある。加えて、第3の絶縁誘電体14と第1の金属12との間に第1の間隙領域13がさらにあり、第1の間隙領域13は、第1の絶縁誘電体11と第3の絶縁誘電体14との両方を貫通する。
図12を参照する。図12は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図12に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11、第1の金属12、および第3の絶縁誘電体14がある。第3の絶縁誘電体14は、第1の絶縁誘電体11を覆う。第1の金属12の表面は、第3の絶縁誘電体14の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間および第3の絶縁誘電体14と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11および第3の絶縁誘電体14を完全に貫通して第1の絶縁誘電体11および第3の絶縁誘電体14を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体21、第2の金属22、および第4の絶縁誘電体24がある。第4の絶縁誘電体24は、第2の絶縁誘電体21を覆う。第2の金属22の表面は、第4の絶縁誘電体24の表面よりも高くない。第2の絶縁誘電体21および第4の絶縁誘電体24は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第3の絶縁誘電体14および第4の絶縁誘電体24が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が、形成される。
任意選択で、第3の絶縁誘電体14は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、窒化アルミニウムなどのうちの1つであってもよく、第4の絶縁誘電体24は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、窒化アルミニウムなどのうちの1つであってもよい。
任意選択で、第3の絶縁誘電体14は、第4の絶縁誘電体24と同じである。第3の絶縁誘電体14が第4の絶縁誘電体24と同じであるとき、絶縁誘電体間の接合がより良好に実施されることが可能であり、プロセスが比較的簡単であり、実施するのが容易であることは理解されるであろう。たとえば、第1の絶縁誘電体11は、酸化ケイ素であり、第3の絶縁誘電体14は、窒化ケイ素であり、第2の絶縁誘電体21は、酸化ケイ素であり、第4の絶縁誘電体24は、窒化ケイ素である。
任意選択で、第2の金属22の表面は、第4の絶縁誘電体24の表面または第2の絶縁誘電体21の表面より低くてもよい。
第1のチップ10の表面または第2のチップ20の表面が、絶縁誘電体のより多くの層をさらに含み得ることを理解されたい。これは、本出願において限定されない。
任意選択で、第1のチップ10の表面は絶縁誘電体の複数の層を含み、たとえば、第1のチップ10の表面上に第1の絶縁誘電体11および第3の絶縁誘電体14があり、第3の絶縁誘電体14が第1の絶縁誘電体11を覆う。しかし、第2のチップ20の表面は絶縁誘電体の単一の層のみを含み、たとえば、第2のチップ20の表面上に第2の絶縁誘電体21がある。図13に示されるように、第1の間隙領域13は、第1の絶縁誘電体11および第3の絶縁誘電体14を完全に貫通する。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第3の絶縁誘電体14および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
任意選択で、第1のチップ10の表面は絶縁誘電体の単一の層のみを含み、たとえば、第1のチップ10の表面上に第1の絶縁誘電体11がある。しかし、第2のチップ20の表面は絶縁誘電体の複数の層を含み、たとえば、第2のチップ20の表面上に第2の絶縁誘電体21および第4の絶縁誘電体24があり、第4の絶縁誘電体24が第2の絶縁誘電体21を覆う。図14に示されるように、第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通する。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第1の絶縁誘電体11および第4の絶縁誘電体24が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
上述の際立った特徴を除いて、この実施形態のその他の特徴は実施形態1の特徴と完全に同じであってもよいことをさらに理解されたい。実施形態1の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態9
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態8においては、第1の間隙領域13が絶縁誘電体の複数の層を貫通し、たとえば、第1の間隙領域13が第1の絶縁誘電体11と第3の絶縁誘電体14との両方を貫通するが、この実施形態においては、第1の間隙領域13が第1のチップ10の表面上の絶縁誘電体の複数の層内の絶縁誘電体の1つの層のみを貫通し、たとえば、第1の間隙領域13が第1のチップ10の表面上の第3の絶縁誘電体14のみを貫通することにある。
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態8においては、第1の間隙領域13が絶縁誘電体の複数の層を貫通し、たとえば、第1の間隙領域13が第1の絶縁誘電体11と第3の絶縁誘電体14との両方を貫通するが、この実施形態においては、第1の間隙領域13が第1のチップ10の表面上の絶縁誘電体の複数の層内の絶縁誘電体の1つの層のみを貫通し、たとえば、第1の間隙領域13が第1のチップ10の表面上の第3の絶縁誘電体14のみを貫通することにある。
図15を参照する。図15は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図15に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11、第1の金属12、および第3の絶縁誘電体14がある。第3の絶縁誘電体14は、第1の絶縁誘電体11を覆う。第1の金属12の表面は、第3の絶縁誘電体14の表面よりも高い。第1の絶縁誘電体11は、第1の金属12と緊密に組み合わされる。第3の絶縁誘電体14と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第3の絶縁誘電体14を完全に貫通して第3の絶縁誘電体14を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体21、第2の金属22、および第4の絶縁誘電体24がある。第4の絶縁誘電体24は、第2の絶縁誘電体21を覆う。第2の金属22の表面は、第4の絶縁誘電体24の表面よりも高くない。第2の絶縁誘電体21および第4の絶縁誘電体24は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第3の絶縁誘電体14および第4の絶縁誘電体24が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
任意選択で、第3の絶縁誘電体14は、第4の絶縁誘電体24と同じであってもよい。
任意選択で、第1のチップ10の表面は、絶縁誘電体のより多くの層をさらに含み得る。第2のチップ20の表面は、絶縁誘電体の単一の層のみを含み得る。たとえば、第2のチップ20の表面上に第2の絶縁誘電体21のみがあってもよい。
上述の際立った特徴を除いて、この実施形態のその他の特徴は実施形態8の特徴と完全に同じであってもよいことを理解されたい。実施形態8の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態10
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態8においては、第1の間隙領域13がいかなる物質によっても満たされないが、この実施形態においては、第1の間隙領域13が有機ポリマーによって満たされることにある。
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態8においては、第1の間隙領域13がいかなる物質によっても満たされないが、この実施形態においては、第1の間隙領域13が有機ポリマーによって満たされることにある。
図16を参照する。図16は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図16に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11、第1の金属12、および第3の絶縁誘電体14がある。第3の絶縁誘電体14は、第1の絶縁誘電体11を覆う。第1の金属12の表面は、第3の絶縁誘電体14の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間および第3の絶縁誘電体14と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11および第3の絶縁誘電体14を完全に貫通して第1の絶縁誘電体11および第3の絶縁誘電体14を第1の金属12から完全に隔離する。さらに、第1の間隙領域13は、有機ポリマーによって満たされる。第2のチップ20の表面上には、第2の絶縁誘電体21、第2の金属22、および第4の絶縁誘電体24がある。第4の絶縁誘電体24は、第2の絶縁誘電体21を覆う。第2の金属22の表面は、第4の絶縁誘電体24の表面よりも高くない。第2の絶縁誘電体21および第4の絶縁誘電体24は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第3の絶縁誘電体14および第4の絶縁誘電体24が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
任意選択で、有機ポリマーは、高分子ポリマー、たとえば、合成ゴム、合成繊維、ポリエチレン、またはポリ塩化ビニルであってもよい。
第1の間隙領域13が有機ポリマーによって満たされるが、有機ポリマーが良好な収縮性および展延性を有するので、第1の金属12に対する有機ポリマーの結合は、第1の金属12に対する第1の絶縁誘電体11および第3の絶縁誘電体14の結合よりもはるかに弱いことを理解されたい。したがって、第1の金属12は、第3の絶縁誘電体14および第4の絶縁誘電体24が互いに完全に接触し、絶縁誘電体接合を形成することができること確実にするために、有機ポリマーによって満たされる第1の間隙領域内で横方向に広がり得る。
第1の間隙領域13が有機ポリマーによって満たされることを除いて、この実施形態のその他の特徴は実施形態8の特徴と完全に同じであってもよいことをさらに理解されたい。実施形態8および実施形態1の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態11
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態9においては、第1の金属12の断面が長方形であるが、この実施形態においては、第1の金属12がデュアルダマシンプロセスを使用することによる処理によって取得されるので、第1の金属12の断面がT字形であることにある。
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態9においては、第1の金属12の断面が長方形であるが、この実施形態においては、第1の金属12がデュアルダマシンプロセスを使用することによる処理によって取得されるので、第1の金属12の断面がT字形であることにある。
図17を参照する。図17は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図17に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11、第1の金属12、および第3の絶縁誘電体14がある。第3の絶縁誘電体14は、第1の絶縁誘電体11を覆う。第1の金属12は、T字形である。第1の金属12の表面は、第3の絶縁誘電体14の表面よりも高い。第1の絶縁誘電体11は、第1の金属12と緊密に組み合わされる。第3の絶縁誘電体14と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第3の絶縁誘電体14を完全に貫通して第3の絶縁誘電体14を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体21、第2の金属22、および第4の絶縁誘電体24がある。第4の絶縁誘電体24は、第2の絶縁誘電体21を覆う。第2の金属22の表面は、第4の絶縁誘電体24の表面よりも高くない。第2の絶縁誘電体21および第4の絶縁誘電体24は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第3の絶縁誘電体14および第4の絶縁誘電体24が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
この実施形態と実施形態9との違いは、第1の金属12の処理技術が異なり、その結果、取得される第1の金属12の断面の形状が異なることにのみあることを理解されたい。その他の特徴は、完全に一致していてもよい。実施形態9および実施形態1の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
実施形態12
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態1においては、第1の金属12の断面が長方形であるが、この実施形態においては、第1の金属12の断面が逆の台形であることにある。
この実施形態は、すべての上述の実施形態と同じ発明概念に基づく。違いは、実施形態1においては、第1の金属12の断面が長方形であるが、この実施形態においては、第1の金属12の断面が逆の台形であることにある。
図18を参照する。図18は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図18に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12は、逆の台形である。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通して第1の絶縁誘電体11を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体21および第2の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高くない。第2の絶縁誘電体21は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が形成される。
任意選択で、第1の間隙領域13は、有機ポリマーによって満たされてもよい。有機ポリマーは、高分子ポリマー、たとえば、合成ゴム、合成繊維、ポリエチレン、またはポリ塩化ビニルであってもよい。
任意選択で、第1のチップ10の表面および/または第2のチップ20の表面は、絶縁誘電体の複数の層を含み得る。たとえば、第2のチップ20の表面上に第4の絶縁誘電体24がさらにあり、第4の絶縁誘電体24が第2の絶縁誘電体21を覆う。
任意選択で、第2の金属22の表面は、第2の絶縁誘電体21の表面より高くてもよい。
この実施形態と実施形態1との違いは、第1の金属12の断面の形状が異なることにのみあることを理解されたい。その他の特徴は、完全に一致していてもよい。実施形態1の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
すべての上述の実施形態は、本出願の一部の実施形態を示すに過ぎないことに留意されたい。矛盾がない場合、上述の実施形態の技術的な解決策および技術的な特徴は、互いに組み合わされ得る。
本出願において提供されるハイブリッド接合構造は、基本的接合構造であり、たとえば、DRAMの複数の層の積層、DRAMおよび論理チップの積層、スタティックランダムアクセスメモリ(static random-access memory、SRAM)および論理チップの積層、論理チップの複数の層の積層、イメージセンサーおよび画像信号プロセッサの積層など、3次元積層に関連する任意の製品または装置が、本出願において提供されるハイブリッド接合構造を使用し得ることをさらに理解されたい。
図5から図18に示されたいずれのハイブリッド接合構造も、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成することができることを確実にするために、まず第1の金属12および第2の金属22が金属接合を形成するために互いに接触した後、第1の金属12および/または第2の金属22が第1の間隙領域13内で縦方向および横方向に変形され得るように第1の間隙領域13を提供する。これは、金属接合不良および誘電体接合不良を防止し、大量生産の歩留まり率および構成要素の長期的な信頼性を高める。
図19を参照する。図19は、本出願の実施形態によるハイブリッド接合方法の概略的な流れ図である。図5から図18に示されたハイブリッド接合構造を併せて参照する。ハイブリッド接合方法は、接合台によって実行されてもよく、以下のステップの一部またはすべてを含む。
ステップS1: 第1のチップ10を提供する。第1のチップ10の表面は、第1の誘電体層および第1の金属層を含む。第1の誘電体層は、第1の絶縁誘電体11を含む。第1の金属層は、第1の金属12を含む。第1の金属12の縁と第1の絶縁誘電体11との間に第1の間隙領域13がある。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。
ステップS2: 第2のチップ20を提供する。第2のチップ20の表面は、第2の誘電体層および第2の金属層を含む。第2の誘電体層は、第2の絶縁誘電体21を含む。第2の金属層は、第2の金属22を含む。
ステップS3: 第1の金属12を第2の金属22に接続し、第1の金属12および第2の金属22が互いに直接接触するようにする。
ステップS4: チップの表面に垂直な方向に外圧を加え、それにより第1の金属12が第1の間隙領域13において縦方向および横方向に変形され、第1の金属12と第2の金属22との間に金属接合を形成し、第1の絶縁誘電体11と第2の絶縁誘電体22が互いに接触して絶縁誘電体接合を形成する。
任意選択で、ステップS3の前に、表面活性化処理が、第1のチップ10または第2のチップ20に対して行われ得る。処理方法は、プラズマ表面処理、イオンビームもしくは原子ビーム表面処理などを含む。これは、本出願において限定されない。
任意選択で、ステップS3は、空気、不活性雰囲気、水蒸気雰囲気、低真空(たとえば、0.1Paから100Paまでの間)、または高真空(たとえば、10-3Paから10-7Paまでの間)の環境において行われ得る。これは、本出願において限定されない。
任意選択で、第1の間隙領域13内の第1の金属12の変形は、弾性変形または塑性変形であってもよい。これは、本出願において限定されない。
任意選択で、第1のチップ10は、シリコン貫通ビア、モールディング貫通ビア、絶縁誘電体貫通ビア、またはガラス貫通ビアを含み得る。あるいは、第2のチップ20は、シリコン貫通ビア、モールディング貫通ビア、絶縁誘電体貫通ビア、またはガラス貫通ビアを含む。あるいは、第1のチップ10および第2のチップ20は、それぞれ、シリコン貫通ビア、モールディング貫通ビア、絶縁誘電体貫通ビア、またはガラス貫通ビアを含む。
任意選択で、第1の金属12の表面および/または第2の金属22の表面上に円盤状の凹みがある。円盤状の凹みは、CMPプロセスによって引き起こされる。第1の金属12の表面と第1の絶縁誘電体11の表面との間の高さの差は、第1の金属12の表面の円盤状の凹みの深さおよび第2の金属22の表面の円盤状の凹みの深さの合計よりも大きい。
任意選択で、第1の間隙領域13は、第1の絶縁誘電体11もしくは第1の金属12に対してドライエッチングを行うことによって形成され得るか、または第1の絶縁誘電体11もしくは第1の金属12に対してウェットエッチングを行うことによって形成され得る。
任意選択で、第1の間隙領域13の幅の範囲は、10ナノメートルから1000ナノメートルまでの間である。第1の間隙領域13の過度に狭い幅は、第1の金属12の横方向の変形を制限する可能性があり、これが、第1の絶縁誘電体11および第2の絶縁誘電体21が接合されるときに接合不良を引き起こすことは理解されるであろう。第1の間隙領域13の過度に広い幅は、第1のチップ10の表面の絶縁誘電体接合領域の面積の無駄を生じさせる。
任意選択で、第1の金属12および/または第2の金属22の断面は、長方形、正方形、通常の台形、逆の台形、円錐形、またはT字形であってもよい。第1の金属12または第2の金属22の処理技術および断面の形状は、本出願において限定されない。
任意選択で、第1の絶縁誘電体11は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、窒化アルミニウムなどのうちの1つであってもよい。第2の絶縁誘電体21は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、窒化アルミニウムなどのうちの1つであってもよい。第1の金属12は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであるかまたはそれらのうちの複数によって形成された合金であってもよい。第2の金属22は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであるかまたはそれらのうちの複数によって形成された合金であってもよい。
任意選択で、第1の絶縁誘電体11は、第2の絶縁誘電体21と同じであり、第1の金属21は、第2の金属22と同じである。第1の絶縁誘電体11が第2の絶縁誘電体21と同じであるとき、絶縁誘電体間の接合がより良好に実施されることが可能であり、プロセスが比較的簡単であり、実施するのが容易であることは理解されるであろう。同様に、第1の金属12が第2の金属22と同じであるとき、金属間の接合は、より良好に実施されることが可能であり、プロセスは、比較的簡単であり、実施するのが容易である。
本出願の実施形態においては、図8および図9を参照すると、第2の金属22の表面が、第2の絶縁誘電体21の表面よりも高い。第2の金属22は、第1の間隙領域13内で縦方向および横方向に変形され得る。
任意選択で、第2の金属22の表面と第2の絶縁誘電体21の表面との間の高さの差は、第1の金属12の表面の円盤状の凹みの深さおよび第2の金属22の表面の円盤状の凹みの深さの合計よりも大きい。
本出願の実施形態においては、図11を参照すると、第2の金属22の縁と第2の絶縁誘電体21との間に第2の間隙領域23がある。
任意選択で、第2の間隙領域23の幅の範囲は、10ナノメートルから1000ナノメートルまでの間である。
任意選択で、第2の間隙領域23は、有機ポリマーによって満たされる。有機ポリマーは、高分子ポリマー、たとえば、合成ゴム、合成繊維、ポリエチレン、またはポリ塩化ビニルであってもよい。
本出願の実施形態においては、図12、図15、図16、および図17を参照すると、第1のチップ10の表面上の第1の誘電体層が、第3の絶縁誘電体14をさらに含み、第3の絶縁誘電体14が、第1の絶縁誘電体11を覆う。第1の金属12の縁と第3の絶縁誘電体14との間に第1の間隙領域13がある。
任意選択で、第3の絶縁誘電体14は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、窒化アルミニウムなどのうちの1つであってもよい。
任意選択で、第1の間隙領域13は、有機ポリマーによって満たされる。有機ポリマーは、高分子ポリマー、たとえば、合成ゴム、合成繊維、ポリエチレン、またはポリ塩化ビニルであってもよい。
本出願において提供されるハイブリッド接合方法は、特に図5から図18に示されたハイブリッド接合構造の関連する説明を参照して実施され得ることに留意されたい。詳細は、本明細書において再度説明されない。
上述のハイブリッド接合方法は、ハイブリッド接合構造、たとえば、ウェハ間のハイブリッド接合、ウェハとチップとの間のハイブリッド接合、またはチップ間のハイブリッド接合に適用される。方法がチップ間のハイブリッド接合に適用され、たとえば、ハイブリッド接合が第1のチップ10と第2のチップ20との間で行われるとき、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成することができることを確実にするために、まず第1の金属12および第2の金属22が金属接合を形成するために互いに接触した後、第1の金属12および/または第2の金属22が、第1の間隙領域13内で縦方向および横方向に変形される。これは、金属接合不良および誘電体接合不良を防止し、大量生産の歩留まり率および構成要素の長期的な信頼性を高める。
上述の異なる実施形態は、相互に参照され得ることに留意されたい。たとえば、態様の技術的詳細が実施形態において簡潔に説明されるとき、その他の実施形態の説明がさらに参照され得る。
上述のプロセスの順の番号は、本出願の様々な実施形態における実行順を意味しないことを理解されたい。プロセスの実行順は、プロセスの機能および内部論理に基づいて決定されるべきであり、本出願の実施形態の実施プロセスに対するいかなる限定とも考えられるべきでない。
ハイブリッド接合方法の上述の実施形態がロボットもしくは数値制御処理方法を使用することによって実行されてもよく、またはハイブリッド接合方法を行うように構成されたデバイスのソフトウェアもしくはプロセスがメモリに記憶されたコンピュータプログラムコードを行うことによって上述のハイブリッド接合方法を実行してもよいことをさらに理解されたい。
上述の説明は、本発明の特定の実装であるに過ぎず、本発明の保護範囲を限定するように意図されていない。本発明において開示された技術的範囲内で当業者によって容易に想到されるすべての変更または置き換えは、本発明の保護範囲内に入るものとする。したがって、本発明の保護範囲は、請求項の保護範囲に従うものとする。
10 第1のチップ
11 第1の絶縁誘電体
12 第1の金属
13 第1の間隙領域
14 第3の絶縁誘電体
20 第2のチップ
21 第2の絶縁誘電体
22 第2の金属
23 第2の間隙領域
24 第4の絶縁誘電体
100 上ウェハ
110 誘電体層
120 金属
200 下ウェハ
210 誘電体層
220 金属
11 第1の絶縁誘電体
12 第1の金属
13 第1の間隙領域
14 第3の絶縁誘電体
20 第2のチップ
21 第2の絶縁誘電体
22 第2の金属
23 第2の間隙領域
24 第4の絶縁誘電体
100 上ウェハ
110 誘電体層
120 金属
200 下ウェハ
210 誘電体層
220 金属
任意選択で、第1のチップ10は、シリコン貫通ビア(through-silicon via)、モールディング貫通ビア(through-molding via)、絶縁誘電体貫通ビア(through-insulation dielectric via)、またはガラス貫通ビア(through-glass via)を含み得る。あるいは、第2のチップ20は、シリコン貫通ビア、モールディング貫通ビア、絶縁誘電体貫通ビア、またはガラス貫通ビアを含む。あるいは、第1のチップ10および第2のチップ20は、それぞれ、シリコン貫通ビア、モールディング貫通ビア、絶縁誘電体貫通ビア、またはガラス貫通ビアを含む。
任意選択で、第1の金属12の厚さ、つまり、第1の金属12の表面の最も高い部位(円盤状の凹みでない部位)と第1の金属12の底との間の距離は、100ナノメートルから10000ナノメートルまでの間である。第2の金属22の厚さ、つまり、第2の金属22の表面の最も高い部位と第2の金属22の底との間の距離は、100ナノメートルから10000ナノメートルまでの間である。第1の金属12の表面と第1の絶縁誘電体11の表面との間の高さの差は、第1の金属12の表面の円盤状の凹みの深さおよび第2の金属22の表面の円盤状の凹みの深さの合計よりも大きい。たとえば、第1の金属12の表面の円盤状の凹みの深さが10ナノメートルから20ナノメートルまでの間であり、第2の金属22の表面の円盤状の凹みの深さが10ナノメートルから30ナノメートルまでの間である場合、第1の金属12の表面と第1の絶縁誘電体11の表面と間の高さの差は、30ナノメートルから60ナノメートルまでの間であってもよい。
図7を参照する。図7は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図7に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高くない。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通し、言い換えると、第1の間隙領域13は、第1の絶縁誘電体11を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体21および第2の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高い。第2の絶縁誘電体21は、第2の金属22と緊密に組み合わされる。まず、第2の金属22および第1の金属12が、金属接合を形成するために互いに接触する。第1の金属12は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が、形成される。
図8を参照する。図8は、本出願によるさらに他のハイブリッド接合構造の断面の概略図である。図8に示されるように、上部の第1のチップ10と下部の第2のチップ20が接続される。第1のチップ10の表面上には、第1の絶縁誘電体11および第1の金属12がある。第1の金属12の表面は、第1の絶縁誘電体11の表面よりも高い。第1の絶縁誘電体11と第1の金属12との間に第1の間隙領域13がある。第1の間隙領域13は、第1の絶縁誘電体11を完全に貫通し、言い換えると、第1の間隙領域13は、第1の絶縁誘電体11を第1の金属12から完全に隔離する。第2のチップ20の表面上には、第2の絶縁誘電体21および第2の金属22がある。第2の金属22の表面は、第2の絶縁誘電体21の表面よりも高い。第2の絶縁誘電体21は、第2の金属22と緊密に組み合わされる。まず、第1の金属12および第2の金属22が、金属接合を形成するために互いに接触する。第1の金属12および第2の金属22は、第1の絶縁誘電体11および第2の絶縁誘電体21が互いに完全に接触し、絶縁誘電体接合を形成するまで、接合台によって与えられた適切な外圧の下で第1の間隙領域13内で縦方向および横方向に変形される。最終的に、金属および絶縁誘電体のハイブリッド接合構造が、形成される。
実施形態1と比較して、この実施形態においては、第1の金属11が異なる形状を有し、第1の間隙領域13の範囲およびサイズが異なることを理解されたい。実施形態2と比較して、この実施形態においては、第1の金属11のみが異なる形状を有し、その他の特徴は完全に同じであってもよい。実施形態1および実施形態2の関連する説明を参照されたい。簡潔にするために、詳細は本明細書において再度説明されない。
本出願の実施形態においては、図7および図8を参照すると、第2の金属22の表面が、第2の絶縁誘電体21の表面よりも高い。第2の金属22は、第1の間隙領域13内で縦方向および横方向に変形され得る。
Claims (24)
- 第1のチップおよび第2のチップを備えるハイブリッド接合構造であって、
前記第1のチップの表面は、第1の誘電体層および第1の金属層を含み、前記第1の誘電体層は、第1の絶縁誘電体を含み、前記第1の金属層は、第1の金属を含み、前記第1の金属の縁と前記第1の絶縁誘電体との間に第1の間隙領域があり、
前記第2のチップの表面は、第2の誘電体層および第2の金属層を含み、前記第2の誘電体層は、第2の絶縁誘電体を含み、前記第2の金属層は、第2の金属を含み、
前記第1の金属の表面は、前記第1の絶縁誘電体の表面よりも高く、
金属接合は、前記第1の金属が前記第2の金属と接触した後に形成され、前記第1の金属は、前記第1の間隙領域内で縦方向および横方向に変形され、
絶縁誘電体接合は、前記第1の絶縁誘電体が前記第2の絶縁誘電体と接触した後に形成される、ハイブリッド接合構造。 - 前記第2の金属の表面は、前記第2の絶縁誘電体の表面よりも高い、請求項1に記載のハイブリッド接合構造。
- 前記第1の金属の前記表面および/または前記第2の金属の前記表面に円盤状の凹みがある、請求項1または2に記載のハイブリッド接合構造。
- 前記第1の金属の前記表面と前記第1の絶縁誘電体の前記表面との間の高さの差は、前記第1の金属の前記表面の前記円盤状の凹みの深さおよび前記第2の金属の前記表面の前記円盤状の凹みの深さの合計よりも大きい請求項3に記載のハイブリッド接合構造。
- 前記高さの差は、前記金属接合が接合プロセスにおいて前記絶縁誘電体接合の前に形成されることを確実にするために使用される、請求項4に記載のハイブリッド接合構造。
- 前記第2の金属の縁と前記第2の絶縁誘電体との間に第2の間隙領域がある、請求項1または2に記載のハイブリッド接合構造。
- 前記第1の間隙領域および/または前記第2の間隙領域の幅の範囲は、10ナノメートルから1000ナノメートルまでの間である、請求項6に記載のハイブリッド接合構造。
- 前記第1の誘電体層は、第3の絶縁誘電体をさらに含み、前記第1の金属の前記縁と前記第3の絶縁誘電体との間に前記第1の間隙領域がある、請求項1または2に記載のハイブリッド接合構造。
- 前記第1の間隙領域は、有機ポリマーによって満たされる、請求項1または2に記載のハイブリッド接合構造。
- 前記第1の絶縁誘電体は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、または窒化アルミニウムのうちの1つであり、前記第2の絶縁誘電体は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、または窒化アルミニウムのうちの1つであり、前記第1の金属は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであり、前記第2の金属は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであり、前記第3の絶縁誘電体は、窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、または窒化アルミニウムのうちの1つである、請求項8に記載のハイブリッド接合構造。
- 前記第1の絶縁誘電体は、前記第2の絶縁誘電体と同じであり、前記第1の金属は、前記第2の金属と同じである、請求項10に記載のハイブリッド接合構造。
- 前記第1の金属および/または前記第2の金属の断面は、長方形、正方形、通常の台形、逆の台形、円錐形、またはT字形である、請求項1または2に記載のハイブリッド接合構造。
- 第1のチップを提供するステップであって、前記第1のチップの表面は、第1の誘電体層および第1の金属層を含み、前記第1の誘電体層は、第1の絶縁誘電体を含み、前記第1の金属層は、第1の金属を含み、前記第1の金属の縁と前記第1の絶縁誘電体との間に第1の間隙領域があり、前記第1の金属の表面は、前記第1の絶縁誘電体の表面よりも高い、ステップと、
第2のチップを提供するステップであって、前記第2のチップの表面は、第2の誘電体層および第2の金属層を含み、前記第2の誘電体層は、第2の絶縁誘電体を含み、前記第2の金属層は、第2の金属を含む、ステップと、
前記第1の金属が前記第2の金属と接触した後に金属接合を形成するステップと、
前記第1の絶縁誘電体が前記第2の絶縁誘電体と接触した後に絶縁誘電体接合を形成するために、前記第1の間隙領域内で前記第1の金属を縦方向および横方向に変形するステップと
を含む、ハイブリッド接合方法。 - 前記第2の金属の表面は、前記第2の絶縁誘電体の表面よりも高い、請求項13に記載の方法。
- 前記第1の金属の前記表面および/または前記第2の金属の前記表面に円盤状の凹みがある、請求項13または14に記載の方法。
- 前記第1の金属の前記表面と前記第1の絶縁誘電体の前記表面との間の高さの差は、前記第1の金属の前記表面の前記円盤状の凹みの深さおよび前記第2の金属の前記表面の前記円盤状の凹みの深さの合計よりも大きい、請求項15に記載の方法。
- 前記高さの差は、前記金属接合が接合プロセスにおいて前記絶縁誘電体接合の前に形成されることを確実にするために使用される、請求項16に記載の方法。
- 前記第2の金属の縁と前記第2の絶縁誘電体との間に第2の間隙領域がある、請求項13または14に記載の方法。
- 前記第1の間隙領域および/または前記第2の間隙領域の幅の範囲は、10ナノメートルから1000ナノメートルまでの間である、請求項18に記載の方法。
- 前記第1の誘電体層は、第3の絶縁誘電体をさらに含み、前記第1の金属の前記縁と前記第3の絶縁誘電体との間に前記第1の間隙領域がある、請求項13または14に記載の方法。
- 前記第1の間隙領域は、有機ポリマーによって満たされる、請求項13または14に記載の方法。
- 前記第1の絶縁誘電体は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、または窒化アルミニウムのうちの1つであり、前記第2の絶縁誘電体は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、または窒化アルミニウムのうちの1つであり、前記第1の金属は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであり、前記第2の金属は、銅、金、銀、アルミニウム、ニッケル、タングステン、チタン、錫、導電性グラフェン、またはカーボンナノチューブのうちの1つであり、前記第3の絶縁誘電体は、窒化ケイ素、炭窒化ケイ素、酸化アルミニウム、アモルファスシリコン、炭化ケイ素、または窒化アルミニウムのうちの1つである、請求項19に記載の方法。
- 前記第1の絶縁誘電体は、前記第2の絶縁誘電体と同じであり、前記第1の金属は、前記第2の金属と同じである、請求項21に記載の方法。
- 前記第1の金属および/または前記第2の金属の断面は、長方形、正方形、通常の台形、逆の台形、円錐形、またはT字形である、請求項13または14に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/087006 WO2020227961A1 (zh) | 2019-05-15 | 2019-05-15 | 一种混合键合结构以及混合键合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022533104A true JP2022533104A (ja) | 2022-07-21 |
Family
ID=73289991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021568089A Pending JP2022533104A (ja) | 2019-05-15 | 2019-05-15 | ハイブリッド接合構造およびハイブリッド接合方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11756922B2 (ja) |
| EP (1) | EP3955278A4 (ja) |
| JP (1) | JP2022533104A (ja) |
| KR (1) | KR20220005529A (ja) |
| CN (1) | CN112236849A (ja) |
| WO (1) | WO2020227961A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220320039A1 (en) * | 2021-03-31 | 2022-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and method of forming the same |
| US12015010B2 (en) * | 2021-03-31 | 2024-06-18 | Taiwan Semiconductor Manufacturing Company Limited | Vertically stacked semiconductor device including a hybrid bond contact junction circuit and methods of forming the same |
| US20230253361A1 (en) * | 2022-02-10 | 2023-08-10 | Tokyo Electron Limited | Technologies for plasma oxidation protection during hybrid bonding of semiconductor devices |
| CN116525475B (zh) * | 2023-07-05 | 2024-04-02 | 湖北芯研投资合伙企业(有限合伙) | 一种基于预定位自补偿式对准的晶圆级混合键合方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756305B1 (en) * | 2003-04-01 | 2004-06-29 | Xilinx, Inc. | Stacked dice bonded with aluminum posts |
| JP2016018879A (ja) * | 2014-07-08 | 2016-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP2016021497A (ja) * | 2014-07-15 | 2016-02-04 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169845B (zh) * | 2011-02-22 | 2013-08-14 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| CN102593087B (zh) * | 2012-03-01 | 2014-09-03 | 华进半导体封装先导技术研发中心有限公司 | 一种用于三维集成混合键合结构及其键合方法 |
| CN102623433B (zh) * | 2012-03-22 | 2014-09-24 | 清华大学 | 一种空气间隙的三维互连结构 |
| CN104167372A (zh) * | 2014-08-08 | 2014-11-26 | 武汉新芯集成电路制造有限公司 | 一种混合键合方法 |
| KR102274775B1 (ko) * | 2014-11-13 | 2021-07-08 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102267168B1 (ko) * | 2014-12-02 | 2021-06-21 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| IT201700053902A1 (it) * | 2017-05-18 | 2018-11-18 | Lfoundry Srl | Metodo di bonding ibrido per wafer a semiconduttore e relativo dispositivo integrato tridimensionale |
-
2019
- 2019-05-15 JP JP2021568089A patent/JP2022533104A/ja active Pending
- 2019-05-15 WO PCT/CN2019/087006 patent/WO2020227961A1/zh unknown
- 2019-05-15 KR KR1020217038534A patent/KR20220005529A/ko not_active Application Discontinuation
- 2019-05-15 CN CN201980003420.6A patent/CN112236849A/zh active Pending
- 2019-05-15 EP EP19928637.8A patent/EP3955278A4/en active Pending
-
2021
- 2021-11-15 US US17/525,964 patent/US11756922B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756305B1 (en) * | 2003-04-01 | 2004-06-29 | Xilinx, Inc. | Stacked dice bonded with aluminum posts |
| JP2016018879A (ja) * | 2014-07-08 | 2016-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP2016021497A (ja) * | 2014-07-15 | 2016-02-04 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112236849A (zh) | 2021-01-15 |
| US20220077105A1 (en) | 2022-03-10 |
| KR20220005529A (ko) | 2022-01-13 |
| WO2020227961A1 (zh) | 2020-11-19 |
| EP3955278A4 (en) | 2022-04-27 |
| US11756922B2 (en) | 2023-09-12 |
| EP3955278A1 (en) | 2022-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102196673B1 (ko) | 산화물 본딩된 웨이퍼 스택 내에서의 다이 캡슐화 | |
| JP2022533104A (ja) | ハイブリッド接合構造およびハイブリッド接合方法 | |
| US8421193B2 (en) | Integrated circuit device having through via and method for preparing the same | |
| US10269586B2 (en) | Package structure and methods of forming same | |
| TWI416679B (zh) | 半導體結構及其製造方法 | |
| TWI812759B (zh) | 積體電路裝置及其製造方法 | |
| TW201324730A (zh) | 半導體堆疊封裝體及其製造方法 | |
| TW201308556A (zh) | 使用多層介層窗的３ｄ積體電路 | |
| WO2021249509A1 (zh) | 半导体装置和包括该半导体装置的电子设备 | |
| US20240087987A1 (en) | Front end of line interconnect structures and associated systems and methods | |
| US20240136295A1 (en) | Front end of line interconnect structures and associated systems and methods | |
| CN114400219A (zh) | 半导体器件及其制造方法、封装器件和电子装置 | |
| TWI534876B (zh) | 半導體結構製造方法 | |
| CN116075927A (zh) | 前段工艺互连结构以及相关联系统和方法 | |
| US20230230945A1 (en) | Package structure and method for forming same | |
| CN113178395B (zh) | 多层堆叠模组层间互联工艺 | |
| CN210052731U (zh) | 半导体结构 | |
| TWI836843B (zh) | 半導體裝置、半導體封裝及半導體裝置的製造方法 | |
| WO2022160102A1 (zh) | 芯片堆叠结构及其制备方法、芯片堆叠封装、电子设备 | |
| CN110400781B (zh) | 基于玻璃衬底的三维集成封装转接板及其制作方法 | |
| CN115241145A (zh) | 半导体器件及其制造方法 | |
| CN111769089A (zh) | 半导体结构及其制造方法 | |
| US20130337645A1 (en) | Method of manufacturing semiconductor structure | |
| TWI527155B (zh) | 直通矽晶穿孔之製造方法 | |
| CN117012755A (zh) | 封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231205 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231212 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20240216 |