TWI534876B - 半導體結構製造方法 - Google Patents

Description

半導體結構製造方法

本發明是有關於一種半導體結構之製造方法，且特別是有關於一種兩段式填充導體及進行熱處理之半導體結構製造方法。

在三維積體電路(3D IC)設計中，矽穿孔(TSV)是晶片與晶片間互連的新技術，與以往傳統的IC封裝堆疊技術不同之處是它可以提供三維的垂直導通路徑，使導線連接長度縮短到等於晶片厚度，並可增加晶片的堆疊密度，以提升產品的訊號與電力之傳輸速度，而垂直導線連接方式可減低寄生效應(Parasitic)而降低功率消耗。再者，可將異質元件進行整合(Heterogeneous Integration of Different ICs)，例如將記憶體堆疊於處理器上方，達到多功能整合之特性。

使用矽穿孔技術來發展三維系統整合的方法有許多種，其中若以導孔形成的順序，可將製程大略分為先導孔(via-first)製程、中導孔(via-middle)製程、和後導孔(via-last)製程。無論是何種製程，將導體材料填充導孔後所形成的矽穿孔結構之品質是否良好都會影響其應用於堆疊組件時的電性表現。

本發明係有關於一種半導體結構之製造方法，其中兩 段式地分別填充第一導體於部份之凹孔內並對其進行第一熱處理，以及填充第二導體於凹孔內並對其進行第二熱處理，可以防止導體層體積膨脹穿透凹孔而擴散至基板內及基板上的導線，進而提昇應用元件的電性表現和穩定度。

根據本發明之一方面，提出一種半導體結構之製造方法。製造方法包括：提供一基板，基板包括一矽層；蝕刻基板以形成一凹孔；填充一第一導體於部份之凹孔內；對第一導體進行一第一熱處理；填充一第二導體於凹孔內且填滿凹孔；以及對第一導體和第二導體進行一第二熱處理。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

本發明實施例中，以兩段式地分別填充第一導體於部份之凹孔內並對其進行第一熱處理，以及填充第二導體於凹孔內並對其進行第二熱處理，可以防止導體層體積膨脹穿透凹孔而擴散至基板內及基板上的導線，進而提昇應用元件的電性表現和穩定度。以下係參照所附圖式詳細敘述本發明之實施例。圖式中相同的標號係用以標示相同或類似之部分。需注意的是，圖式係已簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製，因此並非作為限縮本發明保護範圍之用。

第1A~1F圖繪示本發明一實施例之半導體結構之製造方法的流程圖。請參照第1A圖。提供基板110，基板包括矽層111。基板110可包括內層介電層113(inter-layer dielectric，ILD)，內層介電層113形成於矽層111上。內層介電層113可以吸附離子，使內層介電層113之下的主動元件115，例如源極、汲極、或摻雜層的電性不會受到穿透的離子而受到影響。實施例中，內層介電層113的材質例如包括氧化矽材料，例如是磷矽酸鹽玻璃(phosphosilicate glass，PSG)或硼磷矽玻璃(borophosphosilicate glass，BPSG)。實施例中，如第1A圖所示，可選擇性地形成複數個主動元件115於矽層111上，以及形成複數個接觸孔117(contact hole)於內層介電層113內，接著於接觸孔117中填入導電材料以形成複數個接觸插塞(contact plug)。提供基板110之後，可選擇性地形成氮化物層160於基板110上。實施例中，氮化物層160可形成於內層介電層113上。在後續製程步驟中，氮化物層160可以作為蝕刻基板110以形成凹孔時的硬式光罩(hard mask)，並且亦可作為對導體進行化學機械研磨(chemical mechanical polishing，CMP)時的阻擋層。

請參照第1B圖。蝕刻基板110以形成凹孔C。凹孔C自基板110之表面110a向基板110延伸。一實施例中，凹孔C之深度約為40~125微米(μm)，直徑約為5~25微米。但本發明實施態樣並不僅限制於此。

請參照第1C圖。一實施例中，形成凹孔C之後，可形成襯底膜120(liner film)於凹孔C內。實施例中，襯底 膜120可形成於基板110上和凹孔C內。襯底膜120可以作為絕緣層(isolation layer)，使後續完成的凹孔C內的導體層與基板110和基板110內的主動元件115絕緣。

接著，如第1C圖所示，一實施例中，可形成阻障層130(barrier layer)於凹孔C內，如沈積於襯底膜120上。實施例中，阻障層130可形成於基板110上和凹孔C內。阻障層130例如是一疊層，如後續使用銅為導體層的材料，阻障層130可利用一金屬鉭層和氮化鉭之疊層(Ta/TaN stack layer)，以防止銅擴散至襯底膜120及基板110內。

接著，如第1C圖所示，一實施例中，可形成晶種層140(seed layer)於阻障層130上。實施例中，晶種層140可形成於阻障層130上和凹孔C內。晶種層140的材料係視後續完成的凹孔C內的導體層的材料而定，如後續使用銅為導體層的材料，則晶種層140的材料係包括金屬銅。

請參照第1D圖。填充第一導體151於部份之凹孔C內。如第1D圖所示，第一導體151填充於部份之凹孔C內的型態例如是一膜層，第一導體151也可以填充於凹孔C內的下半部分而不完全覆蓋凹孔C的側壁，但本發明實施態樣並不僅限制於此。實施例中，例如是以化學電鍍(electrochemical plating，ECP)的方式填充第一導體151於部份之凹孔C內。一實施例中，第一導體151之體積例如是凹孔C之容積之20~80%。第一導體151的材料例如包括銅、金、銀、錫。

接著，對第一導體151進行第一熱處理。一實施例中，第一熱處理的方式例如是以350~450℃之溫度加熱第 一導體151，加熱時間例如是5~60分鐘。第一熱處理之加熱溫度事實上配合後段導線製程的溫度，基本上大於或等於後段導線製程的熱處理溫度，並不以前述條件為限。

一實施例中，以第一導體151的材質為金屬銅為例，由於金屬銅的熱膨脹係數大約是矽的熱膨脹係數之8倍，此巨大的差異使得金屬銅受熱而產生的體積改變程度遠大於矽層111受熱而產生的體積改變程度。實施例中，進行第一熱處理時，第一導體151僅填充於部份之凹孔C內，因此第一導體151受熱而膨脹的體積可以延展至未被填充的部份之凹孔C，不會平行方向延伸穿透(tip crack)凹孔C而擴散至襯底膜120及基板110內，造成導體層內產生空隙而產生接觸不良的現象。

請參照第1E圖。填充第二導體153於凹孔C內且填滿凹孔C，其中第一導體151的材質和第二導體153的材質相同。如第1E圖所示，填充第二導體153的部分以虛線部分示意，但本發明實施態樣並不僅限制於此。第二導體153的材料係視第一導體151的材料而定，第二導體153的材料例如包括銅、金、銀、錫。

接著，對第一導體151和第二導體153進行第二熱處理。一實施例中，第二熱處理的方式例如是以350~450℃之溫度加熱第一導體151和第二導體153，加熱時間例如是5~60分鐘。第二熱處理之加熱溫度事實上配合後段導線製程的溫度，基本上大於或等於後段導線製程的熱處理溫度，並不以前述條件為限。

一實施例中，以第一導體151和第二導體153的材質 為金屬銅為例，經過第一熱處理後，第一導體151受熱而膨脹的體積已經充分地延展至當時未被填充的部份之凹孔C。因此，在進行第二熱處理時，第一導體151的體積不會因受熱而大量再度膨脹，此時僅第二導體153受熱會產生體積膨脹。如此一來，相較於單次將導體填滿凹口C且進行單次加熱處理，實施例中，凹口C中的金屬銅體積分別在兩次加熱處理中依次膨脹，可減緩加熱過程中金屬銅的體積膨脹對於凹孔C與基板110之介面產生的壓力。兩段式的填充導體搭配兩段式的熱處理，可以防止單次加熱大量金屬銅使得金屬銅體積膨脹而平行方向延伸穿透(tip crack)凹孔C而擴散至襯底膜120及基板110內，造成導體層內產生空隙而產生接觸不良的現象；也可以防止金屬銅體積膨脹而垂直方向穿透(pumping)擴散至基板110上的導線，使得導線的圖案變形，進而提昇應用元件的電性表現和穩定度。基板110上的導線圖案一旦變形，對於後段導線製程會造成不良的影響，也會使得應用元件的電性表現和穩定度降低。

請參照第1F圖。對第一導體151和第二導體153進行化學機械研磨(chemical mechanical polishing，CMP)以去除部分突出於凹孔C處之第一導體151和第二導體153，研磨後凹孔C內填充之第一導體151和第二導體153形成導體層150。如第1F圖所示，實施例中，經由化學機械研磨也同時移除部分基板110上之襯底膜120、阻障層130、及晶種層140。至此，形成如第1F圖所示之半導體結構100。

一實施例中，以導體層150的材質為金屬銅為例，則第一導體151和第二導體153的材質為金屬銅。對填充於部份之凹孔C內的第一導體151進行第一熱處理，使得第一導體151的晶粒(grain)在受熱過程中在凹孔C內有足夠的空間成長，第一熱處理完成後的第一導體151的金屬銅已進行自退火(self-annealing)。接著以第二導體153填滿凹孔C再進行第二熱處理，此時第二導體153進行自退火。如此一來，以兩段式地分別填充第一導體151並對其進行第一熱處理，以及填充第二導體153並對其進行第二熱處理，可以使得凹孔C內之金屬銅的自退火的效果較完整，使得金屬銅在後續製程的加熱處理中不會再一直發生自退火而引發體積改變，可以防止在後續製程中金屬銅體積膨脹而平行方向延伸穿透(tip crack)凹孔C而擴散至基板110內，也可以防止在後續製程中金屬銅體積膨脹而垂直方向穿透(pumping)擴散至基板110上的導線，進而提昇應用元件的電性表現和穩定度。

上述實施例(如第1A~1F圖所示之流程)可應用在中導孔(via-middle)製程或後導孔(via-last)製程等不同製程中，凹孔C用以形成矽穿孔(through silicon via，TSV)。

中導孔製程是指在主動元件形成後以及晶圓後段導線製作之前進行矽穿孔的製作。應用在中導孔製程時，可於主動元件115形成後，而於晶圓後段導線製作(back end of the line，BEOL)之前，於基板110上形成凹孔C以及形成導電層150於凹孔C中。此時，如第1F圖所示，所提 供的基板110可能已具有多個主動元件115與多個接觸孔117。請同時參照第1A~1F圖與第2圖。第2圖繪示於中導孔製程中應用本發明實施例之一種半導體結構之示意圖，其中凹孔C係於主動元件115形成後製作。

如第1A圖所示，先在矽層111上形成複數個主動元件115，再形成內層介電層113於主動元件115上，接著，再形成複數個接觸孔117於內層介電層113中。接著，如第1B~1F圖所示之製程，在基板110上形成凹孔C以及形成導電層150於凹孔C中。

之後，如第2圖所示，於基板110的表面110a上方完成晶圓後段導線280之製作，實施例中，基板110的表面110a例如是晶圓的正面。實施例中，例如是製作晶圓後段導線280於導體層150上。需注意的是，第2圖中之晶圓後段導線280之圖式係已簡化以利清楚說明實施例之內容。晶圓後段導線280之製作更包括形成例如是多層介電層和多層金屬內連線結構，並且，晶圓後段導線280之製作更包括形成例如是保護層及接合墊於介電層及金屬內連線結構之上。

接著，薄化基板110相對於表面110a之另一表面，直到暴露出導電層150的一部份。至此，形成如第2圖所示之半導體結構200。此實施例其餘與第1A~1F圖相同之結構，在此不再贅述。本實施例中，半導體結構200的凹孔C中的導電層150在基板100薄化之後，可以形成三維積體電路中的矽穿孔。

另外，上述實施例除了應用於中導孔製程，亦可應用 於後導孔製程。後導孔製程是指在晶圓後段導線製作之後，才進行矽穿孔的製作；可能是在晶片或晶圓接合之前，也可能是在晶片或晶圓接合之後。請同時參照第1A~1F圖與第3A~3C圖。第3A~3C圖繪示於後導孔製程中應用本發明實施例之一種半導體結構之製造方法的流程圖，其中凹孔C係於完成晶圓後段導線製程後再形成。需注意的是，需注意的是，第3B~3C圖中之晶圓後段導線380之圖式係已簡化以利清楚說明實施例之內容。

應用在後導孔製程時，如第3A圖所示，先在矽層111上形成複數個主動元件115，再形成內層介電層113於主動元件115上，接著，再形成複數個接觸孔117於內層介電層113中，以及於接觸孔117中填入導電材料以形成複數個接觸插塞(contact plug)。

接著，如第3B圖所示，於基板110的表面110a上方完成晶圓後段導線380之製作，實施例中，基板110的表面110a例如是晶圓的正面。實施例中，例如是製作晶圓後段導線380於內層介電層113上。在完成晶圓後段導線380之製作之後，整個裝置以如第3B圖所示上下顛倒翻轉，使得矽層111位於基板110的上部，而晶圓後段導線380位於基板110的下方。

接著，如第3C圖所示，薄化基板110相對於表面110a之另一表面，而形成一薄化的基板110’。接著，以如第1B~1F圖所示之製程，在基板110’上相對於晶圓後段導線380的另一側形成凹孔C。凹孔C自基板110’之表面110b向基板110’延伸。實施例中，相對於晶圓後段導線380的 另一側(例如是基板110’之表面110b)例如是晶圓的背面。實施例中，凹孔C自矽層111向內層介電層113延伸。一實施例中，如第3C圖所示，凹孔C例如是延伸至大約是內層介電層113與晶圓後段導線380的介面，如此一來，在後續製程步驟中形成於凹孔C中的導電層150可以與晶圓後段導線380內已形成之金屬層電連接。另一實施例中，凹孔C例如是延伸至大約是內層介電層113與矽層111的介面，如此一來，在後續製程步驟中形成於凹孔C中的導電層150可以與內層介電層113內之接觸插塞(contact plug)電連接。此實施例其餘與第1A~1F圖相同之結構，在此不再贅述。

據上述實施例之製程方法所製成之具矽穿孔之晶圓(或晶片)，經過垂直堆疊後，藉由串接之矽穿孔內部的導體層傳輸，可縮短導線長度至約為晶片厚度，提升訊號與電力之傳輸速度，並且可將異質元件進行整合(Heterogeneous Integration of Different ICs)。因此，防止導體層體積膨脹穿透凹孔而擴散至基板內及基板上的導線，便能提昇應用元件的電性表現和穩定度。

因此，上述實施例所提出之製程，以兩段式地分別填充第一導體於部份之凹孔內並對其進行第一熱處理，以及填充第二導體於凹孔內並對其進行第二熱處理，可以防止導體層體積膨脹穿透凹孔而擴散至基板內及基板上的導線，進而提昇應用元件的電性表現和穩定度。此製程可應用於不同型態的矽穿孔製程，包括中導孔製程或後導孔製 程皆可。再者，實施例在實際應用上也有很大的彈性，熟習相關技術者可根據實施例之揭露內容而針對應用時實際條件之需求，對製程稍作變化調整，例如配合不同之後段製程對熱處理的溫度及時間作簡單嘗試以達到最佳化的調整。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300‧‧‧半導體結構

110、110’‧‧‧基板

110a、110b‧‧‧表面

111‧‧‧矽層

113‧‧‧內層介電層

115‧‧‧主動元件

117‧‧‧接觸孔

120‧‧‧襯底膜

130‧‧‧阻障層

140‧‧‧晶種層

150‧‧‧導體層

151‧‧‧第一導體

153‧‧‧第二導體

160‧‧‧氮化物層

280、380‧‧‧晶圓後段導線

C‧‧‧凹孔

第1A~1F圖繪示本發明一實施例之半導體結構之製造方法的流程圖。

第2圖繪示於中導孔製程中應用本發明實施例之一種半導體結構之示意圖。

第3A~3C圖繪示於後導孔製程中應用本發明實施例之一種半導體結構之製造方法的流程圖

110‧‧‧基板

111‧‧‧矽層

113‧‧‧內層介電層

115‧‧‧主動元件

117‧‧‧接觸孔

120‧‧‧襯底膜

130‧‧‧阻障層

140‧‧‧晶種層

151‧‧‧第一導體

153‧‧‧第二導體

160‧‧‧氮化物層

Claims (17)

1. 一種半導體結構之製造方法，包括：提供一基板，該基板包括一矽層；製作一晶圓後段導線於該基板上；蝕刻該基板相對於該晶圓後段導線的另一側以形成一凹孔；填充一第一導體於部份之該凹孔內；對該第一導體進行一第一熱處理；填充一第二導體於該凹孔內且填滿該凹孔；以及對該第一導體和該第二導體進行一第二熱處理。
2. 如申請專利範圍第1項所述之製造方法，其中該第一導體的材質和該第二導體的材質係相同。
3. 如申請專利範圍第1項所述之製造方法，其中該第一導體的材質和該第二導體的材質包括銅。
4. 如申請專利範圍第1項所述之製造方法，其中該第一導體之體積係為該凹孔之容積之20~80%。
5. 如申請專利範圍第1項所述之製造方法，其中在該第一熱處理之步驟中，係以350~450℃之溫度加熱該第一導體。
6. 如申請專利範圍第5項所述之製造方法，在該第一熱處理之步驟中，該第一導體的加熱時間係為5~60分鐘。
7. 如申請專利範圍第1項所述之製造方法，其中在該第二熱處理之步驟中，係以350~450℃之溫度加熱該第一導體和該第二導體。
8. 如申請專利範圍第7項所述之製造方法，在該第二熱處理之步驟中，該第一導體和該第二導體的加熱時間係為5~60分鐘。
9. 如申請專利範圍第1項所述之製造方法，其中在形成該凹孔之前，該製造方法更包括：形成一氮化物層於該基板上。
10. 如申請專利範圍第1項所述之製造方法，其中在形成該凹孔之後，該製造方法更包括：形成一襯底膜(liner film)於該凹孔內。
11. 如申請專利範圍第1項所述之製造方法，其中在形成該凹孔之後，該製造方法更包括：形成一阻障層(barrier layer)於該凹孔內。
12. 如申請專利範圍第11項所述之製造方法，其中在形成該凹孔之後，該製造方法更包括：形成一晶種層(seed layer)於該阻障層上。
13. 如申請專利範圍第1項所述之製造方法，其中提供該基板之步驟更包括：形成複數個主動元件於該矽層上。
14. 如申請專利範圍第1所述之製造方法，其中該基板更包括一內層介電層(inter-layer dielectric，ILD)，該內層介電層形成於該矽層上。
15. 如申請專利範圍第14所述之製造方法，其中該內層介電層具有複數個接觸孔(contact hole)。
16. 如申請專利範圍第1項所述之製造方法，其中在進行該第二熱處理之步驟之後，該製造方法更包括： 對該第一導體和該第二導體進行一化學機械研磨(chemical mechanical polishing，CMP)以去除部分突出於該凹孔處之該第一導體和該第二導體，研磨後該凹孔內填充之該第一導體和該第二導體係形成一導體層。
17. 如申請專利範圍第1項所述之製造方法，其中該基板更包括一內層介電層，該內層介電層形成於該矽層上，該晶圓後段導線設置於該內層介電層相對於該矽層的另一側，該凹孔自該矽層向該內層介電層延伸。