TWI571988B - 具有矽貫穿電極的晶片以及其形成方法 - Google Patents

Description

具有矽貫穿電極的晶片以及其形成方法

本發明是關於一種晶片以及其形成方法，特別來說，是關於一種具有矽貫穿通孔的晶片以及其形成方法。

在現代的資訊社會中，由積體電路(integrated circuit,IC)所構成的微處理系統早已被普遍運用於生活的各個層面，例如自動控制的家電用品、行動通訊設備、個人電腦等，都有積體電路的使用。而隨著科技的日益精進，以及人類社會對於電子產品的各種想像，使得積體電路也往更多元、更精密、更小型的方向發展。

一般所稱積體電路，是以習知半導體製程中所生產的晶粒(die)而形成。製造晶粒的過程，是由生產一晶圓(wafer)開始：首先，在一片晶圓上區分出多個區域，並在每個區域上，以各種半導體製程如沈積、微影、蝕刻或平坦化製程，以形成各種所需的電路路線。然後，進行一般的測試步驟以測試內部元件是否能順利運作。接著，對晶圓上的各個區域進行切割而成各個晶粒，並加以封裝成晶片(chip)，最後再將晶片電連至一電路板，如一印刷電路板(printed circuit board,PCB)，使晶片與印刷電路板的接腳(pin)電性連結後，便可執行各種程式化的處理。

為了提高晶片功能與效能，增加積集度以便在有限空間下能容納更多半導體元件，相關廠商開發出許多半導體晶片的堆疊技術，包括了覆晶封裝(flip-chip)技術、多晶片封裝(multi-chip package,MCP)技 術、封裝堆疊(package on package,PoP)技術、封裝內藏封裝體(package in package,PiP)技術等，都可以通過晶片或封裝體間彼此的堆疊來增加單位體積內半導體元件的積極度。近年來又發展一種稱為穿矽通孔(through silicon via,TSV)的技術，可促進在封裝體中各晶片間的內部連結(interconnect)，以將堆疊效率進一步往上提升。

本發明於是提供一種具有矽貫穿電極的晶片以及其形成方法，可有效節省製作的成本。

根據本發明的其中一個實施方式，本發明提供了一種形成具有矽貫穿電極的晶片的方法。首先提供一基底，具有一第一表面、一第二表面，接著從基底之第二表面進行一薄化製程，使得第二表面成為一第三表面。然後形成一貫穿孔，貫穿孔貫穿基底之第一表面以及第三表面。後續於基底之第三表面上形成一圖案化物質層，其中圖案化物質層具有一開口，開口暴露貫穿孔。最後同時於貫穿孔以及開口中填入一導電層，使得在貫穿孔中的導電層形成一矽貫穿電極，以及在開口中的導電層形成一表面導電層。

根據本發明的另外一個實施例，本發明提供了一種具有矽貫穿電極的晶片，包含一基底、一貫穿孔、一矽貫穿電極以及一表面導電層。基底具有一第一表面以及一第三表面。貫穿孔設置在基底中，且貫穿第一表面以及第三表面。矽貫穿電極設置在貫穿孔中。表面導電層設置於貫穿孔以外之第三表面上，且與矽貫穿電極一體成形。

本發明由於是同時形成矽貫穿電極以及整合被動元件的表面導電層，因此兩者會一體成形，可有效節省製作成本。

300‧‧‧基底

301‧‧‧內層介電層

302‧‧‧第一表面

303‧‧‧半導體元件

304‧‧‧第二表面

306‧‧‧金屬層間介電層

308‧‧‧金屬內連線系統

310‧‧‧第三表面

312‧‧‧貫穿孔

314‧‧‧絕緣層

316‧‧‧阻障層

315‧‧‧晶種層

318‧‧‧開口

320‧‧‧圖案化物質層

322‧‧‧導電層

324‧‧‧矽貫穿電極

326‧‧‧表面導電層

328‧‧‧凸點

330‧‧‧通孔

331‧‧‧介電層

332‧‧‧犧牲層

333‧‧‧金屬層

335‧‧‧整合被動元件

第1圖至第7圖繪示了本發明第一實施例中形成具有矽貫穿 電極的晶片的步驟示意圖。

第8圖至第10圖繪示了本發明第二實施例中形成具有矽貫穿電極的晶片的步驟示意圖。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第7圖，所繪示為本發明第一實施例中形成具有矽貫穿電極的晶片的步驟示意圖。如第1圖所示，首先提供一基底300，例如是矽基底(silicon substrate)、磊晶矽基底(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣基底(silicon-on-insulator substrate,SOI substrate)等，但並不以此為限。基底300具有一第一表面302以及一第二表面304，兩者相對設置。在本發明較佳實施例中，第一表面302例如是基底300的主動面(active surface)，而第二表面304例如是基底300的背面(back surface)。基底300厚度大體上為700至1000微米(micro meter)。接著，在基底300的第一表面302的一側中形成至少一半導體元件303，例如是金屬氧化物半導體電晶體(metal oxide semiconductor transistor,MOS transistor)或是動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)的記憶單元(memory cell)等，但並不以此為限。後續，在基底300第一表面302的一側上形成一內層介電層(interlayer dielectric layer,ILD layer)301，例如是二氧化矽層，以覆蓋在半導體元件303上。然後在內層介電層301上形成複數個金屬層間介電層(intra-metal dielectic layer,IMD layer)306，以及位於其中的金屬內連線系統308。金屬內連線系統308可藉由接觸插塞(contact plug)與半導體元件303電性接 觸，使得半導體元件303能接收或發出訊息。

如第2圖所示，在完成金屬內連線系統308製程之後，從基底300的第二表面304進行一薄化製程，以將基底300薄化至一預定厚度，例如是10至100微米，並使得第二表面304形成了第三表面310。後續，從基底300第三表面310的一側形成至少一貫穿孔(penetration via)312，此貫穿孔312貫穿了基底300的第一表面302以及第三表面310，並進一步貫穿內層介電層301，以暴露出金屬內連線系統308之部分。形成貫穿孔312的方式例如是乾蝕刻。於本發明之一實施例中，貫穿孔312的孔徑約5至數十微米，但並不以此為限，形成貫穿孔312方法以及實施方式可視產品做不同調整。

如第3圖所示，在基底300第三表面310以及貫穿孔312的表面上形成一介電層314。於本發明較佳實施例中，介電層314會覆蓋在貫穿孔312的側壁上，但不會形成在貫穿孔312底部與金屬內連線系統306的介面處。於一實施例中，介電層314是一二氧化矽層，並且以一熱氧化製程形成，因此僅會與被曝露之基底300反應形成介電層314，而不會形成金屬內連線系統308的表面。後續，在介電層314上依序形成選擇性的一阻障層(barrier layer)316以及選擇性的一晶種層(seed layer)315，阻障層316與晶種層315沿著第三表面310以及貫穿孔312的側壁和底面形成。形成阻障層316以及晶種層315的方法例如是化學氣相沈積(chemical vapor deposition,CVD)或是物理氣相沈積(physical vapor deposition,PVD)。於一實施例中，阻障層316例如是氮化鈦(TiN)、鈦(Ti)、氮化鉭(TaN)、鉭(Ta)或其組合，晶種層315則是銅晶種層。

如第4圖所示，在基底300第三表面310上形成一圖案化物質層320。圖案化物質層320會覆蓋在阻障層316與晶種層315上。圖案化物質層320至少具有一開口318，開口318會暴露出貫穿孔312，較佳者，開口312的寬度會大於貫穿孔312的寬度，至少用以定義矽貫穿 電極和/或重佈線層(redistribution layer,RDL)的位置。於本發明之一實施例中，圖案化物質層320例如是一光阻層，並透過一微影方式來形成。於另一實施例中，圖案化物質層320也可以是一遮罩層，並透過一微影暨蝕刻步驟來形成。

如第5圖所示，在基底300中的貫穿孔312以及圖案化物質層320的開口318中形成一導電層322，例如是金屬銅。形成導電層322的方式例如是一電鍍製程，由於部分的晶種層315被圖案化物質層320所覆蓋，因此僅有暴露出來的晶種層315上會形成有導電層322。如此一來，位在貫穿孔312中的導電層322即形成了一矽貫穿電極324，位在開口318內的導電層322則形成了一表面導電層326。由於矽貫穿電極324和表面導電層326是透過同一步驟一起形成的，因此兩者會一體成形(monolithic)，即兩者之間沒有介面(interface)。於一實施例中，透過電鍍製程所形成的表面導電層326會具有良好平坦的表面，以此在電鍍製程之後不需要再進行額外的平坦化製程。

如第6圖所示，移除圖案化物質層320，並進一步移除圖案化物質層320以下的晶種層315以及阻障層316，以確保各矽貫穿電極324之間不會短路。較佳者，位於第三表面310上之表面導電層326、晶種層315和阻障層316三者會切齊。於本發明之一實施例中，表面導電層326除了可以是重佈線層(redistribution layer,RDL)之外，其亦可以是作為一整合被動元件之部分或全部。舉例來說，整合被動元件可以是電阻(resistor)、電容(capacitor)、電感(inductor)或天線(antenna)。如第6圖所示，表面導電層326係直接作為一重佈線層，後續可在表面導電層326上形成適當的電連接元件如錫球(solder bump)，以和其他的晶片或電路板的接觸墊電性連接。

或者，如第7圖所示，整合被動元件可以具有不同的態樣。例如，在表面導電層326上再形成一層或多層的介電層331，並在介電 層331上形成金屬層333。以第7圖右半邊為例，金屬層333、介電層331以及表面導電層326形成一電容結構。或者，以第7圖左半邊為例，也可以在表面金屬層326的下方形成一金屬凸點(bump)328，以和其他的晶片或電路板的接觸墊電性連接。

如第7圖所示，本發明於是提供了一種具有矽貫穿電極的晶片結構，包含有一基底300、一貫穿孔312、一矽貫穿電極324以及一整合被動元件335。基底300具有一第一表面302以及一第三表面310。貫穿孔312設置在基底300中並貫穿第一表面302以及第三表面310。矽貫穿電極324設置在貫穿孔312中。整合被動元件335設置在基底300的第三表面310的一側，並包含一表面導電層326，表面導電層326設置在貫穿孔312以外的第三表面310上，且與矽貫穿電極324一體成形。於一實施例中，此晶片結構還包含有一阻障層316或一晶種層315，設置在矽貫穿電極324、表面導電層326與基底300之間，較佳者，阻障層316、晶種層315與表面導電層326三者切齊，且此切面垂直於第三表面310。值得注意的是，於本發明其他實施例中，阻障層316與晶種層315可以視情況而可省略其中一者或兩者。

請參考第8圖至第10圖，所繪示為本發明第二實施例中形成具有矽貫穿電極的晶片的步驟示意圖。為了方便描述，對於相同或類似的元件，第二實施例採用與第一實施例相同的元件符號。如第8圖所示，首先提供一基底300，例如是矽基底、磊晶矽基底、矽鍺半導體基底、碳化矽基底或矽覆絕緣基底等，但並不以此為限。基底300具有一第一表面302以及一第二表面304，兩者相對設置。在本發明較佳實施例中，第一表面302例如是基底300的主動面，而第二表面304例如是基底300的背面。基底300厚度大體上為700至1000微米。接著，在基底300第一表面302的一側上形成至少一通孔(via)330。通孔330的孔徑約5至10微米，而深度約為50至100微米，但並不以此為限。接著在基底300上 形成一犧牲層332，其中犧牲層332會填滿在通孔330中。形成犧牲層332的方法例如先進行一沈積製程，使得通孔330被犧牲層332所填滿，然後再進行一平坦化製程，例如是化學機械研磨(chemical mechanical polish,CMP)製程或回蝕刻製程或是兩者的組合，以移除通孔330以外的犧牲層332。於一實施例中，犧牲層332的材質可以是介電層、旋轉塗布玻璃(spin-on glass,SOG)或是光阻，較佳者，犧牲層332是旋轉塗布玻璃，以得到好的填洞能力。接著，在基底300的第一表面302上形成至少一半導體元件303，例如是金屬氧化物半導體電晶體或是動態隨機存取記憶體的記憶單元等，但並不以此為限。

如第9圖所示，在基底300第一表面302上形成一內層介電層301，例如是二氧化矽層，以覆蓋在半導體元件303上。然後，在內層介電層301上形成複數個金屬層間介電層306，以及位於其中的金屬內連線系統308。金屬內連線系統308可與半導體元件303電性接觸，使得半導體元件303能接收或發出訊息，或者，金屬內連線系統308會與犧牲層332直接接觸。

如第10圖所示，在完成金屬內連線系統308製程之後，對基底300的第二表面304進行一薄化製程，並薄化至暴露出犧牲層332，然後將犧牲層332移除。此時，薄化後的第二表面304變成第三表面310，且通孔330形成了貫穿孔312，貫穿孔312會貫穿基底300的第一表面302以及第三表面310。之後的步驟即可依照第一實施例中的第3圖繼續進行，在此不再贅述。但值得注意的是，第二實施例與第一實施例中貫穿孔312的長度不會相同，詳細來說，第一實施例的貫穿孔312會延伸至內層介電層301，但第二實施例的貫穿孔312則不會延伸至內層介電層301，而僅會位於基底300中。

如前所述，本發明所提供的一種形成具有矽貫穿電極的晶片，以及具有矽貫穿電極的晶片結構，其中的矽貫穿電極以及整合被動 元件的表面導電層會一起形成，因此兩者會一體成形，可有效節省製作成本。

300‧‧‧基底

301‧‧‧內層介電層

302‧‧‧第一表面

303‧‧‧半導體元件

306‧‧‧金屬層間介電層

308‧‧‧金屬內連線系統

310‧‧‧第三表面

314‧‧‧絕緣層

316‧‧‧阻障層

315‧‧‧晶種層

322‧‧‧導電層

324‧‧‧矽貫穿電極

326‧‧‧表面導電層

328‧‧‧凸點

331‧‧‧介電層

333‧‧‧金屬層

335‧‧‧整合被動元件

Claims (18)

1. 一種形成具有矽貫穿電極的晶片的方法，包含：提供一基底，具有一第一表面、一第二表面；從該基底之該第二表面進行一薄化製程，使得該第二表面成為一第三表面；形成一貫穿孔，該貫穿孔貫穿該基底之該第一表面以及該第三表面；於該基底之該第三表面上形成一圖案化物質層，其中該圖案化物質層具有一開口，該開口暴露該貫穿孔；同時於該貫穿孔以及該開口中填入一導電層，使得在該貫穿孔中的該導電層形成一矽貫穿電極，以及在該開口中的該導電層形成一表面導電層；以及形成一整合被動元件，其中該整合被動元件包含該表面導電層。
2. 如申請專利範圍第1項所述之形成具有矽貫穿電極的晶片的方法，在形成該導電層後，還包含移除該圖案化物質層。
3. 如申請專利範圍第1項所述之形成具有矽貫穿電極的晶片的方法，其中該表面導電層是作為一重佈線層。
4. 如申請專利範圍第1項所述之形成具有矽貫穿電極的晶片的方法，其中該整合被動元件包含凸點、電阻、電容、電感或天線。
5. 如申請專利範圍第1項所述之形成具有矽貫穿電極的晶片的方法，在形成該圖案化物質層之前，還包含在該基底之該第三表面以及該貫穿孔的表面上形成一晶種層。
6. 如申請專利範圍第5項所述之形成具有矽貫穿電極的晶片的方法，在形成該導電層之後，還包含移除未被該導電層覆蓋的該晶種層。
7. 如申請專利範圍第1項所述之形成具有矽貫穿電極的晶片的方法，在形成該圖案化物質層之前，還包含在該基底之該第三表面以及該貫穿孔的表面上形成一阻障層。
8. 如申請專利範圍第7項所述之形成具有矽貫穿電極的晶片的方法，在形成該導電層之後，還包含移除未被該導電層覆蓋的該阻障層。
9. 如申請專利範圍第1項所述之形成具有矽貫穿電極的晶片的方法，其中形成該貫穿孔的方法包含：在進行該薄化製程之後，從該第三表面進行一蝕刻製程，以形成該貫穿孔。
10. 如申請專利範圍第1項所述之形成具有矽貫穿電極的晶片的方法，其中形成該貫穿孔的方法包含：在進行薄化製程之前，從該第一表面進行一蝕刻製程，以形成一通孔；於該通孔中填入一犧牲層；在進行該薄化製程時，暴露出該犧牲層；以及移除該通孔中的該犧牲層，使得該通孔形成該貫穿孔。
11. 一種具有矽貫穿電極的晶片，包含：一基底，具有一第一表面以及一第三表面；一貫穿孔設置在該基底中，該貫穿孔貫穿該第一表面以及該第三表面；一矽貫穿電極設置在該貫穿孔中；一表面導電層，設置於該貫穿孔以外之該第三表面上，其中該表面導電 層與該矽貫穿電極一體成形；以及一整合被動元件設置在該第三表面上，該整合被動元件包含該表面導電層。
12. 如申請專利範圍第11項所述之具有矽貫穿電極的晶片，其中該表面導電層是作為一重佈線層。
13. 如申請專利範圍第11項所述之具有矽貫穿電極的晶片，其中該整合被動元件包含凸點、電阻、電容、電桿或天線。
14. 如申請專利範圍第11項所述之具有矽貫穿電極的晶片，還包含一阻障層，設置在該表面導電層與該基底之間，且該阻障層與該表面導電層切齊。
15. 如申請專利範圍第11項所述之具有矽貫穿電極的晶片，還包含一晶種層，設置在該表面導電層與該基底之間，且該晶種層與該表面導電層切齊。
16. 如申請專利範圍第11項所述之具有矽貫穿電極的晶片，還包含一介電層，設置在該表面導電層與該基底之間。
17. 如申請專利範圍第11項所述之具有矽貫穿電極的晶片，還包含一金屬內連線系統，設置在該基底的該第一表面上。
18. 如申請專利範圍第11項所述之具有矽貫穿電極的晶片，還包含一內層介電層，設置在該基底的該第一表面上，且該貫穿孔貫穿該內層介電層。