JP5682897B2 - 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体 - Google Patents

Description

本発明は一般に、集積回路およびインターポーザ（interposer）に関する。詳細には、本発明は、集積回路およびインターポーザ内に形成されたウェハ基板貫通ビアに関する。

インターポーザとは、その他のダイ、集積回路（ＩＣ）間、あるいはダイまたはＩＣとパッケージ基板との間の経路指定のインターフェースを取るために使用されるダイまたはＩＣである。インターポーザは、配線、貫通ビア、およびパッドを含むことができる。さらに、インターポーザは、能動的な電子デバイスまたは回路を含むことができる。従来の貫通ビアは、半導体ウェハまたはダイを完全に貫通して延びるビアであり、ウェハまたはダイの表面および裏面上の接点に結合している。シリコン・ウェハまたはダイ内の貫通ビアはシリコン貫通ビア（ＴＳＶ：through-silicon-via）と呼ばれる。

３次元ＩＣは、貫通ビアを含むダイ間接続により相互に積み重ねたいくつかの薄くしたダイを含むことができる。３次元ＩＣは、高密度および高性能になる可能性があり、その結果、コスト節約が可能である。

デバイスまたは回路を含むセンサおよびその他のＩＣは、センサおよび能動的なＩＣ内のノードに結合するために、貫通ビアを含むインターポーザ上に接合することができる。ノードは、たとえば、パッケージ基板またはその他のデバイスおよび回路に結合することができる。

従来の貫通ビアは、ウェハの表面からウェハ内にエッチングを施すことによって形成された、ウェハまたはダイを貫通する穴を含む。従来の貫通ビアはウェハの表面上に配線、デバイス、または回路を形成する前に形成され、代わって、従来の貫通ビアはウェハの表面上に配線、デバイス、または回路を形成した後に形成され、配線、デバイス、または回路を貫通する穴を含む。

本発明の原理は、たとえば、配線、デバイス、または回路が基板の表面上に製作され、任意選択で、基板を薄くした後で、ウェハ基板の裏面側から形成された基板貫通ビアを提供する。本発明の一態様は、たとえば、基板を貫通して延び、基板貫通ビアを取り囲むが、基板貫通ビアから分離している分離トレンチ（isolating trench）である。トレンチは、基板の少なくとも一部分をアイランド部分（island part）と主要部分（main part）に分割する。基板貫通ビアはアイランド部分内に形成される。アイランド部分はトレンチによって主要部分から電気的に分離される。

たとえば、本発明の一態様により、基板を含む半導体ウェハの一部分内にビアを形成するための方法が提供される。この方法は、基板の第１の部分が基板の第２の部分から分離されるように第１の部分を取り囲むトレンチを形成するステップと、第１の部分内で基板を貫通する穴を形成するステップと、穴の内部に第１の金属を形成するステップとを含む。トレンチは基板を貫通して延びる。第１の金属は基板の表面から基板の裏面に延びる。ビアは穴と第１の金属とを含む。

本発明の他の態様により、ビア構造体が提供される。このビア構造体は、基板を含む半導体ウェハの一部分内に形成される。ビア構造体は、基板の第１の部分と、第１の部分内で基板を貫通する穴と、穴の内部の第１の金属とを含む。トレンチは、第１の部分が基板の一部分から分離されるように第１の部分を取り囲む。トレンチは基板を貫通して延びる。第１の金属は基板の表面から基板の裏面に延びる。

本発明の利点の１つは、たとえば、基板を貫通して延び、ビアのすぐ上のウェハの一部分内に前に形成された配線、デバイス、または回路ノードに結合し、その結果、ビアの上の配線、デバイス、および回路を可能にするビアである。たとえば、能動ピクセルの下のビアによって半導体センサ・ピクセルにバック接触することができる。他の利点としては、半導体面積の節約と、その結果としてコスト節約を含む。

本発明の上記その他の特徴、目的、および利点は、添付図面に関して読むべきである、その例示的な諸実施形態に関する以下の詳細な説明から明らかになるであろう。

本発明の一実施形態により、基板と表面層とを含む半導体ウェハの断面を示す図である。 本発明の第１の実施形態により、トレンチ、アイランド、および穴が形成された後のウェハの断面を示す図である。 本発明の第１の実施形態により、ライナおよびシード層の形成後のウェハの断面を示す図である。 本発明の第１の実施形態により、穴の内部およびトレンチ内にめっきを電気めっきすることにより金属を形成した後のウェハの断面を示す図である。 本発明の第１の実施形態により、めっきにエッチングを施した後のウェハの断面を示す図である。 本発明の第１の実施形態により、トレンチ内および穴の内部に誘電体が形成された後のウェハの断面を示す図である。 本発明の第１の実施形態により、基板の裏面からめっきおよびシード層を除去した後のウェハの断面を示す図である。 本発明の第２の実施形態により、トレンチおよびアイランドが形成された後のウェハの断面を示す図である。 本発明の第２の実施形態により、トレンチ内に誘電体が形成された後のウェハの断面を示す図である。 本発明の第２の実施形態により、穴の形成後のウェハの断面を示す図である。 基板のアイランド部分のすべてにエッチングを施すことによって穴が形成された代替の第２の実施形態により、穴の形成後のウェハの断面を示す図である。 本発明の第２の実施形態により、穴の内部に金属を形成した後のウェハの断面を示す図である。 本発明の一般的な一実施形態により、貫通ビアを形成するための一般的な方法の諸ステップを詳述する図である。 本発明の第１の実施形態により、貫通ビアを形成するための第１の方法の諸ステップを詳述する図である。 本発明の第２の実施形態により、貫通ビアを形成するための第２の方法の諸ステップを詳述する図である。 本発明の一実施形態により、表面接点に結合され、しかもパッドに結合された裏面接点に結合された、本発明のビアの断面を示す図である。 本発明の一実施形態により、模範的なパッケージ化集積回路を描写する断面図である。

ビアという用語は、本明細書では、基板貫通ビア、すなわち、ウェハの基板を貫通して基板の表面から基板の裏面に延びるビアを意味するために使用されることを理解されたい。

シリコン基板への銅のめっきは、ライナおよびシード層の付着を含むダマシーン電気めっきプロセスによって実行することができる。ライナは、第２の銅めっき金属とシリコンとの間の拡散バリアとして作用する。ライナは窒化タンタル／タンタル（ＴａＮ／Ｔａ）二重層を含むことができる。シード層は銅を含むことができる。ライナおよびシード層は物理的気相堆積法（ＰＶＤ）によって付着させることができる。シード層は電気めっき用の陰極として作用する。任意選択で、少量の有機材料をシード層に追加して、めっき速度を高めることができる。有機材料の追加により、差速めっき（differential-rate plating）、スーパフィリング（super-filling）、スーパコンフォーマル（super-conformal）、またはボトムアップめっき（bottom-upplating）が可能になる。

ウェハは基板を含み、任意選択で表面層を含む。基板は、たとえば、シリコンまたはその他の半導体ウェハ基板を含む。表面層は、たとえば、基板上に形成された配線、デバイス、および回路を含む。代わって、表面層は配線、デバイス、または回路を含まない場合もある。配線、デバイス、および回路は、完全に表面層内に存在する場合もあれば、部分的に表面層内に存在ししかも部分的に基板内に存在する場合もある。たとえば、電界効果トランジスタは、基板内にソース、ドレイン、およびチャネル領域を有し、表面層内にゲート、ゲート絶縁体、および接点を有する可能性がある。完全に基板内の配線、デバイス、および回路も可能であることに留意されたい。

フロント・サイド・トレンチは時には基板内に形成される。フロント・サイド・トレンチは、表面層に隣接する基板の表面から延びて形成される。フロント・サイド・トレンチは、表面層の形成前に形成することができる。代わって、フロント・サイド・トレンチは、通常、表面層を貫通するエッチングを伴う、表面層の形成後に形成される。例として、フロント・サイド・トレンチは、浅いトレンチ分離（ＳＴＩ）などの電気的分離に使用するか、またはトレンチ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルに使用することができる。

本発明に関して特に関心があるのは、少なくとも部分的に二酸化シリコンなどの絶縁体で充填され、本発明の方法により形成されたビアに隣接する、フロント・サイド・トレンチである。このようなフロント・サイド・トレンチは、基板内に延びる表面層の拡張部分と見なされ、したがって、拡張トレンチ（extension trench）と呼ばれる。したがって、拡張トレンチは、基板の一部ではなく、表面層の一部と見なされる。この場合、基板の表面は、同一平面上にあるわけではなく、２つ以上の幾何学的平面上にある。基板の表面の第１の部分は、拡張トレンチに隣接する基板表面を除く、基板の表面を含む。基板の表面の第１の部分は第１の平面内に存在する。基板の表面の第２の部分は、拡張トレンチの底面に隣接する基板の表面である。基板の表面の第３の部分は、拡張トレンチの側面に隣接する基板の表面である。拡張トレンチは、たとえば、ＳＴＩに使用されるトレンチを含むことができる。

基板は、たとえば、第１の半導体層以外の層を含む場合もあれば、含まない場合もある。第１の半導体層以外の層は典型的に第１の半導体層の裏面に取り付けられる層である。たとえば、シリコン・オン・インシュレータ（ＳＯＩ）ウェハは、絶縁体層の上に重ねられた第１のシリコン半導体層を含み、その絶縁体層は任意選択で第２のシリコン層の上に重ねられる。絶縁体は、たとえば、二酸化シリコンまたはサファイアを含む。第１の半導体層以外の層を含むウェハの場合、本発明のいくつかの実施形態の基板は、第１の半導体層以外の層を含まない。本発明の他の実施形態の場合、基板は第１の半導体層以外の層のうちの１つまたは複数を含む。この基板は、導電性である場合もあれば、導電性ではない場合もあり、導電性である部分を含む場合もあれば、含まない場合もある。

半導体基板上に配線、デバイス、および回路を形成するための方法は、集積回路およびその製造の分野では既知のものである。

本発明の一態様は、たとえば、ウェハが処理され、任意選択で薄くした後で、ウェハの裏面側から形成された基板貫通ビア（ビア）である。この処理により、ウェハの基板部分の表面の上の表面層上に、たとえば、配線、デバイス、あるいは回路、またはこれらの組み合わせが形成されている。たとえば、形成されたデバイスは、トランジスタ、抵抗器、キャパシタ、インダクタ、およびセンサである。センサの例としては、カメラ用の光センサを含む。

ビアは電気導体であるので、意図的に結合されたノード間で、たとえば、ウェハの表面上または表面内の意図的に結合されたノードとウェハの裏面上の意図的に結合されたノードとの間で、良好な低抵抗の電気結合を行いながら、インターポーザ、ＩＣ、またはウェハ内の他の電気導体またはノードへの意図的ではない結合から分離しなければならない。したがって、ビアは、ビアが存在するウェハの基板の少なくとも一部分から分離しなければならない。

本発明の一態様は、基板を貫通して延び、ビアを取り囲むが、ビアから分離している分離トレンチである。このトレンチは、ウェハまたはウェハの一部分をアイランド部分と主要部分に分割する。ビアはアイランド部分内に形成される。アイランド部分はトレンチによって主要部分から電気的に分離される。

図１は、本発明の一実施形態により、半導体ウェハ１００の断面を示している。ウェハ１００は、基板１０１と基板の表面側に形成された表面層１０２とを含む。単純な一実施形態では、表面層は表面接点１５０を取り囲む絶縁体を含む。他の実施形態では、表面層は、表面接点１５０以外に、介在する絶縁体を伴う１つまたは複数の金属レベルを含む。金属レベル内に、配線、電力および接地平面、電力および接地バス、あるいは接点パッド、またはこれらの組み合わせを形成することができる。より複雑な一実施形態は、たとえば、抵抗器、キャパシタ、およびインダクタなどの受動的な電子部品、あるいは、たとえば、トランジスタおよびダイオードなどの能動的な電子部品、またはその両方をさらに含む。

いずれの場合でも、表面層１０２は表面接点１５０を含み、その底面は基板１０１に隣接している。図１に示されている実施形態は、表面層１０２を貫通して延びる表面接点１５０を有する。異なる実施形態では、表面接点１５０は表面層１０２の上面まで表面層１０２を貫通して延びているわけではない。いずれの実施形態でも、表面接点１５０は任意選択で、表面層１０２内のノード（図示せず）、たとえば、電力または接地ノード、信号ノード、もしくは、受動的な電子部品あるいは能動的な電子部品またはその両方を含む回路のノードに結合することができる。いくつかの実施形態では、表面接点１５０は表面層１０２の上面上のパッド（図示せず）に結合する。さらに他の諸実施形態は複数の表面接点１５０を含む。

ウェハ１００は、標準的な厚さのウェハまたは薄くしたウェハにすることができる。薄くしたウェハの場合、典型的に、表面層１０２が形成された後、ウェハの裏面の機械的摩耗によりウェハを薄くする。薄くしたウェハは、たとえば、１００μｍ程度の薄さ、または１０μｍ程度の薄さにすることができる。薄くしたウェハは、たとえば、３次元ＩＣ用の薄くしたダイを提供するために有用である。薄くしたダイは、３次元ＩＣの高さの低減を可能にする。薄くしたダイは、ダイ間の相互接続のために基板貫通ビアを含むことができる。薄くしたダイは、より厚いダイ内の基板貫通ビアより短い基板貫通ビアを有する。したがって、薄くしたダイの基板貫通ビアに関連する寄生キャパシタンスは、より厚いダイ内の基板貫通ビアの場合より小さくなる。その結果として、薄くしたダイは、より厚いダイより高速の回路動作を提供することができる。

図２〜図７は、本発明の第１の実施形態により、ビアを形成する際の物理的構造およびプロセスを示している。本発明の第１の実施形態の特徴は、１つのみのマスクと１回のみの反応性イオン・エッチングを使用して形成できることである。図８〜図１２は、本発明の第２の実施形態により、ビアを形成する際の物理的構造およびプロセスを示している。図１３は、本発明の一般的な一実施形態により、ビアを形成するための一般的な方法１２００の諸ステップを詳述している。図１４は、本発明の第１の実施形態により、ビアを形成するための第１の方法１３００の諸ステップを詳述している。図１５は、本発明の第２の実施形態により、ビアを形成するための第２の方法１４００の諸ステップを詳述している。第１の実施形態と第２の実施形態はいずれも図１に示されているウェハ１００から始まる。ビアは、配線、デバイス、および回路を含む表面層が形成された後に形成される。ビアは、表面層内の表面接点に結合される。

一般的な方法１２００、第１の方法１３００、および第２の方法１４００は、基板１０１と表面接点１５０を含む表面層１０２とを含むウェハ１００を入手する第１のステップ１２１０を含む。第１のステップ１２１０は、一般的な方法１２００、第１の方法１３００、および第２の方法１４００内の他のいずれのステップよりも前に行われる。

代替一実施形態では、第１のステップ１２１０の代替ステップは、第１の基板を含む第１のウェハを入手することである。第１のウェハは外部上側層に取り付けられる。上側層は、第１のウェハの一体部分ではないが、第１のウェハに取り付けられた層、たとえば、第１のウェハに接合された絶縁体、二酸化シリコン、シリコン、またはその他の半導体を含む第２の基板である。上側層は、たとえば、その上に第１のウェハ全体もしくは第１のウェハからのチップなどの第１のウェハの１つまたは複数の部分が添付された第２の基板を含むことができる。さらに、１つまたは複数の追加のウェハの１つまたは複数の部分は任意選択で第２の基板に添付することができる。上側層は、たとえば、本発明の方法により形成されたビアに接続された配線など、添付されたウェハまたはチップに接続された配線を含むことができる。たとえば、上側層がパッケージ基板として機能するときに、上側層を第１の基板に永続的に添付することができる。代わって、たとえば、上側層がウェハまたはチップ処理中に一時的固定具として機能するときに、上側層を第１の基板に一時的に添付することができる。一般的な方法１２００、第１の方法１３００、および第２の方法１４００に関する以下の説明では、代替実施形態の場合、表面層１０２への言及は上側層に適用されるものと見なすべきである。

一般的な方法１２００、第１の方法１３００、および第２の方法１４００の第２のステップ１２２０は、アイランドを完全に取り囲み、基板１０１の残りの部分（主要部分）からアイランドを分離するトレンチを形成することにより、基板１０１内にアイランド（アイランド部分）を形成することである。トレンチは、基板１０１を貫通して基板１０１の裏面から基板１０１の表面まで延びるが、表面層１０２を貫通していない。しかし、場合によっては、トレンチが表面層１０２内に十分延びるが、完全に貫通しない可能性があることに留意されたい。トレンチは、たとえば、反応性イオン・エッチング、深い反応性イオン・エッチング、またはウェット・エッチングによって形成される。エッチングは基板１０１の裏面側から行われる。いくつかの実施形態では、トレンチに隣接する基板１０１の表面が拡張トレンチの底面であることに留意されたい。

一実施形態では、表面層１０２は、たとえば、基板１０１の第２のエッチング速度より電気的絶縁材料の第１のエッチング速度を低くすることにより、トレンチの深さを少なくとも部分的に制御するようになっている、電気的絶縁材料を含む。この実施形態では、トレンチの底面が、拡張トレンチの底面上に電気的絶縁材料を有する拡張トレンチの底面に隣接する場合、拡張トレンチ内の電気的絶縁材料はトレンチの深さを少なくとも部分的に制御するようになっている。

特定の諸実施形態では、基板１０１または基板１０１の一部分は導電性であり、トレンチは少なくとも部分的に基板１０１の導電性部分内に形成される。この場合、トレンチの目的の１つは、基板１０１のアイランド部分と主要部分が電気的に分断されるように、基板１０１のアイランド部分と主要部分との間に電気絶縁バリアを形成することである。

第１の方法１３００の第３のステップ１３３０では、トレンチが形成されるのと同時にアイランド内に穴が形成される。この穴は、たとえば、トレンチを形成するために使用されるのと同じ反応性イオン・エッチング、深い反応性イオン・エッチング、またはウェット・エッチングによって形成される。エッチングは基板１０１の裏面側から行われる。

第１の実施形態について、図２は、本発明の第１の実施形態により、第１のトレンチ２２０、第１のアイランド２０２、および第１の穴２４０が形成された後のウェハ２００の断面を示している。図２〜図７に示されている第１の実施形態では、第１のトレンチ２２０は環状の形状を有し、第１の穴２４０は円柱の形を有する。したがって、第１のアイランド２０２は、何らかの厚さを有する円筒状の壁の形を有する。基板の残りの部分（基板２０１の第１の主要部分）は第１のトレンチ２２０の外側である。第１の方法１３００では、第１のトレンチ２２０が形成されるのと同時に第１の穴２４０が形成されるので、第１の穴２４０と第１のトレンチ２２０のエッチングに単一マスクを使用することができる。さらに、反応性イオン・エッチングは１回だけ必要である。

第２の実施形態について、図８は、本発明の第２の実施形態により、第２のトレンチ８２０および第２のアイランド８０２が形成された後のウェハ８００の断面を示している。図８〜図１２に示されている第２の実施形態では、第２のトレンチ８２０は環状の形状を有する。第２のアイランド８０２は、この時点では中実の円柱の形を有する。基板の残りの部分（基板８０１の第２の主要部分）は第２のトレンチ８２０の外側である。

第２の方法１４００の第３のステップ１４３０は、第２のトレンチ８２０内に誘電体を形成することを含む。図９は、本発明の第２の実施形態により、第２のトレンチ８２０内に誘電体が形成された後のウェハ９００の断面を示している。図示の実施形態では、誘電体は、第１の誘電体層９２１と第２の誘電体９２２という２つの誘電体部分を含む。第１の誘電体層９２１は、たとえば、低温酸化物（たとえば、二酸化シリコン）を含む。低温酸化物は典型的に、摂氏８００度またはそれ以下の温度で付着により形成される。第２の誘電体９２２は、たとえば、二酸化シリコン、酸化物、ポリイミド、アンダーフィル（underfill）、レジスト、有機絶縁体、低温共焼成セラミック・ペースト（lowtemperature co-fired ceramic paste）、または部分空隙を含む。他の実施形態では、単一誘電体で第２のトレンチ８２０が充填される。いずれの場合でも、第２のアイランド８０２は、基板８０１の第２の主要部分から第２のアイランド８０２を絶縁する第２のトレンチ８２０によって、基板８０１の第２の主要部分から電気的に分断される。

一般的な方法１２００の第３のステップ１２３０および第２の方法１４００の第４のステップ１４４０は、アイランド部分内に穴を形成することを含む。第２の方法１４００について、図１０は、本発明の第２の実施形態により、第２の穴１０４０の形成後のウェハ１０００の断面を示している。第２の穴１０４０は円柱の形状を有する。第２の穴１０４０の直径が大きすぎない場合、第２のアイランド８０２は、何らかの厚さを有する円筒状の壁の形を有する。第２の穴１０４０は、たとえば、第２のトレンチ８２０の形成および充填後のエッチング・ステップによって形成される。このエッチング・ステップは、たとえば、反応性イオン・エッチング、深い反応性イオン・エッチング、またはウェット・エッチングを含む。

第２のアイランド８０２がまったく残らないように第２のアイランド８０２のすべてにエッチングを施すことによって第２の穴１０４０を形成できることは可能である。図１１は、第２のアイランド８０２のすべてにエッチングを施すことによって第２の穴１０４０が形成された代替の第２の実施形態により、第２の穴１０４０の形成後のウェハ１００１の断面を示している。第２の実施形態では、第２の穴１０４０の壁は、トレンチ８２０内に形成された誘電体、たとえば、第２の方法１４００の第３のステップ１４３０で形成された第１の誘電体層９２１になる。代替の第２の実施形態は、トレンチ内で前に露出された第２のアイランド８０２の側壁上に誘電体を形成することを含み、誘電体の形成後に形成された穴は誘電体に隣接する。第２のアイランド８０２のすべてにエッチングを施すためのエッチング例は、ウェット・エッチングまたは六フッ化キセノン（ＸｅＦ６）によるエッチングである。

一般的な方法１２００の第４のステップ１２４０、第１の方法１３００の第４のステップ１３４０、および第２の方法１４００の第５のステップ１４５０は、穴の内部に金属を形成することを含む。第１の方法１３００では、第１の穴２４０の内部に第１の金属が形成される。第１の金属は第１のめっきを含む。第２の方法１４００では、第２の穴１０４０の内部に第２の金属が形成される。第２の金属は第２のめっきを含む。

第２の方法１４００について、図１２は、本発明の第２の実施形態により、第２の穴１０４０の内部に第２の金属を形成した後のウェハ１１００の断面を示している。第２の金属は、電気めっきによって形成された第２のめっき１１４１を含む。第２の穴１０４０の内部の第２の金属の形成は、電気めっきすることと、電気めっきの前に第２の穴１０４０の壁上にライナ１１４２およびシード層１１４３を形成することを含む。第２のアイランド８０２のすべてにエッチングを施すことによって第２の穴１０４０が形成された場合、ライナ１１４２およびシード１１４３はトレンチ８２０内に形成された誘電体の上に付着させる。第２のめっき１１４１は、たとえば、銅のダマシーン電気めっきプロセスによってめっきされた銅を含む。ライナ１１４２は、第２のめっき１１４１（たとえば、銅めっき）と下にある半導体（たとえば、シリコン）との間の拡散バリアとして作用する。シード層１１４３は、たとえば、銅シードを含む。シード層１１４３は電気めっき用の陰極として作用する。任意選択で、少量の有機材料をシード層１１４３に追加して、めっき速度を高めることができる。有機材料の追加により、差速めっき、スーパフィリング、スーパコンフォーマル、またはボトムアップめっきが可能になる。

第１の方法１３００の第４のステップ１３４０は、第１のトレンチ２２０内に第１の金属を形成することをさらに含み、図３および図４に示されている。第１の方法１３００の第４のステップ１３４０の場合、第１のトレンチ２２０内の第１の金属は、第１の金属が第１の穴２４０の内部に形成されるのと同時に同じ方法で形成され、たとえば、上述の通り、ダマシーン電気めっきプロセスによって形成される。第１の穴２４０の内部および第１のトレンチ２２０内の第１の金属の形成は、第１のめっき４０４の電気めっきと、電気めっきの前に少なくとも第１の穴２４０および第１のトレンチ２２０の壁上にライナおよびシード層３０３を形成することを含む。図３は、本発明の第１の実施形態により、ライナおよびシード層３０３の形成後のウェハ３００の断面を示している（簡単にするため、ライナおよびシード層は図３では識別番号３０３によってデュアル層として示されている）。また、ライナおよびシード層３０３は、図３に示されているように、基板２０１の第１の主要部分の少なくとも一部および第１のアイランド２０２の少なくとも一部の上のウェハの裏面上にも形成される。図４は、本発明の第１の実施形態により、少なくとも第１の穴２４０の内部および第１のトレンチ２２０内に第１のめっき４０４を電気めっきすることにより第１の金属を形成した後のウェハ４００の断面を示している。第１のめっき４０４は、たとえば、電気めっきによって形成されためっきを含む。たとえば、第１のめっき４０４は銅を含む。また、第１のめっき４０４は、図４に示されているように、基板２０１の第１の主要部分の少なくとも一部および第１のアイランド２０２の少なくとも一部の上のウェハの裏面上のライナおよびシード層３０３の上にも形成される。第１のめっき４０４は、第１のめっき４０４が第１の穴２４０の内部および第１のトレンチ２２０内に形成されるのと同時に同じ方法で基板２０１の第１の主要部分の少なくとも一部分および第１のアイランド２０２の裏面上に形成される。

第１の方法１３００の第５のステップ１３５０は、第１のめっき４０４にエッチングを施すことである。図５は、本発明の第１の実施形態により、第１のめっき４０４にエッチングを施した後のウェハ５００の断面を示している。例として、第１の電気エッチング（electro-etch）と、反応性イオン・エッチングと、第２の電気エッチングとを含む３エッチング・プロセスによって第１のめっき４０４にエッチングを施す。第１の電気エッチングは、第１のトレンチ２２０の底面上、すなわち、表面層１０２に平行でそれに最も近いトレンチの内面上の第１のめっき４０４を除去する。反応性イオン・エッチングは、ライナおよびシード層のうち、トレンチの底面上にある部分を除去し、少なくとも第１の穴２４０の内部に残っている第１のめっきの第１の残存部分５４１を、トレンチの外側内壁上に形成された第１のめっきの一部分から、電気的に分断する。第２の電気エッチングは、第１のめっきのうち、トレンチの外側内壁上にある一部分を除去する。このエッチングの重要性は、そのエッチングが、基板２０１の第１の主要部分の底面上にある第１のめっきの第２の残存部分５４２を、第１のアイランド２０２の裏面上の第１の穴２４０の外側にある第１のめっきの第１の残存部分５４１から電気的に分断することである。より重要なことに、このエッチングは、第１のめっきの第１の残存部分５４１を、基板２０１の第１の主要部分から電気的に分断する。ライナおよびシード層３０３にエッチングを施した後、第１のライナおよびシード層残存部分５３１と、第２のライナおよびシード層残存部分５３２は残っている。

任意選択の１つは、第１のめっき４０４にエッチングを施す前に、第１のめっきのうち、少なくとも第１の穴２４０の内部にある一部分の上に保護誘電体層（図示せず）を形成することである。たとえば、露出した第１のめっき４０４のすべての上に保護誘電体層を付着させる。第１の穴２４０の外側にある第１のめっき上の保護誘電体層は、たとえば、化学機械的研磨方法によって除去され、第１の穴２４０の内部の第１のめっき上の保護誘電体層のみが残る。保護誘電体層の残存部分は、エッチングが施されないように穴の内部のめっきを保護する。

一般的な方法１２００の第５のステップ１２５０および第１の方法１３００の第６のステップ１３６０は、トレンチ内の金属の上に誘電体を形成することを含む。第１の方法１３００の第６のステップ１３６０は、第１の穴２４０の内部の金属の上に誘電体を形成することをさらに含む。第１の方法１３００について、図６は、本発明の第１の実施形態により、第１のトレンチ２２０内および第１の穴２４０の内部に誘電体が形成された後のウェハ６００の断面を示している。この誘電体は、たとえば、二酸化シリコン、酸化物、ポリイミド、アンダーフィル、レジスト、低温共焼成セラミック・ペースト、有機絶縁体、または空隙を含む。この誘電体は、第１の穴２４０および第１のトレンチ２２０の外側に、たとえば、図６に示されているように、基板２０１の第１の主要部分の裏面上あるいは第１のアイランド２０２の裏面上またはその両方に形成することもできる。第１のアイランド２０２は、基板２０１の第１の主要部分から第１のアイランド２０２を絶縁する第１のトレンチ２２０によって、基板２０１の第１の主要部分から電気的に分断される。

任意選択で、第２の実施形態の場合、第２のめっき１１４１によって少なくとも部分的に取り囲まれている空隙１１５０は少なくとも部分的に誘電体で充填することができる。空隙１１５０は、少なくとも部分的に誘電体で充填する前に図１２に示されている。

第１の方法１３００の第７のステップ１３７０は、基板の裏面からめっきとライナおよびシード層とを除去すること、すなわち、基板の裏面上にある第１のライナおよびシード層残存部分５３１、第２のライナおよびシード層残存部分５３２、基板の裏面の下にある第１のめっきの第１の残存部分５４１、および第１のめっきの第２の残存部分５４２、ならびに基板の裏面の下にある残留酸化物を除去することを含む。めっきとライナおよびシード層は、たとえば、化学機械的研磨方法によって基板の裏面から除去される。図７は、本発明の第１の実施形態により、基板の裏面からめっきとライナおよびシード層を除去した後のウェハ７００の断面を示している。

図１６は、本発明の一実施形態により、表面接点１５０と、パッド１５６０に結合された裏面接点１５５０とに接触する、本発明のビア１５８０を含むウェハ１５００の断面を示している。一般的な方法１２００、第１の方法１３００、および第２の方法１４００の最後のステップ１２６０は、ウェハの裏面上に絶縁層１５０３を形成することと、絶縁層１５０３内に裏面接点１５５０を形成することと、絶縁層１５０３の上またはその内部にパッド１５６０を形成することを含む。パッド１５６０は、金属を含み、導電性であり、ビア１５８０の金属部分１５７０に結合された裏面接点１５５０に結合される。パッド１５６０は、同じく表面接点１５０に結合されたビア１５８０を介して結合されるウェハ裏面電気接点（back-of-the-wafer electrical contact）として機能する。

電気めっきが完了した後、ライナおよびシード層が導電性であることに留意されたい。したがって、めっきと接点穴との間のライナおよびシード層は、めっきと接点穴との間の電気伝導を妨げない。

第１および第２の実施形態は、ビアを含む基板内に円柱状の穴を含むが、本発明はこのように限定されず、正方形、長方形、または楕円形などの様々な形状の穴を含むことができる。第１および第２の実施形態は、基板の厚い円筒状の壁の形をしたアイランド部分を含むが、本発明はこのように限定されず、様々な形状のアイランド部分を含むことができる。第１および第２の実施形態は環状トレンチを含むが、本発明はこのように限定されず、様々な形状のトレンチを含むことができる。

ダイはウェハからさいの目状に切り出されるので、本発明の諸実施形態による１つまたは複数のビアを含むダイは本発明の一部と見なされることを認識されたい。

本発明の諸技法の少なくとも一部分、たとえば、図３〜図１６に示されている技法は、１つまたは複数の集積回路に実装することができる。集積回路を形成する際に、ダイは典型的に、半導体ウェハ上の繰り返しパターンとして製作される。個々のダイはウェハから切断されるかまたはさいの目状に切り出され、次に集積回路としてパッケージ化される。当業者であれば、ウェハをさいの目状に切り、ダイをパッケージ化して集積回路を生産する方法を知っているであろう。このように製造された集積回路は本発明の一部と見なされる。

図１７は、本発明の一実施形態により、模範的なパッケージ化集積回路１６００を描写する断面図である。パッケージ化集積回路１６００は、リードフレーム１６０２と、リードフレームに取り付けられたダイ１６０４と、プラスチックのカプセル型１６０８とを含む。図１７は１種類の集積回路パッケージのみを示しているが、本発明はこのように限定されず、本発明は任意のパッケージ・タイプに密閉された集積回路ダイを含むことができる。

ダイ１６０４は、本明細書に記載されたデバイスを含み、その他の構造体または回路を含むことができる。たとえば、ダイ１６０４は、本発明の諸実施形態による少なくとも１つのビアを含む。

本発明による集積回路は、アプリケーション、ハードウェア、あるいは電子システム、またはこれらの組み合わせで使用することができる。本発明を実装するための適切なハードウェアおよびシステムは、パーソナル・コンピュータ、通信ネットワーク、電子商取引システム、携帯通信装置（たとえば、携帯電話）、ソリッドステート・メディア記憶素子、機能回路などを含むことができるが、これらに限定されない。このような集積回路を取り入れたシステムおよびハードウェアは本発明の一部と見なされる。本明細書に示された本発明の教示を考慮すれば、当業者は、本発明の教示のその他の実装例および適用例を企図することができるであろう。

本明細書では添付図面に関連して本発明の例示的な諸実施形態について説明してきたが、本発明はこれらの精密な諸実施形態に限定されず、特許請求の範囲の範囲を逸脱せずに当業者によって様々な他の変更および修正が可能であることを理解されたい。

Claims (23)

1. 半導体基板を含む半導体ウェハの一部分内に基板貫通ビアを形成するための方法であって、
   前記半導体基板の表面側に表面層を形成するステップであって、前記表面層は表面接点を含む、前記形成するステップと、
   前記半導体基板にトレンチを形成して、第１の部分及び、当該第１の部分の外側にある第２の部分を形成するステップであって、前記トレンチは、前記半導体基板の前記第１の部分を取り囲み、当該半導体基板の前記第２の部分から前記第１の部分を分離するように形成される、前記第1の部分及び第２の部分を形成するステップと、
   前記第１の部分内に前記半導体基板を貫通する穴を形成するステップであって、前記穴は前記表面接点下にある、前記形成するステップと、
   前記トレンチ及び前記穴の各内部、並びに、前記第１の部分及び前記第２の部分の裏面上に金属層を形成するステップと、
   前記トレンチ内の前記金属層をエッチングするステップであって、前記トレンチの底面及び前記トレンチの外側内壁上に形成された前記金属層をエッチングして、前記金属層を電気的に分断する、前記エッチングするステップと、
   前記エッチング後に、前記穴及び前記トレンチの内部に誘電体を充填するステップであって、前記誘電体を充填された穴が前記基板貫通ビアを形成し、前記表面接点が前記基板貫通ビアに結合される、前記充填するステップと
   を含む前記方法。
2. 半導体基板を含む半導体ウェハの一部分内に基板貫通ビアを備えている集積回路を形成するための方法であって、
   前記半導体基板の表面側に表面層を形成するステップであって、前記表面層は表面接点を含む、前記形成するステップと、
   前記半導体基板にトレンチを形成して、第１の部分及び、当該第１の部分の外側にある第２の部分を形成するステップであって、前記トレンチは、前記半導体基板の前記第１の部分を取り囲み、当該半導体基板の前記第２の部分から前記第１の部分を分離するように形成される、前記第1の部分及び第２の部分を形成するステップと、
   前記第１の部分内に前記半導体基板を貫通する穴を形成するステップであって、前記穴は前記表面接点下にある、前記形成するステップと、
   前記トレンチ及び前記穴の各内部、並びに、前記第１の部分及び前記第２の部分の裏面上に金属層を形成するステップと、
   前記トレンチ内の前記金属層をエッチングするステップであって、前記トレンチの底面及び前記トレンチの外側内壁上に形成された前記金属層をエッチングして、前記金属層を電気的に分断する、前記エッチングするステップと、
   前記エッチング後に、前記穴及び前記トレンチの内部に誘電体を充填するステップであって、前記誘電体を充填された穴が前記基板貫通ビアを形成し、前記表面接点が前記基板貫通ビアに結合される、前記充填するステップと
   を含む前記方法。
3. 前記トレンチを形成すること及び前記穴を形成することが同時に行われる、請求項１又は２に記載の方法。
4. 前記トレンチを形成すること及び前記穴を形成することが、反応性イオン・エッチング、又はウェット・エッチングによって形成される、請求項１〜３のいずれか一項に記載の方法。
5. 前記トレンチが前記半導体基板を貫通して前記半導体基板の表面まで伸びる、請求項１〜４のいずれか一項に記載の方法。
6. 前記トレンチが前記半導体基板を貫通して前記表面層内まで伸びる、請求項１〜４のいずれか一項に記載の方法。
7. 前記金属層を形成するステップが、ライナ及びシード層を形成するステップを含む、請求項１〜６のいずれか一項に記載の方法。
8. 前記金属層を形成するステップが、前記ライナ及びシード層を形成した後に、電気めっきを行うステップを含む、請求項７に記載の方法。
9. 前記電気めっきが、ダマシーン電気めっきである、請求項８に記載の方法。
10. 前記電気めっきが銅を含む、請求項９に記載の方法。
11. 前記金属層をエッチングするステップが、
    電気エッチングをするステップと、
    反応性イオン・エッチングをするステップと
    を含む、請求項１〜１０のいずれか一項に記載の方法。
12. 前記金属層をエッチングするステップが、反応性イオン・エッチングをするステップの後に、
    電気エッチングをするステップ
    をさらに含む、請求項１１に記載の方法。
13. 前記金属層をエッチングするステップの前に、
    前記穴の内部にある金属層上に保護誘電体を形成するステップと、
    前記穴の外側に形成された保護誘電体を除去するステップと
    をさらに含む、請求項１〜１２のいずれか一項に記載の方法。
14. 前記半導体基板の裏面から、前記金属層を除去するステップをさらに含む、請求項１〜１３のいずれか一項に記載の方法。
15. 前記金属層を除去した後に、
    前記半導体基板の裏面側に絶縁層を形成するステップと、
    前記絶縁層内に裏面接点を形成するステップであって、前記裏面接点は前記穴下にある、前記形成するステップと、
    前記絶縁層上又は前記絶縁層内部にパッドを形成するステップと
    を含む、請求項１４に記載の方法。
16. 前記パッドが金属を含み、導電性である、請求項１５に記載の方法。
17. 前記パッドが、前記基板貫通ビアの前記誘電体に結合された裏面接点に結合される、請求項１５又は１６に記載の方法。
18. 前記表面層が、前記表面接点を取り囲む絶縁体を備えている、請求項１〜１７のいずれか一項に記載の方法。
19. 前記トレンチが環状の形状を有し、前記穴が円柱の形を有する、請求項１〜１８のいずれか一項に記載の方法。
20. 前記第１の部分が円筒状の壁の形を有する、請求項１９に記載の方法。
    
21. 前記第1の部分は、前記誘電体を充填されたトレンチによって、前記第２の部分から電気的に分離される、請求項１〜２０のいずれか一項に記載の方法。
22. 前記表面層が、配線、デバイス、又は回路を含む、請求項１〜２１のいずれか一項に記載の方法。
23. 前記配線、デバイス若しくは回路、又はその一部が、前記表面層内に存在する、請求項２２に記載の方法。

Images