CN108062181B - 基板及其制作方法、电子设备 - Google Patents

基板及其制作方法、电子设备 Download PDF

Info

Publication number
CN108062181B
CN108062181B CN201810002260.0A CN201810002260A CN108062181B CN 108062181 B CN108062181 B CN 108062181B CN 201810002260 A CN201810002260 A CN 201810002260A CN 108062181 B CN108062181 B CN 108062181B
Authority
CN
China
Prior art keywords
substrate
base plate
insulating layer
substrate base
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810002260.0A
Other languages
English (en)
Other versions
CN108062181A (zh
Inventor
贺晓悦
谢涛峰
范文金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810002260.0A priority Critical patent/CN108062181B/zh
Publication of CN108062181A publication Critical patent/CN108062181A/zh
Priority to PCT/CN2018/089946 priority patent/WO2019134343A1/en
Priority to US16/330,729 priority patent/US11249585B2/en
Application granted granted Critical
Publication of CN108062181B publication Critical patent/CN108062181B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04164Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种基板及其制作方法、电子设备,属于显示器领域。所述方法包括:在衬底基板上制作一层绝缘膜层;在所述绝缘膜层上形成沟道,得到绝缘层;在所述沟道的一侧壁上形成走线,所述走线在平行于所述衬底基板的平面内的宽度为100~800nm,通过本申请提供的方案制成的走线的宽度非常小,使得整个走线区域的整体宽度能够大大降低,从而可以实现窄边框设计。

Description

基板及其制作方法、电子设备
技术领域
本申请涉及显示器领域,特别涉及一种基板及其制作方法、电子设备。
背景技术
随着显示技术的发展,触摸屏和显示屏在人们的生产和生活中得到了广泛的应用。
触摸屏包括触控区域和设置在所述触控区域外围的走线区域,所述触控区域用于布置触控电极,所述走线区域用于布置与所述触控电极电连接的走线。显示屏包括显示区域和设置在所述显示区域外围的走线区域,所述显示区域用于布置像素结构,所述走线区域用于布置与所述像素结构内的电极或电极线电连接的走线。无论是触摸屏还是显示屏,走线区域通常被封装成触摸屏或显示屏的边框部分。
目前,走线宽度通常至少为10000nm且数量较多,大量的走线使得触摸屏或显示屏边框的宽度较大。
发明内容
本申请提供了一种基板及其制作方法、电子设备,可以解决现有技术中走线宽度大,导致触摸屏或显示屏边框宽度大的问题。所述技术方案如下:
第一方面,本发明实施例提供了一种基板制作方法,所述方法包括:
在衬底基板上制作一层绝缘膜层;
在所述绝缘膜层上形成沟道,得到绝缘层;
在所述沟道的一侧壁上形成走线,所述走线在平行于所述衬底基板的平面内的宽度为100~800nm。
在本发明实施例的一种实现方式中,所述绝缘膜层采用亚克力材料或者保护胶制成。
在本发明实施例的另一种实现方式中,所述在所述绝缘膜层上形成沟道,包括:
对所述绝缘膜层进行曝光和显影处理,以在所述绝缘膜层上形成沟道。
在本发明实施例的另一种实现方式中,所述沟道在垂直于所述衬底基板的方向上的深度为4~15μm,所述沟道在平行于所述衬底基板的平面内的宽度为1~6μm。
在本发明实施例的另一种实现方式中,所述方法还包括:
在形成所述沟道后,将所述衬底基板放置在溅射腔室内,所述衬底基板相对于水平面倾斜;
所述在所述沟道的一侧壁上形成走线,包括:
采用溅射工艺在所述沟道的侧壁上形成所述走线。
在本发明实施例的另一种实现方式中,所述衬底基板的倾斜角度为30~60度。
在本发明实施例的另一种实现方式中,所述方法还包括:
采用绝缘材料将所述沟道填平;
除去溅射到位于所述绝缘层的远离所述衬底基板的表面上的金属。
在本发明实施例的另一种实现方式中,所述除去溅射到位于所述绝缘层的远离所述衬底基板的表面上的金属,包括:
采用弱酸刻蚀液对填平所述沟道后的绝缘层进行刻蚀,去除所述绝缘层的远离所述衬底基板的表面上的金属。
在本发明实施例的另一种实现方式中,所述方法还包括:
在填平所述沟道后,在所述绝缘层上开设凹槽,所述凹槽紧邻所述走线;
在所述凹槽内制作导电连接件,所述导电连接件用于连接电极。
第二方面,本发明实施例还提供了一种基板,所述基板包括衬底基板、绝缘层和走线,所述绝缘层设置在所述衬底基板上,所述走线嵌设在所述绝缘层内,所述走线在平行于所述衬底基板的平面内的宽度为100~800nm。
在本发明实施例的一种实现方式中,所述走线在垂直于所述衬底基板的方向上的厚度为4~15μm。
在本发明实施例的另一种实现方式中,所述走线采用铜、铝或者银制作而成。
在本发明实施例的另一种实现方式中,所述绝缘层采用亚克力材料或者保护胶制成。
在本发明实施例的另一种实现方式中,所述基板还包括导电连接件,所述导电连接件嵌设在所述绝缘层内,所述导电连接件与所述走线相连,所述导电连接件用于连接电极。
第三方面,本发明实施例还提供了一种电子设备,所述电子设备包括如第二方面任一项所述的基板。
本发明实施例提供的技术方案带来的有益效果是:
本申请通过在绝缘膜层上开设沟道,并在沟道侧壁形成宽度仅为100~800nm的走线,使得走线区域的整体宽度能够大大降低,从而可以实现窄边框设计。另外,走线仅为100~800nm,人眼难以察觉到走线的存在,使得采用这种设计的器件可以进行透明边框设计。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种基板制作方法的流程图;
图2是本发明实施例提供的另一种基板制作方法的流程图;
图3A~图3I是本发明实施例提供的基板在制作过程中的结构示意图;
图4A是本发明实施例提供的一种基板的结构示意图;
图4B是图4A提供的基板的局部结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
图1是本发明实施例提供的一种基板制作方法的流程图,参见图1,该方法包括:
步骤101:在衬底基板上制作一层绝缘膜层。
采用本发明实施例提供的基板制作方法制作的基板可以适用于触摸屏和显示屏,所以本步骤中的衬底基板既可以是触摸屏中的衬底基板,也可以是显示屏(例如柔性屏、曲面屏、有机发光二极管显示屏等)中的衬底基板。通常,绝缘膜层直接制作在衬底基板上,即绝缘膜层直接设置在衬底基板上;当然,绝缘膜层也可以间接制作在衬底基板上,即衬底基板上设置有中间层,绝缘膜层设置在中间层上,例如在显示屏中,衬底基板上已经制作有栅极层(栅极走线)、栅极绝缘层、有源层等,为了制作数据线走线,需要在有源层上制作步骤101中的绝缘膜层,再进行后续步骤。
具体地,衬底基板可以为透明衬底基板,例如玻璃衬底基板、硅衬底基板和塑料衬底基板等。
在本发明实施例中,所述绝缘膜层可以采用亚克力材料或者保护(Over Coating,OC)胶制成,便于绝缘膜层以及后续绝缘层的制作,同时能够满足绝缘需求。
步骤102:在所述绝缘膜层上形成沟道,得到绝缘层。
具体地,在所述绝缘膜层上同时形成多条沟道,多条沟道可以等间距平行间隔步布置。
步骤103:在所述沟道的一侧壁上形成走线,所述走线在平行于所述衬底基板的平面内的宽度为100~800nm。
其中,每条沟道中形成一条走线,相互平行的多条沟道中形成的多条走线平行布置。
在形成该走线后,既可以将该沟道填平,以方便后续形成其他膜层。也可以不填平该沟道,在这种情况下,后续形成其他膜层,例如电极绝缘层时,电极绝缘层可以直接填平该沟道。
本申请通过在绝缘膜层上开设沟道,并在沟道侧壁形成宽度仅为100~800nm的走线,使得走线区域的整体宽度能够大大降低,从而可以实现窄边框设计。另外,走线仅为100~800nm,人眼难以察觉到走线的存在,使得采用这种设计的器件可以进行透明边框设计。
图2是本发明实施例提供的另一种基板制作方法的流程图,参见图2,该方法包括:
步骤201:在衬底基板上制作一层绝缘膜层。
具体地,衬底基板可以为透明衬底基板,例如玻璃衬底基板、硅衬底基板和塑料衬底基板等。
在本发明实施例中,所述绝缘膜层可以采用亚克力材料或者OC胶制成,便于绝缘膜层以及后续绝缘层的制作,同时能够满足绝缘需求。
具体地,步骤201可以包括:在衬底基板上涂布一层亚克力材料或者OC胶,其厚度可以为例如5~20μm;静置流平后,在230℃下固化30分钟得到绝缘膜层。
如图3A所示,先提供一衬底基板10,在衬底基板10上形成绝缘膜层11。
步骤202:在所述绝缘膜层上形成沟道,得到绝缘层。
在本发明实施例中,步骤202可以包括:对所述绝缘膜层进行曝光和显影处理,以在所述绝缘膜层上形成沟道。亚克力材料、OC胶具有负性光刻胶性质,故可以采用曝光显影方式形成沟道,实现方便。
具体地,在掩膜板遮挡下对绝缘膜层进行曝光处理,将曝光处理后的绝缘层放置到显影液中,以除去绝缘膜层未经过曝光显影的部分,形成沟道。
在本发明实施例,所述沟道在垂直于所述衬底基板的方向上的深度小于所述绝缘膜层的厚度,可以为4~15μm;所述沟道在平行于所述衬底基板的平面内的宽度可以为1~6μm。沟道深度能够保证走线厚度,使得走线截面尺寸不至过小导致电阻太大。沟道宽度为1~6μm,相邻沟道之间的间距为2~5μm,从而保证了相邻走线的间距较小,同时又因为走线本身宽度很小,使得走线区域整体宽度较小,从而实现窄边框设计。
其中,本申请中相邻沟道的宽度与常规技术中相邻走线的宽度相当,所以要比较本申请中边框的宽度和常规技术中边框的宽度,只需要比较本申请中沟道的宽度和常规技术中走线的宽度即可,本申请中沟道的宽度为1~6μm,相比于常规技术中走线的宽度10μm而言,已经大大降低,故采用本申请提供的方案设计的边框宽度也会大大下降。值得说明的是,由于形成沟道只需要经过曝光和显影两个步骤,而常规技术中刻蚀金属走线需要通过干刻或者湿刻工艺,相比较而言,本申请中形成沟道的精度更高,故采用相同精度的曝光工艺进行处理时,得到的沟道的宽度比常规技术中走线的宽度大大降低。
示例性地,所述沟道在垂直于所述衬底基板的方向上的深度可以为15μm,所述沟道在平行于所述衬底基板的平面内的宽度可以为3μm,相邻沟道之间的间距为2μm。
如图3B所示,对绝缘膜层11进行处理,形成多条间隔布置的沟道13,形成沟道13后的绝缘膜层11即为绝缘层12。
步骤203:在形成所述沟道后,将所述衬底基板放置在溅射腔室内,所述衬底基板相对于水平面倾斜。
在本发明实施例中,所述衬底基板的倾斜角度可以为30~60度,以保证能够顺利完成溅射,形成走线。
如图3C所示,将形成有绝缘层12的衬底基板10倾斜放入溅射腔室内。
步骤204:在所述沟道的一侧壁上形成走线,所述走线在平行于所述衬底基板的平面内的宽度为100~800nm。
示例性地,该走线在平行于所述衬底基板的平面内的宽度为300nm,相比于相关技术中走线的宽度达到10000nm而言,走线的宽度大大降低,在走线宽度大大降低的同时,走线间距离与常规技术相当,从而保证了走线区域宽度的大大降低,从而便于窄边框设计。
在本发明实施例中,步骤204可以包括:
采用溅射工艺在所述沟道的侧壁上形成所述走线。通过倾斜基板来溅射形成走线,保证走线宽度小。
实际应用中,金属走线通常采用等离子体化学气相沉积工艺对金属靶材进行定向轰击,使金属离子垂直向下溅射,从而沉积在沟道位于下方的侧壁上。具体地,在一相对稳定真空状态下,阴阳极间产生辉光放电,极间气体分子被离子化而产生带电电荷,其中正离子受阴极之负电位加速运动而撞击阴极上的金属靶材,将其金属离子等粒子溅出,溅出的金属离子则沉积于沟道的侧壁上而形成薄膜,即为前述走线。
在本发明实施例中,所述走线在垂直于所述衬底基板的方向上的厚度为4~15μm,保证走线厚度,使得走线截面尺寸不至过小而导致电阻太大。
在本发明实施例中,所述走线采用铜、铝或者银制作而成,保证走线的导电性,同时制作方便。
如图3C所示,将形成有绝缘层12的衬底基板10倾斜放入溅射腔室内后,采用溅射工艺在沟道的一侧壁上形成走线,得到如图3D所示的结构。参见图3D,通过溅射工艺,沟道13的侧壁上形成有走线14,根据图3D还可以看出,溅射过程中,部分金属材料14A会沉积到两个沟道13之间的区域上。
步骤205:采用绝缘材料将所述沟道填平。
其中,将沟道填平是指将沟道填充至与绝缘层上表面齐平,或者将沟道填充至高于绝缘层上表面,同时在绝缘层上表面也涂覆绝缘材料,使得填充后的绝缘层上方的绝缘材料的表面齐平。
在本发明实施例中,绝缘材料可以采用与绝缘膜层相同的绝缘材料,如亚克力材料、OC胶,方便制作。
步骤205为可选步骤,其作用在于将该沟道填平,以方便后续处理(步骤205)或者形成其他膜层,如果不进行后续处理,也可以不填平该沟道,在这种情况下,后续形成其他膜层,例如电极绝缘层时,电极绝缘层直接填平该沟道。
在本发明实施例中,步骤205可以包括:在形成走线后的绝缘层上涂布一层绝缘材料,以填平沟道。涂布工艺具体可以采用涂布机完成,采用涂布工艺后,沟道处被绝缘材料填充至和非沟道处的绝缘层的上表面齐平。
在涂布过程中,绝缘材料会将走线的上表面覆盖住,绝缘材料会造成以下问题:第一,造成基板的厚度变大;第二,由于相邻走线之间可能存在短路(被走线间的金属材料导通)风险,需要通过后续处理(步骤206)来规避,如果走线被绝缘材料覆盖则无法进行后续处理。
为了避免出现上述问题,该方法还可以包括:对涂布绝缘材料后的绝缘层进行整面处理,直到露出绝缘层的远离所述衬底基板的表面上的金属。其中,走线的上表面为走线远离衬底基板的一面。其中,处理方式与步骤202相同,由于绝缘材料为亚克力材料或者OC胶,具有负性光刻胶属性,故不需要进行曝光,直接进行显影即可。又由于显影液不会对走线造成影响,故将步骤204后得到的基板放置在显影液中一段时间直到露出走线即可。
在其他实施例中,如果对基板厚度要求不高,且走线之间不短路(两个走线间金属材料不会将走线导通),且后续电极(或电极线)是通过过孔与走线连接的场景下,可以不对绝缘材料进行刻蚀处理,只需要后续形成过孔时,保证过孔能够穿过覆盖在走线表面的绝缘材料即可。
如图3E所示,采用绝缘材料对绝缘层12的沟道13进行填平,由于涂布工艺会造成绝缘材料覆盖住走线的上部,所以在填平后需要对绝缘层上的绝缘材料进行刻蚀,直到露出金属材料14A。
步骤206:除去位于所述绝缘层的远离所述衬底基板的表面上的金属。
其中,位于所述绝缘层的远离所述衬底基板的表面上的金属在制作走线的过程中溅射到绝缘层上。通过步骤205和步骤206可以除去溅射时溅射到沟道之间区域的金属材料,从而避免相邻走线短路。
在本发明实施例中,步骤206可以包括:采用弱酸刻蚀液对填平所述沟道后的绝缘层进行刻蚀,去除所述绝缘层的远离所述衬底基板的表面上的金属。采用湿刻方式,既能有效除去多余金属,又不会破坏绝缘层和走线。
具体地,采用弱酸刻蚀液蚀刻填平所述沟道后的绝缘层15~20s,去除多余的金属。其中,弱酸刻蚀液可以采用稀释过的王水。在采用不同的材料制成走线时,弱酸刻蚀液也可以选用不同的弱酸,例如氢氟酸、稀盐酸、硝酸与氢氟酸的混合溶液等。
值得说明的是,上述走线制作在显示屏的显示基板的走线区域,或者触摸屏的触摸基板的走线区域,在制作上述走线的过程中,显示基板的显示区域或者触摸基板的触摸区域也会溅射到金属材料,这些金属材料可以在步骤206中除去。
步骤206为可选步骤,当相邻走线之间的金属材料不会将相邻走线短路时,则无需执行步骤206。
如图3F所示,在溅射过程中沉积到两个沟道13之间的区域上的金属材料被除去,此时走线14的上表面和绝缘层12的上表面平齐,走线的宽度W为100~800nm。
步骤207:在所述绝缘层上开设凹槽,所述凹槽紧邻所述走线。
其中,凹槽的形成方式与前述沟道的形成方式相同,两个步骤不同之处仅在于凹槽和沟道的位置、形状不同。凹槽的形状可以为长方体、半球体等形状,也即通过该凹槽形成的导电连接件的顶面为平面,其底面可以为平面、弧面、坡面等多种形式。
该凹槽的开口面积比该凹槽接触的走线的部分的顶面面积大,顶面为走线远离衬底基板的一面,这样可以保证在该凹槽内形成的导电连接件的顶面积,使得导电连接件能够起到增强走线与电极的电性接触性能的作用。
如图3G所示,在绝缘层12上形成凹槽15,每条走线14的旁边开设一凹槽15,且该凹槽15与走线14连接。
值得说明的是,本申请中相邻走线的距离在沟道开设完毕后已经确定,步骤207中开设的凹槽不会增加相邻走线的间距。该凹槽具体可以在原本制作沟道的区域内制作。
步骤208:在所述凹槽内制作导电连接件。
其中,该导电连接件嵌设在所述绝缘层内,且所述导电连接件的远离所述衬底基板的表面与所述绝缘层的远离所述衬底基板的表面平齐,所述导电连接件与所述走线相连,所述导电连接件用于连接电极。由于走线宽度小,和电极连接效果差,通过设计导电连接件可以增加走线与电极连接部分的宽度,保证电性连接效果。
在该实现方式中,导电连接件可以采用溅射加刻蚀工艺形成,该导电连接件填满该凹槽,与走线电连接。后续形成电极时,电极与该导电连接件连接即可。
在本发明实施例中,所述导电连接件可以采用与走线相同的材料制成,例如采用铜、铝或者银制作而成,保证导电连接件的导电性,同时制作方便。
在本发明实施例中,该导电连接件的顶面面积比该导电连接件接触的走线的部分的顶面面积大。导电连接件的顶面为导电连接件远离衬底基板的一面。
如图3H所示,在凹槽15内形成导电连接件16,导电连接件16与走线14电连接。其中,导电连接件16与走线14的位置关系如图3I所示。可以看出,导电连接件16只会部分加粗走线14,对实现透明窄边框设计影响较小。
如图3H所示,导电连接件的顶面的宽度W可以为3~5μm、长度L可以为3~5μm。示例性地,导电连接件的顶面的宽度W可以为3μm、长度L可以为5μm。
在本发明实施例中,各个导电连接件在平行于走线的方向上的位置根据实际情况进行设计。
在步骤208完成后,可以再次执行步骤206,保证各条走线之间绝缘。
步骤207和步骤208为可选步骤,采用步骤207和步骤208处理后再在基板上形成电极绝缘层和电极,电极通过电极绝缘层上的过孔与导电连接件的顶面连接,也即该过孔与导电连接件的顶面连通,从而保证电极和走线的电连接性能。
在其他实施例中,还可以不设置导电连接件,电极通过电极绝缘层上的过孔与走线的侧边连接,也即该过孔与走线的侧面连通,由于走线高度比宽度大,所以能够保证电极和走线的电连接性能,但是这种方式对于过孔开设精度要求较高。
图4A是本发明实施例提供的一种基板的结构示意图,参见图4A,该基板设有中部区域300和设置在所述中部区域300外围的走线区域400,走线区域400用于布置走线14。具体地,该基板可以为触控基板或者显示基板。
当基板为触控基板时,中部区域为触控区域,所述触控区域用于布置触控电极,此时,走线区域布置的走线用于与触控电极电连接。
当基板为显示基板时,中部区域为显示区域,所述显示区域用于布置像素结构,此时,走线区域布置的走线用于与像素结构内的电极或电极线(如栅线、数据线或者阳极、阴极等)电连接。
图4B是图4A中走线区域的部分放大示意图,图4B的截面图如图3F所示,参见图3F和图4B,所述基板包括衬底基板10、绝缘层12和走线14,所述绝缘层12设置在所述衬底基板10上,所述走线14嵌设在所述绝缘层12内,所述走线14在平行于所述衬底基板10的平面内的宽度为100~800nm。
其中,所述走线14的远离所述衬底基板10的表面与所述绝缘层12的远离所述衬底基板10的表面平齐。
在本发明实施例中,所述走线14在垂直于所述衬底基板10的方向上的厚度为4~15μm。保证走线厚度,使得走线截面尺寸不至过小而导致电阻太大。
在本发明实施例中,所述走线14采用铜、铝或者银制作而成。保证走线的导电性,同时制作方便。
在本发明实施例中,所述绝缘层12采用亚克力材料或者OC胶制成。便于制作同时能够满足绝缘需求。
在本发明实施例的其他实现方式中,所述基板还包括导电连接件,可以参见图3H,所述导电连接件16嵌设在所述绝缘层12内,所述导电连接件16与所述走线14相连,所述导电连接件16用于连接电极。
其中,所述导电连接件16的远离所述衬底基板10的表面与所述绝缘层12的远离所述衬底基板10的表面平齐。
在本发明实施例中,绝缘层可以直接设置衬底基板上。例如,基板为触控基板时,绝缘层直接设置在衬底基板上;触控基板还包括设置绝缘层上方的电极绝缘层以及设置在电极绝缘层上方的触控电极,触控电极通过电极绝缘层上的过孔和走线电连接。
绝缘层也可以间接设置在衬底基板上。例如,基板为显示基板时,衬底基板上设置有栅极层(栅极走线)、栅极绝缘层、有源层等,绝缘层设置在有源层上,此时绝缘层中嵌入的走线为数据线走线;显示基板还包括设置在走线上方的平坦层等。
该基板采用图1或图2任一实施例所述的方法制作而成,关于其中衬底基板、绝缘层和走线的详细结构可以参见前述制作方法。
本发明实施例还提供了一种电子设备,所述电子设备包括前文所述的基板。
在具体实施时,本发明实施例提供的电子设备可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能或者触控功能的产品或部件。
本申请通过在绝缘膜层上开设沟道,并在沟道侧壁形成宽度仅为100~800nm的走线,使得走线区域的整体宽度能够大大降低,从而可以实现窄边框设计。
以上仅为本申请的较佳实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (9)

1.一种基板制作方法,其特征在于,所述方法包括:
在衬底基板上制作一层绝缘膜层;
在所述绝缘膜层上形成多条沟道,得到绝缘层,多条所述沟道等间距平行排布,所述沟道在垂直于所述衬底基板的方向上的深度为4~15μm,所述沟道在平行于所述衬底基板的平面内的宽度为1~6μm;
在每条所述沟道的一侧壁上形成一条走线得到多条走线,多条所述走线平行布置,所述走线在平行于所述衬底基板的平面内的宽度为100~800nm,所述走线在垂直于所述衬底基板的方向上的厚度为4~15μm;
采用绝缘材料将所述沟道填平,并采用弱酸刻蚀液对填平所述沟道后的绝缘层进行刻蚀,以去除所述绝缘层的远离所述衬底基板的表面上的金属,使多条所述走线镶嵌在所述绝缘层内;
在所述绝缘层上开设多个凹槽,使每条所述走线紧邻至少一个所述凹槽;
在多个所述凹槽内制作多个导电连接件,使多个所述导电连接件镶嵌在所述绝缘层内,所述导电连接件用于连接电极。
2.根据权利要求1所述的方法,其特征在于,所述绝缘膜层采用亚克力材料或者保护胶制成。
3.根据权利要求1或2所述的方法,其特征在于,所述在所述绝缘膜层上形成多条沟道,包括:
对所述绝缘膜层进行曝光和显影处理,以在所述绝缘膜层上形成多条沟道。
4.根据权利要求1或2所述的方法,其特征在于,所述方法还包括:
在形成多条所述沟道后,将所述衬底基板放置在溅射腔室内,所述衬底基板相对于水平面倾斜;
所述在每条所述沟道的一侧壁上形成一条走线得到多条走线,包括:
采用溅射工艺在每条所述沟道的一侧壁上形成一条走线得到多条所述走线。
5.根据权利要求4所述的方法,其特征在于,所述衬底基板的倾斜角度为30~60度。
6.一种基板,其特征在于,所述基板采用如权利要求1至5任一项所述的方法制作而成,所述基板包括衬底基板、绝缘层、多条走线和多个导电连接件,所述绝缘层设置在所述衬底基板上,多条所述走线和多个所述导电连接件分别嵌设在所述绝缘层内,且多条所述走线平行布置,每条所述走线与至少一个所述导电连接件相连,所述导电连接件用于连接电极,所述走线在平行于所述衬底基板的平面内的宽度为100~800nm,所述走线在垂直于所述衬底基板的方向上的厚度为4~15μm。
7.根据权利要求6所述的基板,其特征在于,所述走线采用铜、铝或者银制作而成。
8.根据权利要求6或7所述的基板,其特征在于,所述绝缘层采用亚克力材料或者保护胶制成。
9.一种电子设备,其特征在于,所述电子设备包括如权利要求6~8任一项所述的基板。
CN201810002260.0A 2018-01-02 2018-01-02 基板及其制作方法、电子设备 Expired - Fee Related CN108062181B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810002260.0A CN108062181B (zh) 2018-01-02 2018-01-02 基板及其制作方法、电子设备
PCT/CN2018/089946 WO2019134343A1 (en) 2018-01-02 2018-06-05 Method of fabricating substrate, substrate, electronic apparatus, display apparatus, adn touch panel
US16/330,729 US11249585B2 (en) 2018-01-02 2018-06-05 Method of fabricating a substrate, substrate, electronic apparatus, display apparatus, and touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810002260.0A CN108062181B (zh) 2018-01-02 2018-01-02 基板及其制作方法、电子设备

Publications (2)

Publication Number Publication Date
CN108062181A CN108062181A (zh) 2018-05-22
CN108062181B true CN108062181B (zh) 2021-08-17

Family

ID=62140889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810002260.0A Expired - Fee Related CN108062181B (zh) 2018-01-02 2018-01-02 基板及其制作方法、电子设备

Country Status (3)

Country Link
US (1) US11249585B2 (zh)
CN (1) CN108062181B (zh)
WO (1) WO2019134343A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108062181B (zh) * 2018-01-02 2021-08-17 京东方科技集团股份有限公司 基板及其制作方法、电子设备
CN109947292B (zh) * 2019-03-14 2022-07-19 合肥鑫晟光电科技有限公司 一种窄边框触摸屏的制备方法、窄边框触摸屏及显示装置
CN113821125A (zh) * 2021-11-22 2021-12-21 广东省科学院半导体研究所 触控基板及其制备方法、触控模组和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268180A (zh) * 2013-05-02 2013-08-28 苏州欧菲光科技有限公司 触摸屏感应组件及其制作方法
CN103823595A (zh) * 2014-03-13 2014-05-28 南昌欧菲光科技有限公司 触摸屏制备方法
CN103842862A (zh) * 2011-10-14 2014-06-04 旭化成电子材料株式会社 线栅偏振片以及投影型影像显示设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
KR101684310B1 (ko) 2011-11-04 2016-12-08 인텔 코포레이션 자기 정렬 캡의 형성 방법 및 장치
FR2990020B1 (fr) 2012-04-25 2014-05-16 Fogale Nanotech Dispositif de detection capacitive avec arrangement de pistes de liaison, et procede mettant en oeuvre un tel dispositif.
CN106547397B (zh) * 2016-10-19 2022-03-22 苏州维业达触控科技有限公司 一种透明导电膜的制作方法、透明导电膜和触控屏
CN108062181B (zh) * 2018-01-02 2021-08-17 京东方科技集团股份有限公司 基板及其制作方法、电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103842862A (zh) * 2011-10-14 2014-06-04 旭化成电子材料株式会社 线栅偏振片以及投影型影像显示设备
CN103268180A (zh) * 2013-05-02 2013-08-28 苏州欧菲光科技有限公司 触摸屏感应组件及其制作方法
CN103823595A (zh) * 2014-03-13 2014-05-28 南昌欧菲光科技有限公司 触摸屏制备方法

Also Published As

Publication number Publication date
US11249585B2 (en) 2022-02-15
CN108062181A (zh) 2018-05-22
US20210333965A1 (en) 2021-10-28
WO2019134343A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
CN107452808B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109244086B (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN109360900B (zh) 一种显示面板及其制作方法
CN110311056B (zh) 显示面板及其制备方法、显示装置
CN108062181B (zh) 基板及其制作方法、电子设备
CN108649060B (zh) Oled器件及其制备方法、显示装置
CN111312923B (zh) Oled显示基板及其制作方法、显示装置
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
CN112310180B (zh) 显示面板及其制备方法和显示装置
CN110112201B (zh) 显示基板及其制造方法、显示装置
WO2022047973A1 (zh) Oled 显示面板及其制作方法
CN110071153A (zh) 显示基板及其制作方法、显示面板、显示装置
CN111509008A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN112909200A (zh) 显示面板及显示面板的制备方法
CN107422543A (zh) 一种显示面板及其制备方法、显示装置
CN111244326A (zh) Oled显示基板及其制作方法、显示装置
CN108598039B (zh) 显示基板及其制作方法、显示装置
CN115657352A (zh) 显示面板及显示装置
CN112992937B (zh) 显示基板、显示装置、显示基板以及显示装置制备方法
CN110783275B (zh) 显示基板及其制备方法、显示装置
US11581386B2 (en) Display panel and display device
CN212750898U (zh) 一种oled显示装置
CN111668268A (zh) 一种oled显示装置及制作方法
CN109244271A (zh) Oled器件及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210817

CF01 Termination of patent right due to non-payment of annual fee