CN112992937B - 显示基板、显示装置、显示基板以及显示装置制备方法 - Google Patents

显示基板、显示装置、显示基板以及显示装置制备方法 Download PDF

Info

Publication number
CN112992937B
CN112992937B CN202110198675.1A CN202110198675A CN112992937B CN 112992937 B CN112992937 B CN 112992937B CN 202110198675 A CN202110198675 A CN 202110198675A CN 112992937 B CN112992937 B CN 112992937B
Authority
CN
China
Prior art keywords
layer
insulating
insulating structure
wiring layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110198675.1A
Other languages
English (en)
Other versions
CN112992937A (zh
Inventor
冯靖伊
徐映嵩
袁长龙
张振华
曹席磊
马倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110198675.1A priority Critical patent/CN112992937B/zh
Publication of CN112992937A publication Critical patent/CN112992937A/zh
Priority to US17/548,761 priority patent/US20220271059A1/en
Application granted granted Critical
Publication of CN112992937B publication Critical patent/CN112992937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16756—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示基板、显示装置、显示基板以及显示装置制备方法，该显示基板包括在显示区内设置有至少一个第一沟槽的第一绝缘结构，设置在第一绝缘结构上且覆盖第一沟槽侧面和底表面的第一布线层，设置在第一布线层上且在边框区内设置有至少一个第一通孔的第二绝缘结构，覆盖第二绝缘结构的部分上表面以及至少覆盖第一通孔的侧壁和底表面且与第一通孔下方的第一布线层接触的第一导电结构。通过将第一布线层设置在第一绝缘结构和第二绝缘结构之间，由第一导电结构通过第一通孔与第一布线层接触，进而可以通过第一布线层实现与外部的连接，有效减小了布线区并避免了弯折区的出现，极大的实现了边框的窄化。

Description

显示基板、显示装置、显示基板以及显示装置制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板、显示装置、显示基板以及显示装置制备方法。
背景技术
随着技术的发展，在手机、电视等显示装置的设置过程中都在追求更大的屏占比，以窄化边框。目前显示装置的下边框所占宽度最大，显示装置包括显示基板，显示基板可分为显示区、布线区和弯折区，现有技术中通过将弯折区弯折至显示区的背面来实现窄边框的设计。然后，布线区和弯折区弯折时仍占用较大的区域，导致无法进一步实现边框的窄化。
发明内容
本发明要解决的技术问题是：如何实现显示装置的边框窄化。
为解决上述技术问题，本发明提供了一种显示基板、显示装置、显示基板以及显示装置制备方法。
本发明的第一个方面，提供了一种显示基板，其包括：
第一绝缘结构，所述第一绝缘结构包括显示区和边框区，所述边框区围绕所述显示区设置，所述显示区的所述第一绝缘结构内设置有至少一个第一沟槽；
第一布线层，所述第一布线层设置在所述第一绝缘结构上，且覆盖所述第一沟槽的侧面和底表面；
第二绝缘结构，所述第二绝缘结构设置在所述第一布线层上，所述边框区的所述第二绝缘结构内设置有至少一个第一通孔；
第一导电结构，所述第一导电结构覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第一通孔的侧壁和底表面，且与所述第一通孔下方的所述第一布线层接触。
在一些实施例中，所述显示基板还包括连接结构，所述连接结构设置于所述第一绝缘结构远离所述第二绝缘结构的一侧，且与位于所述第一沟槽底表面的所述第一布线层接触。
在一些实施例中，所述第一沟槽的深度小于或等于所述第一绝缘结构的厚度，当所述第一沟槽的深度小于所述第一绝缘结构的厚度时，部分所述连接结构设置于所述第一绝缘结构内与所述第一布线层接触。
在一些实施例中，所述显示区的所述第一绝缘结构内还设置有至少一个第二沟槽，所述第二沟槽和所述第一沟槽间隔设置；
所述显示基板还包括第二布线层，所述第二布线层设置在所述第一绝缘结构上，且覆盖所述第二沟槽的侧面和底表面，所述第二布线层和所述第一绝缘结构之间还设置有第一绝缘介质层，所述第一绝缘介质层覆盖所述第一绝缘结构和所述第一布线层；
所述边框区的所述第二绝缘结构内还设置有至少一个第二通孔，所述第二通孔和所述第一通孔间隔设置；
第二导电结构，所述第二导电结构覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第二通孔的侧壁和底表面，且与所述第二通孔下方的所述第二布线层接触。
在一些实施例中，所述第一导电结构包括第一导电层，所述第一导电层填充满所述第一通孔。
在一些实施例中，所述第一导电结构包括堆叠设置的第一导电层和第二导电层，所述第一通孔内的所述第一导电层和所述第二导电层接触，所述第二绝缘结构上的所述第一导电层和所述第二导电层之间设置有第二绝缘介质层。
在一些实施例中，所述第一导电层和所述第二导电层之间还设置有第三导电层，所述第一通孔内的所述第一导电层、所述第三导电层和所述第二导电层接触，所述第二绝缘结构上的所述第一导电层和所述第三导电层之间设置有第三绝缘介质层，所述第三导电层和所述第二导电层之间设置有所述第二绝缘介质层。
本发明的第二个方面，提供了一种显示装置，所述显示装置包括如上权利要求中任意一项所述的显示基板。
在一些实施例中，所述显示装置还包括覆晶薄膜层和电路板，所述覆晶薄膜层与所述显示基板中的连接结构接触，所述显示基板中的第一布线层通过所述连接结构、所述覆晶薄膜层与所述电路板绑定。
本发明的第三个方面，提供了一种显示基板制备方法，其包括：
提供第一绝缘结构，所述第一绝缘结构包括显示区和边框区，所述边框区围绕所述显示区设置；
刻蚀所述第一绝缘结构以在所述显示区的所述第一绝缘结构内形成至少一个第一沟槽；
在所述第一绝缘结构上形成第一布线层，所述第一布线层覆盖部分所述第一绝缘结构以及所述第一沟槽的侧面和底表面；
在所述第一布线层上形成第二绝缘结构；
刻蚀所述第二绝缘结构，以在所述边框区的所述第二绝缘结构内形成至少一个第一通孔；
形成第一导电结构，所述第一导电结构覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第一通孔的侧壁和底表面，且与所述第一通孔下方的所述第一布线层接触。
在一些实施例中，所述第一绝缘结构设置在基板上，所述方法还包括：
剥离所述基板；
形成所述连接结构，所述连接结构设置于所述第一绝缘结构远离所述第二绝缘结构的一侧，且与位于所述第一沟槽底表面的所述第一布线层接触。
在一些实施例中，所述第一沟槽的深度小于或等于所述第一绝缘结构的厚度，当所述第一沟槽的深度小于所述第一绝缘结构的厚度时，形成所述连接结构包括：
对所述第一绝缘结构远离所述第二绝缘结构的一侧表面进行刻蚀，以显露出位于所述第一沟槽内的所述第一布线层；
设置所述连接结构，部分所述连接结构设置于所述第一绝缘结构内与所述第一布线层接触。
在一些实施例中，对所述第一绝缘结构远离所述第二绝缘结构的一侧表面进行刻蚀，以显露出位于所述第一沟槽内的所述第一布线层之前，还包括：
沉积绝缘膜层，所述绝缘膜层覆盖所述第一绝缘结构远离所述第二绝缘结构的一侧；
刻蚀所述绝缘膜层，以至少显露出位于所述第一沟槽位置处的所述第一绝缘结构。
在一些实施例中，在所述第一绝缘结构上形成第一布线层之后，所述方法还包括：
沉积第一绝缘介质层，所述第一绝缘介质层覆盖所述第一绝缘结构和所述第一布线层；
刻蚀所述第一绝缘介质层和所述第一绝缘结构，以在所述显示区的所述第一绝缘结构内形成至少一个第二沟槽，所述第二沟槽和所述第一沟槽间隔设置；
形成第二布线层，所述第二布线层覆盖所述第一绝缘介质层，且覆盖所述第二沟槽的侧面和底表面；
刻蚀所述第二绝缘结构，以在所述边框区的所述第二绝缘结构内形成至少一个第二通孔，所述第二通孔和所述第一通孔间隔设置；
形成第二导电层，所述第二导电层覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第二通孔的侧壁和底表面，且与所述第二通孔下方的所述第二布线层接触。
在一些实施例中，所述形成导电结构包括：
沉积第一导电层，所述第一导电层覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第一通孔的侧壁和底表面，且与所述第一通孔下方的所述第一布线层接触；
沉积第二绝缘介质层，所述第二绝缘介质层覆盖位于所述第二绝缘结构上的所述第一导电层；
沉积第二导电层，所述第二导电层覆盖所述第二绝缘介质层且在所述第一通孔内所述第二导电层和所述第一导电层接触。
在一些实施例中，所述沉积第二绝缘介质层之后，沉积第二导电层之前还包括：依次沉积第三导电层和第三绝缘介质层，其中，所述第三导电层覆盖所述第二绝缘介质层，且在所述第一通孔内和所述第一导电层、所述第二导电层接触，所述第三绝缘介质层覆盖位于所述第二绝缘介质层上的所述第二导电层。
本发明的第四个方面，提供了一种显示装置制备方法，所述显示装置包括显示基板，所述显示基板使用如上权利要求中任意一项所述的显示基板制备方法制备。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明的显示基板，该显示基板包括在显示区内设置有至少一个第一沟槽的第一绝缘结构，设置在第一绝缘结构上且覆盖第一沟槽侧面和底表面的第一布线层，设置在第一布线层上且在边框区内设置有至少一个第一通孔的第二绝缘结构，覆盖第二绝缘结构的部分上表面以及至少覆盖第一通孔的侧壁和底表面且与第一通孔下方的第一布线层接触的第一导电结构。通过将第一布线层设置在第一绝缘结构和第二绝缘结构之间，由第一导电结构通过第一通孔与第一布线层接触，进而可以通过第一布线层实现与外部的连接，有效减小了布线区并避免了弯折区的出现，极大的实现了边框的窄化。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了现有技术中显示基板的走线布局示意图；
图2示出了利用现有窄边框设计方法的显示装置结构示意图；
图3示出了本发明实施例提供的显示基板走线布局示意图；
图4示出了本发明实施例提供的显示装置结构示意图；
图5示出了本发明实施例提供的一种显示基板剖面结构示意图；
图6示出了设置有深度小于第一绝缘结构厚度的显示基板剖面结构示意图；
图7示出了本发明实施例提供的设置有第一导电层的显示基板剖面结构示意图；
图8示出了本发明实施例提供的由多层导电层形成的导电结构剖面结构示意图；
图9示出了本发明实施例提供的另一由多层导电层形成的导电结构剖面结构示意图；
图10A示出了本发明实施例提供的设置有第一布线层和第二布线层的显示基板俯视结构示意图；图10B示出了沿图10A中A-A’虚线得到的设置有第二布线层的显示基板剖面结构示意图；
图11示出了本发明实施例提供的沿图10A中虚线B-B’得到的设置有第一布线层和第二布线层的显示基板剖面结构示意图；
图12示出了本发明实施例提供的另一显示基板剖面结构示意图；
图13示出了本发明实施例提供的连接结构设置于第一绝缘结构一侧表面的显示基板示意图；
图14示出了显示装置的局部剖面结构示意图；
图15示出了本发明实施例提供显示基板制备方法流程示意图；
图16示出了本发明实施例提供的第一绝缘结构剖面结构示意图；
图17示出了本发明实施例提供的形成有第一布线层的第一绝缘结构剖面结构示意图；
图18示出了本发明实施例提供形成有第二绝缘结构的剖面结构示意图；
图19示出了本发明实施例提供的在第二绝缘结构内设置有第一通孔的剖面结构示意图；
图20示出了本发明实施例提供的形成有第一导电层的剖面结构示意图；
图21示出了剥离基板后的显示基板剖面结构示意图；
图22示出了本发明实施例提供的设置有绝缘膜层的显示基板剖面结构示意图；
图23示出了本发明实施例提供的从第一绝缘结构背面显露出第一布线层的显示基板剖面结构示意图；
图24示出了本发明实施例提供的显示基板剖面结构示意图；
图25示出了本发明实施例提供的形成有第二布线层的显示基板制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
随着技术的发展，在手机、电视等显示装置的设置过程中都在追求更大的屏占比，以窄化边框。目前显示装置的下边框所占宽度最大，显示装置包括显示基板，参见图1所示，图1示出现有技术中显示基板的走线布局示意图，显示基板的走线基本上均设置在基板上的相同层，显示基板可分为显示区AA、布线区11和弯折区12，显示区中可以有DL(DataLine)、PL(Power Line)、脉冲信号EM和SL(Scan Line)信号线，由显示区AA引出的信号数据线，通过布线区11和弯折区12引至连接端子实现与外部的连接，为了实现窄边框的设计，现有技术中通常采用柔性基板，并在柔性基板上信号数据线的引出层进行走线布局，通过将弯折区12弯折至显示区AA的背面来实现窄边框的设计，参见图2所示，图2示出了利用现有窄边框设计方法的显示装置结构示意图，显示装置可以包括显示基板21、偏光片层22、触控部件层23和玻璃盖板24，还可以设置有结合垫25，显示基板21可以弯折后和位于显示基板21背面的FPC连接。显示基板21的布线区11和弯折区12的设置仍需占用较大的空间，导致无法进一步实现边框的窄化。
有鉴于此，本发明提供了一种显示基板，参见图3所示和图4所示，图3示出了本发明实施例提供的显示基板走线布局示意图，通过将走线设置到不同的层，有效提高了显示区的屏占比，具体的，如图3中左图示出的，将虚线框示出的AA区中不同类型的信号线引出后在信号线引出层不进行fanout布线，通过通孔将走线引到信号线引出层的下层进行fanout布线，如图3中中间图示所示；最后，再通过通孔将fanout布线引到显示基板的背面，通过在显示基板的背面做pin脚，通过COF层与FPC绑定，如图3中右图所示，从而在信号线引出层有效减小了布线区。图4示出了本发明实施例提供的显示装置结构示意图，其中，显示装置可以包括显示基板41、偏光片层42、触控部件层43和玻璃盖板44，显示基板41通过其背面的连接器45和FPC连接，从而避免了弯折区的出现，进一步实现了边框的窄化。
本发明实施例提供的显示基板包括在显示区内设置有至少一个第一沟槽的第一绝缘结构，设置在第一绝缘结构上且覆盖第一沟槽侧面和底表面的第一布线层，设置在第一布线层上且在边框区内设置有至少一个第一通孔的第二绝缘结构，覆盖第二绝缘结构的部分上表面以及至少覆盖第一通孔的侧壁和底表面且与第一通孔下方的第一布线层接触的第一导电结构。通过将第一布线层设置在第一绝缘结构和第二绝缘结构之间，由第一导电结构通过第一通孔与第一布线层接触，进而可以通过第一布线层实现与外部的连接，有效减小了布线区并避免了弯折区的出现，极大的实现了边框的窄化。
对于本发明实施例提供的显示基板，请参见图5所示，图5示出了本发明实施例提供的一种显示基板剖面结构示意图，该显示基板可以包括：
第一绝缘结构51，第一绝缘结构51包括显示区和边框区，边框区围绕显示区设置，显示区的第一绝缘结构51内设置有至少一个第一沟槽52；
第一布线层53，第一布线层53设置在第一绝缘结构51上，且覆盖第一沟槽52的侧面和底表面；
第二绝缘结构54，第二绝缘结构54设置在第一布线层53上，边框区的第二绝缘结构54内设置有至少一个第一通孔55；
第一导电结构56，第一导电结构56覆盖第二绝缘结构54的部分上表面以及至少覆盖第一通孔55的侧壁和底表面，且与第一通孔55下方的第一布线层53接触。
其中，第一绝缘结构51可以包括至少一层柔性基底层，第二绝缘结构56也可以包括至少一层柔性基底层，在其他实施例中，第二绝缘结构56还可以包括覆盖柔性基底层的至少一层绝缘材料层。柔性基底层可以采用聚酰亚胺(Polyimide，PI)形成，绝缘材料层可以采用氧化硅、氮化硅或者氮氧化硅等形成。
在一些实施例中，第一沟槽52的深度可以等于第一绝缘结构51的厚度；在另一实施例中，第一沟槽52的深度还可以小于第一绝缘结构51的厚度，具体可参见6所述，图6示出了设置有深度小于第一绝缘结构厚度的显示基板剖面结构示意图。在一些具体实施例中，第一绝缘结构51的厚度可以为10微米，第一沟槽52的深度可以为6至9微米。
在本发明实施例中，第一布线层53可以包括多条扇出走线，多条扇出走线从边框区延伸至显示区，在边框区，扇出走线可以通过相应的第一通孔55实现与第一导电结构56接触；在显示区，为了实现与外部的电连接，例如与外部驱动芯片的连接，可以将覆盖第一沟槽52底表面的走线作为连接端子，并缩小各条扇出走线之间的水平间隔，在一些实施例中，各条扇形走线对应的连接端子在第二绝缘结构54表面的投影之间的间隔小于在相同方向上各个第一通孔55之间的间隔，具体可参见图3所示。由此，通过将第一布线层53设置在第一绝缘结构51和第二绝缘结构54之间，在第二绝缘结构54上设置第一通孔55，可以保持各个第一通孔55之间的较大水平间隔，有效降低了在第二绝缘结构54上刻蚀通孔的工艺难度。
在一些实施例中，第一导电结构56可以包括第一导电层561，第一导电层561覆盖第二绝缘结构54的部分上表面以及覆盖第一通孔55的侧壁和底表面，参见图5所示。其中，第一导电结构56可以连接多种信号类型，作为示例，第一导电结构56可以与显示区中VDD、VSS、GOA或者data信号连接。
第一导电层561可以和显示区中的栅极层同步形成，在一些实施例中，参见图7所示，图7示出了本发明实施例提供的设置有第一导电层的显示基板剖面结构示意图，第一导电层561可以为第一栅线层，第二绝缘结构54可以包括依次层叠的PI层541、缓冲层542和第一栅绝缘层543。为了实现与显示区中走线的连接，显示基板上还可以设置有引出走线57，该引出走线57可以作为显示区中VDD、VSS、GOA或者data信号的引出线。另外，还可以设置有随形覆盖第一导电层561和第一栅绝缘层543的层间介质层58，层间介质层58上设置有第三通孔59，引出走线57可以覆盖部分层间介质层58并填充满第三通孔59，且与第三通孔59下方的第一导电层561接触，进而可以将显示区的数据信号线通过第一导电层561、第一通孔55引至第一布线层53。
其中，缓冲层542、第一栅绝缘层543和层间介质层58均可以采用氧化硅、氮化硅或氮氧化硅等材料，在一些实施例中，缓冲层542、第一栅绝缘层543和层间介质层58可以采用相同的材料形成；在另一些实施例中，缓冲层542、第一栅绝缘层543和层间介质层58也可以分别采用不同的材料形成。
在一些实施例中，第一导电结构56可以包括第一导电层561，第一导电层561填充满第一通孔55，参见图6所示。第一导电层561可以和显示区中的栅极层同步形成，也可以和显示区中的源漏极层同步形成，以下基于和显示区中的源漏极层同步形成的第一导电层561进行描述。其中，第二绝缘结构54可以包括依次层叠的PI层、缓冲层、第一栅绝缘层、第二栅绝缘层和层间介质层，第一导电层561的上表面可以和显示区中源漏极层的上表面处于相同的水平高度。如此设置，显示区和边框区连接时走线简单。
导电结构还可以包括多层导电层，在一些实施例中，参见图8所示，图8示出了本发明实施例提供的由多层导电层形成的导电结构剖面结构示意图。第一导电结构56可以包括堆叠设置的第一导电层561和第二导电层562，第一通孔55内第一导电层561和第二导电层562接触，其中，第一通孔55内第一导电层561和第二导电层562之间可以为部分接触也可以为完全接触；第二绝缘结构54上的第一导电层561和第二导电层562之间设置有第二绝缘介质层(图中未示出)，其中第一导电层561可以作为辅助连接的导电层。
在另一些实施例中，参见图9所示，图9示出了本发明实施例提供的另一由多层导电层形成的导电结构剖面结构示意图。该导电结构中，第一导电层561和第二导电层562之间还可以设置有第三导电层563，第一通孔55内的第一导电层561、第三导电层563和第二导电层562接触，第二绝缘结构54上的第一导电层561和第三导电层563之间设置有第三绝缘介质层(图中未示出)，第三导电层563和第二导电层562之间设置有第二绝缘介质层(图中未示出)。需要说明的是，在其他实施例中，为了便于减小刻蚀通孔的深度，还可以设置多层第三导电层563作为辅助连接的导电层。
其中，第一导电层561可以为第一栅线层、第二导电层562可以为源漏走线层，第三导电层563可以为第二栅线层，第二绝缘介质层可以为层间介质层，第三绝缘介质层可以为第二栅绝缘层，第二绝缘介质层、第三绝缘介质层和层间介质层均可以采用氧化硅、氮化硅或氮氧化硅等材料。
在本发明实施例中，由显示区引出的数据信号类型不同时，不同类型的数据信号分别连接不同的导电结构，并通过不同的通孔实现与布线层中相应走线的连接。由此，参见图10A所示和图10B所示，图10A示出了本发明实施例提供的设置有第一布线层和第二布线层的显示基板俯视结构示意图，图10B示出了沿图10A中A-A’虚线得到的设置有第二布线层的显示基板剖面结构示意图。显示区的第一绝缘结构51内还设置有至少一个第二沟槽62，第二沟槽62和第一沟槽52间隔设置；显示基板还包括第二布线层63，第二布线层63设置在第一绝缘结构51上，且覆盖第二沟槽62的侧面和底表面，第二布线层63和第一绝缘结构51之间还设置有第一绝缘介质层67，覆盖第一绝缘结构51和第一布线层53，具体看参见图11所示，图11示出了本发明实施例提供的沿图10B中虚线B-B’得到的设置有第一布线层和第二布线层的显示基板剖面结构示意图；边框区的第二绝缘结构54内还设置有至少一个第二通孔65，第二通孔65和第一通孔55间隔设置；第二导电结构66，第二导电结构66覆盖第二绝缘结构54的部分上表面以及至少覆盖第二通孔65的侧壁和底表面，且与第二通孔65下方的第二布线层63接触，其中，第二导电结构66和第一导电结构56连接不同类型的信号。其中，第一绝缘介质层67可以采用氧化硅、氮化硅和氧化铝等材料形成。
需要说明的是，第二沟槽62可以采用和第一沟槽61相同的方式设置，第二布线层63也可以采用和第一布线层53相同的方式设置，第二导电结构66也可以采用和第一导电结构56相同的方式设置。
在本发明实施例中，显示基板还可以包括连接结构71具体请参见图12所示，图12示出了本发明实施例提供的另一显示基板剖面结构示意图，连接结构71设置于第一绝缘结构51远离第二绝缘结构54的一侧，且与位于第一沟槽52底表面的第一布线层53接触。
在一些实施例中，为了和外部电路连接，连接结构71可以和覆晶薄膜层8接触，第一布线层53通过连接结构71、覆晶薄膜层与电路板绑定，具体可参见下文中图14以及显示装置部分的描述。其中，连接结构71可以为异方性导电胶层。
针对第一沟槽52的不同设置方式，连接结构71也需要相应采用不同的方式设置，在一些实施例中，第一沟槽52的深度小于第一绝缘结构51的厚度，部分连接结构71设置于第一绝缘结构51内与第一布线层53接触，具体可参见图12所示；在另一些实施例中，第一沟槽52的深度等于第一绝缘结构51的厚度，连接结构71设置在第一绝缘结构51远离第二绝缘结构54一侧的表面，具体请参见图13所示，图13示出了本发明实施例提供的连接结构设置于第一绝缘结构一侧表面的显示基板示意图。
以上为本发明实施例提供的显示基板，显示基板包括在显示区内设置有至少一个第一沟槽52的第一绝缘结构51，设置在第一绝缘结构51上且覆盖第一沟槽52侧面和底表面的第一布线层，设置在第一布线层53上且在边框区内设置有至少一个第一通孔55的第二绝缘结构54，覆盖第二绝缘结构54的部分上表面以及至少覆盖第一通孔55的侧壁和底表面且与第一通孔55下方的第一布线层53接触的第一导电结构56。通过将第一布线层53设置在第一绝缘结构51和第二绝缘结构54之间，由第一导电结构56通过第一通孔55与第一布线层53接触，进而可以通过第一布线层53实现与外部的连接，有效减小了布线区并避免了弯折区的出现，极大的实现了边框的窄化。
本发明的另一方面还提供了一种显示装置，该显示装置包括如上所述的显示基板。
图14示出了本方实施例提供的一种显示装置的局部剖面结构示意图，附图14只是作为一种示例，实际设置中显示基板的显示区和边框区均可以根据实际需要设置不同结构层，不局限于附图14的示例。
如图14所示，在显示区可以设置有驱动电路层(图中未示出)、平坦层81、发光器件(图中未示出)、像素界定层82和封装层83，驱动电路层中可以包括驱动晶体管和电容结构，发光器件可以包括第一电极层84、发光层和第二电极层85，封装层83可以包括第一封装层831、第二封装层832和第三封装层833。在显示基板的边框区的第一导电结构56上还可以设置有平坦层81、部分覆盖平坦层81和引出走线57的第一电极层84、设置于第一电极层84和平坦层81上的像素定义层82、位于第一电极层84和像素定义层82上的第二电极层85、部分覆盖限像素定义层82的支撑结构86以及阻挡结构87。
在另一些实施例提供，显示装置还可以包括覆晶薄膜层88和电路板89，覆晶薄膜层88与显示基板中的连接结构71接触，显示基板中的第一布线层53通过连接结构71、覆晶薄膜层88与电路板89绑定，其中，在一些实施例中，电路板89可以为柔性电路板FPC。
需要说明的是，本发明实施例中对显示装置的驱动电路层、平坦层、发光器件、像素界定层和封装层的设置方式不做特别的限定，可以采用常规的方式设置，为了简要起见在此不再赘述。
以上为本发明实施例提供的显示基板以及显示装置，另外，在本发明实施例中还相应提供了显示基板的制备方法。
参见图15所示，图15示出了本发明实施例提供显示基板制备方法流程示意图，其包括：
步骤S101：提供第一绝缘结构51，第一绝缘结构51包括显示区和边框区，边框区围绕显示区设置。
步骤S102：刻蚀第一绝缘结构51以在显示区的第一绝缘结构51内形成至少一个第一沟槽52。
步骤S103：在第一绝缘结构51上形成第一布线层53，第一布线层53覆盖部分第一绝缘结构51以及第一沟槽52的侧面和底表面。
步骤S104：在第一布线层53上形成第二绝缘结构54。
步骤S105：刻蚀第二绝缘结构54，以在边框区的第二绝缘结构54内形成至少一个第一通孔55。
步骤S106：形成第一导电结构56，第一导电结构56覆盖第二绝缘结构54的部分上表面以及至少覆盖第一通孔55的侧壁和底表面，且与第一通孔55下方的第一布线层接触53。
其中，第一绝缘结构51可以包括至少一层柔性基底层，柔性基底层可以采用聚酰亚胺(Polyimide，PI)形成，当第一绝缘结构51采用柔性基底层时，可以在基板50上设置第一绝缘结构51，基板50可以为玻璃等硬质基板，以支撑第一绝缘结构51。
在步骤S102中可以采用干法刻蚀或湿法刻蚀工艺在显示区的第一绝缘结构51内形成至少一个沟槽52。在一些实施例中，第一沟槽52的深度可以等于第一绝缘结构51的厚度，具体可参见图5所示；在另一些实施例中，第一沟槽52的深度可以小于第一绝缘结构51的厚度，具体请参见图16所示，图16示出了本发明实施例提供的第一绝缘结构剖面结构示意图。
步骤S103可以具体为采用涂覆、磁控溅射或等离子体沉积等工艺沉积导电层，再利用刻蚀工艺对导电层进行刻蚀以形成目标图案的第一布线层53，参见图17所示，图17示出了本发明实施例提供的形成有第一布线层的第一绝缘结构剖面结构示意图。
在步骤S104中可以采用涂敷、物理气相沉积或化学气相沉积等常规沉积工艺在第一布线层53上形成第二绝缘结构54，参见图18所示，图18示出了本发明实施例提供形成有第二绝缘结构的剖面结构示意图。
在步骤S105中可以采用干法或湿法刻蚀工艺对边框区内的第二绝缘结构54进行刻蚀，以在第二绝缘结构54上形成至少一个第一通孔55，该第一通孔55可以显露出部分第一布线层53，参见图19所示，图19示出了本发明实施例提供的在第二绝缘结构内设置有第一通孔的剖面结构示意图。
在步骤S106中可以为通过涂覆或等离子化学气相沉积等工艺沉积导电层，再采用刻蚀工艺得到目标图案的第一导电层561，在一些实施例中，第一导电层561覆盖第二绝缘结构54的部分上表面以及覆盖第一通孔55的侧壁和底表面。参见图20所示，图20示出了本发明实施例提供的形成有第一导电层的剖面结构示意图。其中，第一导电层561可以为第一栅线层，第二绝缘结构54可以包括依次层叠的PI层541、缓冲层542和第一栅绝缘层543，具体可参见图7所示，相应的，步骤S104可以采用涂敷、物理气相沉积或化学气相沉积等常规沉积工艺在第一布线层53上依次沉积PI层541、缓冲层542和第一栅绝缘层543。
为了实现与显示区中走线的连接，例如和由显示区引出的引出走线57连接，在步骤S106之后还可以形成覆盖第一导电层561和第一栅绝缘层543的层间介质层58；刻蚀层间介质层58，以在层间介质层58内形成有第三通孔59，引出走线57可以覆盖部分层间介质层58并填充满第三通孔59，且与第三通孔59下方的第一导电层561接触，进而可以将显示区的数据信号线通过第一导电层561、第一通孔55引至第一布线层53，具体可参见图7所示。
在另一些实施例中，第一导电层561可以覆盖第二绝缘结构54的部分上表面并填充满第一通孔55，具体可以参见图6所示。在一些实施例中，第一导电层561可以和显示区中的源漏极层同步形成，其中，第二绝缘结构54可以包括依次层叠的PI层、缓冲层、第一栅绝缘层、第二栅绝缘层和层间介质层，第一导电层561的上表面可以和显示区中源漏极层的上表面处于相同的水平高度，相应的，步骤S104还可以为可以采用涂敷、物理气相沉积或化学气相沉积等常规沉积工艺在第一布线层53上依次沉积PI层、缓冲层、第一栅绝缘层、第二栅绝缘层和层间介质层。
导电结构还可以包括多层导电层，在一些实施例中，步骤S106还可以包括：
沉积第一导电层561，第一导电层561覆盖第二绝缘结构54的部分上表面以及至少覆盖第一通孔55的侧壁和底表面，且与第一通孔55下方的第一布线层53接触；
沉积第二绝缘介质层(图中未示出)，第二绝缘介质层覆盖位于第二绝缘结构54上的第一导电层561；
沉积第二导电层562，第二导电层562覆盖第二绝缘介质层且在第一通孔55内第二导电层562和第一导电层561接触。利用该方法形成的导电结构56可以参见图8所示。
在另一些实施例中，在沉积第二绝缘介质层之后沉积第二导电层562之前，还可以依次沉积第三导电层563和第三绝缘介质层，其中，第三导电层563覆盖第二绝缘介质层，在第一通孔55内和5第一导电层561、第二导电层562接触，第三绝缘介质层覆盖位于第二绝缘介质层上的第二导电层562，具体可参见图9所示。
在本发明实施例中，在形成显示基板之后，还可以包括：
步骤S107：剥离基板50，参见图21所示，图21示出了剥离基板后的显示基板剖面结构示意图。
步骤S108：形成连接结构71，连接结构71设置于第一绝缘结构51远离第二绝缘结构54的一侧，且与位于第一沟槽52底表面的第一布线层53接触。
在第一沟槽52的深度等于第一绝缘结构51时，步骤S108可以具体为采用涂覆等方式在第一绝缘结构51远离第二绝缘结构54的一侧表面即第一绝缘结构51的背面形成连接结构71，该连接结构71至少覆盖剥离基板50后显露出的第一布线层53，具体可参见图9所示。
在另一些实施例中，为了避免剥离基板50时对第一布线层53造成损伤，刻蚀深度小于第一绝缘结构51的第一沟槽52，从而在步骤S108中可以具体为：
对第一绝缘结构51远离第二绝缘结构54的一侧表面进行刻蚀，以显露出位于第一沟槽52内的第一布线层53；
设置连接结构71，部分连接结构71设置于第一绝缘结构51内与第一布线层53接触。
其中，对第一绝缘结构51远离第二绝缘结构54的一侧表面进行刻蚀之前还可以包括：
沉积绝缘膜层72，绝缘膜层72覆盖第一绝缘结构51远离第二绝缘结构54的一侧，具体可参见图22所示，图22示出了本发明实施例提供的设置有绝缘膜层的显示基板剖面结构示意图；
刻蚀绝缘膜层72，以至少显露出位于第一沟槽52位置处的第一绝缘结构51，参见图23所示，图23示出了本发明实施例提供的从第一绝缘结构背面显露出第一布线层的显示基板剖面结构示意图。
在一些实施例中，为了和外部电路连接，还可以设置连接结构71，可参见图24所示，图24示出了本发明实施例提供的显示基板剖面结构示意图。该连接结构71可以与覆晶薄膜层88接触，第一布线层53通过连接结构71、覆晶薄膜层88与电路板89绑定，具体可参见图14。
其中，绝缘膜层72可以由高分子材料组成，以保护第一绝缘结构51的背面在刻蚀过程中不会受到破坏。其中刻蚀绝缘膜层72或者第一绝缘结构51可以采用激光刻蚀、干法刻蚀或湿法刻蚀工艺。需要说明的是，在其他实施例中还可以直接沉积覆盖第一绝缘结构51远离第二绝缘结构54的一侧部分表面的绝缘膜层72，以显露出第一沟槽52对应位置处的第一绝缘结构51。
在本发明实施例中，由显示区引出的数据信号类型不同时，不同类型的数据信号分别连接不同的导电结构，并通过不同的通孔实现与布线层中相应走线的连接。参见图25所示，图25示出了本发明实施例提供的形成有第二布线层的显示基板制备方法流程图，在所述第一绝缘结构51上形成第一布线层53之后，所述方法还可以包括：
步骤S201：沉积第一绝缘介质层67，第一绝缘介质层67覆盖第一绝缘结构51和第一布线层53。
步骤S202:刻蚀第一绝缘介质层67和第一绝缘结构51，以在显示区的第一绝缘结构51内形成至少一个第二沟槽62，第二沟槽62和第一沟槽52间隔设置。
步骤S203：形成第二布线层63，第二布线层63覆盖第一绝缘介质层67，且覆盖第二沟槽62的侧面和底表面。
步骤S204：刻蚀第二绝缘结构54，以在边框区的第二绝缘结构54内形成至少一个第二通孔65，第二通孔65和第一通孔55间隔设置。
步骤S205：形成第二导电层66，第二导电层66覆盖第二绝缘结构54的部分上表面以及至少覆盖第二通孔65的侧壁和底表面，且与第二通孔65下方的第二布线层63接触。
在本发明实施例中，步骤S201可以具体为采用物理气相沉积工艺或者化学气相沉积工艺沉积第一绝缘介质层67。
在步骤S202中，可以利用干法刻蚀工艺或者湿法刻蚀工艺刻蚀第一绝缘介质层67和第一绝缘结构51，在一些实施例中，第二沟槽62可以采用和第一沟槽61相同的方式形成。
步骤S203至步骤S205可以采用和步骤S103、步骤S105以及步骤S106相同的方式执行，为了简要起见在此不再赘述，具体可参见上文中的描述。
以上为本发明提供的显示基板制备方法，通过在显示区的第一绝缘结构51内刻蚀形成至少一个第一沟槽52，形成在第一绝缘结构51上且覆盖第一沟槽52侧面和底表面的第一布线层，在第一布线层53上形成在边框区内设置有至少一个第一通孔55的第二绝缘结构54，以及形成覆盖第二绝缘结构54的部分上表面并至少覆盖第一通孔55的侧壁和底表面且与第一通孔55下方的第一布线层53接触的第一导电结构56。通过将第一布线层53设置在第一绝缘结构51和第二绝缘结构54之间，由第一导电结构56通过第一通孔55与第一布线层53接触，进而可以通过第一布线层53实现与外部的连接，有效减小了布线区并避免了弯折区的出现，极大的实现了边框的窄化。另外，对于设置在基板50上并且设置有第一沟槽52深度小于第一绝缘结构51厚度的显示基板，还可以包括剥离基板50，再利用刻蚀工艺对第一绝缘结构51远离第二绝缘结构54的一侧进行刻蚀，以显露出第一布线层53，该方法可以有效避免在第一沟槽52内的第一布线层53和基板50直接接触，剥离基板50时对第一布线层53造成损伤。
本发明的另一方面还提供了一种显示装置的制备方法，该显示装置包括显示基板，显示基板可以使用如上所述的显示基板制备方法制备。显示装置还可以设置有驱动电路层、平坦层、发光器件、像素界定层和封装层，驱动电路层中可以包括驱动晶体管和电容结构，本发明实施例中对显示装置中驱动电路层、平坦层、发光器件、像素界定层和封装层的制备方法不做特别的限定，可以采用常规的方法制备，为了简要起见在此不再赘述。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种显示基板，其特征在于，包括：
第一绝缘结构，所述第一绝缘结构包括显示区和边框区，所述边框区围绕所述显示区设置，所述显示区的所述第一绝缘结构内设置有至少一个第一沟槽；
第一布线层，所述第一布线层设置在所述第一绝缘结构上，且覆盖所述第一沟槽的侧面和底表面；
第二绝缘结构，所述第二绝缘结构设置在所述第一布线层上，所述边框区的所述第二绝缘结构内设置有至少一个第一通孔；
第一导电结构，所述第一导电结构覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第一通孔的侧壁和底表面，且与所述第一通孔下方的所述第一布线层接触；
连接结构，所述连接结构设置于所述第一绝缘结构远离所述第二绝缘结构的一侧，且与位于所述第一沟槽底表面的所述第一布线层接触。
2.根据权利要求1所述的显示基板，其特征在于，所述第一沟槽的深度小于或等于所述第一绝缘结构的厚度，当所述第一沟槽的深度小于所述第一绝缘结构的厚度时，部分所述连接结构设置于所述第一绝缘结构内与所述第一布线层接触。
3.根据权利要求1所述的显示基板，其特征在于，所述显示区的所述第一绝缘结构内还设置有至少一个第二沟槽，所述第二沟槽和所述第一沟槽间隔设置；
所述显示基板还包括第二布线层，所述第二布线层设置在所述第一绝缘结构上，且覆盖所述第二沟槽的侧面和底表面，所述第二布线层和所述第一绝缘结构之间还设置有第一绝缘介质层，所述第一绝缘介质层覆盖所述第一绝缘结构和所述第一布线层；
所述边框区的所述第二绝缘结构内还设置有至少一个第二通孔，所述第二通孔和所述第一通孔间隔设置；
第二导电结构，所述第二导电结构覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第二通孔的侧壁和底表面，且与所述第二通孔下方的所述第二布线层接触。
4.根据权利要求1至3中任意一项所述的显示基板，其特征在于，所述第一导电结构包括第一导电层，所述第一导电层填充满所述第一通孔。
5.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述第一导电结构包括堆叠设置的第一导电层和第二导电层，所述第一通孔内的所述第一导电层和所述第二导电层接触，所述第二绝缘结构上的所述第一导电层和所述第二导电层之间设置有第二绝缘介质层。
6.根据权利要求5所述的显示基板，其特征在于，所述第一导电层和所述第二导电层之间还设置有第三导电层，所述第一通孔内的所述第一导电层、所述第三导电层和所述第二导电层接触，所述第二绝缘结构上的所述第一导电层和所述第三导电层之间设置有第三绝缘介质层，所述第三导电层和所述第二导电层之间设置有所述第二绝缘介质层。
7.一种显示装置，其特征在于，所述显示装置包括如上权利要求1至6中任意一项所述的显示基板。
8.根据权利要求7所述的显示装置，其特征在于，所述显示装置还包括覆晶薄膜层和电路板，所述覆晶薄膜层与所述显示基板中的连接结构接触，所述显示基板中的第一布线层通过所述连接结构、所述覆晶薄膜层与所述电路板绑定。
9.一种显示基板制备方法，其特征在于，包括：
提供第一绝缘结构，所述第一绝缘结构包括显示区和边框区，所述边框区围绕所述显示区设置，所述第一绝缘结构设置在基板上；
刻蚀所述第一绝缘结构以在所述显示区的所述第一绝缘结构内形成至少一个第一沟槽；
在所述第一绝缘结构上形成第一布线层，所述第一布线层覆盖部分所述第一绝缘结构以及所述第一沟槽的侧面和底表面；
在所述第一布线层上形成第二绝缘结构；
刻蚀所述第二绝缘结构，以在所述边框区的所述第二绝缘结构内形成至少一个第一通孔；
形成第一导电结构，所述第一导电结构覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第一通孔的侧壁和底表面，且与所述第一通孔下方的所述第一布线层接触；
剥离所述基板；
形成连接结构，所述连接结构设置于所述第一绝缘结构远离所述第二绝缘结构的一侧，且与位于所述第一沟槽底表面的所述第一布线层接触。
10.根据权利要求9所述的方法，其特征在于，所述第一沟槽的深度小于或等于所述第一绝缘结构的厚度，当所述第一沟槽的深度小于所述第一绝缘结构的厚度时，形成所述连接结构包括：
对所述第一绝缘结构远离所述第二绝缘结构的一侧表面进行刻蚀，以显露出位于所述第一沟槽内的所述第一布线层；
设置所述连接结构，部分所述连接结构设置于所述第一绝缘结构内与所述第一布线层接触。
11.根据权利要求10所述的方法，其特征在于，对所述第一绝缘结构远离所述第二绝缘结构的一侧表面进行刻蚀，以显露出位于所述第一沟槽内的所述第一布线层之前，还包括：
沉积绝缘膜层，所述绝缘膜层覆盖所述第一绝缘结构远离所述第二绝缘结构的一侧；
刻蚀所述绝缘膜层，以至少显露出位于所述第一沟槽位置处的所述第一绝缘结构。
12.根据权利要求9所述的方法，其特征在于，在所述第一绝缘结构上形成第一布线层之后，所述方法还包括：
沉积第一绝缘介质层，所述第一绝缘介质层覆盖所述第一绝缘结构和所述第一布线层；
刻蚀所述第一绝缘介质层和所述第一绝缘结构，以在所述显示区的所述第一绝缘结构内形成至少一个第二沟槽，所述第二沟槽和所述第一沟槽间隔设置；
形成第二布线层，所述第二布线层覆盖所述第一绝缘介质层，且覆盖所述第二沟槽的侧面和底表面；
刻蚀所述第二绝缘结构，以在所述边框区的所述第二绝缘结构内形成至少一个第二通孔，所述第二通孔和所述第一通孔间隔设置；
形成第二导电层，所述第二导电层覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第二通孔的侧壁和底表面，且与所述第二通孔下方的所述第二布线层接触。
13.根据权利要求9至12中任意一项所述的方法，其特征在于，所述形成第一 导电结构包括：
沉积第一导电层，所述第一导电层覆盖所述第二绝缘结构的部分上表面以及至少覆盖所述第一通孔的侧壁和底表面，且与所述第一通孔下方的所述第一布线层接触；
沉积第二绝缘介质层，所述第二绝缘介质层覆盖位于所述第二绝缘结构上的所述第一导电层；
沉积第二导电层，所述第二导电层覆盖所述第二绝缘介质层且在所述第一通孔内所述第二导电层和所述第一导电层接触。
14.根据权利要求13所述的方法，其特征在于，所述沉积第二绝缘介质层之后，沉积第二导电层之前还包括：依次沉积第三导电层和第三绝缘介质层，其中，所述第三导电层覆盖所述第二绝缘介质层，且在所述第一通孔内和所述第一导电层、所述第二导电层接触，所述第三绝缘介质层覆盖位于所述第二绝缘介质层上的所述第二导电层。
15.一种显示装置制备方法，其特征在于，所述显示装置包括显示基板，所述显示基板使用权利要求9至14中任意一项所述的显示基板制备方法制备。
CN202110198675.1A 2021-02-22 2021-02-22 显示基板、显示装置、显示基板以及显示装置制备方法 Active CN112992937B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110198675.1A CN112992937B (zh) 2021-02-22 2021-02-22 显示基板、显示装置、显示基板以及显示装置制备方法
US17/548,761 US20220271059A1 (en) 2021-02-22 2021-12-13 Display substrate, display device, display substrate, method of forming display substrate, and method of forming display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110198675.1A CN112992937B (zh) 2021-02-22 2021-02-22 显示基板、显示装置、显示基板以及显示装置制备方法

Publications (2)

Publication Number Publication Date
CN112992937A CN112992937A (zh) 2021-06-18
CN112992937B true CN112992937B (zh) 2022-07-15

Family

ID=76349464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110198675.1A Active CN112992937B (zh) 2021-02-22 2021-02-22 显示基板、显示装置、显示基板以及显示装置制备方法

Country Status (2)

Country Link
US (1) US20220271059A1 (zh)
CN (1) CN112992937B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871435B (zh) * 2021-09-18 2023-05-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933162A (zh) * 2017-05-29 2018-12-04 三星显示有限公司 有机发光显示设备以及制造有机发光显示设备的方法
CN110797348A (zh) * 2019-10-12 2020-02-14 武汉华星光电半导体显示技术有限公司 一种显示面板
CN110838468A (zh) * 2019-11-19 2020-02-25 京东方科技集团股份有限公司 显示基板的制作方法、显示基板、显示面板及显示装置
CN111047994A (zh) * 2014-09-22 2020-04-21 索尼公司 显示装置、制造显示装置的方法以及电子装置
CN112133729A (zh) * 2020-09-25 2020-12-25 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5128091B2 (ja) * 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法
KR20130015829A (ko) * 2011-08-05 2013-02-14 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 액정 표시 장치
KR101577659B1 (ko) * 2014-04-29 2015-12-16 엘지디스플레이 주식회사 표시장치용 어레이 기판의 리워크 방법 및 어레이 기판
JP6593416B2 (ja) * 2017-10-23 2019-10-23 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111047994A (zh) * 2014-09-22 2020-04-21 索尼公司 显示装置、制造显示装置的方法以及电子装置
CN108933162A (zh) * 2017-05-29 2018-12-04 三星显示有限公司 有机发光显示设备以及制造有机发光显示设备的方法
CN110797348A (zh) * 2019-10-12 2020-02-14 武汉华星光电半导体显示技术有限公司 一种显示面板
CN110838468A (zh) * 2019-11-19 2020-02-25 京东方科技集团股份有限公司 显示基板的制作方法、显示基板、显示面板及显示装置
CN112133729A (zh) * 2020-09-25 2020-12-25 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20220271059A1 (en) 2022-08-25
CN112992937A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
US11923382B2 (en) Method of fabricating array substrate, array substrate and display device
US10985194B2 (en) Display panel and display device
CA2129762C (en) Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform
CN111430421B (zh) 显示装置及其制造方法
CN109670475B (zh) 光感模组和显示面板
CN111583812B (zh) 连接基板及制备方法、拼接屏、显示装置
CN112687190B (zh) 显示面板、显示装置及显示面板的制备方法
TW202032226A (zh) 軟性電路結構
CN113782546B (zh) 显示面板和显示装置
US6710547B2 (en) Organic EL display device
CN112992937B (zh) 显示基板、显示装置、显示基板以及显示装置制备方法
CN110854175B (zh) 阵列基板及其制备方法、显示面板
US11538892B2 (en) Display panel having circuits on opposing sides of insulating substrate connected by tapered through hole and pad, manufacturing method thereof, and display device
US20050040544A1 (en) Electric circuit substrate
CN115657352A (zh) 显示面板及显示装置
CN110504292B (zh) 阵列基板、显示面板及显示装置
CN111081714B (zh) 柔性阵列基板及其制备方法、显示面板
US8164195B2 (en) Pad structure of semiconductor integrated circuit apparatus
CN112951096B (zh) 显示面板及其制备方法
US11955590B2 (en) Display panel and method for making the same
CN216288456U (zh) 显示面板
CN114551557A (zh) 一种阵列基板及其制备方法、显示面板
CN117881228A (zh) 显示面板以及显示装置
CN116013935A (zh) 显示面板及其制作方法
CN117479643A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant