CN110838468A - 显示基板的制作方法、显示基板、显示面板及显示装置 - Google Patents
显示基板的制作方法、显示基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN110838468A CN110838468A CN201911135495.8A CN201911135495A CN110838468A CN 110838468 A CN110838468 A CN 110838468A CN 201911135495 A CN201911135495 A CN 201911135495A CN 110838468 A CN110838468 A CN 110838468A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- pattern
- gate
- etching barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 329
- 238000000034 method Methods 0.000 claims abstract description 75
- 230000008569 process Effects 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 238000005452 bending Methods 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims abstract description 24
- 238000000059 patterning Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 102100023621 4-hydroxyphenylpyruvate dioxygenase-like protein Human genes 0.000 description 1
- 101001048445 Homo sapiens 4-hydroxyphenylpyruvate dioxygenase-like protein Proteins 0.000 description 1
- 101000639970 Homo sapiens Sodium- and chloride-dependent GABA transporter 1 Proteins 0.000 description 1
- 102100033927 Sodium- and chloride-dependent GABA transporter 1 Human genes 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种显示基板的制作方法、显示基板、显示面板及显示装置，包括：提供一衬底基板；在衬底基板上依次形成刻蚀阻挡层和缓冲层；在缓冲层上依次形成有源层的图案、第一栅极层的图案、第二栅极层的图案、层间介质层的图案和第一源漏极层的图案；在第一源漏极层上形成绝缘层；采用一次构图工艺，在弯折区域形成贯穿绝缘层、缓冲层和刻蚀阻挡层的第一镂空结构。通过将相关技术中绝缘层的一道掩膜工艺与缓冲层和刻蚀阻挡层的一道掩膜工艺合并进行，使得仅通过一次构图，同时形成了绝缘层、缓冲层和刻蚀阻挡层的图案，减少了一次掩膜工序，提高了产能，节约了成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板的制作方法、显示基板、显示面板及显示装置。
背景技术
随着用户端对手机功能的要求不断提高，显示面板设计也在不断进行改进与提升。为实现全屏显示，显示面板设计引入了Pad Bending技术。Pad Bending技术的引入增加了BP的工序流程，需在原有的工序基础上增加EBA、EBB两道Mask工艺以去除弯折区域的无机层，实现弯折区域的开槽，获得优良的弯折效果。其中，EBA掩膜工艺用于实现对第一栅绝缘层和第二栅绝缘层位于弯折区域的部分进行刻蚀；EBA掩膜工艺用于实现对缓冲层和刻蚀阻挡层位于弯折区域的部分进行刻蚀。如此，不仅影响了工厂产能，同时增加了两道Mask相关的资材成本。
发明内容
有鉴于此，本发明实施例提供一种显示基板的制作方法、显示基板、显示面板及显示装置，用以减少掩膜工序，提高产能，节约成本。
因此，本发明实施例提供的一种显示基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上依次形成刻蚀阻挡层和缓冲层；
在所述缓冲层上依次形成有源层的图案、第一栅极层的图案、第二栅极层的图案、层间介质层的图案和第一源漏极层的图案；
在所述第一源漏极层上形成绝缘层；
采用一次构图工艺，在弯折区域形成贯穿所述绝缘层、所述缓冲层和所述刻蚀阻挡层的第一镂空结构。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在形成有源层的图案之后，且在形成第一栅极层的图案之前，还包括：
在所述有源层上形成第一栅绝缘层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在形成第一栅极层的图案之后，且在形成第二栅极层的图案之前，还包括：
在所述第一栅极层上形成第二栅绝缘层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，形成层间介质层的图案，具体包括：
采用一次构图工艺，在所述弯折区域形成贯穿所述层间介质层、所述第一栅绝缘层和所述第二栅绝缘层的第二镂空结构。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在采用一次构图工艺，在所述弯折区域形成贯穿所述层间介质层、所述第一栅绝缘层和所述第二栅绝缘层的第二镂空结构的同时，还包括：
在显示区域形成贯穿所述层间介质层、所述第一栅绝缘层和所述第二栅绝缘层的第三镂空结构。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，采用一次构图工艺，在弯折区域形成贯穿所述绝缘层、所述缓冲层和所述刻蚀阻挡层的第一镂空结构，具体包括：
采用半色调掩膜板在所述绝缘层上形成在所述弯折区域具有镂空图案且在显示区域具有第一凹槽的光刻胶层；
对所述绝缘层、所述缓冲层、所述刻蚀阻挡层进行干法刻蚀，在所述弯折区域形成具有通孔的所述绝缘层和所述缓冲层，以及具有第二凹槽的所述刻蚀阻挡层；
对所述第一凹槽所在区域和所述通孔周围的所述光刻胶层进行灰化处理；
对所述刻蚀阻挡层和所述绝缘层进行干法刻蚀，形成贯穿所述绝缘层、所述缓冲层和所述刻蚀阻挡层的第一镂空结构，并暴露所述第一凹槽所在区域的所述第一源漏极层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，采用一次构图工艺，在弯折区域形成贯穿所述绝缘层、所述缓冲层和所述刻蚀阻挡层的第一镂空结构之后，还包括：
在所述绝缘层上依次形成第一平坦层的图案、第二源漏极层的图案、第二平坦层的图案、阳极层的图案和像素界定层的图案。
基于同一发明构思，本发明实施例提供了一种采用上述制作方法制备的显示基板，包括：衬底基板，在所述衬底基板上依次设置的刻蚀阻挡层、缓冲层、有源层、第一栅极层、第二栅极层、层间介质层、第一源漏极层和绝缘层；
其中，所述绝缘层、所述刻蚀阻挡层和所述缓冲层在弯折区域设置有相通的第一镂空结构。
基于同一发明构思，本发明实施例提供了一种显示面板，包括：上述显示基板。
基于同一发明构思，本发明实施例提供了一种显示装置，包括：上述显示面板。
本发明有益效果如下：
本发明实施例提供的一种显示基板的制作方法、显示基板、显示面板及显示装置，包括：提供一衬底基板；在衬底基板上依次形成刻蚀阻挡层和缓冲层；在缓冲层上依次形成有源层的图案、第一栅极层的图案、第二栅极层的图案、层间介质层的图案和第一源漏极层的图案；在第一源漏极层上形成绝缘层；采用一次构图工艺，在弯折区域形成贯穿绝缘层、缓冲层和刻蚀阻挡层的第一镂空结构。通过将相关技术中绝缘层的一道掩膜工艺与缓冲层和刻蚀阻挡层的一道掩膜工艺合并进行，使得仅通过一次构图，同时形成了绝缘层、缓冲层和刻蚀阻挡层的图案，减少了一次掩膜工序，提高了产能，节约了成本。
附图说明
图1为本发明实施例提供的显示基板的制作方法的流程图；
图2至图11分别为本发明实施例提供的制作过程中各步骤对应显示基板的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
相关技术中，全面屏的掩膜工艺按执行的先后顺序依次为：有源层(ACT)的掩膜工艺→第一栅极层(GAT1)的掩膜工艺→第二栅极层(GAT2)的掩膜工艺→层间介质层(CNT)的掩膜工艺→第一源漏极层(SD1)的掩膜工艺→绝缘层(PVX)的掩膜工艺→第一栅绝缘层和第二栅绝缘层的掩膜工艺(EBA)→缓冲层和刻蚀阻挡层的掩膜工艺(EBB)→第一平坦层(PLN1)的掩膜工艺→第二源漏极层(SD2)的掩膜工艺→第二平坦层(HPLN2)的掩膜工艺→阳极层(AND)的掩膜工艺→像素界定层(HPDL)的掩膜工艺。可见，掩膜工序较多，影响产能，耗费资材。
针对相关技术中存在的上述问题，本发明实施例提供了一种显示基板的制作方法、显示基板、显示面板及显示装置。
下面结合附图，对本发明实施例提供的一种显示基板的制作方法、显示基板、显示面板及显示装置的具体实施方式进行详细地说明。
本发明实施例提供的一种显示基板的制作方法，如图1所示，包括：
S101、提供一衬底基板201；
S102、在衬底基板201上依次形成刻蚀阻挡层202和缓冲层203；
S103、在缓冲层203上依次形成有源层(图中未示出)的图案、第一栅极层(图中未示出)的图案、第二栅极层(图中未示出)的图案、层间介质层204的图案(如图2所示)和第一源漏极层205的图案(如图3所示)；
S104、在第一源漏极层205上形成绝缘层206，如图4所示；
S105、采用一次构图工艺，在弯折区域形成贯穿绝缘层206、缓冲层203和刻蚀阻挡层202的第一镂空结构，如图5所示。
在本发明实施例提供的上述制作方法中，通过将相关技术中绝缘层206的一道掩膜工艺与缓冲层203、刻蚀阻挡层202的一道掩膜工艺合并进行，使得仅通过一次构图，同时形成了绝缘层206、缓冲层203和刻蚀阻挡层202的图案，减少了一次掩膜工序，提高了产能，节约了成本。
可选地，在本发明实施例提供的上述制作方法中，为了实现有源层(图中未示出)与第一栅极层(图中未示出)之间的绝缘，在执行步骤S103中的形成有源层(图中未示出)的图案之后，且在执行步骤S103中的形成第一栅极层(图中未示出)的图案之前，还需要执行以下步骤：
在有源层(图中未示出)上形成第一栅绝缘层207，如图2至图5所示。
可选地，在本发明实施例提供的上述制作方法中，在形成第一栅极层(图中未示出)的图案之后，且在形成第二栅极层(图中未示出)的图案之前，还需要执行以下步骤：
在第一栅极层(图中未示出)上形成第二栅绝缘层208，如图2至图5所示。
通过在第一栅极层(图中未示出)的图案与第二栅极层(图中未示出)的图案之间设置第二栅绝缘层208，使得第一栅极层(图中未示出)的图案与第二栅极层(图中未示出)的图案构成了像素电路中的电容结构。
可选地，在本发明实施例提供的上述制作方法中，步骤S103中的形成层间介质层204的图案，具体可以通过以下方式进行实现：
采用一次构图工艺，在弯折区域B形成贯穿层间介质层204、第一栅绝缘层207和第二栅绝缘层208的第二镂空结构，如图2所示。
一般地，在本发明实施例提供的上述制作方法中，在采用一次构图工艺，在弯折区域B形成贯穿层间介质层204、第一栅绝缘层207和第二栅绝缘层208的第二镂空结构的同时，还需要执行以下操作：
在显示区域AA形成贯穿层间介质层204、第一栅绝缘层207和第二栅绝缘层208的第三镂空结构，如图2所示。
也就是说，在本发明实施例提供的上述制作方法中，将相关技术中制作层间介质层204的掩膜工艺与制作第一栅绝缘层207和第二栅绝缘层208的掩膜工艺(EBA)进行了合并，仅采用一次掩膜工艺，同时形成了层间介质层204、第一栅绝缘层207和第二栅绝缘层208的图案。因此，进一步减少了掩膜工艺，提高了产能，降低了资材成本。
可选地，在本发明实施例提供的上述制作方法中，采用一次构图工艺，在弯折区域B形成贯穿绝缘层206、缓冲层203和刻蚀阻挡层202的第一镂空结构，具体可以包括以下步骤：
采用半色调掩膜板在绝缘层206上形成在弯折区域B具有镂空图案且在显示区域AA具有第一凹槽的光刻胶层PR，如图6所示；
对绝缘层206、缓冲层203、刻蚀阻挡层202进行干法刻蚀，在弯折区域B形成具有通孔的绝缘层206和缓冲层203，以及具有第二凹槽的刻蚀阻挡层202，如图7所示；
对第一凹槽所在区域和通孔周围的光刻胶层PR进行灰化处理，如图8所示；
对刻蚀阻挡层202和绝缘层206进行干法刻蚀，形成贯穿绝缘层206、缓冲层203和刻蚀阻挡层202的第一镂空结构，并暴露第一凹槽所在区域的第一源漏极层205，如图9所示。
可见，在本发明实施例提供的上述制作方法中，采用半色调掩膜板实现了对绝缘层206、缓冲层203和刻蚀阻挡层202的构图，避免了采用一掩膜板对绝缘层206进行构图制作，并采用另一掩膜板对缓冲层203和刻蚀阻挡层202进行构图制作，从而减少了掩膜工序，提高了产能，降低了资材成本。
可以理解的是，在采用半色调掩膜板实现对绝缘层206、缓冲层203和刻蚀阻挡层202的构图之后，一般会将光刻胶层PR剥离掉之后，再进行后续工艺。
一般地，在本发明实施例提供的上述制作方法中，采用一次构图工艺，在弯折区域B形成贯穿绝缘层206、缓冲层203和刻蚀阻挡层202的第一镂空结构之后，还可以执行以下步骤：
在绝缘层206上依次形成第一平坦层209的图案(如图10所示)、第二源漏极层210的图案(如图11所示)、第二平坦层(图中未示出)的图案、阳极层(图中未示出)的图案和像素界定层(图中未示出)的图案。
基于同一发明构思，本发明实施例提供了一种采用上述制作方法制备的显示基板，包括：衬底基板201，在衬底基板201上依次设置的刻蚀阻挡层202、缓冲层203、有源层(图中未示出)、第一栅极层(图中未示出)、第二栅极层(图中未示出)、层间介质层204、第一源漏极层205和绝缘层206；
其中，绝缘层206、刻蚀阻挡层202和缓冲层203在弯折区域B设置有相通的第一镂空结构。
由于该显示基板解决问题的原理与上述制作方法解决问题的原理相似，因此，本发明实施例提供的该显示基板的实施可以参见本发明实施例提供的上述制作方法的实施，重复之处不再赘述。
基于同一发明构思，本发明实施例提供了一种显示面板，包括：上述显示基板。由于该显示面板解决问题的原理与上述显示基板解决问题的原理相似，因此，本发明实施例提供的该显示面板的实施可以参见本发明实施例提供的上述显示基板的实施，重复之处不再赘述。
基于同一发明构思，本发明实施例提供了一种显示装置，包括：上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与上述显示面板解决问题的原理相似，因此，本发明实施例提供的该显示装置的实施可以参见本发明实施例提供的上述显示面板的实施，重复之处不再赘述。
本发明提供的上述显示基板的制作方法、显示基板、显示面板及显示装置，包括：提供一衬底基板；在衬底基板上依次形成刻蚀阻挡层和缓冲层；在缓冲层上依次形成有源层的图案、第一栅极层的图案、第二栅极层的图案、层间介质层的图案和第一源漏极层的图案；在第一源漏极层上形成绝缘层；采用一次构图工艺，在弯折区域形成贯穿绝缘层、缓冲层和刻蚀阻挡层的第一镂空结构。通过将相关技术中绝缘层的一道掩膜工艺与缓冲层和刻蚀阻挡层的一道掩膜工艺合并进行，使得仅通过一次构图，同时形成了绝缘层、缓冲层和刻蚀阻挡层的图案，减少了一次掩膜工序，提高了产能，节约了成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种显示基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上依次形成刻蚀阻挡层和缓冲层；
在所述缓冲层上依次形成有源层的图案、第一栅极层的图案、第二栅极层的图案、层间介质层的图案和第一源漏极层的图案；
在所述第一源漏极层上形成绝缘层；
采用一次构图工艺，在弯折区域形成贯穿所述绝缘层、所述缓冲层和所述刻蚀阻挡层的第一镂空结构。
2.如权利要求1所述的制作方法，其特征在于，在形成有源层的图案之后，且在形成第一栅极层的图案之前，还包括：
在所述有源层上形成第一栅绝缘层。
3.如权利要求2所述的制作方法，其特征在于，在形成第一栅极层的图案之后，且在形成第二栅极层的图案之前，还包括：
在所述第一栅极层上形成第二栅绝缘层。
4.如权利要求3所述的制作方法，其特征在于，形成层间介质层的图案，具体包括：
采用一次构图工艺，在所述弯折区域形成贯穿所述层间介质层、所述第一栅绝缘层和所述第二栅绝缘层的第二镂空结构。
5.如权利要求4所述的制作方法，其特征在于，在采用一次构图工艺，在所述弯折区域形成贯穿所述层间介质层、所述第一栅绝缘层和所述第二栅绝缘层的第二镂空结构的同时，还包括：
在显示区域形成贯穿所述层间介质层、所述第一栅绝缘层和所述第二栅绝缘层的第三镂空结构。
6.如权利要求1所述的制作方法，其特征在于，采用一次构图工艺，在弯折区域形成贯穿所述绝缘层、所述缓冲层和所述刻蚀阻挡层的第一镂空结构，具体包括：
采用半色调掩膜板在所述绝缘层上形成在所述弯折区域具有镂空图案且在显示区域具有第一凹槽的光刻胶层；
对所述绝缘层、所述缓冲层、所述刻蚀阻挡层进行干法刻蚀，在所述弯折区域形成具有通孔的所述绝缘层和所述缓冲层，以及具有第二凹槽的所述刻蚀阻挡层；
对所述第一凹槽所在区域和所述通孔周围的所述光刻胶层进行灰化处理；
对所述刻蚀阻挡层和所述绝缘层进行干法刻蚀，形成贯穿所述绝缘层、所述缓冲层和所述刻蚀阻挡层的第一镂空结构，并暴露所述第一凹槽所在区域的所述第一源漏极层。
7.如权利要求1-6任一项所述的制作方法，其特征在于，采用一次构图工艺，在弯折区域形成贯穿所述绝缘层、所述缓冲层和所述刻蚀阻挡层的第一镂空结构之后，还包括：
在所述绝缘层上依次形成第一平坦层的图案、第二源漏极层的图案、第二平坦层的图案、阳极层的图案和像素界定层的图案。
8.一种采用如权利要求1-7任一项所述的制作方法制备的显示基板，其特征在于，包括：衬底基板，在所述衬底基板上依次设置的刻蚀阻挡层、缓冲层、有源层、第一栅极层、第二栅极层、层间介质层、第一源漏极层和绝缘层；
其中，所述绝缘层、所述刻蚀阻挡层和所述缓冲层在弯折区域设置有相通的第一镂空结构。
9.一种显示面板，其特征在于，包括：如权利要求8所述的显示基板。
10.一种显示装置，其特征在于，包括：如权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911135495.8A CN110838468A (zh) | 2019-11-19 | 2019-11-19 | 显示基板的制作方法、显示基板、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911135495.8A CN110838468A (zh) | 2019-11-19 | 2019-11-19 | 显示基板的制作方法、显示基板、显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110838468A true CN110838468A (zh) | 2020-02-25 |
Family
ID=69576777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911135495.8A Pending CN110838468A (zh) | 2019-11-19 | 2019-11-19 | 显示基板的制作方法、显示基板、显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110838468A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111754872A (zh) * | 2020-06-24 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 显示装置及其制备方法 |
| CN112885877A (zh) * | 2021-01-19 | 2021-06-01 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN112992937A (zh) * | 2021-02-22 | 2021-06-18 | 京东方科技集团股份有限公司 | 显示基板、显示装置、显示基板以及显示装置制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105549269A (zh) * | 2016-02-18 | 2016-05-04 | 深圳市华星光电技术有限公司 | 配向膜厚度均一性的优化方法及液晶显示面板 |
| CN106601133A (zh) * | 2017-02-28 | 2017-04-26 | 京东方科技集团股份有限公司 | 一种柔性显示面板、其制作方法及显示装置 |
| US20180342707A1 (en) * | 2017-05-29 | 2018-11-29 | Samsung Display Co., Ltd. | Organic light emitting display device and a method of manufacturing organic light emitting display device |
| CN108962948A (zh) * | 2018-07-04 | 2018-12-07 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
| US20190012031A1 (en) * | 2017-07-10 | 2019-01-10 | Samsung Display Co., Ltd. | Flexible organic light emitting display device and method of manufacturing the same |
| US20190181198A1 (en) * | 2017-12-08 | 2019-06-13 | Samsung Display Co., Ltd. | Display panel and method of fabricating the same |
-
2019
- 2019-11-19 CN CN201911135495.8A patent/CN110838468A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105549269A (zh) * | 2016-02-18 | 2016-05-04 | 深圳市华星光电技术有限公司 | 配向膜厚度均一性的优化方法及液晶显示面板 |
| CN106601133A (zh) * | 2017-02-28 | 2017-04-26 | 京东方科技集团股份有限公司 | 一种柔性显示面板、其制作方法及显示装置 |
| US20180342707A1 (en) * | 2017-05-29 | 2018-11-29 | Samsung Display Co., Ltd. | Organic light emitting display device and a method of manufacturing organic light emitting display device |
| US20190012031A1 (en) * | 2017-07-10 | 2019-01-10 | Samsung Display Co., Ltd. | Flexible organic light emitting display device and method of manufacturing the same |
| US20190181198A1 (en) * | 2017-12-08 | 2019-06-13 | Samsung Display Co., Ltd. | Display panel and method of fabricating the same |
| CN108962948A (zh) * | 2018-07-04 | 2018-12-07 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111754872A (zh) * | 2020-06-24 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 显示装置及其制备方法 |
| CN112885877A (zh) * | 2021-01-19 | 2021-06-01 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN112885877B (zh) * | 2021-01-19 | 2024-05-14 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
| CN112992937A (zh) * | 2021-02-22 | 2021-06-18 | 京东方科技集团股份有限公司 | 显示基板、显示装置、显示基板以及显示装置制备方法 |
| CN112992937B (zh) * | 2021-02-22 | 2022-07-15 | 京东方科技集团股份有限公司 | 显示基板、显示装置、显示基板以及显示装置制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110838468A (zh) | 显示基板的制作方法、显示基板、显示面板及显示装置 | |
| US9455324B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US9786696B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US9698178B2 (en) | Array substrate, method for manufacturing the same, and display apparatus | |
| US9812472B2 (en) | Preparation method of oxide thin-film transistor | |
| US20180151591A1 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| US8357570B2 (en) | Pixel structure and method for fabricating the same | |
| US11610949B2 (en) | Organic electroluminescence display panel, method for manufacturing the same, and display apparatus | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| US11664457B2 (en) | Display device and method of manufacturing thin film transistor | |
| US9543325B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display panel and display device | |
| US20170170213A1 (en) | Array substrate, manufacturing method for array substrate and display device | |
| US10915211B2 (en) | Touch panel, method for fabricating the same, and display device | |
| US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| EP3185287A1 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN106449521B (zh) | 显示基板及其制备方法、显示装置 | |
| US11437409B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN107910351B (zh) | Tft基板的制作方法 | |
| CN113540201A (zh) | 显示基板及显示装置 | |
| EP3163620B1 (en) | Low temperature poly-silicon thin film transistor array substrate and manufacturing method therefor and display device | |
| US11637127B2 (en) | Display substrate and method for forming the same and display device | |
| KR20190065458A (ko) | 어레이 기판 및 어레이 기판의 제조방법 | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| CN105140240B (zh) | 柔性基板及其制作方法、显示装置 | |
| CN109117025B (zh) | 显示面板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200225 |