KR20190065458A - 어레이 기판 및 어레이 기판의 제조방법 - Google Patents

어레이 기판 및 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20190065458A
KR20190065458A KR1020197015549A KR20197015549A KR20190065458A KR 20190065458 A KR20190065458 A KR 20190065458A KR 1020197015549 A KR1020197015549 A KR 1020197015549A KR 20197015549 A KR20197015549 A KR 20197015549A KR 20190065458 A KR20190065458 A KR 20190065458A
Authority
KR
South Korea
Prior art keywords
buffer layer
layer
array substrate
conductor buffer
channel
Prior art date
Application number
KR1020197015549A
Other languages
English (en)
Inventor
웬후이 리
Original Assignee
선전 로욜 테크놀로지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 로욜 테크놀로지스 컴퍼니 리미티드 filed Critical 선전 로욜 테크놀로지스 컴퍼니 리미티드
Publication of KR20190065458A publication Critical patent/KR20190065458A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예는 어레이 기판의 제조방법을 제공한다. 상기 어레이 기판의 제조방법은, 기판 위에 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 순차적으로 형성하는 단계; 금속층과 도체 버퍼층을 패터닝하여, 금속층에 소스 전극, 드레인 전극 및 양자 사이에 위치하는 채널을 형성하고, 도체 버퍼층의 일부는 채널에서 노출되는 단계; 채널에서 노출된 도체 버퍼층을 반도체화하여 채널 내에 반도체 영역을 형성하는 단계를 포함한다. 본 발명은 기존의 어레이 기판 구조의 금속 산화물 반도체층을 생략함으로써 제조 비용을 절감한다. 또한 채널을 형성하는 과정에서 도체 버퍼층을 에칭할 필요가 없기 때문에, 에칭 공정을 간소화하고, 에칭이 쉬워지며, 어레이 기판의 제조 비용이 더욱 절감된다. 본 발명의 어레이 기판은 제조 비용을 절감할 수 있다.

Description

어레이 기판 및 어레이 기판의 제조방법
본 발명은 표시 기술분야에 관한 것으로, 보다 구체적으로 어레이 기판 및 어레이 기판의 제조방법에 관한 것이다.
박막 트랜지스터(thin film transistor, TFT) 어레이 기판은 다양한 유형의 표시 장치에 널리 사용되고 있다. 종래 기술의 어레이 기판에 있어서, 소스/드레인층은 반도체층 위에 형성된다. 소스/드레인층은 금속층과 도체 버퍼층을 포함한다. 금속층과 반도체층 사이는 도체 버퍼층에 의해 분리된다. 이렇게 설정하는 목적은 소스/드레인층의 금속층이 반도체층에 확산되는 것을 방지하고, 금속층과 반도체층 사이의 접촉 저항을 감소시키며, 금속 펑크(metal puncture) 등 결함을 피하기 위한 것이다.
어레이 기판에 채널을 형성하는 과정에서, 금속반도체층을 노출시키기 위하여, 금속층과 도체 버퍼층을 순차적으로 에칭하는 것이 필요하다. 따라서, 종래 기술의 에칭 공정은 복잡하고 어렵기 때문에 어레이 기판의 제조 비용이 높아진다.
본 발명의 목적은 에칭 공정을 간소화하여 어레이 기판의 제조 비용을 절감할 수 있는 어레이 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상술한 제조 방법으로 제조된 어레이 기판을 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명은 다음과 같은 기술 방안을 제공한다.
본 발명에 따른 어레이 기판의 제조 방법은,
기판 위에 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 순차적으로 형성하는 단계;
금속층과 도체 버퍼층을 패터닝하여, 금속층에 소스 전극, 드레인 전극 및 양자 사이에 위치하는 채널을 형성하고, 도체 버퍼층의 일부는 채널에서 노출되는 단계;
채널에서 노출된 도체 버퍼층을 반도체화하여 채널 내에 반도체 영역을 형성하는 단계를 포함한다.
그 중에서, 금속층과 도체 버퍼층을 패터닝하여, 금속층에 소스 전극, 드레인 전극 및 양자 사이에 위치하는 채널을 형성하고, 도체 버퍼층의 일부는 채널에서 노출되는 단계는,
금속층 위에 포토 레지스트를 도포하는 단계;
멀티 그레이 마스크를 제공하여 멀티 그레이 마스크로 포토 레지스트를 패터닝함으로써, 포토 레지스트에 반노광 영역을 형성하는 단계;
포토 레지스트를 차폐층으로 하여, 금속층과 도체 버퍼층을 에칭함으로써, 에칭된 금속층과 도체 버퍼층이 소스 전극 패턴 및 드레인 전극 패턴을 갖도록 하는 단계;
포토 레지스트의 반노광 영역을 완전 노광 영역으로 전환시키는 단계;
에칭된 금속층에 있어서의 완전 노광 영역에 노출된 부분을 에칭하여 채널을 형성하고, 또한 도체 버퍼층을 노출시키는 단계;
를 포함한다.
그 중에서, 도체 버퍼층을 반도체화하여 도체 버퍼층의 채널에서 노출된 부분에 반도체 영역을 형성하는 단계는,
포토 레지스트를 차폐층으로 하여, 도체 버퍼층의 채널에서 노출된 부분에 대하여 플라즈마 처리 또는 고온 산화 분위기 처리를 실시함으로써, 도체 버퍼층의 채널에서 노출된 부분에 반도체 영역을 형성하는 것을 포함한다.
그 중에서, 상기 방법은 반도체 영역을 형성한 다음에, 애싱 처리(ashing treated) 또는 습식 에칭에 의해 포토 레지스트를 제거하는 단계를 더 포함한다.
그 중에서, 포토 레지스트의 반노광 영역을 완전 노광 영역으로 전환시키는 단계는, 포토 레지스트에 대하여 애싱 작업을 진행하여, 반노광 영역을 완전 노광 영역으로 전환시키는 것을 포함한다.
그 중에서, 포토 레지스트를 차폐층으로 하여, 금속층과 도체 버퍼층을 에칭함으로써, 에칭된 금속층과 도체 버퍼층이 소스 전극 패턴 및 드레인 전극 패턴을 갖게 하는 단계는, 금속층 및 도체 버퍼층을 에칭액으로 에칭하는 것을 포함한다.
그 중에서, 에칭액은 H2O2, 금속 킬레이트제(metal chelating agent) 또는 유기산에서 선택될 수 있다.
그 중에서, 멀티 그레이 마스크는 하프 톤 마스크(half-tone mas) 또는 그레이 톤 마스크(gray-tone mask)이다
그 중에서, 기판 위에 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 순차적으로 형성하는 단계는, 스퍼터링 또는 열증발에 의해 게이트 절연층 위에 도체 버퍼층을 증착하는 것을 포함한다.
그 중에서, 기판 위에 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 순차적으로 형성하는 단계는, PECVD법에 의해 게이트 절연층을 증착하는 것을 포함한다.
본 발명에 따른 어레이 기판은, 기판 위에 순차적으로 적층된 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 포함하고, 그 중에서 도체 버퍼층은 반도체 영역 및 도체 영역을 포함하며, 금속층은 소스 전극 및 드레인 전극을 포함하고, 소스 전극과 드레인 전극 사이에 채널이 형성되어 있으며, 소스 전극 및 드레인 전극은 도체 영역에 마주 하고 있으며, 반도체 영역은 채널에서 노출된다.
그 중에서, 도체 버퍼층의 재료는 금속 산화물이다.
그 중에서, 금속 산화물은 IGZO이다.
그 중에서, 금속층은 구리 또는 구리 합금으로 이루어진다.
본 발명의 실시예는 다음과 같은 이점 또는 유익한 효과가 있다.
본 발명에 따른 어레이 기판의 제조방법에 있어서, 금속층에 소스 전극, 드레인 전극 및 양자 사이에 위치하는 채널을 형성하고, 도체 버퍼층의 일부가 채널에서 노출되며, 도체 버퍼층을 반도체화하여 도체 버퍼층의 채널에서 노출된 부분에 반도체 영역을 형성하고, 소스 전극과 드레인 전극 사이는 순차적으로 도체 영역 및 반도체 영역에 의해 전기적으로 연결되기 때문에, 기존의 어레이 기판 구조의 금속 산화물 반도체층을 생략함으로써 제조 비용을 절감한다. 또한 채널을 형성하는 과정에서 도체 버퍼층을 에칭할 필요가 없기 때문에, 에칭 공정을 간소화하고, 에칭이 쉬워지며, 어레이 기판의 제조 비용이 더욱 절감된다. 본 발명의 어레이 기판은 제조 비용을 절감할 수 있다.
이하, 본 발명의 실시예 또는 종래 기술에 따른 기술 해결책을 보다 명확하게 설명하기 위해, 실시예를 설명하는데 필요한 첨부 도면을 간략히 소개한다. 다음 설명에서의 첨부 도면은 단지 본 발명의 일부 실시예를 도시할 뿐이고, 당업자는 또한 창조적인 노력 없이 이들 첨부 도면에 기초하여 다른 도면을 도출할 수도 있다는 점이 자명하다.
도 1은 본 발명의 실시예에 따른 어레이 기판의 제조방법의 흐름도이다.
도 2 내지 도 8은 도 1에 도시된 어레이 기판의 제조 방법의 각 제조 단계에 관한 개략도이다.
도 9는 본 발명의 실시예에 따른 어레이 기판의 구조를 나타내는 개략도이다.
이하, 본 발명의 실시예들의 첨부된 도면을 참조하여 본 발명의 실시예에 따른 기술적 해결책에 대하여 명확하고 완전하게 설명한다. 명백하게, 기술된 실시예들은 단지 본 발명의 모든 실시예가 아닌 일부 실시예이다. 창조적인 노력없이 본 발명의 실시예에 기초하여 본 기술분야의 당업자에 의해 획득되는 모든 다른 실시예들은 모두 본 발명의 보호 범위 내에 속한다.
본 발명의 아래 실시예에서 사용되는 서수 한정어 '제 1', '제 2'등은 단지 본 발명의 유사한 특징을 명확하게 설명하기 위한 구별성 용어일 뿐이며, 해당 특징의 배열 순서 또는 사용 순서를 나타내지 않는다.
본 발명의 제조 방법에 의해 제조된 어레이 기판은, 액정 디스플레이 스크린 또는 유기 디스플레이 스크린에 사용될 수 있다. 본 발명의 실시예에 따른 플렉서블 디스플레이 스크린은 휴대폰, 태블릿 컴퓨터, 휴대용 컴퓨터(palmtop computer), PDA(Personal Digital Assistant) 또는 전자 리더 등에 사용되지만 여기에 한정되는 것은 아니고, 본 발명의 실시예는 이것에 대해 구체적으로 한정하지 않는다.
도 1을 참조하면, 도 1은 본 발명의 실시예에 따른 어레이 기판의 제조방법의 흐름도이다. 본 발명에 의해 제공되는 제조 방법은 주로 다음과 같은 단계를 포함한다.
단계 S001: 기판 위에 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 순차적으로 형성한다.
구체적으로, 도 2를 함께 참조하면, 기판(10)은 투명 유리 기판이다. 기판(10) 위에 제 1 금속 박막을 증착한다. 제 1 금속 박막은 Cr, W, Cu, Ti, Ta, Mo 등 금속 또는 합금을 선택할 수 있으며, 다층 금속으로 구성된 게이트 금속층도 수요를 충족시킬 수 있다. 패터닝 공정에 의해, 보통 포토레지스트층으로 게이트 라인(도시되지 않음), 공통 전극 라인(도시되지 않음) 및 게이트 전극(20)의 패턴을 형성한다. 그 다음에 PECVD(플라즈마 화학 기상 성장법)법에 의해 게이트 절연층(30)을 증착한다. 게이트 절연층(30)은 산화물, 질화물, 산소 질소 화합물 등을 선택할 수 있다.
그 다음으로, 스퍼터링 또는 열증발에 의해 게이트 절연층(30) 위에 도체 버퍼층(40)을 증착한다. 도체 버퍼층(40)은 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), HIZO, IZO, a-InZnO, a-InZnO, ZnO:F, In2O3:Sn, In2O3:Mo, Cd2SnO4, ZnO:Al, TiO2:Nb, Cd-Sn-O 또는 다른 금속 산화물로 구성된다. 바람직하기로는 도체 버퍼층(40)은 IGZO로 구성된다.
그 다음으로, 스퍼터링 또는 열증발에 의해 도체 버퍼층(40) 위에 금속층(50)을 형성한다. 도체 버퍼층(40)의 작용은 금속층(50)과 반도체 영역(도 5의 부호 41)이 직접 접촉하여 금속층(50)의 금속이 반도체 영역으로 확산되는 것을 방지하고, 따라서 금속 펑크 등 결함을 피하며, 어레이 기판의 성능을 향상시킨다.
단계 S002: 금속층과 도체 버퍼층을 패터닝하여, 금속층에 소스 전극, 드레인 전극 및 양자 사이에 위치하는 채널을 형성하고, 도체 버퍼층의 일부는 채널에서 노출된다.
구체적으로는, 단계 S002는 단계 S0021 ~ S0025을 포함한다.
단계 S0021: 금속층(50) 위에 포토 레지스트(60)를 도포한다.
단계 S0022: 멀티 그레이 마스크를 제공하여 멀티 그레이 마스크로 포토 레지스트를 패터닝함으로써, 포토 레지스트에 반노광 영역을 형성한다.
구체적으로, 도 3을 함께 참조하면, 멀티 그레이 마스크(70)는 포토 레지스트(60)의 상부에 배치된다. 선택적으로, 멀티 그레이 마스크(70)는 하프 톤 마스크(Half tone mask) 또는 그레이 톤 마스크(Gray tone mask)일 수 있다. 포토 레지스트(60)를 노광, 현상(즉, 패터닝)한다. 멀티 그레이 마스크(70)에 완전 광 투과 영역(71), 반 광 투과 영역(72) 및 비 광 투과 영역(73)이 형성되어 있다. 노광 광선은 멀티 그레이 마스크(70)를 통과한 다음에 포토 레지스트(60)에 대하여 포토 에칭을 실시한다. 도 4에 도시된 바와 같이, 완전 광 투과 영역(71) 아래의 포토 레지스트(60)은 완전히 포토 에칭되어 완전 노광 영역(61)을 형성하고, 완전 노광 영역(61) 아래의 금속층(50)은 포토 레지스트(60)에서 노출된다. 반 광 투과 영역(72) 아래의 포토 레지스트(60)은 부분적으로 포토 에칭되어 반 노광 영역(62)을 형성한다. 비 광 투과 영역(71) 아래의 포토 레지스트(60)은 보류된다. 즉, 포토 레지스트(60)은 패터닝된 후에 그 위에 반 노광 영역(71)이 형성된다.
단계 S0023: 포토 레지스트를 차폐층으로 하여, 금속층과 도체 버퍼층을 에칭함으로써, 에칭된 금속층과 도체 버퍼층이 소스 전극 패턴 및 드레인 전극 패턴을 갖도록 한다.
도 5를 참조하면, 더 구체적으로, 포토 레지스트(60) 위에 에칭액을 스프레이할 수 있다. 금속층(50) 및 도체 버퍼층(40)에 소스 전극 패턴 및 드레인 전극 패턴을 형성할 때까지 에칭액은 포토 레지스트(60)의 완전 노광 영역(61)으로부터 금속층(50) 및 도체 버퍼층(40)을 순차적으로 식각한다. 마지막으로, 에칭액이 제거되어 금속층(50)의 패터닝 과정이 완료된다. 이 단계에서 금속층(50)과 도체 버퍼층(40)에 동일한 패턴이 형성된다는 것을 이해할 수 있다. 금속층(50) 및 도체 버퍼층(40)은 드라이 에칭에 의해 에칭될 수 있다는 것을 이해할 수 있지만, 이것에 한정하지 않는다.
단계 S0024: 포토 레지스트의 반노광 영역을 완전 노광 영역으로 전환시킨다.
도 6을 참조하면, 구체적으로, 포토 레지스트(60)에 대하여 애싱 처리(ashing treated)를 실시함으로써 반 노광 영역(62)을 완전 노광 영역으로 전환시킬 수 있다. "애싱 처리"는 산소를 플라즈마로 여기하여, 산소와 포토 레지스트의 반응에 의해 포토 레지스트(60) 전체가 얇아진다. 포토 레지스트(60) 전체를 얇게 한 다음에, 반 노광 영역(62)의 포토 레지스트는 먼저 완전히 제거되며, 즉 반 노광 영역은 완전 노광 영역으로 전환됨을 이해할 수 있다. 이 때, 금속층(50)의 일부는 완전 노광 영역(62)에서 노출된다.
단계 S0025: 에칭된 금속층에 있어서의 완전 노광 영역에 노출된 부분을 에칭하여 채널을 형성하고, 또한 도체 버퍼층을 노출시킨다.
도 7을 참조하면, 본 단계에서, 금속층(50)에 소스 전극(51), 드레인 전극(52) 및 소스 전극(51)과 드레인 전극(52) 사이에 위치하는 채널(53)을 형성하여야 한다. 구체적으로, 포토 레지스트(60) 위에 에칭액을 스프레이할 수 있다. 금속층(50)의 완전 노광 영역(62) 아래에 위치하는 부분이 완전히 에칭되어 채널(53)을 형성하고, 또한 채널(53)에서 도체 버퍼층(40)을 노출시킬 때까지, 에칭액은 포토 레지스트(60)의 완전 노광 영역(62)으로부터 금속층(50)을 에칭한다. 이 때, 채널(53)의 밑바닥은 도체 버퍼층(40)임을 이해할 수 있다. 채널(53)은 사다리꼴 모양인 것을 이해할 수 있다. 이것은 에칭액이 완전 노광 영역(62)으로부터 금속층(50) 표면에 접촉한 다음에 양쪽 방향으로 확산되기 때문이다. 또한 위로 가면 갈수록 금속층(50)이 에칭액과 접촉하는 시간이 길어지고, 에칭액이 양쪽 방향으로 에칭하는 양도 많아지므로, 금속층(50)에 사다리꼴 모양의 채널(53)이 형성된다.
바람직하기로는 에칭액은 H2O2, 금속 킬레이트제(metal chelating agent) 또는 유기산 등에서 선택될 수 있다.
단계 S003: 채널에서 노출된 도체 버퍼층을 반도체화하여 채널 내에 반도체 영역을 형성한다.
구체적으로, 도 8을 참조하면, 포토 레지스트(60)를 차폐층으로 하여, 도체 버퍼층(40)의 채널에서 노출된 부분(41)에 대하여 플라즈마 처리 또는 고온 산화 분위기 처리를 실시함으로써, 도체 버퍼층의 채널에서 노출된 부분은 플라즈마 처리 또는 고온 산화 분위기 처리에 의해 반도체 영역(41)을 형성한다. 도체 버퍼층(40)에 있어서의 포토 레지스트층(60)에 뒤덮인 영역의 전기 전도성은 변하지 않기 때문에, 여전히 도체 영역(42)임을 이해할 수 있다. 다시 말하면, 반도체화된 도체 버퍼층(40)은 반도체 영역(41) 및 도체 영역(42)을 포함한다.
도체 버퍼층(40)의 도체 영역(42)은 각각 소스 전극(51) 및 드레인 전극(52)에 연결되어 있다. 소스 전극(51)과 드레인 전극(52) 사이는 순차적으로 도체 영역(42) 및 반도체 영역(41)에 의해 전기적으로 연결되기 때문에, 기존의 어레이 기판 구조의 금속 산화물 반도체층을 생략함으로써 제조 비용을 절감할 수 있다. 또한 채널을 형성하는 과정에서 도체 버퍼층을 에칭할 필요가 없기 때문에, 에칭이 쉬워지며, 어레이 기판의 제조 비용이 더욱 절감된다.
도 9를 참조하면, 반도체 영역(41)이 형성된 다음에 포토 레지스트(60)를 제거할 수 있고, 다음 단계를 계속 수행하여, 어레이 기판의 제조를 완료한다. 다음 단계는 본 발명의 보호 요점이 아니므로, 본 명세서에서는 상세하게 설명하지 않는다.
포토 레지스트(60)는 습식 에칭법을 이용한 박리법에 의해 제거될 수있다. 이 과정은 종래 기술의 포토레지스트 박리 방법을 사용할 수 있으며, 본 명세서에서는 상세하게 설명하지 않는다. 또는 상술한 애싱 처리에 의해 포토레지스트를 제거할 수 있다.
본 발명에 따른 어레이 기판의 제조방법에 있어서, 금속층에 소스 전극, 드레인 전극 및 양자 사이에 위치하는 채널을 형성하고, 도체 버퍼층의 일부가 채널에서 노출되며, 도체 버퍼층을 반도체화하여 도체 버퍼층의 채널에서 노출된 부분에 반도체 영역을 형성하고, 소스 전극과 드레인 전극 사이는 순차적으로 도체 영역 및 반도체 영역에 의해 전기적으로 연결되기 때문에, 기존의 어레이 기판 구조의 금속 산화물 반도체층을 생략함으로써 제조 비용을 절감한다. 또한 채널을 형성하는 과정에서 도체 버퍼층을 에칭할 필요가 없기 때문에, 에칭 공정을 간소화하고, 에칭이 쉬워지며, 어레이 기판의 제조 비용이 더욱 절감된다.
도 9를 참조하면, 본 발명은 어레이 기판(100)을 더 제공한다. 어레이 기판(100)은, 기판(10) 위에 순차적으로 적층된 게이트 전극(20), 게이트 절연층(30) 도체 버퍼층(40) 및 금속층(50)을 포함한다. 금속층(50)은 소스 전극(51) 및 드레인 전극(52)을 포함하고, 소스 전극(51)과 드레인 전극(52) 사이에 채널(53)이 형성되어 있다. 도체 버퍼층(40)은 반도체 영역(41) 및 도체 영역(42)을 포함하고, 반도체 영역(41)은 채널(53)에서 노출된다. 소스 전극(51) 및 드레인 전극(52)은 각각 도체 영역(42)에 마주하고 있다.
본 발명의 어레이 기판에 있어서, 도체 버퍼층의 반도체 영역은 소스 전극과 드레인 전극 사이에 위치하는 채널에서 노출되어 있다. 소스 전극과 드레인 전극 사이는 순차적으로 도체 버퍼층의 도체 영역과 반도체 영역에 의해 전기적으로 연결되기 때문에, 기존의 어레이 기판 구조의 금속 산화물 반도체층을 생략함으로써 제조 비용을 절감할 수있다. 또한 채널을 형성하는 과정에서, 도체 버퍼층을 에칭할 필요가 없기 때문에, 에칭이 쉬워지고, 어레이 기판의 제조 비용이 더욱 절감된다.
구체적으로, 채널(53)은 사다리꼴 모양이다. 이것은 습식 에칭에 의해 채널(53)을 형성할 때, 에칭액이 완전 노광 영역(62)으로부터 금속층(50) 표면에 접촉한 다음에 양쪽 방향으로 확산되기 때문이다. 또한 위로 가면 갈수록 금속층(50)이 에칭액과 접촉하는 시간이 길어지고, 에칭액이 양쪽 방향으로 에칭하는 양도 많아지므로, 금속층(50)에 사다리꼴 모양의 채널(53)이 형성된다.
선택적으로, 금속층(50)은 Cr, W, Cu, Ti, Ta, Mo 등 금속 또는 합금을 선택할 수 있으며, 다층 금속으로 구성된 게이트 금속층도 수요를 충족시킬 수 있다. 바람직하게는 금속층(50)은 구리 또는 구리 합금 재료로 이루어질 수 있다.
도체 버퍼층(40)은 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), HIZO, IZO, a-InZnO, a-InZnO, ZnO:F, In2O3:Sn, In2O3:Mo, Cd2SnO4, ZnO:Al, TiO2:Nb, Cd-Sn-O 또는 다른 금속 산화물로 구성된다. 바람직하기로는 도체 버퍼층(40)은 IGZO로 구성된다.
이상, 본 발명의 실시예를 상세히 소개하였으며, 본 명세서는 구체적인 예를 이용하여 본 발명의 원리 및 실시예를 설명하였지만, 상술한 실시예의 설명은 단지 본 발명의 방법 및 중요한 개념을 이해하는 것을 돕기 위해 사용되며, 당업자라면 본 발명의 원리를 벗어나지 않는 범위 내에서 구체적인 실시예 및 사용 범위에 대해 동일한 변경을 할 수 있으며, 상술한 바와 같이, 본 명세서의 내용은 본 발명을 한정하고자 하는 것은 아니다.

Claims (14)

  1. 기판 위에 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 순차적으로 형성하는 단계;
    상기 금속층과 상기 도체 버퍼층을 패터닝하여, 상기 금속층에 소스 전극, 드레인 전극 및 양자 사이에 위치하는 채널을 형성하고, 상기 도체 버퍼층의 일부는 상기 채널에서 노출되는 단계;
    상기 채널에서 노출된 상기 도체 버퍼층을 반도체화하여 상기 채널 내에 반도체 영역을 형성하는 단계를 포함하는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 금속층과 상기 도체 버퍼층을 패터닝하여, 상기 금속층에 소스 전극, 드레인 전극 및 양자 사이에 위치하는 채널을 형성하고, 상기 도체 버퍼층의 일부는 상기 채널에서 노출되는 단계는,
    상기 금속층 위에 포토 레지스트를 도포하는 단계;
    멀티 그레이 마스크를 제공하여 상기 멀티 그레이 마스크로 상기 포토 레지스트를 패터닝함으로써, 상기 포토 레지스트에 반노광 영역을 형성하는 단계;
    상기 포토 레지스트를 차폐층으로 하여, 상기 금속층과 상기 도체 버퍼층을 에칭함으로써, 에칭된 금속층과 도체 버퍼층이 소스 전극 패턴 및 드레인 전극 패턴을 갖도록 하는 단계;
    상기 포토 레지스트의 상기 반노광 영역을 완전 노광 영역으로 전환시키는 단계;
    에칭된 상기 금속층에 있어서의 상기 완전 노광 영역에 노출된 부분을 에칭하여 채널을 형성하고, 또한 상기 도체 버퍼층을 노출시키는 단계를 포함하는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 도체 버퍼층을 반도체화하여 상기 도체 버퍼층의 채널에서 노출된 부분에 반도체 영역을 형성하는 단계는,
    상기 포토 레지스트를 차폐층으로 하여, 상기 도체 버퍼층의 상기 채널에서 노출된 부분에 대하여 플라즈마 처리 또는 고온 산화 분위기 처리를 실시함으로써, 상기 도체 버퍼층의 상기 채널에서 노출된 부분에 상기 반도체 영역을 형성하는 것을 포함하는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  4. 제 2 항에 있어서,
    상기 방법은 상기 반도체 영역을 형성한 다음에, 애싱 처리 또는 박리법에 의해 상기 포토 레지스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  5. 제 2 항에 있어서,
    상기 포토 레지스트의 상기 반노광 영역을 완전 노광 영역으로 전환시키는 단계는, 상기 포토 레지스트에 대하여 애싱 작업을 진행하여, 상기 반노광 영역을 완전 노광 영역으로 전환시키는 것을 포함하는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  6. 제 2 항에 있어서,
    상기 포토 레지스트를 차폐층으로 하여, 상기 금속층과 상기 도체 버퍼층을 에칭함으로써, 에칭된 금속층과 도체 버퍼층이 소스 전극 패턴 및 드레인 전극 패턴을 갖게 하는 단계는, 상기 금속층 및 상기 도체 버퍼층을 에칭액으로 에칭하는 것을 포함하는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 에칭액은 H2O2, 금속 킬레이트제 또는 유기산에서 선택될 수 있는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  8. 제 2 항에 있어서,
    상기 멀티 그레이 마스크는 하프 톤 마스크 또는 그레이 톤 마스크인 것을 특징으로 하는
    어레이 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 기판 위에 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 순차적으로 형성하는 단계는, 스퍼터링 또는 열증발에 의해 게이트 절연층 위에 도체 버퍼층을 증착하는 것을 포함하는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  10. 제 1 항에 있어서,
    상기 기판 위에 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 순차적으로 형성하는 단계는, PECVD법에 의해 상기 게이트 절연층을 증착하는 것을 포함하는 것을 특징으로 하는
    어레이 기판의 제조 방법.
  11. 기판 위에 순차적으로 적층된 게이트 전극, 게이트 절연층, 도체 버퍼층 및 금속층을 포함하고, 그 중에서 상기 도체 버퍼층은 반도체 영역 및 도체 영역을 포함하며, 상기 금속층은 소스 전극 및 드레인 전극을 포함하고, 상기 소스 전극과 상기 드레인 전극 사이에 채널이 형성되어 있으며, 상기 소스 전극 및 상기 드레인 전극은 상기 도체 영역에 마주 하고 있으며, 상기 반도체 영역은 상기 채널에서 노출되는 것을 특징으로 하는
    어레이 기판.
  12. 제 11 항에 있어서,
    상기 도체 버퍼층의 재료는 금속 산화물인 것을 특징으로 하는
    어레이 기판.
  13. 제 12 항에 있어서,
    상기 금속 산화물은 IGZO인 것을 특징으로 하는
    어레이 기판.
  14. 제 11 항에 있어서,
    상기 금속층은 구리 또는 구리 합금으로 이루어지는 것을 특징으로 하는
    어레이 기판.
KR1020197015549A 2016-11-23 2016-11-23 어레이 기판 및 어레이 기판의 제조방법 KR20190065458A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/106887 WO2018094596A1 (zh) 2016-11-23 2016-11-23 阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
KR20190065458A true KR20190065458A (ko) 2019-06-11

Family

ID=61600983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197015549A KR20190065458A (ko) 2016-11-23 2016-11-23 어레이 기판 및 어레이 기판의 제조방법

Country Status (6)

Country Link
US (1) US20200194572A1 (ko)
EP (1) EP3547351A1 (ko)
JP (1) JP2019536284A (ko)
KR (1) KR20190065458A (ko)
CN (1) CN107820640A (ko)
WO (1) WO2018094596A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712993A (zh) * 2019-01-02 2019-05-03 南京中电熊猫平板显示科技有限公司 阵列基板及制造方法及显示装置
CN111584520B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111584521B (zh) * 2020-05-25 2023-10-03 成都京东方显示科技有限公司 阵列基板及其制作方法、显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
TWI834207B (zh) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
WO2013161738A1 (ja) * 2012-04-23 2013-10-31 シャープ株式会社 半導体装置およびその製造方法
CN104025269B (zh) * 2012-11-12 2017-09-08 深圳市柔宇科技有限公司 一种自对准金属氧化物薄膜晶体管器件的制造方法
JP6436660B2 (ja) * 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法

Also Published As

Publication number Publication date
EP3547351A1 (en) 2019-10-02
JP2019536284A (ja) 2019-12-12
CN107820640A (zh) 2018-03-20
US20200194572A1 (en) 2020-06-18
WO2018094596A1 (zh) 2018-05-31

Similar Documents

Publication Publication Date Title
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US8426259B2 (en) Array substrate and method for manufacturing the same
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
US20150340455A1 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
WO2013131380A1 (zh) 阵列基板及其制作方法和显示装置
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
US20150221669A1 (en) Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof
WO2016169355A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
CN110620120B (zh) 阵列基板及其制作方法、显示装置
CN111403337A (zh) 阵列基板、显示面板及阵列基板的制作方法
CN113345837A (zh) 一种显示面板的制作方法及显示面板
KR20190065458A (ko) 어레이 기판 및 어레이 기판의 제조방법
US8420420B2 (en) Method of manufacturing thin film transistor array substrate and structure thereof
US7125756B2 (en) Method for fabricating liquid crystal display device
CN109037151B (zh) 一种阵列基板的制备方法
US7811867B2 (en) Method for manufacturing pixel structure
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
JP4727550B2 (ja) ピクセル構造の製造方法
CN112309970B (zh) 阵列基板的制作方法以及阵列基板
CN111128876B (zh) 一种阵列基板的制备方法
US7808569B2 (en) Method for manufacturing pixel structure
WO2019136819A1 (zh) 一种oled背板及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application