JP6436660B2 - 薄膜トランジスタ基板およびその製造方法 - Google Patents

薄膜トランジスタ基板およびその製造方法 Download PDF

Info

Publication number
JP6436660B2
JP6436660B2 JP2014139677A JP2014139677A JP6436660B2 JP 6436660 B2 JP6436660 B2 JP 6436660B2 JP 2014139677 A JP2014139677 A JP 2014139677A JP 2014139677 A JP2014139677 A JP 2014139677A JP 6436660 B2 JP6436660 B2 JP 6436660B2
Authority
JP
Japan
Prior art keywords
film
electrode
oxide
source
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014139677A
Other languages
English (en)
Other versions
JP2016018036A5 (ja
JP2016018036A (ja
Inventor
井上　和式
和式 井上
耕治 小田
耕治 小田
津村　直樹
直樹 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014139677A priority Critical patent/JP6436660B2/ja
Priority to US14/755,984 priority patent/US9543329B2/en
Publication of JP2016018036A publication Critical patent/JP2016018036A/ja
Priority to US15/254,636 priority patent/US10050059B2/en
Publication of JP2016018036A5 publication Critical patent/JP2016018036A5/ja
Application granted granted Critical
Publication of JP6436660B2 publication Critical patent/JP6436660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Geometry (AREA)

Description

本発明は表示装置等に用いられる薄膜トランジスタ基板およびその製造方法に関する。
薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と呼称）をスイッチング素子として用いたアクティブマトリックス基板（以下「ＴＦＴ基板」と呼称）は、例えば液晶を利用した表示装置（以下「液晶表示装置（Liquid Crystal Display；ＬＣＤ）」と呼称）等の電気光学装置に利用されるものとして広く知られている。
ＴＦＴ基板を用いたＬＣＤ（ＴＦＴ−ＬＣＤ）では、表示性能の向上（広視野角化、高精細化、高品位化など）の要求と共に、製造工程を簡略化して製造を効率的に行うことによる低コスト化の要求もある。
一般的なＴＦＴ−ＬＣＤは、画素電極およびそれに接続されるＴＦＴを備える画素が複数個マトリックス状に配設されたＴＦＴ基板（素子基板）と、画素電極に対向して配置される対向電極およびカラーフィルタ（ＣＦ）を備えた対向基板（ＣＦ基板）とで、液晶層を挟持して構成される液晶セルを基本構造とし、この液晶セルに偏光子等が取り付けられてＬＣＤを構成している。例えば全透過型ＬＣＤでは、液晶セルの背面側にバックライト（ＢＬ）が設けられている。
このように液晶を駆動する電界を発生するための画素電極と対向電極とが液晶層を挟むように配置される液晶セルは、ＴＮ（Twisted Nematic）モードに代表される縦電界駆動方式の液晶セルである。一般的なＴＮモードのＴＦＴ基板は、例えば特許文献１および特許文献２に開示されるように、４回または５回の写真製版工程（フォトリソグラフィプロセス）を経て製造される。
一方、ＴＦＴ−ＬＣＤの広視野角化の観点から、画素電極と対向電極（共通電極）の両方をＴＦＴ基板上に同一層で配設する横電界駆動方式の１つであるＩＰＳ（In Plane Switching）モード（「ＩＰＳ」は登録商標）が提案されている。ＩＰＳモードでは、縦電界駆動方式よりも広い視野角が得られるが、縦電界駆動方式よりも画像表示部の開口率と透過率が低いため、明るい表示特性を得ることが難しい。この問題は、櫛歯形状の画素電極の真上の領域の液晶に、液晶を駆動させる電界が有効に働かないことに起因している。
この問題を改善できる横電界駆動方式として、例えば特許文献３に開示される、フリンジ電界駆動方式（Fringe Field Switching：ＦＦＳ）モードが提案されている。
また、ＴＦＴ−ＬＣＤの高精細化、高品位化の観点から、ＴＦＴ基板に形成されるＴＦＴの活性層としての半導体に、例えば、特許文献４、５および非特許文献１に開示されるように、従来のシリコン（Ｓｉ）よりも高い移動度を有する酸化物系材料で構成される半導体を用いる技術が開発されている。
酸化物半導体としては、酸化亜鉛（ＺｎＯ）系のもの、酸化亜鉛（ＺｎＯ）に酸化ガリウム（Ｇａ２Ｏ３）および酸化インジウム（Ｉｎ２Ｏ３）を添加したＩｎＧａＺｎＯ系のものなどがある。また、このような酸化物半導体の膜は、Ｓｉ半導体の膜に比べて高い透光性を有しており、例えば特許文献６では、波長４００ｎｍ〜８００ｎｍの可視光に対して７０％以上の透過率を有する酸化物半導体の膜を用いることが開示されている。更に特許文献８では、酸化物半導体の透光性を活用して、１つの酸化物半導体パターンを用いて、一部をＴＦＴのチャネル半導体として利用し、別の一部をエネルギー線を照射することにより電気伝導率を上げることによって透明画素電極として利用した液晶表示装置が開示されている。
また、上記の一般的な酸化物半導体の膜は、シュウ酸やカルボン酸のような弱酸系溶液でエッチング可能であり、パターン加工が容易という利点がある。しかし、ＴＦＴのソース電極やドレイン電極に用いられる一般的な金属膜（Ｃｒ、Ｔｉ、Ｍｏ、Ｔａ、Ａｌ、Ｃｕおよびこれらの合金）のエッチング加工に通常用いられる酸系溶液にも容易に溶けてしまう。
そのため、ＴＦＴ基板の構造によっては、その製造工程においてソース電極およびドレイン電極となる金属膜のエッチング（パターニング）の際に酸化物半導体膜が消失しないように考慮する必要がある。
例えば、特許文献７では、酸化物半導体に新たな元素を添加して薬液耐性を向上させる技術や、ソース電極およびドレイン電極となる金属膜と酸化物半導体の膜厚を最適化する技術が開示されている。しかしながら、このような薬液耐性を向上させる技術を用いることなく、一般的な酸化物半導体膜を用いてＴＦＴ基板を製造できることが好ましい。
特開平１０−２６８３５３号公報 特開２００１−３３９０７２号公報 特開２００１−５６４７４号公報 特開２００４−１０３９５７号公報 特開２００５−７７８２２号公報 特開２００７−１１５９０２号公報 特開２００８−７２０１１号公報 特開２０１３−２５４１２１号公報
Ｋｅｎｊｉ Ｎｏｍｕｒａ ｅｔ ａｌ．Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ．Ｎａｔｕｒｅ、４８８−４９２頁、４３２巻（２００４）
ＦＦＳ方式のＬＣＤは、視野角特性およびパネル透過率が良好であることから、その需要は増えつつある。しかし、ＦＦＳ方式のＬＤＣに用いられるＴＦＴ基板では、画素電極と対向電極（共通電極）の両方をＴＦＴ基板に形成する必要があるため、ＴＦＴ基板の配線層（レイヤ）の数が増える。そのためＴＦＴ基板の形成に必要となる写真製版工程の回数が増加して、製造コストの増加を招く。
例えば、特許文献３の図１および図３に開示された一般的なＦＦＳ−ＬＣＤのＴＦＴ基板は、６回の写真製版工程を経て製造される。これに対し、特許文献１および特許文献２に開示されるように、従来のＴＮ方式のＴＦＴ基板では一般的に４回または５回の写真製版工程で製造することができるため、ＦＦＳ方式のＴＦＴ基板の製造においては、写真製版工程の回数を削減することが大きな課題となっている。もちろん、従来のＴＮ方式のＴＦＴ基板でもさらに写真製版工程の回数を減らし、例えば３回の写真製版工程で製造することができれば、製造コストを削減することができるためにより好ましい。
また、先に述べたように、一般的な酸化物半導体膜は、ＴＦＴのソース電極やドレイン電極に用いられる金属膜（Ｃｒ、Ｔｉ、Ｍｏ、Ｔａ、Ａｌ、Ｃｕおよびこれらの合金等）のエッチングに用いられる酸系溶液にも容易に溶けてしまう。したがって、特許文献３（図１、図３）などに示すＴＦＴの構造のように、ソース電極およびドレイン電極のエッチング加工時にその下層の半導体膜が露出する構造の場合、薬液耐性を有する特別な酸化物半導体を使う必要があり、一般的な酸化物半導体を用いることが困難であった。
さらに、特許文献３（図１、図３）などのＴＦＴの構造では、半導体のチャネル層に酸化物半導体膜を用いた場合は、ソース電極およびドレイン電極との電気的接合部において界面の良好な電気特性を安定的に得るのが難しく、界面の電気抵抗の増大により、高い移動度を有する酸化物半導体の性能を充分に発揮することができないという課題があった。
さらに、特許文献８の液晶表示装置では、酸化物半導体を画素電極として利用するためにエネルギー線の照射処理を行うという一般的な液晶表示装置の製造に用いられない特別な処理を必要とし、製造コストの増加につながる。また、エネルギー線の照射処理によって低抵抗化（キャリア増大）して電気伝導率を上げる手法では、一旦、電気伝導率は上がるものの、経時変化や熱処理によって電気伝導率が下がってしまうことが判っているため、最終的には必要な電気特性が得られない。さらに、特許文献８の液晶表示装置では、下層に配置されるゲート電極の端部を境界としてTFTのチャネル半導体と透明画素電極を作り分けていることから、ゲート電極によって充分にチャネル半導体を遮光できず電気特性が劣化してしまうという課題があった。
本発明は以上のような課題を解決するためになされたものであり、ＴＦＴの半導体チャネル膜として酸化物半導体膜を容易に用いることができ、電気特性に優れるＴＮ方式、あるいはＦＦＳ方式などの光透過型の画素電極を備えたアクティブマトリックス基板、あるいは、その製造時の写真製版工程の回数を抑えることができる製造方法を提供することを目的とする。
本発明に係る薄膜トランジスタは、画素が複数マトリックス状に配列された薄膜トランジスタ基板であって、前記画素のそれぞれは、基板上に選択的に配設されたゲート電極および共通電極と、前記ゲート電極および前記共通電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に選択的に配設された酸化物透明膜と、前記酸化物透明膜上に互いに離間して配設され、前記ゲート電極と重なりを有し、互いに共通する金属導電膜で構成されるソース電極およびドレイン電極と、前記ドレイン電極に電気的に接続された光透過型の画素電極と、前記ソース電極、前記ドレイン電極および前記画素電極を覆う保護絶縁膜と、を備え、前記酸化物透明膜は、導体領域および半導体領域を有し、前記導体領域は、前記ソース電極および前記ドレイン電極の下部と、前記ドレイン電極の下部に連続し前記共通電極の一部上方まで延在して前記画素電極を構成する部分に設けられ、前記半導体領域は、前記ソース電極と前記ドレイン電極との間の領域の下層に対応する部分に設けられて薄膜トランジスタのチャネル領域を構成し、前記保護絶縁膜は、前記チャネル領域と接して設けられ、前記ソース電極および前記ドレイン電極は、前記酸化物透明膜の導体領域と電気的に接続される。
本発明によれば、ＴＦＴおよび光透過型の画素電極を備えたアクティブマトリックス基板の製造において、写真製版工程の回数を抑えることができ、生産性の向上およびそれによる製造コストの削減を図ることができる。また、ＴＦＴの半導体チャネル膜に移動度の高い酸化物半導体を容易に用いることができるため、アクティブマトリックス基板の高精細化および高性能化にも寄与できる。
本発明に係る実施の形態１および実施の形態５のＴＦＴ基板の構成を示す平面図である。 本発明に係る実施の形態１のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２および実施の形態６のＴＦＴ基板の構成を示す平面図である。 本発明に係る実施の形態２のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態３および実施の形態７のＴＦＴ基板の構成を示す平面図である。 本発明に係る実施の形態３のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態４および実施の形態８のＴＦＴ基板の構成を示す平面図である。 本発明に係る実施の形態４のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態７のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態７のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態７のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態７のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態７のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態８のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態８のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態８のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態８のＴＦＴ基板の製造方法を示す断面図である。
＜実施の形態１＞
＜ＴＦＴ基板の画素の構成＞
まず、図１および図２を参照して、実施の形態１のＴＦＴ基板１００の構成について説明する。なお、本発明はＴＦＴ基板に関するものであるが、特に画素の構成に特徴を有するので、以下においては画素の構成について説明する。図１は、実施の形態１に係るＴＦＴ基板１００の画素の平面構成を示す図であり、図２は、図１におけるＸ−Ｘ線での断面構成、Ｙ−Ｙ線での断面構成およびＺ−Ｚ線での断面構成を示す断面図である。なお、以下においてはＴＦＴ基板１００は、透過型のＴＮ方式の液晶表示装置に用いるものとして説明する。
図１のＸ−Ｘ線での断面構成は画素の形成領域（画素部）に対応し、ＴＦＴの形成領域である「ＴＦＴ部」と、画素電極１２の形成領域である「画像表示部」と、「共通電極部」の断面構成を含んでいる。
また、図１のＹ−Ｙ線での断面構成は、ゲート配線２Ｌにゲート信号を供給するためのゲート端子３の形成領域である「ゲート端子部」の断面構成を含み、Ｚ−Ｚ線での断面構成は、ソース配線７Ｌに表示信号を印加するためのソース端子９の形成領域である「ソース端子部」の断面構成を含んでいる。なお、ゲート端子３は、ゲート配線２Ｌの端部に設けられ、ソース端子９は、ソース配線７Ｌの端部に設けられている。
図１に示すように、ＴＦＴ基板１００は、複数のゲート配線２Ｌ（走査信号線）と複数のソース配線７Ｌ（表示信号線）とが直行して交差するように配設され、両配線の交点近傍にＴＦＴ素子Ａが配設されており、ＴＦＴ素子Ａのゲート電極２がゲート配線２Ｌに接続され、ＴＦＴ素子Ａのソース電極７がソース配線７Ｌに接続されている。
すなわち、ＴＦＴ素子Ａでは、ゲート配線２Ｌの一部がゲート電極２としてＴＦＴ素子Ａの形成領域（ＴＦＴ部）の下方に存在し、また、ソース電極７は、ソース配線７Ｌから分岐してＴＦＴ素子Ａの形成領域に延在している。
なお、隣接するゲート配線２Ｌおよび隣接するソース配線７Ｌに囲まれた領域が画素領域となるので、ＴＦＴ基板１００では、画素領域がマトリックス状に配列された構成となる。
また、図１では、ゲート配線２Ｌが横方向（Ｘ方向）に延在するように配設され、ソース配線７Ｌが縦方向（Ｙ方向）に延在するように配設されている。
また、図１に示されるように、各画素領域で上層の画素電極１２のパターンの外縁と重畳するように平面視形状がコの字状（square U-shape）の共通電極（補助容量電極）４が配置されている。共通電極４はＴＦＴ素子Ａの設けられた側が開口端となるように配設され、隣り合う画素に設けられた共通電極４とは共通配線４Ｌによって接続されている。なお、共通電極４はコの字状に限らず、所望の補助容量が得られるのであれば、直線状であってもＬ字状であっても良い。
図２に示すように、ＴＦＴ基板１００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図１ではゲート絶縁膜５は図示を省略している。
ゲート絶縁膜５の上には、画素電極１２を構成する酸化物透明膜６が形成されると共にソース端子９が形成されている。そして、ＴＦＴ部の酸化物透明膜６上には、ソース電極７およびドレイン電極１０が形成されている。平面視的に見て、ソース電極７およびドレイン電極１０の少なくとも一部は、ゲート電極２のパターンと重なり合っている。そして、ゲート電極２と重なる領域の酸化物透明膜６においては、ソース電極７とドレイン電極１０との間の領域の下部に対応する部分が、ＴＦＴ素子Ａの動作時にはチャネル領域１１（活性領域）となる。
画素電極１２は、その外縁が共通電極４の外周よりも少し小さくなる大きさに形成され、ＴＦＴ素子Ａ側となる外縁の一部がＴＦＴ素子Ａを覆うように延在しており、当該延在部分の上にソース電極７およびドレイン電極１０が設けられている。なお、本実施の形態１では、画素電極１２は酸化物透明膜で構成された平板状の導電性電極であり、画素ごとに独立して形成されている。
共通電極４は、ゲート電極２およびゲート端子３と同じ層（レイヤ）の膜として形成され、画素電極１２のパターンの一部が、その下のゲート絶縁膜５を介して共通電極４のパターンの一部と平面視的に重なり合うように配設されることによって、画素電極１２の保持容量が得られる。
そして、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４、ソース電極７、ソース配線７Ｌ、ソース端子９、ドレイン電極１０、ＴＦＴ素子Ａのチャネル領域１１および画素電極１２を覆うように、保護絶縁膜１３（第２絶縁膜）が透明絶縁性基板１の全面に形成されている。なお、図１では保護絶縁膜１３は図示を省略している。
保護絶縁膜１３には、ゲート端子部コンタクトホール１４およびソース端子部コンタクトホール１５が形成されている。ゲート端子部コンタクトホール１４は、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達し、またソース端子部コンタクトホール１５は、保護絶縁膜１３を貫通してソース端子９に達するように形成されている。
＜製造方法＞
以下、図３〜図１０を用いて実施の形態１のＴＦＴ基板１００の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図１および図２に相当し、図３〜図１０においては、図１および図２に示した構成と同一の構成に対しては、同一の符号を付している。
＜全体の説明＞
図３〜図５を用いて製造方法の全体を説明する。まず、透明絶縁性基板１の表面を洗浄液または純水を用いて洗浄する。ここでは厚さ０．６ｍｍのガラス基板を透明絶縁性基板１として用いた。洗浄された透明絶縁性基板１上に、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌの材料としての第１導電膜を形成する。本実施の形態では、第１導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。
Ａｌ−３ｍｏｌ％Ｎｉ膜は、Ａｌ−３ｍｏｌ％Ｎｉ合金ターゲットを用いたスパッタリング法により成膜できる。ここでは、厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜して第１導電膜を形成した。なお、スパッタリングガスとしてはＡｒガス、Ｋｒガスなどを用いることができる。
その後、第１導電膜上に塗布形成したフォトレジストを１回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第１導電膜をパターニングすることで、図３に示すように、透明絶縁性基板１上にゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌを形成する。
本実施の形態では、リン酸（Phosphoric acid）、酢酸（Acetic acid）、硝酸 （Nitric acid）を含むＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、図４に示す工程において、透明絶縁性基板１上の全面に、ゲート絶縁膜５の材料としての第１絶縁膜を成膜する。本実施の形態では、化学的気相成膜（ＣＶＤ）法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜した。なお、ここでは第１絶縁膜をＳｉＯ膜の単層膜としたが、その上にさらに絶縁膜を設けた積層膜としても良い。この場合、上層の絶縁膜もＳｉＯ膜で良いが、例えば窒化シリコン（ＳｉＮ）のような他の材質の絶縁膜を設けても良い。
次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このようなＩｎＧａＺｎＯ膜は、例えば、Ｉｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎＧａＺｎＯターゲット［Ｉｎ２Ｏ３・（Ｇａ２Ｏ３）・（ＺｎＯ）２］を用いたＤＣスパッタリング法により成膜できる。スパッタリングガスとしては、アルゴン（Ａｒ）ガス、クリプトン（Ｋｒ）ガスなどを用いることができる。このようなスパッタリング法を用いて成膜されたＩｎＧａＺｎＯ膜は、通常は、酸素の原子組成比が化学量論組成よりも少なくなっており、酸素イオン欠損状態（上記の例ではＯの組成比が４未満）の酸化膜となる。酸素イオン欠損は、自由電子を生成し、ｎ型のキャリア伝導により導電性を示すようになる。本実施の形態では、成膜されたＩｎＧａＺｎＯ膜の比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるようにした。
成膜されたＩｎＧａＺｎＯ膜の酸素イオン欠損は、スパッタリング時のＡｒガスやＫｒガスに例えば水素（Ｈ）を含むガスを添加して、膜を還元させることによって増大させることができる。また反対に、ＡｒガスやＫｒガスに酸素（Ｏ）を含むガスを添加して膜を酸化させることで低減させることができる。ＩｎＧａＺｎＯ膜を酸化あるいは還元することで酸素イオンの欠損状態を制御することによって、成膜されたＩｎＧａＺｎＯ膜の比抵抗値を適正に制御することが可能となる。なお、成膜直後のＩｎＧａＺｎＯ膜は非晶質構造であった。また波長４００ｎｍから８００ｎｍの可視光領域において、７０％以上の高い透過率特性を示した。
その後、透明膜上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして酸化物透明膜６をパターニングすることで、図４に示すように、ゲート絶縁膜５上に選択的に酸化物透明膜６を形成する。
本実施の形態では、シュウ酸（Oxalic acid）系の薬液を用いて、酸化物透明膜６（ＩｎＧａＺｎＯ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０の材料としての第２導電膜を形成する。本実施の形態では、第２導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。
Ａｌ−３ｍｏｌ％Ｎｉ膜は、Ａｌ−３ｍｏｌ％Ｎｉ合金ターゲットを用いたスパッタリング法により成膜できる。ここでは、厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜して第２導電膜を形成した。なお、スパッタリングガスとしてはＡｒガス、Ｋｒガスなどを用いることができる。
その後、第２導電膜上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第２導電膜をパターニングすることで、図５に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０を形成する。
本実施の形態では、水酸化テトラメチルアンモニウム（Tetra Methyl Ammonium Hydroxide：ＴＭＡＨ）を含むアルカリ系のＴＭＡＨ薬液を用いて第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
Ａｌ系合金膜のエッチング薬液として一般的に用いられる公知のＰＡＮ系の薬液を用いた場合は、下層の酸化物透明膜６も同時にエッチングされるために、第２導電膜だけをエッチングすることは困難である。しかしながら、このようなアルカリ系の薬液を用いることによって、下層の酸化物透明膜６をエッチングすることなく、選択的に第２導電膜だけをエッチングすることができる。
なお、この工程では、ソース電極７とドレイン電極１０との間の領域の下層に対応する酸化物透明膜６を酸化処理し、酸素欠損を減少させることによって電気抵抗を高抵抗とし、ＴＦＴ素子Ａのチャネル領域１１として機能するように半導体化させる工程を含んでいる。
具体的には比抵抗値が０．１Ωｍよりも大きく、かつ１×１０６Ωｍよりも小さい半導体領域になるように高抵抗化する。さらに、酸化処理で高抵抗化することにより、エッチング薬液に対する耐性も向上させることができる。このとき、酸化物透明膜６の画像表示部領域の画素電極１２は、酸化処理をせずに導体領域として導電性を維持する。また、ソース電極７およびドレイン電極１０の下部の酸化物透明膜６も酸化処理をせずに、導体領域として導電性を維持する。
以上の工程では、フォトレジストのハーフトーン露光の技術を応用することができ、これらの工程については、後に図６〜図１０を用いて説明する。
図５までの工程を終えた透明絶縁性基板１上の全面に、保護絶縁膜１３の材料としての第２絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜することにより第２絶縁膜を形成した。なお、保護絶縁膜１３を構成する第２絶縁膜も、第１絶縁膜と同様に積層構造にしても良い。
その後、第２絶縁膜上に塗布形成したフォトレジストを４回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達するゲート端子部コンタクトホール１４および保護絶縁膜１３を貫通してソース端子９に達するソース端子部コンタクトホール１５を形成することで、図２に示した断面構造を得る。
本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いて保護絶縁膜１３およびゲート絶縁膜５をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
＜ハーフトーン露光を用いた工程の説明＞
次に、図６〜図１０を用いてハーフトーン露光の技術を用いた工程について説明する。図４までの工程終えた透明絶縁性基板１上全面に、図６に示す工程において、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０等の材料としての第２導電膜ＳＬ２を形成する。
本実施の形態では、第２導電膜ＳＬ２として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜した。形成方法は先に説明したので省略する。
その後、第２導電膜ＳＬ２上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成する。
より具体的には、まず、第２導電膜ＳＬ２上に、ノボラック系のポジ型の感光性樹脂で構成されるフォトレジストを塗布形成する。その後、フォトレジストの露光を行った後に水酸化テトラメチルアンモニウム（ＴＭＡＨ）を含む有機アルカリ系の現像液を用いて現像を行うことで、図７に示されるようなレジストパターンＰＲ１、ＰＲ２およびＰＲ３を形成する。
図７に示すレジストパターンＰＲ１、ＰＲ２およびＰＲ３は、それぞれが分離して独立したパターンとなっている。レジストパターンＰＲ２は、下地層の段差に起因して膜厚の異なる第１部分ＰＲ２Ａおよび第２部分ＰＲ２Ｂと、第１部分ＰＲ２Ａおよび第２部分ＰＲ２Ｂよりも全体的に膜厚が薄く、下地層の段差に起因して膜厚の異なる第３部分ＰＲ２Ｃおよび第４部分ＰＲ２Ｄとを有して、複数の異なる膜厚を備えたパターンとなっている。以下ではこれを複合レジストパターンと呼称する場合もある。
このような複数の異なる膜厚を有するレジストパターンは、複数の透過率を有する「ハーフトーンマスク」を用いることで露光時の光の強度を場所によって異なったものとする「ハーフトーン露光」の技術を用いて形成することができる。
すなわち、第３部分ＰＲ２Ｃと第４部分ＰＲ２Ｄは、露光時に、強度を弱めた光で露光することにより中間露光領域となった領域であり、現像時にフォトレジストの上層部のみが除去されて膜厚が薄くなった領域である。一方、第１部分ＰＲ２Ａと第２部分ＰＲ２Ｂ、レジストパターンＰＲ１およびＰＲ３は、露光時に光が遮蔽されて非露光領域となった領域であり、現像時にも厚みが減じなかった領域である。
次に、レジストパターンＰＲ１〜ＰＲ３をエッチングマスクとして、エッチングにより、第２導電膜ＳＬ２をパターニングする。本実施の形態では、先に説明したように、アルカリ系のＴＭＡＨ薬液を用いて、第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）ＳＬ２をエッチングした。なお、このときのＴＭＡＨ薬液は、フォトレジストの現像で用いるＴＭＡＨを含む有機アルカリ現像液を使用しても良い。これにより、図８に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０がパターニングされる。なお、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０のそれぞれの端縁部は、レジストパターンＰＲ１〜ＰＲ３の端縁部よりも内側に位置するようにエッチングされている。
次に、透明絶縁性基板１全体に、Ｏ２ガスプラズマを用いてレジストパターンＰＲ１〜ＰＲ３のアッシングを行い、膜厚の薄い第３部分ＰＲ２Ｃおよび第４部分ＰＲ２Ｄを完全に除去すると共に、レジストパターンＰＲ１およびＰＲ３と、第１部分ＰＲ２Ａおよび第２部分ＰＲ２Ｂを薄膜化する。
このとき、ソース電極７およびドレイン電極１０の間の領域の下層に対応する酸化物透明膜６では、Ｏ２ガスプラズマのアッシングによる酸化反応が進んで高抵抗化し、図９に示すようにＴＦＴ素子Ａのチャネル領域１１が形成されると共に、酸化処理により高抵抗化させることにより、エッチング薬液に対する耐性も向上させることができる。このとき、Ｏ２ガスプラズマのアッシングの後に、さらに一酸化二窒素（Ｎ２Ｏ）ガスを用いたプラズマ処理を行っても良い。Ｎ２Ｏガスプラズマによって、ソース電極７およびドレイン電極１０の間の領域の下層に対応する酸化物透明膜６をさらに効率よく高抵抗化することができる。
その後、アッシングによって薄膜化されて残存するレジストパターンＰＲ１およびＰＲ３と、第１部分ＰＲ２Ａおよび第２部分ＰＲ２Ｂをエッチングマスクとして、エッチングにより、第２導電膜ＳＬ２を再度パターニングする。
これにより、図１０に示すようにレジストパターンで覆われない部分の第２導電膜ＳＬ２が除去されると共に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０のそれぞれの端縁部が、レジストパターンＰＲ１〜ＰＲ３の端縁部よりもさらに内側に位置することとなる。
その後、アミン系のレジスト剥離液を用いてレジストパターンＰＲ１〜ＰＲ３を剥離除去することで図５に示した断面構成が得られる。
なお、ＴＦＴ素子Ａのチャネル領域１１と画素電極１２は、酸化物透明膜６を材料として同じ層に形成されるが、画素電極１２は、図９を用いて説明したアッシング時には上部が第２導電膜ＳＬ２で覆われているため酸化処理は行われず、初期の導電性を維持して透明の画素電極１２として機能する。
以上説明したように、図１および図２に示した実施の形態１のＴＦＴ基板１００（ＴＮ方式のアクティブマトリックス基板）は、４回の写真製版工程で生産性良く形成することができる。
なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板１００の表面に配向膜やスペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製した、カラーフィルタ、対向電極および配向膜を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間を形成し、その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによってＴＮ方式のＴＦＴ−ＬＣＤが完成する。
このようにして完成したＴＦＴ−ＬＣＤは、酸化物のチャネル領域１１を用いることで、ＴＦＴの移動度が高くなり、動作速度が速くなるので、液晶表示パネルの大型化や高精細化に対しても高い表示品質を実現することができる。さらには、ＴＦＴの小型化が可能となり、画像表示部の開口率を高めることができる。これにより、バックライトユニットの出射光を低減させても高輝度の表示が可能となるので、表示パネルの消費電力の低減化にも寄与できる。
さらにＴＦＴ部において、ソース電極７およびドレイン電極１０とチャネル領域１１とは、チャネル領域１１と一体となった導電性の酸化物透明膜６を介して電気的に接続されるので、接続界面におけるコンタクト特性が良好でＴＦＴの特性および信頼性を向上させることができる。
＜実施の形態２＞
＜ＴＦＴ基板の画素の構成＞
まず、図１１および図１２を参照して、実施の形態２のＴＦＴ基板２００の構成について説明する。図１１は、実施の形態２に係るＴＦＴ基板２００の画素の平面構成を示す図であり、図１２は、図１１におけるＸ−Ｘ線での断面構成、Ｙ−Ｙ線での断面構成およびＺ−Ｚ線での断面構成を示す断面図である。なお、以下においてはＴＦＴ基板２００は、透過型のＴＮ方式の液晶表示装置に用いるものとして説明する。
図１１のＸ−Ｘ線での断面構成は画素の形成領域（画素部）に対応し、ＴＦＴの形成領域である「ＴＦＴ部」と、画素電極１２の形成領域である「画像表示部」と、「共通電極部」の断面構成を含んでいる。
また、図１１のＹ−Ｙ線での断面構成は、ゲート配線２Ｌにゲート信号を供給するためのゲート端子３の形成領域である「ゲート端子部」の断面構成を含み、Ｚ−Ｚ線での断面構成は、ソース配線７Ｌに表示信号を印加するためのソース端子９の形成領域である「ソース端子部」の断面構成を含んでいる。なお、ゲート端子３は、ゲート配線２Ｌの端部に設けられ、ソース端子９は、ソース配線７Ｌの端部に設けられている。
このＴＦＴ基板２００は、実施の形態１のＴＦＴ基板１００とは異なり、ソース配線７Ｌおよびソース端子９の下部にも酸化物透明膜６が設けられ、ソース配線７Ｌおよびソース端子９は実質的に積層構造となっている。なお、ソース配線７Ｌおよびソース端子９の下に酸化物透明膜６が設けられていることを除けば平面視的にはＴＦＴ基板１００と同じであるので、重複する説明は省略する。
図１２に示すように、ＴＦＴ基板２００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通電極配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図１１ではゲート絶縁膜５は図示を省略している。
ゲート絶縁膜５の上には、画素電極１２を構成する酸化物透明膜６が形成されると共にソース配線７Ｌおよびソース端子９の下部に対応する位置にも酸化物透明膜６が形成されている。そして、ＴＦＴ部の酸化物透明膜６上には、ソース電極７およびドレイン電極１０が形成されている。平面視的に見て、ソース電極７およびドレイン電極１０の少なくとも一部は、ゲート電極２のパターンと重なり合っている。そして、ゲート電極２と重なる領域の酸化物透明膜６においては、ソース電極７とドレイン電極１０との間の領域の下部に対応する部分が、ＴＦＴ素子Ａの動作時にはチャネル領域１１（活性領域）となる。
画素電極１２は、その外縁が共通電極４の外周よりも少し小さくなる大きさに形成され、ＴＦＴ素子Ａ側となる外縁の一部がＴＦＴ素子Ａを覆うように延在しており、当該延在部分の上にソース電極７およびドレイン電極１０が設けられている。なお、本実施の形態２では、画素電極１２は酸化物透明膜で構成された平板状の導電性電極であり、画素ごとに独立して形成されている。
共通電極４は、ゲート電極２およびゲート端子３と同じ層（レイヤ）の膜として形成され、画素電極１２のパターンの一部が、その下のゲート絶縁膜５を介して共通電極４のパターンの一部と平面視的に重なり合うように配設されることによって、画素電極１２の保持容量が得られる。
そして、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４、ソース電極７、ソース配線７Ｌ、ソース端子９、ドレイン電極１０、ＴＦＴ素子Ａのチャネル領域１１および画素電極１２を覆うように、保護絶縁膜１３（第２絶縁膜）が透明絶縁性基板１の全面に形成されている。なお、図１１では保護絶縁膜１３は図示を省略している。
保護絶縁膜１３には、ゲート端子部コンタクトホール１４およびソース端子部コンタクトホール１５が形成されている。ゲート端子部コンタクトホール１４は、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達し、またソース端子部コンタクトホール１５は、保護絶縁膜１３を貫通してソース端子９に達するように形成されている。
＜製造方法＞
以下、図１３〜図２１を用いて実施の形態２のＴＦＴ基板２００の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図１１および図１２に相当し、図１３〜図２１においては、図１１および図１２に示した構成と同一の構成に対しては、同一の符号を付している。
＜全体の説明＞
図１３および図１４を用いて製造方法の全体を説明する。まず、透明絶縁性基板１の表面を洗浄液または純水を用いて洗浄する。ここでは厚さ０．６ｍｍのガラス基板を透明絶縁性基板１として用いた。洗浄された透明絶縁性基板１上に、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌの材料としての第１導電膜を形成する。本実施の形態では、第１導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。ここでは、厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜して第１導電膜を形成した。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第１導電膜上に塗布形成したフォトレジストを１回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第１導電膜をパターニングすることで、図１３に示すように、透明絶縁性基板１上にゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌを形成する。
本実施の形態では、ＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、ゲート絶縁膜５の材料としての第１絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜した。なお、ここでは第１絶縁膜をＳｉＯ膜の単層膜としたが、その上にさらに絶縁膜を設けた積層膜としても良い。この場合、上層の絶縁膜もＳｉＯ膜で良いが、例えば窒化シリコン（ＳｉＮ）のような他の材質の絶縁膜を設けても良い。
次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このＩｎＧａＺｎＯ膜は、比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるように酸素欠損状態で形成した。なお、酸素欠損状態とする方法は先に説明した通りである。
次に、酸化物透明膜６が形成された状態の透明絶縁性基板１上に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０の材料としての第２導電膜を形成する。本実施の形態では、第２導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。
その後、第２導電膜上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第２導電膜および酸化物透明膜６をパターニングすることで、図１４に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０を形成した。なお、本実施の形態では、ソース配線７Ｌおよびソース端子９の下部にも酸化物透明膜６が残るように酸化物透明膜６をパターニングすることで、ソース配線７Ｌおよびソース端子９を実質的に積層構造とすることができる。
なお、この工程では、ソース電極７とドレイン電極１０との間の領域の下層に対応する酸化物透明膜６を酸化処理し、酸素欠損を減少させることによって電気抵抗を高抵抗とし、ＴＦＴ素子Ａのチャネル領域１１として機能するように半導体化させる工程を含んでいる。
具体的には比抵抗値が０．１Ωｍよりも大きく、かつ１×１０６Ωｍよりも小さい半導体領域になるように高抵抗化する。さらに、酸化処理で高抵抗化することにより、エッチング薬液に対する耐性も向上させることができる。このとき、酸化物透明膜６の画像表示部領域の画素電極１２は、酸化処理をせずに導体領域として導電性を維持する。また、ソース電極７およびドレイン電極１０の下部の酸化物透明膜６も酸化処理をせずに、導体領域として導電性を維持する。
以上の工程では、フォトレジストのハーフトーン露光の技術を応用することができ、これらの工程については、後に図１５〜図２１を用いて説明する。
図１４までの工程を終えた透明絶縁性基板１上の全面に、保護絶縁膜１３の材料としての第２絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜することにより第２絶縁膜を形成した。なお、保護絶縁膜１３を構成する第２絶縁膜も、第１絶縁膜と同様に積層構造にしても良い。
その後、第２絶縁膜上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達するゲート端子部コンタクトホール１４および保護絶縁膜１３を貫通してソース端子９に達するソース端子部コンタクトホール１５を形成することで、図１２に示した断面構造を得る。
本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いて保護絶縁膜１３およびゲート絶縁膜５をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
＜ハーフトーン露光を用いた工程の説明＞
次に、図１５〜図２１を用いてハーフトーン露光の技術を用いた工程について説明する。図１３までの工程終えた透明絶縁性基板１上全面に、ゲート絶縁膜５を成膜し、次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、ＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このようなＩｎＧａＺｎＯ膜は、例えば、Ｉｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎＧａＺｎＯターゲット［Ｉｎ２Ｏ３・（Ｇａ２Ｏ３）・（ＺｎＯ）２］を用いたＤＣスパッタリング法により成膜できる。スパッタリングガスとしては、アルゴン（Ａｒ）ガス、クリプトン（Ｋｒ）ガスなどを用いることができる。このようなスパッタリング法を用いて成膜されたＩｎＧａＺｎＯ膜は、通常は、酸素の原子組成比が化学量論組成よりも少なくなっており、酸素イオン欠損状態（上記の例ではＯの組成比が４未満）の酸化膜となる。酸素イオン欠損は、自由電子を生成し、ｎ型のキャリア伝導により導電性を示すようになる。本実施の形態では、成膜されたＩｎＧａＺｎＯ膜の比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるようにした。
成膜されたＩｎＧａＺｎＯ膜の酸素イオン欠損は、スパッタリング時のＡｒガスやＫｒガスに例えば水素（Ｈ）を含むガスを添加して、膜を還元させることによって増大させることができる。また反対に、ＡｒガスやＫｒガスに酸素（Ｏ）を含むガスを添加して膜を酸化させることで低減させることができる。ＩｎＧａＺｎＯ膜を酸化あるいは還元することで酸素イオンの欠損状態を制御することによって、成膜されたＩｎＧａＺｎＯ膜の比抵抗値を適正に制御することが可能となる。なお、成膜直後のＩｎＧａＺｎＯ膜は非晶質構造であった。また波長４００ｎｍから８００ｎｍの可視光領域において、７０％以上の高い透過率特性を示した。
次に、酸化物透明膜６の全面に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０等の材料としての第２導電膜ＳＬ２を形成することで、図１５に示すように透明絶縁性基板１上にゲート絶縁膜５、酸化物透明膜６および第２導電膜ＳＬ２の積層膜が形成される。
なお、本実施の形態では、第２導電膜ＳＬ２として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜した。形成方法は先に説明したので省略する。
その後、第２導電膜ＳＬ２上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成する。
より具体的には、まず、第２導電膜ＳＬ２上に、ノボラック系のポジ型の感光性樹脂で構成されるフォトレジストを塗布形成する。その後、フォトレジストの露光を行った後に水酸化テトラメチルアンモニウム（ＴＭＡＨ）を含む有機アルカリ系の現像液を用いて現像を行うことで、図１６に示されるようなレジストパターンＰＲ４およびＰＲ５を形成する。
ＰＲ４およびＰＲ５のレジストパターンは、それぞれ分離して独立したパターンとなっている。レジストパターンＰＲ４は、下地層の段差に起因して膜厚の異なる第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄと、第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄよりも全体的に膜厚が薄く、下地層の段差に起因して膜厚が異なる第５部分ＰＲ４Ｅおよび第６部分ＰＲ４Ｆと、第５部分ＰＲ４Ｅおよび第６部分ＰＲ４Ｆよりもさらに膜厚が薄い第２部分ＰＲ４Ｂとを有して、複数の異なる膜厚を備えたパターンとなっている。
このような複数の異なる膜厚を有するレジストパターンは、複数の透過率を有する「ハーフトーンマスク」を用いることで露光時の光の強度を場所によって異なったものとする「ハーフトーン露光」の技術を用いて形成することができる。
すなわち、第２部分ＰＲ４Ｂは、露光時に、強度を弱めた光で露光することにより第１の中間露光領域となった領域であり、現像時にフォトレジストの上層部のみが除去されて膜厚が薄くなった領域である。また、第５部分ＰＲ４Ｅおよび第６部分ＰＲ４Ｆは、露光時に第２部分ＰＲ４Ｂよりもさらに強度を弱めた光で露光することにより第２の中間露光領域となった領域であり、現像時にフォトレジストの上層部のみが除去されて膜厚が薄くなった領域である。一方、第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄは、露光時に光が遮蔽されて非露光領域となった領域であり、現像時にも厚みが減じなかった領域である。
次に、レジストパターンＰＲ４およびＰＲ５をエッチングマスクとして、エッチングにより、第２導電膜ＳＬ２と酸化物透明膜６をパターニングする。本実施の形態では、先に説明したように、アルカリ系のＴＭＡＨ薬液を用いて、第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）ＳＬ２をエッチングした。なお、このときのＴＭＡＨ薬液は、フォトレジストの現像で用いるＴＭＡＨを含む有機アルカリ現像液を使用しても良い。その後、続けてシュウ酸（Oxalic acid）系の薬液を用いて、酸化物透明膜６をエッチングした。上記２回のエッチングにより、図１７に示されるように、ソース配線７Ｌおよびソース端子９と、それらの下部の酸化物透明膜６のパターンが形成される。
なお、図１７に示されるように、ソース配線７Ｌおよびソース端子９と、それらの下部の酸化物透明膜６のそれぞれの端縁部は、レジストパターンＰＲ５の端縁部よりも内側に位置するようにエッチングされている。
次に、透明絶縁性基板１全体に、Ｏ２ガスプラズマを用いてレジストパターンＰＲ４およびＰＲ５の１回目のアッシングを行い、図１８に示すように膜厚の最も薄い第２部分ＰＲ４Ｂを完全に除去すると共に、レジストパターンＰＲ４の他の部分およびレジストパターンＰＲ５を薄膜化する。
その後、アッシングによって薄膜化されて残存するレジストパターンＰＲ４（ＰＲ４Ａ、ＰＲ４Ｃ、ＰＲ４Ｄ、ＰＲ４Ｅ、ＰＲ４Ｆ）およびＰＲ５をエッチングマスクとして、アルカリ系のＴＭＡＨ薬液を用いて、第２導電膜ＳＬ２だけを選択的にエッチングする。これにより、図１９に示すように、ソース電極７およびドレイン電極１０がパターニングされると共に、レジストパターンに覆われない部分の第２導電膜ＳＬ２がエッチングされて、下層の酸化物透明膜６の表面が暴露される。なお、このエッチングでは、ソース電極７、ソース配線７Ｌおよびドレイン電極１０のそれぞれの端縁部が、レジストパターンＰＲ４の端縁部よりも内側に位置することとなる。
次に、透明絶縁性基板１全体に、Ｏ２ガスプラズマを用いてレジストパターンＰＲ４およびＰＲ５の２回目のアッシングを行い、図２０に示すように、膜厚の薄い第５部分ＰＲ４Ｅおよび第６部分ＰＲ４Ｆを完全に除去すると共に、レジストパターンＰＲ４の他の部分およびレジストパターンＰＲ５をさらに薄膜化する。
このとき、ソース電極７およびドレイン電極１０の間の領域の下層に対応する酸化物透明膜６では、Ｏ２ガスプラズマのアッシングによる酸化反応が進んで高抵抗化し、図２０に示すようにＴＦＴ素子Ａのチャネル領域１１が形成されると共に、酸化処理により高抵抗化させることにより、エッチング薬液に対する耐性も向上させることができる。このとき、Ｏ２ガスプラズマのアッシングの後に、さらに一酸化二窒素（Ｎ２Ｏ）ガスを用いたプラズマ処理を行っても良い。Ｎ２Ｏガスプラズマによって、ソース電極７およびドレイン電極１０の間の領域の下層に対応する酸化物透明膜６をさらに効率よく高抵抗化することができる。
その後、２回目のアッシングによって薄膜化されて残存するレジストパターンＰＲ５と第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄをエッチングマスクとして、第２導電膜ＳＬ２をもう一度パターニングする。
これにより、図２１に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０のそれぞれの端縁部が、レジストパターンＰＲ５、第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄの端縁部よりもさらに内側に位置することとなる。
その後、アミン系のレジスト剥離液を用いてレジストパターンＰＲ５および第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄを剥離除去することで、図１４に示した断面構成が得られる。
なお、ＴＦＴ素子Ａのチャネル領域１１と画素電極１２は、酸化物透明膜６を材料として同じ層に形成されるが、画素電極１２は、図２０を用いて説明した２回目のアッシング時には上部が第２導電膜ＳＬ２で覆われているため酸化処理は行われず、初期の導電性を維持して透明の画素電極１２として機能する。
以上説明したように、図１１および図１２に示した実施の形態２のＴＦＴ基板２００（ＴＮ方式のアクティブマトリックス基板）は、３回の写真製版工程で生産性良く形成することができ、実施の形態１の製造方法よりも写真製版工程が１回少なくて済むので、生産性をさらに向上させることができる。
なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板２００の表面に配向膜やスペーサを形成する。また、別途作製した、カラーフィルタ、対向電極および配向膜を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間を形成し、その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによってＴＮ方式のＴＦＴ−ＬＣＤが完成する。
このようにして完成したＴＦＴ−ＬＣＤは、酸化物のチャネル領域１１を用いることで、ＴＦＴの移動度が高くなり、動作速度が速くなるので、液晶表示パネルの大型化や高精細化に対しても高い表示品質を実現することができる。さらには、ＴＦＴの小型化が可能となり、画像表示部の開口率を高めることができる。これにより、バックライトユニットの出射光を低減させても高輝度の表示が可能となるので、表示パネルの消費電力の低減化にも寄与できる。
さらにＴＦＴ部において、ソース電極７およびドレイン電極１０とチャネル領域１１とは、チャネル領域１１と一体となった導電性の酸化物透明膜６を介して電気的に接続されるので、接続界面におけるコンタクト特性が良好でＴＦＴの特性および信頼性を向上させることができる。
また、ソース配線７Ｌの下部にも酸化物透明膜６が設けられ、ソース配線７Ｌが実質的に積層構造となっているので、いわゆる冗長配線となってソース配線７Ｌの断線を大幅に低減できる。
＜実施の形態３＞
＜ＴＦＴ基板の画素の構成＞
まず、図２２および図２３を参照して、実施の形態３のＴＦＴ基板３００の構成について説明する。図２２は、実施の形態３に係るＴＦＴ基板３００の画素の平面構成を示す図であり、図２３は、図２２におけるＸ−Ｘ線での断面構成、Ｙ−Ｙ線での断面構成およびＺ−Ｚ線での断面構成を示す断面図である。なお、以下においてはＴＦＴ基板３００は、透過型のＦＦＳ方式の液晶表示装置に用いるものとして説明する。
図２２のＸ−Ｘ線での断面構成は画素の形成領域（画素部）に対応し、ＴＦＴの形成領域である「ＴＦＴ部」と、画素電極１２および対向スリット電極１７の形成領域である「ＦＦＳ画像表示部」と、「共通電極部」の断面構成を含んでいる。
また、図２２のＹ−Ｙ線での断面構成は、ゲート配線２Ｌにゲート信号を供給するためのゲート端子３の形成領域である「ゲート端子部」の断面構成を含み、Ｚ−Ｚ線での断面構成は、ソース配線７Ｌに表示信号を印加するためのソース端子９の形成領域である「ソース端子部」の断面構成を含んでいる。なお、ゲート端子３は、ゲート配線２Ｌの端部に設けられ、ソース端子９は、ソース配線７Ｌの端部に設けられている。
図２２に示すように、ＴＦＴ基板３００は、複数のゲート配線２Ｌ（走査信号線）と複数のソース配線７Ｌ（表示信号線）とが直行して交差するように配設され、両配線の交点近傍にＴＦＴ素子Ａが配設されており、ＴＦＴ素子Ａのゲート電極２がゲート配線２Ｌに接続され、ＴＦＴ素子Ａのソース電極７がソース配線７Ｌに接続されている。
すなわち、ＴＦＴ素子Ａでは、ゲート配線２Ｌの一部がゲート電極２としてＴＦＴ素子Ａの形成領域（ＴＦＴ部）の下方に存在し、また、ソース電極７は、ソース配線７Ｌから分岐してＴＦＴ素子Ａの形成領域に延在している。
なお、隣接するゲート配線２Ｌおよび隣接するソース配線７Ｌに囲まれた領域が画素領域となるので、ＴＦＴ基板３００では、画素領域がマトリックス状に配列された構成となる。
また、図２２では、ゲート配線２Ｌが横方向（Ｘ方向）に延在するように配設され、ソース配線７Ｌが縦方向（Ｙ方向）に延在するように配設されている。
また、図２２に示されるように、画素電極１２の上方のほぼ全体を覆うように対向スリット電極１７が設けられている。そして、画素領域のＴＦＴ素子Ａが設けられた側とは反対側には共通電極（補助容量電極）４が配置され、隣り合う画素に設けられた共通電極４とは共通配線４Ｌによって接続されている。そして、共通電極４には、共通電極部コンタクトホール１６を介して対向スリット電極１７が接続されている。
図２３に示すように、ＴＦＴ基板３００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通電極配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図２２ではゲート絶縁膜５は図示を省略している。
ゲート絶縁膜５の上には、画素電極１２を構成する酸化物透明膜６が形成されると共にソース端子９が形成されている。そして、ＴＦＴ部の酸化物透明膜６上には、ソース電極７およびドレイン電極１０が形成されている。平面視的に見て、ソース電極７およびドレイン電極１０の少なくとも一部は、ゲート電極２のパターンと重なり合っている。そして、ゲート電極２と重なる領域の酸化物透明膜６においては、ソース電極７とドレイン電極１０との間の領域の下部に対応する部分が、ＴＦＴ素子Ａの動作時にはチャネル領域１１（活性領域）となる。
また、ＦＦＳ画像表示部においては、画素電極１２の上方に対向スリット電極１７が形成されている。本実施の形態では、画素電極１２は酸化物透明膜で構成された平板状の導電性電極であり、画素ごとに独立して形成されている。
さらに、共通電極部においては共通電極４および共通配線４Ｌが形成されており、共通電極４および共通配線４Ｌは、ゲート電極２およびゲート端子３と同じ層（レイヤ）の膜として形成されている。
そして、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４、ソース電極７、ソース配線７Ｌ、ソース端子９、ドレイン電極１０、ＴＦＴ素子Ａのチャネル領域１１および画素電極１２を覆うように、保護絶縁膜１３（第２絶縁膜）が透明絶縁性基板１の全面に形成されている。なお、図２２では保護絶縁膜１３は図示を省略している。
保護絶縁膜１３には、ゲート端子部コンタクトホール１４、ソース端子部コンタクトホール１５および共通電極部コンタクトホール１６が形成されている。
ゲート端子部コンタクトホール１４は、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達し、ソース端子部コンタクトホール１５は、保護絶縁膜１３を貫通してソース端子９に達し、また共通電極部コンタクトホール１６は保護絶縁膜１３およびゲート絶縁膜５を貫通して共通電極４に達するように形成されている。
保護絶縁膜１３の上には、ゲート端子部コンタクトホール１４を介してゲート端子３に電気的に接続されたゲート端子パッド１８、ソース端子部コンタクトホール１５を介してソース端子９に電気的に接続されたソース端子パッド１９、および画素電極１２に対向するように対向スリット電極１７が形成されている。
対向スリット電極１７には格子状もしくはスリット状の複数の開口部ＯＰが形成されている。また対向スリット電極１７は、共通電極部コンタクトホール１６を介して下層の共通電極４と電気的に接続されている。これにより、対向スリット電極１７に一定の電位信号が供給され、画素電極１２と対向スリット電極１７との組み合わせによって、液晶を横電界駆動させることができるフリンジ電界駆動（Fringe Field Switching：ＦＦＳ）方式のアクティブマトリックス基板を得ることができる。なお、対向スリット電極１７、ゲート端子パッド１８、およびソース端子パッド１９は、光透過性（透明）の酸化物導電膜で形成されている。
＜製造方法＞
以下、図２４〜図２７を用いて実施の形態３のＴＦＴ基板３００の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図２２および図２３に相当し、図２４〜図２７においては、図２２および図２３に示した構成と同一の構成に対しては、同一の符号を付している。
まず、透明絶縁性基板１の表面を洗浄液または純水を用いて洗浄する。ここでは厚さ０．６ｍｍのガラス基板を透明絶縁性基板１として用いた。洗浄された透明絶縁性基板１上に、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌの材料としての第１導電膜を形成する。本実施の形態では、第１導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。ここでは、厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜して第１導電膜を形成した。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第１導電膜上に塗布形成したフォトレジストを１回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第１導電膜をパターニングすることで、図２４に示すように、透明絶縁性基板１上にゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌを形成する。
本実施の形態では、ＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、図２５に示す工程において、透明絶縁性基板１上の全面に、ゲート絶縁膜５の材料としての第１絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜した。なお、ここでは第１絶縁膜をＳｉＯ膜の単層膜としたが、その上にさらに絶縁膜を設けた積層膜としても良い。この場合、上層の絶縁膜もＳｉＯ膜で良いが、例えば窒化シリコン（ＳｉＮ）のような他の材質の絶縁膜を設けても良い。
次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このＩｎＧａＺｎＯ膜は、比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるように酸素欠損状態で形成した。なお、酸素欠損状態とする方法は先に説明した通りである。
その後、透明膜上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして酸化物透明膜６をパターニングすることで、図２５に示すように、ゲート絶縁膜５上に選択的に酸化物透明膜６を形成する。
本実施の形態では、シュウ酸（Oxalic acid）系の薬液を用いて、酸化物透明膜６をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０の材料としての第２導電膜を形成する。本実施の形態では、第２導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第２導電膜上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第２導電膜をパターニングすることで、図２６に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０を形成する。
本実施の形態では、ＴＭＡＨを含むアルカリ系のＴＭＡＨ薬液を用いて第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
Ａｌ系合金膜のエッチング薬液として一般的に用いられる公知のＰＡＮ系の薬液を用いた場合は、下層の酸化物透明膜６も同時にエッチングされるために、第２導電膜だけをエッチングすることは困難である。しかしながら、このようなアルカリ系の薬液を用いることによって、下層の酸化物透明膜６をエッチングすることなく、選択的に第２導電膜だけをエッチングすることができる。
なお、この工程では、ソース電極７とドレイン電極１０との間の領域の下層に対応する酸化物透明膜６を酸化処理し、酸素欠損を減少させることによって電気抵抗を高抵抗とし、ＴＦＴ素子Ａのチャネル領域１１として機能するように半導体化させる工程を含んでいる。
具体的には比抵抗値が０．１Ωｍよりも大きく、かつ１×１０６Ωｍよりも小さい半導体領域になるように高抵抗化する。さらに、酸化処理で高抵抗化することにより、エッチング薬液に対する耐性も向上させることができる。このとき、酸化物透明膜６の画像表示部領域の画素電極１２は、酸化処理をせずに導体領域として導電性を維持する。また、ソース電極７およびドレイン電極１０の下部の酸化物透明膜６も酸化処理をせずに、導体領域として導電性を維持する。
なお、図２６を用いて説明した工程は、実施の形態１において、図６〜図１０用いて説明したフォトレジストのハーフトーン露光の技術を、原則的にそのまま適用することができ、説明は省略する。
次に、透明絶縁性基板１上の全面に、保護絶縁膜１３の材料としての第２絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜することにより第２絶縁膜を形成した。なお、保護絶縁膜１３を構成する第２絶縁膜も、第１絶縁膜と同様に積層構造にしても良い。
その後、第２絶縁膜上に塗布形成したフォトレジストを４回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達するゲート端子部コンタクトホール１４および共通電極４に達する共通電極部コンタクトホール１６、保護絶縁膜１３を貫通してソース端子９に達するソース端子部コンタクトホール１５を形成することで、図２７に示す断面構成を得る。
本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いて保護絶縁膜１３およびゲート絶縁膜５をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、対向スリット電極１７、ゲート端子パッド１８、およびソース端子パッド１９の材料としての第３導電膜を形成する。本実施の形態では、第３導電膜として、光透過性を有する酸化物導電膜である酸化インジウム亜鉛（ＩｎＺｎＯ）膜を１００ｎｍの厚さで形成した。なお、ＩｎＺｎＯ膜以外にも、酸化インジウム錫（ＩＴＯ）膜や酸化亜鉛（ＺｎＯ）膜等の光透過性の酸化物導電膜を用いることもできる。
このような酸化物導電膜であるＩｎＺｎＯ膜は、酸化インジウムＩｎ２Ｏ３とＺｎＯを９対１の割合で配合したＩｎＺｎＯターゲットを用いたＤＣスパッタリング法により成膜できる。スパッタリングガスとしては、アルゴン（Ａｒ）ガス、クリプトン（Ｋｒ）ガスなどを用いることができる。このようなスパッタリング法を用いて成膜されたＩｎＺｎＯ膜は、通常は、酸素の原子組成比が化学量論組成よりも少なくなっており、光透過性が悪い（光透過率が低い）状態の酸化膜となる。そこで、スパッタリング時のＡｒガスやＫｒガスに酸素（Ｏ）を含むガスを添加した混合ガスを用いることが好ましい。成膜直後のＩｎＺｎＯ膜は、波長４００ｎｍから８００ｎｍの可視領域において、８０％以上の高い透過率特性を示した。比抵抗値も２×１０−６Ωｍと低く、良好な導電性を示した。
その後、第３導電膜（酸化物導電膜）上に塗布形成したフォトレジストを５回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして酸化物導電膜をパターニングする。本実施の形態では、シュウ酸（Oxalic acid）系の薬液を用いて、酸化物導電膜（ＩｎＺｎＯ膜）をエッチングした。
その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去することにより、共通電極部コンタクトホール１６を介して共通電極４に電気的に接続されたスリット状の開口部ＯＰを有する対向スリット電極１７、ゲート端子部コンタクトホール１４を介してゲート端子３に電気的に接続されたゲート端子パッド１８、およびソース端子部コンタクトホール１５を介してソース端子９に電気的に接続されたソース端子パッド１９が形成され、図２３に示した断面構成が得られる。
以上説明したように、図２２および図２３に示した実施の形態３のＴＦＴ基板３００（ＦＦＳ方式のアクティブマトリックス基板）は、５回の写真製版工程で生産性良く形成することができる。
なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板３００の表面に配向膜やスペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製した、カラーフィルタ、対向電極および配向膜を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間を形成し、その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによってＦＦＳ方式のＴＦＴ−ＬＣＤが完成する。
このようにして完成したＴＦＴ−ＬＣＤは、フリンジ電界駆動により液晶を横駆動させるＦＦＳ方式のために視野角が広く、また酸化物のチャネル領域１１を用いることで、ＴＦＴの移動度が高くなり、動作速度が速くなるので、液晶表示パネルの大型化や高精細化に対しても高い表示品質を実現することができる。さらには、ＴＦＴの小型化が可能となり、画像表示部の開口率を高めることができる。これにより、バックライトユニットの出射光を低減させても高輝度の表示が可能となるので、表示パネルの消費電力の低減化にも寄与できる。
さらにＴＦＴ部において、ソース電極７およびドレイン電極１０とチャネル領域１１とは、チャネル領域１１と一体となった導電性の酸化物透明膜６を介して電気的に接続されるので、接続界面におけるコンタクト特性が良好でＴＦＴの特性および信頼性を向上させることができる。
＜実施の形態４＞
＜ＴＦＴ基板の画素の構成＞
まず、図２８および図２９を参照して、実施の形態４のＴＦＴ基板４００の構成について説明する。図２８は、実施の形態４に係るＴＦＴ基板４００の画素の平面構成を示す図であり、図２９は、図２８におけるＸ−Ｘ線での断面構成、Ｙ−Ｙ線での断面構成およびＺ−Ｚ線での断面構成を示す断面図である。なお、以下においてはＴＦＴ基板４００は、透過型のＦＦＳ方式の液晶表示装置に用いるものとして説明する。
図２８のＸ−Ｘ線での断面構成は画素の形成領域（画素部）に対応し、ＴＦＴの形成領域である「ＴＦＴ部」と、画素電極１２および対向スリット電極１７の形成領域である「ＦＦＳ画像表示部」と、「共通電極部」の断面構成を含んでいる。
また、図２８のＹ−Ｙ線での断面構成は、ゲート配線２Ｌにゲート信号を供給するためのゲート端子３の形成領域である「ゲート端子部」の断面構成を含み、Ｚ−Ｚ線での断面構成は、ソース配線７Ｌに表示信号を印加するためのソース端子９の形成領域である「ソース端子部」の断面構成を含んでいる。なお、ゲート端子３は、ゲート配線２Ｌの端部に設けられ、ソース端子９は、ソース配線７Ｌの端部に設けられている。
このＴＦＴ基板４００は、実施の形態３のＴＦＴ基板３００とは異なり、ソース配線７Ｌおよびソース端子９の下部にも酸化物透明膜６が設けられ、ソース配線７Ｌおよびソース端子９は実質的に積層構造となっている。なお、ソース配線７Ｌおよびソース端子９の下に酸化物透明膜６が設けられていることを除けば平面視的にはＴＦＴ基板３００と同じであるので、重複する説明は省略する。
図２９に示すように、ＴＦＴ基板４００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通電極配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図２８ではゲート絶縁膜５は図示を省略している。
ゲート絶縁膜５の上には、画素電極１２を構成する酸化物透明膜６が形成されると共にソース配線７Ｌおよびソース端子９の下部に対応する位置にも酸化物透明膜６が形成されている。そして、ＴＦＴ部の酸化物透明膜６上には、ソース電極７およびドレイン電極１０が形成されている。平面視的に見て、ソース電極７およびドレイン電極１０の少なくとも一部は、ゲート電極２のパターンと重なり合っている。そして、ゲート電極２と重なる領域の酸化物透明膜６においては、ソース電極７とドレイン電極１０との間の領域の下部に対応する部分が、ＴＦＴ素子Ａの動作時にはチャネル領域１１（活性領域）となる。
また、ＦＦＳ画像表示部においては、画素電極１２の上方に対向スリット電極１７が形成されている。本実施の形態では、画素電極１２は酸化物透明膜で構成された平板状の導電性電極であり、画素ごとに独立して形成されている。
さらに、ＦＦＳ画像表示部においては共通電極４および共通配線４Ｌが形成されており、共通電極４および共通配線４Ｌは、ゲート電極２およびゲート端子３と同じ層（レイヤ）の膜として形成されている。
そして、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４、ソース電極７、ソース配線７Ｌ、ソース端子９、ドレイン電極１０、ＴＦＴ素子Ａのチャネル領域１１および画素電極１２を覆うように、保護絶縁膜１３（第２絶縁膜）が透明絶縁性基板１の全面に形成されている。なお、図２８では保護絶縁膜１３は図示を省略している。
保護絶縁膜１３には、ゲート端子部コンタクトホール１４、ソース端子部コンタクトホール１５および共通電極部コンタクトホール１６が形成されている。
ゲート端子部コンタクトホール１４は、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達し、ソース端子部コンタクトホール１５は、保護絶縁膜１３を貫通してソース端子９に達し、また共通電極部コンタクトホール１６は保護絶縁膜１３およびゲート絶縁膜５を貫通して共通電極４に達するように形成されている。
保護絶縁膜１３の上には、ゲート端子部コンタクトホール１４を介してゲート端子３に電気的に接続されたゲート端子パッド１８、ソース端子部コンタクトホール１５を介してソース端子９に電気的に接続されたソース端子パッド１９、および画素電極１２に対向するように対向スリット電極１７が形成されている。
対向スリット電極１７には格子状もしくはスリット状の複数の開口部ＯＰが形成されている。また対向スリット電極１７は、共通電極部コンタクトホール１６を介して下層の共通電極４と電気的に接続されている。これにより、対向スリット電極１７に一定の電位信号が供給され、画素電極１２と対向スリット電極１７との組み合わせによって、液晶を横電界駆動させることができるＦＦＳ方式のアクティブマトリックス基板を得ることができる。なお、対向スリット電極１７、ゲート端子パッド１８、およびソース端子パッド１９は、光透過性（透明）の酸化物導電膜で形成されている。
＜製造方法＞
以下、図３０〜図３２を用いて実施の形態４のＴＦＴ基板４００の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図２８および図２９に相当し、図３０〜図３２においては、図２８および図２９に示した構成と同一の構成に対しては、同一の符号を付している。
まず、透明絶縁性基板１の表面を洗浄液または純水を用いて洗浄する。ここでは厚さ０．６ｍｍのガラス基板を透明絶縁性基板１として用いた。洗浄された透明絶縁性基板１上に、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌの材料としての第１導電膜を形成する。本実施の形態では、第１導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。ここでは、厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜して第１導電膜を形成した。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第１導電膜上に塗布形成したフォトレジストを１回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第１導電膜をパターニングすることで、図３０に示すように、透明絶縁性基板１上にゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌを形成する。
本実施の形態では、ＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、ゲート絶縁膜５の材料としての第１絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜した。なお、ここでは第１絶縁膜をＳｉＯ膜の単層膜としたが、その上にさらに絶縁膜を設けた積層膜としても良い。この場合、上層の絶縁膜もＳｉＯ膜で良いが、例えば窒化シリコン（ＳｉＮ）のような他の材質の絶縁膜を設けても良い。
次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このＩｎＧａＺｎＯ膜は、比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるように酸素欠損状態で形成した。なお、酸素欠損状態とする方法は先に説明した通りである。
次に、酸化物透明膜６が形成された状態の透明絶縁性基板１上に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０の材料としての第２導電膜を形成する。本実施の形態では、第２導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。
その後、第２導電膜上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第２導電膜および酸化物透明膜６をパターニングすることで、図３１に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０を形成した。なお、本実施の形態では、ソース配線７Ｌおよびソース端子９の下部にも酸化物透明膜６が残るように酸化物透明膜６をパターニングすることで、ソース配線７Ｌおよびソース端子９を実質的に積層構造とすることができる。
なお、この工程では、ソース電極７とドレイン電極１０との間の領域の下層に対応する酸化物透明膜６を酸化処理し、酸素欠損を減少させることによって電気抵抗を高抵抗とし、ＴＦＴ素子Ａのチャネル領域１１として機能するように半導体化させる工程を含んでいる。
具体的には比抵抗値が０．１Ωｍよりも大きく、かつ１×１０６Ωｍよりも小さい半導体領域になるように高抵抗化する。さらに、酸化処理で高抵抗化することにより、エッチング薬液に対する耐性も向上させることができる。このとき、酸化物透明膜６のＦＦＳ画像表示部領域の画素電極１２は、酸化処理をせずに導体領域として導電性を維持する。また、ソース電極７およびドレイン電極１０の下部の酸化物透明膜６も酸化処理をせずに、導体領域として導電性を維持する。
以上の工程では、実施の形態２において、図１５〜図２１用いて説明したフォトレジストのハーフトーン露光の技術を、原則的にそのまま適用することができ、説明は省略する。
図３１までの工程を終えた透明絶縁性基板１上の全面に、保護絶縁膜１３の材料としての第２絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜することにより第２絶縁膜を形成した。なお、保護絶縁膜１３を構成する第２絶縁膜も、第１絶縁膜と同様に積層構造にしても良い。
その後、第２絶縁膜上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達するゲート端子部コンタクトホール１４および共通電極４に達する共通電極部コンタクトホール１６、保護絶縁膜１３を貫通してソース端子９に達するソース端子部コンタクトホール１５を形成することで、図３２に示す断面構成を得る。
本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いて保護絶縁膜１３およびゲート絶縁膜５をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、対向スリット電極１７、ゲート端子パッド１８、およびソース端子パッド１９の材料としての第３導電膜を形成する。本実施の形態では、第３導電膜として、光透過性を有する酸化物導電膜である酸化インジウム亜鉛（ＩｎＺｎＯ）膜を１００ｎｍの厚さで形成した。なお、ＩｎＺｎＯ膜以外にも、酸化インジウム錫（ＩＴＯ）膜や酸化亜鉛（ＺｎＯ）膜等の光透過性の酸化物導電膜を用いることもできる。
なおＩｎＺｎＯ膜の形成方法については実施の形態３において説明した通りであり、その特性も同じである。
その後、第３導電膜（酸化物導電膜）上に塗布形成したフォトレジストを４回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして酸化物導電膜をパターニングする。本実施の形態では、シュウ酸（Oxalic acid）系の薬液を用いて、酸化物導電膜（ＩｎＺｎＯ膜）をエッチングした。
その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去することにより、共通電極部コンタクトホール１６を介して共通電極４に電気的に接続されたスリット状の開口部ＯＰを有する対向スリット電極１７、ゲート端子部コンタクトホール１４を介してゲート端子３に電気的に接続されたゲート端子パッド１８、およびソース端子部コンタクトホール１５を介してソース端子９に電気的に接続されたソース端子パッド１９が形成され、図２９に示した断面構成が得られる。
以上説明したように、図２８および図２９に示した実施の形態４のＴＦＴ基板４００（ＦＦＳ方式のアクティブマトリックス基板）は、４回の写真製版工程で生産性良く形成することができる。
なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板４００の表面に配向膜やスペーサを形成する。また、別途作製した、カラーフィルタ、対向電極および配向膜を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間を形成し、その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによってＦＦＳ方式のＴＦＴ−ＬＣＤが完成する。
このようにして完成したＴＦＴ−ＬＣＤは、フリンジ電界駆動により液晶を横駆動させるＦＦＳ方式のために視野角が広く、また酸化物のチャネル領域１１を用いることで、ＴＦＴの移動度が高くなり、動作速度が速くなるので、液晶表示パネルの大型化や高精細化に対しても高い表示品質を実現することができる。さらには、ＴＦＴの小型化が可能となり、画像表示部の開口率を高めることができる。これにより、バックライトユニットの出射光を低減させても高輝度の表示が可能となるので、表示パネルの消費電力の低減化にも寄与できる。
さらにＴＦＴ部において、ソース電極７およびドレイン電極１０とチャネル領域１１とは、チャネル領域１１と一体となった導電性の酸化物透明膜６を介して電気的に接続されるので、接続界面におけるコンタクト特性が良好でＴＦＴの特性および信頼性を向上させることができる。
また、ソース配線７Ｌの下部にも酸化物透明膜６が設けられ、ソース配線７Ｌが実質的に積層構造となっているので、いわゆる冗長配線となってソース配線７Ｌの断線を大幅に低減できる。
＜実施の形態５＞
＜ＴＦＴ基板の画素の構成＞
まず、図１および図３３を参照して、実施の形態５のＴＦＴ基板５００の構成について説明する。実施の形態５に係るＴＦＴ基板５００の画素の平面構成は、実施の形態１に係るＴＦＴ基板１００と実質的に同じであるので、図１をＴＦＴ基板５００の平面構成を示す図として共用し、重複する説明は省略する。図３３は、図１におけるＸ−Ｘ線での断面構成、Ｙ−Ｙ線での断面構成およびＺ−Ｚ線での断面構成を示す断面図である。なお、以下においてはＴＦＴ基板５００は、透過型のＴＮ方式の液晶表示装置に用いるものとして説明する。
図３３に示すように、実施の形態５に係るＴＦＴ基板５００は、実施の形態１に係るＴＦＴ基板１００において、酸化物透明膜６の上にｎ型の不純物をＳｉに添加したｎ型Ｓｉ膜８を設け、ｎ型Ｓｉ膜８の上にＴＦＴ素子Ａのソース電極７およびドレイン電極１０を形成することで、ソース電極７およびドレイン電極１０を、ｎ型Ｓｉ膜８を介して酸化物透明膜６と電気的に接続させた構成を採っている。
図３３に示すように、ＴＦＴ基板５００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通電極配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図１ではゲート絶縁膜５は図示を省略している。
ゲート絶縁膜５の上には、画素電極１２を構成する酸化物透明膜６が形成されると共にソース端子９が形成されている。そして、ＴＦＴ部の酸化物透明膜６上には、ソース電極７およびドレイン電極１０の下部となる領域にｎ型の不純物を含んだｎ型Ｓｉ膜８が形成され、その上にソース電極７およびドレイン電極１０が形成されている。平面視的に見て、ソース電極７およびドレイン電極１０の少なくとも一部は、ゲート電極２のパターンと重なり合っている。そして、ゲート電極２と重なる領域の酸化物透明膜６においては、ソース電極７とドレイン電極１０との間の領域の下部に対応する部分が、ＴＦＴ素子Ａの動作時にはチャネル領域１１（活性領域）となる。
画素電極１２は、その外縁が共通電極４の外周よりも少し小さくなる大きさに形成され、ＴＦＴ素子Ａ側となる外縁の一部がＴＦＴ素子Ａを覆うように延在しており、当該延在部分の上にｎ型Ｓｉ膜８を介してソース電極７およびドレイン電極１０が設けられている。
そして、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４、ｎ型Ｓｉ膜８、ソース電極７、ソース配線７Ｌ、ソース端子９、ドレイン電極１０、ＴＦＴ素子Ａのチャネル領域１１および画素電極１２を覆うように、保護絶縁膜１３（第２絶縁膜）が透明絶縁性基板１の全面に形成されている。なお、図１では保護絶縁膜１３は図示を省略している。
保護絶縁膜１３には、ゲート端子部コンタクトホール１４およびソース端子部コンタクトホール１５が形成されている。ゲート端子部コンタクトホール１４は、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達し、またソース端子部コンタクトホール１５は、保護絶縁膜１３を貫通してソース端子９に達するように形成されている。
＜製造方法＞
以下、図３４〜図４１を用いて実施の形態５のＴＦＴ基板５００の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図１および図３３に相当し、図３４〜図４１においては、図１および図３３に示した構成と同一の構成に対しては、同一の符号を付している。
＜全体の説明＞
図３４〜図３６を用いて製造方法の全体を説明する。まず、透明絶縁性基板１の表面を洗浄液または純水を用いて洗浄する。ここでは厚さ０．６ｍｍのガラス基板を透明絶縁性基板１として用いた。洗浄された透明絶縁性基板１上に、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌの材料としての第１導電膜を形成する。本実施の形態では、第１導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第１導電膜上に塗布形成したフォトレジストを１回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第１導電膜をパターニングすることで、図３４に示すように、透明絶縁性基板１上にゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌを形成する。
本実施の形態では、ＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、ゲート絶縁膜５の材料としての第１絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜した。なお、ここでは第１絶縁膜をＳｉＯ膜の単層膜としたが、その上にさらに絶縁膜を設けた積層膜としても良い。この場合、上層の絶縁膜もＳｉＯ膜で良いが、例えば窒化シリコン（ＳｉＮ）のような他の材質の絶縁膜を設けても良い。
次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このＩｎＧａＺｎＯ膜は、比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるように酸素欠損状態で形成した。なお、酸素欠損状態とする方法は先に説明した通りである。
次に、酸化物透明膜６の上に、ｎ型不純物を添加したｎ型Ｓｉ膜８を成膜する。本実施の形態では、シラン（ＳｉＨ４）ガスとホスフィン（ＰＨ３）ガスを用いたＣＶＤ法により、ｎ型不純物としてリン（Ｐ）が添加されたｎ型Ｓｉ膜８を厚さ３０ｎｍで成膜した。なお、ｎ型Ｓｉ膜８の不純物濃度は１×１０１３／ｃｍ３〜１×１０２０／ｃｍ３に設定され、ｎ型Ｓｉ膜８はｎ＋のＳｉ膜と言うことができる。
また、厚さは３０ｎｍに限らず、例えば均一な膜構造を安定的に得るために５ｎｍ以上であれば良い。また下層の酸化物透明膜６の膜厚を超えないようにするのが好ましく、本実施の形態５であれば５０ｎｍ未満とする。このような膜厚構成であれば、ＴＦＴ素子Ａのチャネル領域１１と、ソース電極７およびドレイン電極１０との界面のコンタクト抵抗を低減することができ、安定したＴＦＴ特性を実現することができる。
また、酸化物透明膜６の上に、ｎ型Ｓｉ膜８をＣＶＤ法で成膜するので、成膜時に、ＣＶＤガスに含まれる水素（Ｈ）によって下層の酸化物透明膜６が還元されて酸素イオン欠損が促進され、酸化物透明膜６をさらに比抵抗値の低い安定した導電性の膜にすることができる。また、ｎ型Ｓｉ膜８は、薬液（酸、アルカリ）に対する耐腐食性に優れるため、下層の酸化物透明膜６の保護膜としても機能する効果がある。
その後、ｎ型Ｓｉ膜８上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとしてｎ型Ｓｉ膜８および酸化物透明膜６をパターニングする。本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いてｎ型Ｓｉ膜８をエッチングし、続けてシュウ酸（Oxalic acid）系の薬液を用いて、酸化物透明膜６をエッチングした。その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去することで、図３５に示すように、ＴＦＴ部、画像表示部および共通電極部のゲート絶縁膜５上に積層された酸化物透明膜６およびｎ型Ｓｉ膜８を形成した。
次に、酸化物透明膜６およびｎ型Ｓｉ膜８が形成された状態の透明絶縁性基板１上に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０の材料としての第２導電膜を形成する。本実施の形態では、第２導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第２導電膜上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第２導電膜をパターニングすることで、図３６に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０を形成した。
本実施の形態では、ＰＡＮ系の薬液を用いて、第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
このとき、酸化物透明膜６上を薬液に対する耐腐食性に優れるｎ型Ｓｉ膜８が覆っているので酸化物透明膜６に対する保護膜として機能し、酸化物透明膜６がエッチングされることなく第２導電膜だけを選択的にエッチングすることができる。
さらにこの工程においては、ソース電極７とドレイン電極１０との間の領域の下部のｎ型Ｓｉ膜８をエッチングにより除去した後に、その下層の酸化物透明膜６を酸化処理し、酸素欠損を減少させることによって電気抵抗を高抵抗とし、ＴＦＴ素子Ａのチャネル領域１１として機能するように半導体化させる工程を含んでいる。
具体的には比抵抗値が０．１Ωｍよりも大きく、かつ１×１０６Ωｍよりも小さい半導体領域になるように高抵抗化する。さらに、酸化処理で高抵抗化することにより、エッチング薬液に対する耐性も向上させることができる。このとき、酸化物透明膜６の画像表示部領域の画素電極１２は、酸化処理をせずに導体領域として導電性を維持する。また、ソース電極７およびドレイン電極１０の下部の酸化物透明膜６も酸化処理をせずに、導体領域として導電性を維持する。
以上の工程では、フォトレジストのハーフトーン露光の技術を応用することができ、これらの工程については、後に図３７〜図４１を用いて説明する。
図３６までの工程を終えた透明絶縁性基板１上の全面に、保護絶縁膜１３の材料としての第２絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜することにより第２絶縁膜を形成した。なお、保護絶縁膜１３を構成する第２絶縁膜も、第１絶縁膜と同様に積層構造にしても良い。
その後、第２絶縁膜上に塗布形成したフォトレジストを４回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達するゲート端子部コンタクトホール１４および保護絶縁膜１３を貫通してソース端子９に達するソース端子部コンタクトホール１５を形成することで、図３３に示した断面構造を得る。
本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いて保護絶縁膜１３およびゲート絶縁膜５をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
＜ハーフトーン露光を用いた工程の説明＞
次に、図３７〜図４１を用いてハーフトーン露光の技術を用いた工程について説明する。図３５までの工程終えた透明絶縁性基板１上全面に、図３７に示すように、第２導電膜ＳＬ２として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜した。形成方法は先に説明したので省略する。
その後、第２導電膜ＳＬ２上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成する。
より具体的には、まず、第２導電膜ＳＬ２上に、ノボラック系のポジ型の感光性樹脂で構成されるフォトレジストを塗布形成する。その後、フォトレジストの露光を行った後にＴＭＡＨを含む有機アルカリ系の現像液を用いて現像を行うことで、図３８に示されるようなレジストパターンＰＲ１、ＰＲ２およびＰＲ３を形成する。
図３８に示すレジストパターンＰＲ１、ＰＲ２およびＰＲ３は、それぞれが分離して独立したパターンとなっている。レジストパターンＰＲ２は、下地層の段差に起因して膜厚の異なる第１部分ＰＲ２Ａおよび第２部分ＰＲ２Ｂと、第１部分ＰＲ２Ａおよび第２部分ＰＲ２Ｂよりも全体的に膜厚が薄く、下地層の段差に起因して膜厚の異なる第３部分ＰＲ２Ｃおよび第４部分ＰＲ２Ｄとを有して、複数の異なる膜厚を備えたパターンとなっている。
このような複数の異なる膜厚を有するレジストパターンは、複数の透過率を有する「ハーフトーンマスク」を用いることで露光時の光の強度を場所によって異なったものとする「ハーフトーン露光」の技術を用いて形成することができる。
すなわち、第３部分ＰＲ２Ｃと第４部分ＰＲ２Ｄは、露光時に、強度を弱めた光で露光することにより中間露光領域となった領域であり、現像時にフォトレジストの上層部のみが除去されて膜厚が薄くなった領域である。一方、第１部分ＰＲ２Ａと第２部分ＰＲ２Ｂ、レジストパターンＰＲ１およびＰＲ３は、露光時に光が遮蔽されて非露光領域となった領域であり、現像時にも厚みが減じなかった領域である。
次に、レジストパターンＰＲ１〜ＰＲ３をエッチングマスクとして、エッチングにより、第２導電膜ＳＬ２およびｎ型Ｓｉ膜８をパターニングする。本実施の形態では、ＰＡＮ系の薬液を用いて、第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）ＳＬ２をエッチングした後に、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法で、チャネル領域１１の上部に対応するｎ型Ｓｉ膜８をエッチングした。このドライエッチングでは下層の酸化物透明膜６はエッチングされることはない。
これにより、図３９に示されるように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０のパターンがパターニングされる。なお、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０のそれぞれの端縁部は、レジストパターンＰＲ１〜ＰＲ３の端縁部よりも内側に位置するようにエッチングされている。
次に、透明絶縁性基板１全体に、Ｏ２ガスプラズマを用いてレジストパターンＰＲ１〜ＰＲ３のアッシングを行い、膜厚の薄い第３部分ＰＲ２Ｃおよび第４部分ＰＲ２Ｄを完全に除去すると共に、レジストパターンＰＲ１およびＰＲ３と、第１部分ＰＲ２Ａおよび第２部分ＰＲ２Ｂを薄膜化する。
このとき、ソース電極７およびドレイン電極１０の間の領域の下層に対応する酸化物透明膜６では、Ｏ２ガスプラズマのアッシングによる酸化反応が進んで高抵抗化し、図４０に示すようにＴＦＴ素子Ａのチャネル領域１１が形成されると共に、酸化処理により高抵抗化させることにより、エッチング薬液に対する耐性も向上させることができる。このとき、Ｏ２ガスプラズマのアッシングの後に、さらに一酸化二窒素（Ｎ２Ｏ）ガスを用いたプラズマ処理を行っても良い。Ｎ２Ｏガスプラズマによって、ソース電極７およびドレイン電極１０の間の領域の下層に対応する酸化物透明膜６をさらに効率よく高抵抗化することができる。
その後、アッシングによって薄膜化されて残存するレジストパターンＰＲ１およびＰＲ３と、第１部分ＰＲ２Ａおよび第２部分ＰＲ２Ｂをエッチングマスクとして、エッチングにより、第２導電膜ＳＬ２およびｎ型Ｓｉ膜８を再度パターニングする。
このとき、チャネル領域１１の酸化物透明膜６は、酸化処理により高抵抗化していると共にエッチング薬液に対する耐性も向上しているので、ＰＡＮ系の薬液を用いて第２導電膜ＳＬ２を選択的にエッチングすることができ、また、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法で、ｎ型Ｓｉ膜８を選択的にエッチングすることができる。
これにより、図４１に示されるように、レジストパターンで覆われない部分の第２導電膜ＳＬ２およびｎ型Ｓｉ膜８が除去されると共に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０のそれぞれの端縁部が、レジストパターンＰＲ１〜ＰＲ３の端縁部よりもさらに内側に位置することとなる。
その後、アミン系のレジスト剥離液を用いてレジストパターンＰＲ１〜ＰＲ３を剥離除去することで図３６に示した断面構成が得られる。
なお、ＴＦＴ素子Ａのチャネル領域１１と画素電極１２は、酸化物透明膜６を材料として同じ層に形成されるが、画素電極１２は、図４０を用いて説明したアッシング時には上部が第２導電膜ＳＬ２で覆われているため酸化処理は行われず、初期の導電性を維持して透明の画素電極１２として機能する。
以上説明したように、図１および図３３に示した実施の形態５のＴＦＴ基板５００（ＴＮ方式のアクティブマトリックス基板）は、４回の写真製版工程で生産性良く形成することができる。
特に、酸化物透明膜６の上に、ｎ型Ｓｉ膜８を設けたことで、酸化物透明膜６の画素電極１２の比抵抗値を低減して良好な導電性を得ることができる。さらに、ソース電極７、ドレイン電極１０等のパターニング時に、エッチング薬液に対する酸化物透明膜６の保護膜として機能するため、薬液腐食に対するプロセスマージンを確保することができる。このため、ソース電極７およびドレイン電極１０等に用いる第２導電膜ＳＬ２の材料やエッチング薬液の制限が少なく、幅広い材料、薬液の適用が可能になる。
なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板５００の表面に配向膜やスペーサを形成する。また、別途作製した、カラーフィルタ、対向電極および配向膜を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間を形成し、その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによってＴＮ方式のＴＦＴ−ＬＣＤが完成する。
このようにして完成したＴＦＴ−ＬＣＤは、酸化物のチャネル領域１１を用いることで、ＴＦＴの移動度が高くなり、動作速度が速くなるので、液晶表示パネルの大型化や高精細化に対しても高い表示品質を実現することができる。さらには、ＴＦＴの小型化が可能となり、画像表示部の開口率を高めることができる。これにより、バックライトユニットの出射光を低減させても高輝度の表示が可能となるので、表示パネルの消費電力の低減化にも寄与できる。
また、ＴＦＴ部において、ソース電極７およびドレイン電極１０とチャネル領域１１とは、チャネル領域１１と一体となった導電性の酸化物透明膜６の上のｎ型Ｓｉ膜８を通して電気的に接続されるので、接続界面におけるコンタクト特性が良好となり、ＴＦＴの特性および信頼性を向上させることができる。
＜実施の形態６＞
＜ＴＦＴ基板の画素の構成＞
まず、図１１および図４２を参照して、実施の形態６のＴＦＴ基板６００の構成について説明する。実施の形態６に係るＴＦＴ基板６００の画素の平面構成は、実施の形態２に係るＴＦＴ基板２００と実質的に同じであるので、図１１をＴＦＴ基板６００の平面構成を示す図として共用し、重複する説明は省略する。図４２は、図１１におけるＸ−Ｘ線での断面構成、Ｙ−Ｙ線での断面構成およびＺ−Ｚ線での断面構成を示す断面図である。なお、以下においてはＴＦＴ基板６００は、透過型のＴＮ方式の液晶表示装置に用いるものとして説明する。
図４２に示すように、実施の形態６に係るＴＦＴ基板６００は、実施の形態２に係るＴＦＴ基板２００において、酸化物透明膜６の上にｎ型の不純物をＳｉに添加したｎ型Ｓｉ膜８を設け、ｎ型Ｓｉ膜８の上にＴＦＴ素子Ａのソース電極７およびドレイン電極１０を形成することで、ソース電極７およびドレイン電極１０を、ｎ型Ｓｉ膜８を介して酸化物透明膜６と電気的に接続させた構成を採っている。
図４２に示すように、ＴＦＴ基板６００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通電極配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図１１ではゲート絶縁膜５は図示を省略している。
ゲート絶縁膜５の上には、画素電極１２を構成する酸化物透明膜６が形成されると共にソース配線７Ｌおよびソース端子９の下部に対応する位置にも酸化物透明膜６が形成され、当該酸化物透明膜６上にはｎ型Ｓｉ膜８が形成されている。このため、ソース配線７Ｌおよびソース端子９は実質的に積層構造となっている。
そして、ＴＦＴ部の酸化物透明膜６上には、ソース電極７およびドレイン電極１０が形成されている。平面視的に見て、ソース電極７およびドレイン電極１０の少なくとも一部は、ゲート電極２のパターンと重なり合っている。そして、ゲート電極２と重なる領域の酸化物透明膜６においては、ソース電極７とドレイン電極１０との間の領域の下部に対応する部分が、ＴＦＴ素子Ａの動作時にはチャネル領域１１（活性領域）となる。
画素電極１２は、その外縁が共通電極４の外周よりも少し小さくなる大きさに形成され、ＴＦＴ素子Ａ側となる外縁の一部がＴＦＴ素子Ａを覆うように延在しており、当該延在部分の上にｎ型Ｓｉ膜８を介してソース電極７およびドレイン電極１０が設けられている。
そして、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４、ｎ型Ｓｉ膜８、ソース電極７、ソース配線７Ｌ、ソース端子９、ドレイン電極１０、ＴＦＴ素子Ａのチャネル領域１１および画素電極１２を覆うように、保護絶縁膜１３（第２絶縁膜）が透明絶縁性基板１の全面に形成されている。なお、図１１では保護絶縁膜１３は図示を省略している。
保護絶縁膜１３には、ゲート端子部コンタクトホール１４およびソース端子部コンタクトホール１５が形成されている。ゲート端子部コンタクトホール１４は、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達し、またソース端子部コンタクトホール１５は、保護絶縁膜１３を貫通してソース端子９に達するように形成されている。
＜製造方法＞
以下、図４３〜図５１を用いて実施の形態６のＴＦＴ基板６００の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図１１および図４２に相当し、図４３〜図５１においては、図１１および図４２に示した構成と同一の構成に対しては、同一の符号を付している。
＜全体の説明＞
図４３および図４４を用いて製造方法の全体を説明する。まず、透明絶縁性基板１の表面を洗浄液または純水を用いて洗浄する。ここでは厚さ０．６ｍｍのガラス基板を透明絶縁性基板１として用いた。洗浄された透明絶縁性基板１上に、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌの材料としての第１導電膜を形成する。本実施の形態では、第１導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第１導電膜上に塗布形成したフォトレジストを１回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第１導電膜をパターニングすることで、図４３に示すように、透明絶縁性基板１上にゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌを形成する。
本実施の形態では、ＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、ゲート絶縁膜５の材料としての第１絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜した。なお、ここでは第１絶縁膜をＳｉＯ膜の単層膜としたが、その上にさらに絶縁膜を設けた積層膜としても良い。この場合、上層の絶縁膜もＳｉＯ膜で良いが、例えば窒化シリコン（ＳｉＮ）のような他の材質の絶縁膜を設けても良い。
次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このＩｎＧａＺｎＯ膜は、比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるように酸素欠損状態で形成した。なお、酸素欠損状態とする方法は先に説明した通りである。
次に、酸化物透明膜６の上に、ｎ型不純物を添加したｎ型Ｓｉ膜８を成膜する。本実施の形態では、シラン（ＳｉＨ４）ガスとホスフィン（ＰＨ３）ガスを用いたＣＶＤ法により、ｎ型不純物としてリン（Ｐ）が添加されたｎ型Ｓｉ膜８を厚さ３０ｎｍで成膜した。なお、ｎ型Ｓｉ膜８の厚さについては実施の形態５において説明した通りであり、このような膜厚構成であれば、ＴＦＴ素子Ａのチャネル領域１１と、ソース電極７およびドレイン電極１０との界面のコンタクト抵抗を低減することができ、安定したＴＦＴ特性を実現することができる。
また、酸化物透明膜６の上に、ｎ型Ｓｉ膜８をＣＶＤ法で成膜するので、成膜時に、ＣＶＤガスに含まれる水素（Ｈ）によって下層の酸化物透明膜６が還元されて酸素イオン欠損が促進され、酸化物透明膜６をさらに比抵抗値の低い安定した導電性の膜にすることができる。また、ｎ型Ｓｉ膜８は、薬液（酸、アルカリ）に対する耐腐食性に優れるため、下層の酸化物透明膜６の保護膜としても機能する効果がある。
次に、ｎ型Ｓｉ膜８が形成された状態の透明絶縁性基板１上に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０の材料としての第２導電膜を形成する。本実施の形態では、第２導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。
その後、第２導電膜上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第２導電膜、ｎ型Ｓｉ膜８および酸化物透明膜６をパターニングすることで、図４４に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０を形成した。なお、本実施の形態では、ソース配線７Ｌおよびソース端子９の下部にもｎ型Ｓｉ膜８と酸化物透明膜６の積層膜が残るようにｎ型Ｓｉ膜８および酸化物透明膜６をパターニングすることで、ソース配線７Ｌおよびソース端子９を実質的に積層構造とすることができる。
さらにこの工程においては、ソース電極７とドレイン電極１０との間の領域の下部のｎ型Ｓｉ膜８をエッチングにより除去した後に、その下層の酸化物透明膜６を酸化処理し、酸素欠損を減少させることによって電気抵抗を高抵抗とし、ＴＦＴ素子Ａのチャネル領域１１として機能するように半導体化させる工程を含んでいる。
具体的には比抵抗値が０．１Ωｍよりも大きく、かつ１×１０６Ωｍよりも小さい半導体領域になるように高抵抗化する。さらに、酸化処理で高抵抗化することにより、エッチング薬液に対する耐性も向上させることができる。このとき、酸化物透明膜６の画像表示部領域の画素電極１２は、酸化処理をせずに導体領域として導電性を維持する。また、ソース電極７およびドレイン電極１０の下部の酸化物透明膜６も酸化処理をせずに、導体領域として導電性を維持する。
以上の工程では、フォトレジストのハーフトーン露光の技術を応用することができ、これらの工程については、後に図４５〜図５１を用いて説明する。
図４４までの工程を終えた透明絶縁性基板１上の全面に、保護絶縁膜１３の材料としての第２絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜することにより第２絶縁膜を形成した。なお、保護絶縁膜１３を構成する第２絶縁膜も、第１絶縁膜と同様に積層構造にしても良い。
その後、第２絶縁膜上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達するゲート端子部コンタクトホール１４および保護絶縁膜１３を貫通してソース端子９に達するソース端子部コンタクトホール１５を形成することで、図４２に示した断面構造を得る。
本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いて保護絶縁膜１３およびゲート絶縁膜５をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
＜ハーフトーン露光を用いた工程の説明＞
次に、図４５〜図５１を用いてハーフトーン露光の技術を用いた工程について説明する。図４３までの工程を終えた透明絶縁性基板１上全面に、ゲート絶縁膜５を成膜し、次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、ＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。このＩｎＧａＺｎＯ膜は、比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるように酸素欠損状態で形成した。なお、酸素欠損状態とする方法は先に説明した通りである。
次に、酸化物透明膜６が形成された状態の透明絶縁性基板１上に、ｎ型不純物を添加したｎ型Ｓｉ膜８を成膜する。なお、ｎ型Ｓｉ膜８の形成方法および厚さについては実施の形態５において説明した通りであり、このような膜厚構成であれば、ＴＦＴ素子Ａのチャネル領域１１と、ソース電極７およびドレイン電極１０との界面のコンタクト抵抗を低減することができ、安定したＴＦＴ特性を実現することができる。
ｎ型Ｓｉ膜８の全面に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０等の材料としての第２導電膜ＳＬ２を形成することで、図４５に示すように透明絶縁性基板１上にゲート絶縁膜５、酸化物透明膜６、ｎ型Ｓｉ膜８および第２導電膜ＳＬ２の積層膜が形成される。
なお、本実施の形態では、第２導電膜ＳＬ２として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜した。形成方法は先に説明したので省略する。
その後、第２導電膜ＳＬ２上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成する。
より具体的には、まず、第２導電膜ＳＬ２上に、ノボラック系のポジ型の感光性樹脂で構成されるフォトレジストを塗布形成する。その後、フォトレジストの露光を行った後にＴＭＡＨを含む有機アルカリ系の現像液を用いて現像を行うことで、図４６に示されるようなレジストパターンＰＲ４およびＰＲ５を形成する。
ＰＲ４およびＰＲ５のレジストパターンは、それぞれ分離して独立したパターンとなっている。レジストパターンＰＲ４は、下地層の段差に起因して膜厚の異なる第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄと、第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄよりも全体的に膜厚が薄く、下地層の段差に起因して膜厚が異なる第５部分ＰＲ４Ｅおよび第６部分ＰＲ４Ｆと、第５部分ＰＲ４Ｅおよび第６部分ＰＲ４Ｆよりもさらに膜厚が薄い第２部分ＰＲ４Ｂとを有して、複数の異なる膜厚を備えたパターンとなっている。
このような複数の異なる膜厚を有するレジストパターンは、複数の透過率を有する「ハーフトーンマスク」を用いることで露光時の光の強度を場所によって異なったものとする「ハーフトーン露光」の技術を用いて形成することができる。
すなわち、第２部分ＰＲ４Ｂは、露光時に、強度を弱めた光で露光することにより第１の中間露光領域となった領域であり、現像時にフォトレジストの上層部のみが除去されて膜厚が薄くなった領域である。また、第５部分ＰＲ４Ｅおよび第６部分ＰＲ４Ｆは、露光時に第２部分ＰＲ４Ｂよりもさらに強度を弱めた光で露光することにより第２の中間露光領域となった領域であり、現像時にフォトレジストの上層部のみが除去されて膜厚が薄くなった領域である。一方、第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄは、露光時に光が遮蔽されて非露光領域となった領域であり、現像時にも厚みが減じなかった領域である。
次に、レジストパターンＰＲ４およびＰＲ５をエッチングマスクとして、エッチングにより、第２導電膜ＳＬ２、ｎ型Ｓｉ膜８および酸化物透明膜６をパターニングする。本実施の形態では、ＰＡＮ系の薬液を用いて、第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）ＳＬ２をエッチングした後に、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法で、ｎ型Ｓｉ膜８をエッチングした。その後、続けてシュウ酸（Oxalic acid）系の薬液を用いて、酸化物透明膜６をエッチングした。これらの３回のエッチングにより、図４７に示されるように、ソース配線７Ｌおよびソース端子９のパターンが形成される。
なお、ソース配線７Ｌおよびソース端子９の下部には、ｎ型Ｓｉ膜８と酸化物透明膜６の積層膜が残り、ソース配線７Ｌ、ソース端子９、ｎ型Ｓｉ膜８および酸化物透明膜６の端縁部は、レジストパターンＰＲ５の端縁部よりも内側に位置するようにエッチングされている。
次に、透明絶縁性基板１全体に、Ｏ２ガスプラズマを用いたレジストパターンＰＲ４およびＰＲ５の１回目のアッシングを行い、図４８に示すように膜厚の最も薄い第２部分ＰＲ４Ｂを完全に除去すると共に、レジストパターンＰＲ４の他の部分およびレジストパターンＰＲ５を薄膜化する。
その後、アッシングによって薄膜化されて残存するレジストパターンＰＲ４（ＰＲ４Ａ、ＰＲ４Ｃ、ＰＲ４Ｄ、ＰＲ４Ｅ、ＰＲ４Ｆ）およびＰＲ５をエッチングマスクとして、第２導電膜ＳＬ２およびｎ型Ｓｉ膜８をパターニングする。
本実施の形態では、ＰＡＮ系の薬液を用いて、第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）ＳＬ２をエッチングした後に、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法で、ｎ型Ｓｉ膜８をエッチングした。
ここで、ＰＡＮ系の薬液を用いて、第２導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）ＳＬ２をエッチングする際には、酸化物透明膜６上を薬液に対する耐腐食性に優れるｎ型Ｓｉ膜８が覆っているので酸化物透明膜６に対する保護膜として機能し、酸化物透明膜６がエッチングされることなく第２導電膜だけを選択的にエッチングすることができ、チャネル領域１１には酸化物透明膜６が残る。これにより、図４９に示されるように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０のパターンが形成される。
次に、透明絶縁性基板１全体に、Ｏ２ガスプラズマを用いたレジストパターンＰＲ４およびＰＲ５の２回目のアッシングを行い、図５０に示すように、膜厚の薄い第５部分ＰＲ４Ｅおよび第６部分ＰＲ４Ｆを完全に除去すると共に、レジストパターンＰＲ４の他の部分およびレジストパターンＰＲ５をさらに薄膜化する。
このとき、ソース電極７およびドレイン電極１０の間の領域の下層に対応する酸化物透明膜６では、Ｏ２ガスプラズマのアッシングによる酸化反応が進んで高抵抗化し、図５０に示すようにＴＦＴ素子Ａのチャネル領域１１が形成されると共に、酸化処理により高抵抗化させることにより、エッチング薬液に対する耐性も向上させることができる。このとき、Ｏ２ガスプラズマのアッシングの後に、さらに一酸化二窒素（Ｎ２Ｏ）ガスを用いたプラズマ処理を行っても良い。Ｎ２Ｏガスプラズマによって、ソース電極７およびドレイン電極１０の間の領域の下層に対応する酸化物透明膜６をさらに効率よく高抵抗化することができる。
その後、２回目のアッシングによって薄膜化されて残存するレジストパターンＰＲ５と第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄをエッチングマスクとして、第２導電膜ＳＬ２およびｎ型Ｓｉ膜８をもう一度パターニングする。このとき、チャネル領域１１の酸化物透明膜８は、酸化処理により高抵抗化していると共にエッチング薬液に対する耐性も向上しているので、ＰＡＮ系の薬液を用いて第２導電膜ＳＬ２を選択的にエッチングすることができ、また、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法で、ｎ型Ｓｉ膜８を選択的にエッチングすることができる。
これにより、図５１に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０がパターニングされる。
その後、アミン系のレジスト剥離液を用いてレジストパターンＰＲ５および第１部分ＰＲ４Ａ、第３部分ＰＲ４Ｃおよび第４部分ＰＲ４Ｄを剥離除去することで、図４２に示した断面構成が得られる。
なお、ＴＦＴ素子Ａのチャネル領域１１と画素電極１２は、酸化物透明膜６を材料として同じ層に形成されるが、画素電極１２は、図５０を用いて説明した２回目のアッシング時には上部が第２導電膜ＳＬ２とｎ型Ｓｉ膜８で覆われているため酸化処理は行われず、初期の導電性を維持して透明の画素電極１２として機能する。
以上説明したように、図１１および図４２に示した実施の形態６のＴＦＴ基板６００（ＴＮ方式のアクティブマトリックス基板）は、３回の写真製版工程で生産性良く形成することができ、実施の形態１の製造方法よりも写真製版工程が１回少なくて済むので、生産性をさらに向上させることができる。
特に、酸化物透明膜６の上に、ｎ型Ｓｉ膜８を設けたことで、酸化物透明膜６の画素電極１２の比抵抗値を低減して良好な導電性を得ることができる。さらに、ソース電極７、ドレイン電極１０等のパターニング時に、エッチング薬液に対する酸化物透明膜６の保護膜として機能するため、薬液腐食に対するプロセスマージンを確保することができる。このため、ソース電極７およびドレイン電極１０等に用いる第２導電膜ＳＬ２の材料やエッチング薬液の制限が少なく、幅広い材料、薬液の適用が可能になる。
なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板６００の表面に配向膜やスペーサを形成する。また、別途作製した、カラーフィルタ、対向電極および配向膜を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間を形成し、その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによってＴＮ方式のＴＦＴ−ＬＣＤが完成する。
このようにして完成したＴＦＴ−ＬＣＤは、酸化物のチャネル領域１１を用いることで、ＴＦＴの移動度が高くなり、動作速度が速くなるので、液晶表示パネルの大型化や高精細化に対しても高い表示品質を実現することができる。さらには、ＴＦＴの小型化が可能となり、画像表示部の開口率を高めることができる。これにより、バックライトユニットの出射光を低減させても高輝度の表示が可能となるので、表示パネルの消費電力の低減化にも寄与できる。
さらにＴＦＴ部において、ソース電極７およびドレイン電極１０とチャネル領域１１とは、チャネル領域１１と一体となった導電性の酸化物透明膜６を介して電気的に接続されるので、接続界面におけるコンタクト特性が良好でＴＦＴの特性および信頼性を向上させることができる。
また、ソース配線７Ｌの下部にも酸化物透明膜６が設けられ、ソース配線７Ｌが実質的に酸化物透明膜６とｎ型Ｓｉ膜８との３層の積層構造となっているので、いわゆる冗長配線となってソース配線７Ｌの断線を大幅に低減できる。
＜実施の形態７＞
＜ＴＦＴ基板の画素の構成＞
まず、図２２および図５２を参照して、実施の形態７のＴＦＴ基板７００の構成について説明する。実施の形態７に係るＴＦＴ基板７００の画素の平面構成は、実施の形態３に係るＴＦＴ基板３００と実質的に同じであるので、図２２をＴＦＴ基板７００の平面構成を示す図として共用し、重複する説明は省略する。図５２は、図２２におけるＸ−Ｘ線での断面構成、Ｙ−Ｙ線での断面構成およびＺ−Ｚ線での断面構成を示す断面図である。なお、以下においてはＴＦＴ基板７００は、透過型のＦＦＳ方式の液晶表示装置に用いるものとして説明する。
図５２に示すように、実施の形態７に係るＴＦＴ基板７００は、実施の形態３に係るＴＦＴ基板３００において、酸化物透明膜６の上にｎ型の不純物をＳｉに添加したｎ型Ｓｉ膜８を設け、ｎ型Ｓｉ膜８の上にＴＦＴ素子Ａのソース電極７およびドレイン電極１０を形成することで、ソース電極７およびドレイン電極１０を、ｎ型Ｓｉ膜８を介して酸化物透明膜６と電気的に接続させた構成を採っている。
図５２に示すように、ＴＦＴ基板７００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通電極配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図２２ではゲート絶縁膜５は図示を省略している。
ゲート絶縁膜５の上には、画素電極１２を構成する酸化物透明膜６が形成されると共にソース端子９が形成されている。そして、ＴＦＴ部の酸化物透明膜６上には、ソース電極７およびドレイン電極１０の下部となる領域にｎ型の不純物を含んだｎ型Ｓｉ膜８が形成され、その上にソース電極７およびドレイン電極１０が形成されている。平面視的に見て、ソース電極７およびドレイン電極１０の少なくとも一部は、ゲート電極２のパターンと重なり合っている。そして、ゲート電極２と重なる領域の酸化物透明膜６においては、ソース電極７とドレイン電極１０との間の領域の下部に対応する部分が、ＴＦＴ素子Ａの動作時にはチャネル領域１１（活性領域）となる。
また、ＦＦＳ画像表示部においては、画素電極１２の上方に対向スリット電極１７が形成されている。本実施の形態では、画素電極１２は酸化物透明膜で構成された平板状の導電性電極であり、画素ごとに独立して形成されている。
さらに、ＦＦＳ画像表示部においては共通電極４および共通配線４Ｌが形成されており、共通電極４および共通配線４Ｌは、ゲート電極２およびゲート端子３と同じ層（レイヤ）の膜として形成されている。
そして、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４、ソース電極７、ソース配線７Ｌ、ｎ型Ｓｉ膜８、ソース端子９、ドレイン電極１０、ＴＦＴ素子Ａのチャネル領域１１および画素電極１２を覆うように、保護絶縁膜１３（第２絶縁膜）が透明絶縁性基板１の全面に形成されている。なお、図２２では保護絶縁膜１３は図示を省略している。
保護絶縁膜１３には、ゲート端子部コンタクトホール１４、ソース端子部コンタクトホール１５および共通電極部コンタクトホール１６が形成されている。
ゲート端子部コンタクトホール１４は、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達し、ソース端子部コンタクトホール１５は、保護絶縁膜１３を貫通してソース端子９に達し、また共通電極部コンタクトホール１６は保護絶縁膜１３およびゲート絶縁膜５を貫通して共通電極４に達するように形成されている。
保護絶縁膜１３の上には、ゲート端子部コンタクトホール１４を介してゲート端子３に電気的に接続されたゲート端子パッド１８、ソース端子部コンタクトホール１５を介してソース端子９に電気的に接続されたソース端子パッド１９、および画素電極１２に対向するように対向スリット電極１７が形成されている。
対向スリット電極１７には格子状もしくはスリット状の複数の開口部ＯＰが形成されている。また対向スリット電極１７は、共通電極部コンタクトホール１６を介して下層の共通電極４と電気的に接続されている。これにより、対向スリット電極１７に一定の電位信号が供給され、画素電極１２と対向スリット電極１７との組み合わせによって、液晶を横電界駆動させることができるＦＦＳ方式のアクティブマトリックス基板を得ることができる。なお、対向スリット電極１７、ゲート端子パッド１８、およびソース端子パッド１９は、光透過性（透明）の酸化物導電膜で形成されている。
＜製造方法＞
以下、図５３〜図５６を用いて実施の形態７のＴＦＴ基板７００の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図２２および図５２に相当し、図５３〜図５６においては、図２２および図５２に示した構成と同一の構成に対しては、同一の符号を付している。
まず、透明絶縁性基板１の表面を洗浄液または純水を用いて洗浄する。ここでは厚さ０．６ｍｍのガラス基板を透明絶縁性基板１として用いた。洗浄された透明絶縁性基板１上に、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌの材料としての第１導電膜を形成する。本実施の形態では、第１導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。ここでは、厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜して第１導電膜を形成した。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第１導電膜上に塗布形成したフォトレジストを１回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第１導電膜をパターニングすることで、図５３に示すように、透明絶縁性基板１上にゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌを形成する。
本実施の形態では、ＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、ゲート絶縁膜５の材料としての第１絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜した。なお、ここでは第１絶縁膜をＳｉＯ膜の単層膜としたが、その上にさらに絶縁膜を設けた積層膜としても良い。この場合、上層の絶縁膜もＳｉＯ膜で良いが、例えば窒化シリコン（ＳｉＮ）のような他の材質の絶縁膜を設けても良い。
次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このＩｎＧａＺｎＯ膜は、比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるように酸素欠損状態で形成した。なお、酸素欠損状態とする方法は先に説明した通りである。
次に、酸化物透明膜６の上に、ｎ型不純物を添加したｎ型Ｓｉ膜８を成膜する。本実施の形態では、シラン（ＳｉＨ４）ガスとホスフィン（ＰＨ３）ガスを用いたＣＶＤ法により、ｎ型不純物としてリン（Ｐ）が添加されたｎ型Ｓｉ膜８を厚さ３０ｎｍで成膜した。なお、ｎ型Ｓｉ膜８の形成方法および厚さについては実施の形態５において説明した通りであり、このような膜厚構成であれば、ＴＦＴ素子Ａのチャネル領域１１と、ソース電極７およびドレイン電極１０との界面のコンタクト抵抗を低減することができ、安定したＴＦＴ特性を実現することができる。
また、酸化物透明膜６の上に、ｎ型Ｓｉ膜８をＣＶＤ法で成膜するので、成膜時に、ＣＶＤガスに含まれる水素（Ｈ）によって下層の酸化物透明膜６が還元されて酸素イオン欠損が促進され、酸化物透明膜６をさらに比抵抗値の低い安定した導電性の膜にすることができる。また、ｎ型Ｓｉ膜８は、薬液（酸、アルカリ）に対する耐腐食性に優れるため、下層の酸化物透明膜６の保護膜としても機能する効果がある。
その後、ｎ型Ｓｉ膜８上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとしてｎ型Ｓｉ膜８および酸化物透明膜６をパターニングする。本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いてｎ型Ｓｉ膜８をエッチングし、続けてシュウ酸（Oxalic acid）系の薬液を用いて酸化物透明膜６をエッチングした。
その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去することで、図５４に示すように、ＴＦＴ部およびＦＦＳ画像表示部のゲート絶縁膜５上に積層された酸化物透明膜６およびｎ型Ｓｉ膜８を形成した。
次に、酸化物透明膜６およびｎ型Ｓｉ膜８が形成された状態の透明絶縁性基板１上に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０の材料としての第２導電膜を形成する。本実施の形態では、第２導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第２導電膜上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第２導電膜をパターニングすることで、図５５に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０を形成した。
本実施の形態では、ＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
このとき、酸化物透明膜６上を薬液に対する耐腐食性に優れるｎ型Ｓｉ膜８が覆っているので酸化物透明膜６に対する保護膜として機能し、酸化物透明膜６がエッチングされることなく第２導電膜だけを選択的にエッチングすることができる。
さらにこの工程においては、ソース電極７とドレイン電極１０との間の領域の下部のｎ型Ｓｉ膜８をエッチングにより除去した後に、その下層の酸化物透明膜６を酸化処理し、酸素欠損を減少させることによって電気抵抗を高抵抗とし、ＴＦＴ素子Ａのチャネル領域１１として機能するように半導体化させる工程を含んでいる。
具体的には比抵抗値が０．１Ωｍよりも大きく、かつ１×１０６Ωｍよりも小さい半導体領域になるように高抵抗化する。さらに、酸化処理で高抵抗化することにより、エッチング薬液に対する耐性も向上させることができる。このとき、酸化物透明膜６の画像表示部領域の画素電極１２は、酸化処理をせずに導体領域として導電性を維持する。また、ソース電極７およびドレイン電極１０の下部の酸化物透明膜６も酸化処理をせずに、導体領域として導電性を維持する。
なお、以上の工程では、実施の形態５において図３７〜図４１を用いて説明したフォトレジストのハーフトーン露光の技術を原則的にそのまま適用することができ、説明は省略する。
次に、図５５までの工程を終えた透明絶縁性基板１上の全面に、保護絶縁膜１３の材料としての第２絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜することにより第２絶縁膜を形成した。なお、保護絶縁膜１３を構成する第２絶縁膜も、第１絶縁膜と同様に積層構造にしても良い。
その後、第２絶縁膜上に塗布形成したフォトレジストを４回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達するゲート端子部コンタクトホール１４および共通電極４に達する共通電極部コンタクトホール１６、保護絶縁膜１３を貫通してソース端子９に達するソース端子部コンタクトホール１５を形成することで、図５６に示した断面構造を得る。
本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いて保護絶縁膜１３およびゲート絶縁膜５をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、対向スリット電極１７、ゲート端子パッド１８、およびソース端子パッド１９の材料としての第３導電膜を形成する。本実施の形態では、第３導電膜として、光透過性を有する酸化物導電膜である酸化インジウム亜鉛（ＩｎＺｎＯ）膜を１００ｎｍの厚さで形成した。なお、ＩｎＺｎＯ膜以外にも、酸化インジウム錫（ＩＴＯ）膜や酸化亜鉛（ＺｎＯ）膜等の光透過性の酸化物導電膜を用いることもできる。なおＩｎＺｎＯ膜の形成方法については実施の形態３において説明した通りであり、その特性も同じである。
その後、第３導電膜（酸化物導電膜）上に塗布形成したフォトレジストを５回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして酸化物導電膜をパターニングする。本実施の形態では、シュウ酸（Oxalic acid）系の薬液を用いて、酸化物導電膜（ＩｎＺｎＯ膜）をエッチングした。
その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去することにより、共通電極部コンタクトホール１６を介して共通電極４に電気的に接続されたスリット状の開口部ＯＰを有する対向スリット電極１７、ゲート端子部コンタクトホール１４を介してゲート端子３に電気的に接続されたゲート端子パッド１８、およびソース端子部コンタクトホール１５を介してソース端子９に電気的に接続されたソース端子パッド１９が形成され、図５２に示した断面構成が得られる。
以上説明したように、図２２および図５２に示した実施の形態７のＴＦＴ基板７００（ＦＦＳ方式のアクティブマトリックス基板）は、５回の写真製版工程で生産性良く形成することができる。
特に、酸化物透明膜６の上に、ｎ型Ｓｉ膜８を設けたことで、酸化物透明膜６の画素電極１２の比抵抗値を低減して良好な導電性を得ることができる。さらに、ソース電極７、ドレイン電極１０等のパターニング時に、エッチング薬液に対する酸化物透明膜６の保護膜として機能するため、薬液腐食に対するプロセスマージンを確保することができる。このため、ソース電極７およびドレイン電極１０等に用いる第２導電膜ＳＬ２の材料やエッチング薬液の制限が少なく、幅広い材料、薬液の適用が可能になる。
なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板７００の表面に配向膜やスペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製した、カラーフィルタ、対向電極および配向膜を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間を形成し、その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによってＦＦＳ方式のＴＦＴ−ＬＣＤが完成する。
このようにして完成したＴＦＴ−ＬＣＤは、フリンジ電界駆動により液晶を横駆動させるＦＦＳ方式のために視野角が広く、また酸化物のチャネル領域１１を用いることで、ＴＦＴの移動度が高くなり、動作速度が速くなるので、液晶表示パネルの大型化や高精細化に対しても高い表示品質を実現することができる。さらには、ＴＦＴの小型化が可能となり、画像表示部の開口率を高めることができる。これにより、バックライトユニットの出射光を低減させても高輝度の表示が可能となるので、表示パネルの消費電力の低減化にも寄与できる。
さらにＴＦＴ部において、ソース電極７およびドレイン電極１０とチャネル領域１１とは、チャネル領域１１と一体となった導電性の酸化物透明膜６を介して電気的に接続されるので、接続界面におけるコンタクト特性が良好でＴＦＴの特性および信頼性を向上させることができる。
＜実施の形態８＞
＜ＴＦＴ基板の画素の構成＞
まず、図２８および図５７を参照して、実施の形態８のＴＦＴ基板８００の構成について説明する。実施の形態８に係るＴＦＴ基板８００の画素の平面構成は、実施の形態４に係るＴＦＴ基板４００と実質的に同じであるので、図２８をＴＦＴ基板８００の平面構成を示す図として共用し、重複する説明は省略する。図５７は、図２８におけるＸ−Ｘ線での断面構成、Ｙ−Ｙ線での断面構成およびＺ−Ｚ線での断面構成を示す断面図である。なお、以下においてはＴＦＴ基板８００は、透過型のＦＦＳ方式の液晶表示装置に用いるものとして説明する。
図５７に示すように、実施の形態８に係るＴＦＴ基板８００は、実施の形態４に係るＴＦＴ基板４００において、酸化物透明膜６の上にｎ型の不純物をＳｉに添加したｎ型Ｓｉ膜８を設け、ｎ型Ｓｉ膜８の上にＴＦＴ素子Ａのソース電極７およびドレイン電極１０を形成することで、ソース電極７およびドレイン電極１０を、ｎ型Ｓｉ膜８を介して酸化物透明膜６と電気的に接続させた構成を採っている。
図５７に示すように、ＴＦＴ基板８００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通電極配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図２８ではゲート絶縁膜５は図示を省略している。
図５７に示すように、ＴＦＴ基板８００は、例えば、ガラス等の透明絶縁性基板１上にＴＦＴ素子Ａのゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通電極配線４Ｌが形成され、それらを覆うようにゲート絶縁膜５（第１絶縁膜）が形成されている。なお、図２８ではゲート絶縁膜５は図示を省略している。
ゲート絶縁膜５の上には、画素電極１２を構成する酸化物透明膜６が形成されると共にソース端子９が形成されている。そして、ＴＦＴ部の酸化物透明膜６上には、ソース電極７およびドレイン電極１０の下部となる領域にｎ型の不純物を含んだｎ型Ｓｉ膜８が形成され、その上にソース電極７およびドレイン電極１０が形成されている。平面視的に見て、ソース電極７およびドレイン電極１０の少なくとも一部は、ゲート電極２のパターンと重なり合っている。そして、ゲート電極２と重なる領域の酸化物透明膜６においては、ソース電極７とドレイン電極１０との間の領域の下部に対応する部分が、ＴＦＴ素子Ａの動作時にはチャネル領域１１（活性領域）となる。
ゲート絶縁膜５の上には、ソース配線７Ｌおよびソース端子９の下部に対応する位置にも酸化物透明膜６が形成され、当該酸化物透明膜６上にはｎ型Ｓｉ膜８が形成されている。このため、ソース配線７Ｌおよびソース端子９は実質的に３層の積層構造となっている。
また、ＦＦＳ画像表示部においては、画素電極１２の上方に対向スリット電極１７が形成されている。本実施の形態では、画素電極１２は酸化物透明膜で構成された平板状の導電性電極であり、画素ごとに独立して形成されている。
さらに、ＦＦＳ画像表示部においては共通電極４および共通配線４Ｌが形成されており、共通電極４および共通配線４Ｌは、ゲート電極２およびゲート端子３と同じ層（レイヤ）の膜として形成されている。
そして、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４、ソース電極７、ソース配線７Ｌ、ｎ型Ｓｉ膜８、ソース端子９、ドレイン電極１０、ＴＦＴ素子Ａのチャネル領域１１および画素電極１２を覆うように、保護絶縁膜１３（第２絶縁膜）が透明絶縁性基板１の全面に形成されている。なお、図２８では保護絶縁膜１３は図示を省略している。
保護絶縁膜１３には、ゲート端子部コンタクトホール１４、ソース端子部コンタクトホール１５および共通電極部コンタクトホール１６が形成されている。
ゲート端子部コンタクトホール１４は、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達し、ソース端子部コンタクトホール１５は、保護絶縁膜１３を貫通してソース端子９に達し、また共通電極部コンタクトホール１６は保護絶縁膜１３およびゲート絶縁膜５を貫通して共通電極４に達するように形成されている。
保護絶縁膜１３の上には、ゲート端子部コンタクトホール１４を介してゲート端子３に電気的に接続されたゲート端子パッド１８、ソース端子部コンタクトホール１５を介してソース端子９に電気的に接続されたソース端子パッド１９、および画素電極１２に対向するように対向スリット電極１７が形成されている。
対向スリット電極１７には格子状もしくはスリット状の複数の開口部ＯＰが形成されている。また対向スリット電極１７は、共通電極部コンタクトホール１６を介して下層の共通電極４と電気的に接続されている。これにより、対向スリット電極１７に一定の電位信号が供給され、画素電極１２と対向スリット電極１７との組み合わせによって、液晶を横電界駆動させることができるＦＦＳ方式のアクティブマトリックス基板を得ることができる。なお、対向スリット電極１７、ゲート端子パッド１８、およびソース端子パッド１９は、光透過性（透明）の酸化物導電膜で形成されている。
＜製造方法＞
以下、図５８〜図６０を用いて実施の形態８のＴＦＴ基板８００の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図２８および図５７に相当し、図５８〜図６０においては、図２８および図５７に示した構成と同一の構成に対しては、同一の符号を付している。
まず、透明絶縁性基板１の表面を洗浄液または純水を用いて洗浄する。ここでは厚さ０．６ｍｍのガラス基板を透明絶縁性基板１として用いた。洗浄された透明絶縁性基板１上に、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌの材料としての第１導電膜を形成する。本実施の形態では、第１導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。ここでは、厚さ２００ｎｍのＡｌ−３ｍｏｌ％Ｎｉ膜を成膜して第１導電膜を形成した。なお、Ａｌ−３ｍｏｌ％Ｎｉ膜の形成方法は、実施の形態１において説明した通りである。
その後、第１導電膜上に塗布形成したフォトレジストを１回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第１導電膜をパターニングすることで、図５８に示すように、透明絶縁性基板１上にゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌを形成する。
本実施の形態では、ＰＡＮ系の薬液を用いて、第１導電膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、ゲート絶縁膜５の材料としての第１絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜した。なお、ここでは第１絶縁膜をＳｉＯ膜の単層膜としたが、その上にさらに絶縁膜を設けた積層膜としても良い。この場合、上層の絶縁膜もＳｉＯ膜で良いが、例えば窒化シリコン（ＳｉＮ）のような他の材質の絶縁膜を設けても良い。
次に、ゲート絶縁膜５上全面に、酸化物透明膜６を成膜する。本実施の形態では、酸化物透明膜６として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物透明膜６（ＩｎＧａＺｎＯ膜）を５０ｎｍの厚さで成膜した。
このＩｎＧａＺｎＯ膜は、比抵抗値が０．１Ωｍ以下（ＩｎＧａＺｎＯ系膜の材料特性からすると、比抵抗値の最小値は約１×１０−６Ωｍ）の導電性膜となるように酸素欠損状態で形成した。なお、酸素欠損状態とする方法は先に説明した通りである。
次に、酸化物透明膜６の上に、ｎ型不純物を添加したｎ型Ｓｉ膜８を成膜する。本実施の形態では、シラン（ＳｉＨ４）ガスとホスフィン（ＰＨ３）ガスを用いたＣＶＤ法により、ｎ型不純物としてリン（Ｐ）が添加されたｎ型Ｓｉ膜８を厚さ３０ｎｍで成膜した。なお、ｎ型Ｓｉ膜８の形成方法および厚さについては実施の形態５において説明した通りであり、このような膜厚構成であれば、ＴＦＴ素子Ａのチャネル領域１１と、ソース電極７およびドレイン電極１０との界面のコンタクト抵抗を低減することができ、安定したＴＦＴ特性を実現することができる。
また、酸化物透明膜６の上に、ｎ型Ｓｉ膜８をＣＶＤ法で成膜するので、成膜時に、ＣＶＤガスに含まれる水素（Ｈ）によって下層の酸化物透明膜６が還元されて酸素イオン欠損が促進され、酸化物透明膜６をさらに比抵抗値の低い安定した導電性の膜にすることができる。また、ｎ型Ｓｉ膜８は、薬液（酸、アルカリ）に対する耐腐食性に優れるため、下層の酸化物透明膜６の保護膜としても機能する効果がある。その後、ｎ型Ｓｉ膜８上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとしてｎ型Ｓｉ膜８および酸化物透明膜６をパターニングする。本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いてｎ型Ｓｉ膜８をエッチングし、続けてシュウ酸（Oxalic acid）系の薬液を用いて酸化物透明膜６をエッチングした。
その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去することで、図５４に示すように、ＴＦＴ部およびＦＦＳ画像表示部のゲート絶縁膜５上に積層された酸化物透明膜６およびｎ型Ｓｉ膜８を形成した。
次に、ｎ型Ｓｉ膜８が形成された状態の透明絶縁性基板１上に、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０の材料としての第２導電膜を形成する。本実施の形態では、第２導電膜として、金属のアルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ−３ｍｏｌ％Ｎｉ膜）を用いた。
その後、第２導電膜上に塗布形成したフォトレジストを２回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして第２導電膜、ｎ型Ｓｉ膜８および酸化物透明膜６をパターニングすることで、図５９に示すように、ソース電極７、ソース配線７Ｌ、ソース端子９およびドレイン電極１０を形成した。なお、本実施の形態では、ソース配線７Ｌおよびソース端子９の下部にもｎ型Ｓｉ膜８と酸化物透明膜６の積層膜が残るようにｎ型Ｓｉ膜８および酸化物透明膜６をパターニングすることで、ソース配線７Ｌおよびソース端子９は実質的に３層の積層構造となる。
さらにこの工程においては、ソース電極７とドレイン電極１０との間の領域の下部のｎ型Ｓｉ膜８をエッチングにより除去した後に、その下層の酸化物透明膜６を酸化処理し、酸素欠損を減少させることによって電気抵抗を高抵抗とし、ＴＦＴ素子Ａのチャネル領域１１として機能するように半導体化させる工程を含んでいる。
具体的には比抵抗値が０．１Ωｍよりも大きく、かつ１×１０６Ωｍよりも小さい半導体領域になるように高抵抗化する。さらに、酸化処理で高抵抗化することにより、エッチング薬液に対する耐性も向上させることができる。このとき、酸化物透明膜６の画像表示部領域の画素電極１２は、酸化処理をせずに導体領域として導電性を維持する。また、ソース電極７およびドレイン電極１０の下部の酸化物透明膜６も酸化処理をせずに、導体領域として導電性を維持する。
なお、以上の工程では、実施の形態６において図４５〜図５１を用いて説明したフォトレジストのハーフトーン露光の技術を原則的にそのまま適用することができ、説明は省略する。
次に、図５９までの工程を終えた透明絶縁性基板１上の全面に、保護絶縁膜１３の材料としての第２絶縁膜を成膜する。本実施の形態では、ＣＶＤ法を用いて厚さ３００ｎｍの酸化シリコン（ＳｉＯ）膜を成膜することにより第２絶縁膜を形成した。なお、保護絶縁膜１３を構成する第２絶縁膜も、第１絶縁膜と同様に積層構造にしても良い。
その後、第２絶縁膜上に塗布形成したフォトレジストを３回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして、保護絶縁膜１３およびゲート絶縁膜５を貫通してゲート端子３に達するゲート端子部コンタクトホール１４および保護絶縁膜１３を貫通してソース端子９に達するソース端子部コンタクトホール１５を形成することで、図６０に示した断面構造を得る。
本実施の形態では、六フッ化硫黄（ＳＦ６）ガスとＯ２ガスを用いたドライエッチング法を用いて保護絶縁膜１３およびゲート絶縁膜５をエッチングし、その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した。
次に、透明絶縁性基板１上の全面に、対向スリット電極１７、ゲート端子パッド１８、およびソース端子パッド１９の材料としての第３導電膜を形成する。本実施の形態では、第３導電膜として、光透過性を有する酸化物導電膜である酸化インジウム亜鉛（ＩｎＺｎＯ）膜を１００ｎｍの厚さで形成した。なお、ＩｎＺｎＯ膜以外にも、酸化インジウム錫（ＩＴＯ）膜や酸化亜鉛（ＺｎＯ）膜等の光透過性の酸化物導電膜を用いることもできる。なおＩｎＺｎＯ膜の形成方法については実施の形態３において説明した通りであり、その特性も同じである。
その後、第３導電膜（酸化物導電膜）上に塗布形成したフォトレジストを４回目の写真製版工程によりパターニングしてレジストパターンを形成し、それをエッチングマスクとして酸化物導電膜をパターニングする。本実施の形態では、シュウ酸（Oxalic acid）系の薬液を用いて、酸化物導電膜（ＩｎＺｎＯ膜）をエッチングした。
その後、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去することにより、共通電極部コンタクトホール１６を介して共通電極４に電気的に接続されたスリット状の開口部ＯＰを有する対向スリット電極１７、ゲート端子部コンタクトホール１４を介してゲート端子３に電気的に接続されたゲート端子パッド１８、およびソース端子部コンタクトホール１５を介してソース端子９に電気的に接続されたソース端子パッド１９が形成され、図５７に示した断面構成が得られる。
以上説明したように、図２８および図５７に示した実施の形態７のＴＦＴ基板８００（ＦＦＳ方式のアクティブマトリックス基板）は、４回の写真製版工程で生産性良く形成することができる。
特に、酸化物透明膜６の上に、ｎ型Ｓｉ膜８を設けたことで、酸化物透明膜６の画素電極１２の比抵抗値を低減して良好な導電性を得ることができる。さらに、ソース電極７、ドレイン電極１０等のパターニング時に、エッチング薬液に対する酸化物透明膜６の保護膜として機能するため、薬液腐食に対するプロセスマージンを確保することができる。このため、ソース電極７およびドレイン電極１０等に用いる第２導電膜ＳＬ２の材料やエッチング薬液の制限が少なく、幅広い材料、薬液の適用が可能になる。
なお、液晶表示パネルの組み立ての際は、完成したＴＦＴ基板8００の表面に配向膜やスペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製した、カラーフィルタ、対向電極および配向膜を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間を形成し、その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによってＦＦＳ方式のＴＦＴ−ＬＣＤが完成する。
このようにして完成したＴＦＴ−ＬＣＤは、フリンジ電界駆動により液晶を横駆動させるＦＦＳ方式のために視野角が広く、また酸化物のチャネル領域１１を用いることで、ＴＦＴの移動度が高くなり、動作速度が速くなるので、液晶表示パネルの大型化や高精細化に対しても高い表示品質を実現することができる。さらには、ＴＦＴの小型化が可能となり、画像表示部の開口率を高めることができる。これにより、バックライトユニットの出射光を低減させても高輝度の表示が可能となるので、表示パネルの消費電力の低減化にも寄与できる。
さらにＴＦＴ部において、ソース電極７およびドレイン電極１０とチャネル領域１１とは、チャネル領域１１と一体となった導電性の酸化物透明膜６を介して電気的に接続されるので、接続界面におけるコンタクト特性が良好でＴＦＴの特性および信頼性を向上させることができる。
また、ソース配線７Ｌの下部にも酸化物透明膜６が設けられ、ソース配線７Ｌが実質的に酸化物透明膜６とｎ型Ｓｉ膜８との３層の積層構造となっているので、いわゆる冗長配線となってソース配線７Ｌの断線を大幅に低減できる。
＜変形例＞
なお、以上の実施の形態１〜８においては、ゲート電極２、ゲート配線２Ｌ、ゲート端子３、共通電極４および共通配線４Ｌ等の材料としての第１導電膜を、アルミニウム（Ａｌ）系合金膜で形成するようにしたが、これに限るものではない。例えば、一般的な金属膜として公知のＣｒ、Ｔｉ、Ｍｏ、Ｔａ、Ｃｕおよびこれらの合金を幅広く用いることができる。
また、ソース電極７、ソース配線７Ｌ、ソース端子９、ドレイン電極１０等の材料としての第２導電膜を、アルミニウム（Ａｌ）系合金膜で形成するようにしたが、これに限るものではない。酸化物透明膜６の上にｎ型Ｓｉ膜８を設けない構成の実施の形態１〜４においては、第２導電膜をパターニングするときのエッチングの際に、一般的な酸系の薬液に対する耐性に乏しい酸化物透明膜６をエッチングせずに第２導電膜だけを選択的にエッチングする必要があるため、適用できる第２導電膜とそのエッチングプロセスには制限があるが、アルミニウム（Ａｌ）系合金膜とＴＭＡＨ薬液によるエッチングプロセスとの組み合わせの他にも、例えば、銅（Ｃｕ）系合金膜と過硫酸アンモニウム（Ammonium Persulfate）を含む薬液によるエッチングプロセスとの組み合わせを用いることができる。
一方、酸化物透明膜６の上にｎ型Ｓｉ膜８を設けた構成の実施の形態５〜８においては、ｎ型Ｓｉ膜８が下層の酸化物透明膜６の保護膜として機能するので、ソース電極７、ソース配線７Ｌ、ソース端子９、ドレイン電極１０等の第２導電膜の材料とエッチングプロセスが、アルミニウム（Ａｌ）系合金膜とＴＭＡＨ薬液によるエッチングに限られるものではない。例えば、一般的な金属膜として公知のＣｒ、Ｔｉ、Ｍｏ、Ｔａ、Ｃｕおよびこれらの合金を幅広く用いることができる。またエッチング薬液も一般的な酸系の薬液を幅広く用いることができる。
また、酸化物透明膜６がＩｎＧａＺｎＯで構成される例を示したが、これに限らず、例えば他にもＩｎＧａＯ系、ＩｎＳｎＯ系、ＩｎＳｎＺｎＯ系、ＩｎＧａＺｎＳｎＯ系、ＩｎＡｌＺｎＯ系、ＩｎＨｆ（ハフニウム）ＺｎＯ系、ＩｎＺｒ（ジルコニウム）ＺｎＯ系、ＩｎＭｇ（マグネシウム）ＺｎＯ系、ＩｎＹ（イットリウム）ＺｎＯ系、ＺｎＳｎＯ系のような酸化物透明膜を用いることができる。これらの酸化物透明膜を用いた場合でも、ＩｎＧａＺｎＯ系酸化物透明膜を用いた場合と同様の効果を得ることができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 透明絶縁性基板、２ ゲート電極、２Ｌ ゲート配線、３ ゲート端子、４ 共通電極、５ ゲート絶縁膜、６ 酸化物透明膜、７ ソース電極、７Ｌ ソース配線、８ ｎ型Ｓｉ膜、９ ソース端子、１０ ドレイン電極、１１ チャネル領域、１２ 画素電極、１３ 保護絶縁膜。

Claims (20)

  1. 画素が複数マトリックス状に配列された薄膜トランジスタ基板であって、
    前記画素のそれぞれは、
    基板上に選択的に配設されたゲート電極および共通電極と、
    前記ゲート電極および前記共通電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に選択的に配設された酸化物透明膜と、
    前記酸化物透明膜上に互いに離間して配設され、前記ゲート電極と重なりを有し、互いに共通する金属導電膜で構成されるソース電極およびドレイン電極と、
    前記ドレイン電極に電気的に接続された光透過型の画素電極と、
    前記ソース電極、前記ドレイン電極および前記画素電極を覆う保護絶縁膜と、を備え、
    前記酸化物透明膜は、導体領域および半導体領域を有し、
    前記導体領域は、
    前記ソース電極および前記ドレイン電極の下部と、前記ドレイン電極の下部に連続し前記共通電極の一部上方まで延在して前記画素電極を構成する部分に設けられ、
    前記半導体領域は、
    前記ソース電極と前記ドレイン電極との間の領域の下層に対応する部分に設けられて薄膜トランジスタのチャネル領域を構成し、
    前記保護絶縁膜は、前記チャネル領域と接して設けられ、
    前記ソース電極および前記ドレイン電極は、前記酸化物透明膜の導体領域と電気的に接続される、薄膜トランジスタ基板。
  2. 画素が複数マトリックス状に配列された薄膜トランジスタ基板であって、
    前記画素のそれぞれは、
    基板上に選択的に配設されたゲート電極および共通電極と、
    前記ゲート電極および前記共通電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に選択的に配設された酸化物透明膜と、
    前記酸化物透明膜上に互いに離間して配設され、前記ゲート電極と重なりを有し、互いに共通する金属導電膜で構成されるソース電極およびドレイン電極と、
    前記ドレイン電極に電気的に接続された光透過型の画素電極と、
    前記ソース電極、前記ドレイン電極および前記画素電極を覆う保護絶縁膜と、
    前記画素電極に対向するように前記保護絶縁膜上に配設された対向電極と、を備え、
    前記対向電極は、前記保護絶縁膜および前記ゲート絶縁膜を貫通するコンタクトホールを介して前記共通電極に電気的に接続され、
    前記酸化物透明膜は、導体領域および半導体領域を有し、
    前記導体領域は、
    前記ソース電極および前記ドレイン電極の下部と、前記ドレイン電極の下部に連続し前記画素電極を構成する部分に設けられ、
    前記半導体領域は、
    前記ソース電極と前記ドレイン電極との間の領域の下層に対応する部分に設けられて薄膜トランジスタのチャネル領域を構成し、
    前記保護絶縁膜は、前記チャネル領域と接して設けられ、
    前記ソース電極および前記ドレイン電極は、前記酸化物透明膜の導体領域と電気的に接続される、薄膜トランジスタ基板。
  3. 前記酸化物透明膜は、
    前記ソース電極から延在するソース配線の下部にも設けられ、
    前記ソース配線は、前記酸化物透明膜と前記金属導電膜との積層膜で構成される、請求項１または請求項２記載の薄膜トランジスタ基板。
  4. 前記酸化物透明膜は、
    前記ソース配線から延在するソース端子の下部にも設けられ、
    前記ソース電極の下部より前記ソース端子の下部まで延在して設けられる、請求項３記載の薄膜トランジスタ基板。
  5. 前記酸化物透明膜は、
    前記ソース配線の下部全体に設けられる、請求項３または請求項４記載の薄膜トランジスタ基板。
  6. 画素が複数マトリックス状に配列された薄膜トランジスタ基板であって、
    前記画素のそれぞれは、
    基板上に選択的に配設されたゲート電極および共通電極と、
    前記ゲート電極および前記共通電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に選択的に配設された酸化物透明膜と、
    前記酸化物透明膜上に選択的に配設されたｎ型不純物を含むｎ型Ｓｉ膜と、
    前記ｎ型Ｓｉ膜を介して前記酸化物透明膜の上方に互いに離間して配設され、前記ゲート電極と重なりを有し、互いに共通する金属導電膜で構成されるソース電極およびドレイン電極と、
    前記ドレイン電極に電気的に接続された光透過型の画素電極と、
    前記ソース電極、前記ドレイン電極および前記画素電極を覆う保護絶縁膜と、を備え、
    前記酸化物透明膜は、導体領域および半導体領域を有し、
    前記導体領域は、
    前記ソース電極および前記ドレイン電極の下方と、前記ドレイン電極の下方に連続し前記共通電極の一部上方まで延在して前記画素電極を構成する部分に設けられ、
    前記半導体領域は、
    前記ソース電極と前記ドレイン電極との間の領域の下層に対応する部分に設けられて薄膜トランジスタのチャネル領域を構成し、
    前記保護絶縁膜は、前記チャネル領域と接して設けられ、
    前記ソース電極および前記ドレイン電極は、前記酸化物透明膜の導体領域と前記ｎ型Ｓｉ膜を介して電気的に接続される、薄膜トランジスタ基板。
  7. 画素が複数マトリックス状に配列された薄膜トランジスタ基板であって、
    前記画素のそれぞれは、
    基板上に選択的に配設されたゲート電極および共通電極と、
    前記ゲート電極および前記共通電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に選択的に配設された酸化物透明膜と、
    前記酸化物透明膜上に選択的に配設されたｎ型不純物を含むｎ型Ｓｉ膜と、
    前記ｎ型Ｓｉ膜を介して前記酸化物透明膜の上方に互いに離間して配設され、前記ゲート電極と重なりを有し、互いに共通する金属導電膜で構成されるソース電極およびドレイン電極と、
    前記ドレイン電極に電気的に接続された光透過型の画素電極と、
    前記ソース電極、前記ドレイン電極および前記画素電極を覆う保護絶縁膜と、
    前記画素電極に対向するように前記保護絶縁膜上に配設された対向電極と、を備え、
    前記対向電極は、前記保護絶縁膜および前記ゲート絶縁膜を貫通するコンタクトホールを介して前記共通電極に電気的に接続され、
    前記酸化物透明膜は、導体領域および半導体領域を有し、
    前記導体領域は、
    前記ソース電極および前記ドレイン電極の下方と、前記ドレイン電極の下方に連続し前記画素電極を構成する部分に設けられ、
    前記半導体領域は、
    前記ソース電極と前記ドレイン電極との間の領域の下層に対応する部分に設けられて薄膜トランジスタのチャネル領域を構成し、
    前記保護絶縁膜は、前記チャネル領域と接して設けられ、
    前記ソース電極および前記ドレイン電極は、前記酸化物透明膜の導体領域と前記ｎ型Ｓｉ膜を介して電気的に接続される、薄膜トランジスタ基板。
  8. 前記酸化物透明膜は、
    前記ソース電極から延在するソース配線の下部にも設けられ、
    前記ｎ型Ｓｉ膜は、
    前記ソース配線の下部に設けられる前記酸化物透明膜上にも設けられ、
    前記ソース配線は、前記酸化物透明膜と前記金属導電膜と前記ｎ型Ｓｉ膜との積層膜で構成される、請求項６または請求項７記載の薄膜トランジスタ基板。
  9. 前記酸化物透明膜は、
    前記ソース配線から延在するソース端子の下部にも設けられ、
    前記ソース電極の下部より前記ソース端子の下部まで延在して設けられ、
    前記ｎ型Ｓｉ膜は、
    前記ソース端子の下部に設けられる前記酸化物透明膜上にも設けられ、
    前記ソース電極の下部より前記ソース端子の下部まで延在して設けられる、請求項８記載の薄膜トランジスタ基板。
  10. 前記ソース配線または前記ソース端子の下部に設けられる前記酸化物透明膜は、前記導体領域として構成される、請求項４または請求項９記載の薄膜トランジスタ基板。
  11. 前記金属導電膜は、
    Ａｌ系合金膜およびＣｕ系合金膜の何れかで構成される、請求項１から請求項１０の何れか１項に記載の薄膜トランジスタ基板。
  12. 画素が複数マトリックス状に配列された薄膜トランジスタ基板の製造方法であって、
    （ａ）基板上にゲート電極および共通電極を選択的に形成する工程と、
    （ｂ）前記ゲート電極および前記共通電極を覆うようにゲート絶縁膜を形成する工程と、
    （ｃ）前記ゲート絶縁膜上に酸化物透明膜を選択的に形成する工程と、
    （ｄ）前記酸化物透明膜上に互いに離間するようにソース電極およびドレイン電極を形成すると共に、前記ドレイン電極に電気的に接続された光透過型の画素電極を形成し、かつ前記ソース電極と前記ドレイン電極との間の領域の下層に対応する前記酸化物透明膜の部分を酸化処理して半導体領域とし薄膜トランジスタのチャネル領域とする工程と、を備え、
    前記工程（ｄ）は、
    １回の写真製版工程で形成した、複数の異なる膜厚を備えた複合レジストパターンを含む複数のレジストパターンを用いて前記ソース電極、前記ドレイン電極および前記画素電極を形成する工程を含む、薄膜トランジスタ基板の製造方法。
  13. 前記工程（ｄ）は、
    （ｄ−１）前記酸化物透明膜上を含む前記基板の全面に導電膜を形成し、該導電膜上にハーフトーン露光により複数の異なる膜厚を備えた複合レジストパターンを含む複数のレジストパターンを形成する工程と、
    （ｄ−２）前記複数のレジストパターンを用いて、前記導電膜に対する１回目のパターニングを行い、前記チャネル領域に対応する部分の上部を含めて、前記複数のレジストパターンで覆われない前記導電膜を除去する工程と、
    前記工程（ｄ−２）の後、
    （ｄ−３）Ｏ２ガスプラズマを用いて前記複数のレジストパターンをアッシングして、前記複数のレジストパターンの膜厚を減じると共に、前記ソース電極と前記ドレイン電極との間の領域の下層に対応する前記酸化物透明膜の部分を酸化処理して前記半導体領域とする工程と、
    （ｄ−４）アッシング後の前記複数のレジストパターンを用いて、前記導電膜に対する２回目のパターニングを行い、前記ソース電極および前記ドレイン電極を形成すると共に、前記ドレイン電極の下部に連続する前記酸化物透明膜上の前記導電膜を除去して前記画素電極とする工程と、を含む、請求項１２記載の薄膜トランジスタ基板の製造方法。
  14. 画素が複数マトリックス状に配列された薄膜トランジスタ基板の製造方法であって、
    （ａ）基板上にゲート電極および共通電極を選択的に形成する工程と、
    （ｂ）前記ゲート電極および前記共通電極を覆うようにゲート絶縁膜を形成する工程と、
    （ｃ）前記ゲート絶縁膜上に酸化物透明膜を形成する工程と、
    （ｄ）前記酸化物透明膜上において互いに離間するソース電極およびドレイン電極を形成すると共に、前記酸化物透明膜をパターニングし、前記ドレイン電極に電気的に接続された光透過型の画素電極を形成し、かつ前記ソース電極と前記ドレイン電極との間の領域の下層に対応する前記酸化物透明膜の部分を酸化処理して半導体領域とし薄膜トランジスタのチャネル領域とする工程と、を備え、
    前記工程（ｄ）は、
    １回の写真製版工程で形成した、複数の異なる膜厚を備えた複合レジストパターンを含む複数のレジストパターンを用いて前記ソース電極、前記ドレイン電極および前記画素電極を形成する工程を含む、薄膜トランジスタ基板の製造方法。
  15. 前記工程（ｄ）は、
    （ｄ−１）前記酸化物透明膜上を含む前記基板の全面に導電膜を形成し、該導電膜上にハーフトーン露光により複数の異なる膜厚を備えた複合レジストパターンを含む複数のレジストパターンを形成する工程と、
    （ｄ−２）前記複数のレジストパターンを用いて、前記導電膜および前記酸化物透明膜に対するパターニングを行い、前記複数のレジストパターンで覆われない前記導電膜および前記酸化物透明膜を除去する工程と、
    前記工程（ｄ−２）の後、
    （ｄ−３）Ｏ２ガスプラズマを用いて前記複数のレジストパターンに対する１回目のアッシングを行い、前記複数のレジストパターンの膜厚を減じて、前記チャネル領域に対応する部分の上部の前記複合レジストパターンの最も膜厚の薄い部分を除去する工程と、
    （ｄ−４）前記１回目のアッシング後の前記複数のレジストパターンを用いて、前記導電膜に対するパターニングを行い、前記チャネル領域に対応する部分の上部の前記導電膜を除去する工程と、
    （ｄ−５）Ｏ２ガスプラズマを用いて前記複数のレジストパターンに対する２回目のアッシングを行い、前記複数のレジストパターンの膜厚をさらに減じると共に、前記ソース電極と前記ドレイン電極との間の領域の下層に対応する前記酸化物透明膜の部分を酸化処理して前記半導体領域とする工程と、
    （ｄ−６）前記２回目のアッシング後の前記複数のレジストパターンを用いて、前記導電膜に対するパターニングを行い、前記ソース電極および前記ドレイン電極を形成すると共に、前記ドレイン電極の下部に連続する前記酸化物透明膜上の前記導電膜を除去して前記画素電極とする工程と、を含む、請求項１４記載の薄膜トランジスタ基板の製造方法。
  16. 前記工程（ｄ−１）は、
    前記ソース電極から延在するソース配線およびその下部の前記酸化物透明膜が残るように前記複数のレジストパターンを形成する、請求項１５記載の薄膜トランジスタ基板の製造方法。
  17. 画素が複数マトリックス状に配列された薄膜トランジスタ基板の製造方法であって、
    （ａ）基板上にゲート電極および共通電極を選択的に形成する工程と、
    （ｂ）前記ゲート電極および前記共通電極を覆うようにゲート絶縁膜を形成する工程と、
    （ｃ）前記ゲート絶縁膜上に酸化物透明膜とｎ型不純物を含むｎ型Ｓｉ膜の積層膜を形成する工程と、
    （ｄ）前記ｎ型Ｓｉ膜上に互いに離間するようにソース電極およびドレイン電極を形成すると共に、前記ドレイン電極に電気的に接続された光透過型の画素電極を形成し、かつ前記ソース電極と前記ドレイン電極との間の領域の下層に対応する前記酸化物透明膜の部分を酸化処理して半導体領域とし薄膜トランジスタのチャネル領域とする工程と、を備え、
    前記工程（ｄ）は、
    １回の写真製版工程で形成した、複数の異なる膜厚を備えた複合レジストパターンを含む複数のレジストパターンを用いて前記ソース電極、前記ドレイン電極および前記画素電極を形成する工程を含む、薄膜トランジスタ基板の製造方法。
  18. 前記工程（ｄ）は、
    （ｄ−１）前記ｎ型Ｓｉ膜上を含む前記基板の全面に導電膜を形成し、該導電膜上にハーフトーン露光により複数の異なる膜厚を備えた複合レジストパターンを含む複数のレジストパターンを形成する工程と、
    （ｄ−２）前記複数のレジストパターンを用いて、前記導電膜、前記ｎ型Ｓｉ膜および前記酸化物透明膜に対するパターニングを行い、前記複数のレジストパターンで覆われない前記導電膜、前記ｎ型Ｓｉ膜および前記酸化物透明膜を除去する工程と、
    前記工程（ｄ−２）の後、
    （ｄ−３）Ｏ２ガスプラズマを用いて前記複数のレジストパターンに対する１回目のアッシングを行い、前記複数のレジストパターンの膜厚を減じて、前記チャネル領域に対応する部分の上部の前記複合レジストパターンの最も膜厚の薄い部分を除去する工程と、
    （ｄ−４）前記１回目のアッシング後の前記複数のレジストパターンを用いて、前記導電膜および前記ｎ型Ｓｉ膜に対するパターニングを行い、前記チャネル領域に対応する部分の上部の前記導電膜および前記ｎ型Ｓｉ膜を除去する工程と、
    （ｄ−５）Ｏ２ガスプラズマを用いて前記複数のレジストパターンに対する２回目のアッシングを行い、前記複数のレジストパターンの膜厚をさらに減じると共に、前記ソース電極と前記ドレイン電極との間の領域の下層に対応する前記酸化物透明膜の部分を酸化処理して前記半導体領域とする工程と、
    （ｄ−６）前記２回目のアッシング後の前記複数のレジストパターンを用いて、前記導電膜および前記ｎ型Ｓｉ膜に対するパターニングを行い、前記ソース電極および前記ドレイン電極を形成すると共に、前記ドレイン電極の下部に連続する前記酸化物透明膜上の前記導電膜および前記ｎ型Ｓｉ膜を除去して前記画素電極とする工程と、を含む、請求項１７記載の薄膜トランジスタ基板の製造方法。
  19. 前記工程（ｄ−１）は、
    前記ソース電極から延在するソース配線およびその下部の前記ｎ型Ｓｉ膜および前記酸化物透明膜が残るように前記複数のレジストパターンを形成する、請求項１８記載の薄膜トランジスタ基板の製造方法。
  20. 前記工程（ｃ）は、
    前記酸化物透明膜と前記ｎ型Ｓｉ膜の積層膜を選択的に形成する工程を含み、
    前記工程（ｄ）は、
    （ｄ−１）前記ｎ型Ｓｉ膜上を含む前記基板の全面に導電膜を形成し、該導電膜上にハーフトーン露光により複数の異なる膜厚を備えた複合レジストパターンを含む複数のレジストパターンを形成する工程と、
    （ｄ−２）前記複数のレジストパターンを用いて、前記導電膜および前記ｎ型Ｓｉ膜に対する１回目のパターニングを行い、前記チャネル領域に対応する部分の上部を含めて、前記複数のレジストパターンで覆われない前記導電膜および前記ｎ型Ｓｉ膜を除去する工程と、
    前記工程（ｄ−２）の後、
    （ｄ−３）Ｏ２ガスプラズマを用いて前記複数のレジストパターンをアッシングして、前記複数のレジストパターンの膜厚を減じると共に、前記ソース電極と前記ドレイン電極との間の領域の下層に対応する前記酸化物透明膜の部分を酸化処理して前記半導体領域とする工程と、
    （ｄ−４）アッシング後の前記複数のレジストパターンを用いて、前記導電膜および前記ｎ型Ｓｉ膜に対する２回目のパターニングを行い、前記ソース電極および前記ドレイン電極を形成すると共に、前記ドレイン電極の下部に連続する前記酸化物透明膜上の前記導電膜および前記ｎ型Ｓｉ膜を除去して前記画素電極とする工程と、を含む、請求項１７記載の薄膜トランジスタ基板の製造方法。
JP2014139677A 2014-07-07 2014-07-07 薄膜トランジスタ基板およびその製造方法 Active JP6436660B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014139677A JP6436660B2 (ja) 2014-07-07 2014-07-07 薄膜トランジスタ基板およびその製造方法
US14/755,984 US9543329B2 (en) 2014-07-07 2015-06-30 Thin film transistor substrate and method for manufacturing the same
US15/254,636 US10050059B2 (en) 2014-07-07 2016-09-01 Thin film transistor substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014139677A JP6436660B2 (ja) 2014-07-07 2014-07-07 薄膜トランジスタ基板およびその製造方法

Publications (3)

Publication Number Publication Date
JP2016018036A JP2016018036A (ja) 2016-02-01
JP2016018036A5 JP2016018036A5 (ja) 2017-08-17
JP6436660B2 true JP6436660B2 (ja) 2018-12-12

Family

ID=55017568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014139677A Active JP6436660B2 (ja) 2014-07-07 2014-07-07 薄膜トランジスタ基板およびその製造方法

Country Status (2)

Country Link
US (2) US9543329B2 (ja)
JP (1) JP6436660B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6394325B2 (ja) * 2014-11-26 2018-09-26 富士通株式会社 ネットワーク制御方法，通信装置，および通信システム
US9653488B2 (en) * 2015-01-14 2017-05-16 Hannstar Display (Nanjing) Corporation Semiconductor device and manufacturing method thereof
KR20190065458A (ko) * 2016-11-23 2019-06-11 선전 로욜 테크놀로지스 컴퍼니 리미티드 어레이 기판 및 어레이 기판의 제조방법
KR20180078018A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN108054140B (zh) * 2017-12-06 2020-11-06 深圳市华星光电技术有限公司 Ffs模式阵列基板的制造方法
JP2019117342A (ja) 2017-12-27 2019-07-18 シャープ株式会社 アクティブマトリックス基板、アクティブマトリックス基板の製造方法および液晶表示装置
CN109494231B (zh) * 2018-11-14 2020-10-30 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110600424B (zh) * 2019-08-20 2023-08-01 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
US6449026B1 (en) 1999-06-25 2002-09-10 Hyundai Display Technology Inc. Fringe field switching liquid crystal display and method for manufacturing the same
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
US6838696B2 (en) 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2008072011A (ja) 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
KR100759086B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
TWI596676B (zh) * 2008-12-26 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2011029373A (ja) 2009-07-24 2011-02-10 Sharp Corp 薄膜トランジスタ基板及びその製造方法
RU2491678C1 (ru) 2009-07-24 2013-08-27 Шарп Кабусики Кайся Способ изготовления подложки со структурой тонкопленочных транзисторов
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP5352391B2 (ja) * 2009-09-14 2013-11-27 株式会社ジャパンディスプレイ 表示装置
KR101396102B1 (ko) * 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102782859B (zh) * 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
WO2012169388A1 (ja) * 2011-06-06 2012-12-13 シャープ株式会社 Ｔｆｔ基板およびその製造方法
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
JP5979781B2 (ja) * 2012-06-07 2016-08-31 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN104685635B (zh) * 2012-10-01 2017-05-17 夏普株式会社 半导体装置

Also Published As

Publication number Publication date
US20160005770A1 (en) 2016-01-07
US20160372501A1 (en) 2016-12-22
US9543329B2 (en) 2017-01-10
US10050059B2 (en) 2018-08-14
JP2016018036A (ja) 2016-02-01

Similar Documents

Publication Publication Date Title
JP6436660B2 (ja) 薄膜トランジスタ基板およびその製造方法
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
JP6230253B2 (ja) Ｔｆｔアレイ基板およびその製造方法
US9461077B2 (en) Active matrix substrate and method for manufacturing the same
JP6903503B2 (ja) 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
JP6238712B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP5717546B2 (ja) 薄膜トランジスタ基板およびその製造方法
US10128270B2 (en) Active matrix substrate and manufacturing method of the same
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
US9786694B2 (en) Display device and manufacturing method thereof
US9876039B2 (en) Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display
JP6025595B2 (ja) 薄膜トランジスタの製造方法
JP6478819B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP2019102652A (ja) 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
JP6584157B2 (ja) 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
JP6120794B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP6395974B1 (ja) 薄膜トランジスタ基板及びその製造方法
WO2018150620A1 (ja) 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181113

R150 Certificate of patent or registration of utility model

Ref document number: 6436660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250