CN108054140B - Ffs模式阵列基板的制造方法 - Google Patents

Ffs模式阵列基板的制造方法 Download PDF

Info

Publication number
CN108054140B
CN108054140B CN201711277779.1A CN201711277779A CN108054140B CN 108054140 B CN108054140 B CN 108054140B CN 201711277779 A CN201711277779 A CN 201711277779A CN 108054140 B CN108054140 B CN 108054140B
Authority
CN
China
Prior art keywords
layer
electrode
semiconductor layer
array substrate
ffs mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711277779.1A
Other languages
English (en)
Other versions
CN108054140A (zh
Inventor
邓永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201711277779.1A priority Critical patent/CN108054140B/zh
Priority to PCT/CN2018/072627 priority patent/WO2019109473A1/zh
Publication of CN108054140A publication Critical patent/CN108054140A/zh
Application granted granted Critical
Publication of CN108054140B publication Critical patent/CN108054140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种FFS模式阵列基板的制造方法，所述方法包括：提供基板；在基板上依序沉积透明半导体层和第一金属层,通过第一光罩图案化所述透明半导体层和第一金属层形成共通电极和栅极；从下到上依序沉积栅极绝缘层、氧化物半导体层和第二金属层；通过第二光罩图案化所述氧化物半导体层和第二金属层形成有源层、像素电极、源极和漏极，其中，所述源极和漏极分别位于有源层的两侧上，所述漏极与所述像素电极电连接；沉积钝化层，且通过第三光罩图案化所述钝化层形成过孔。采用本发明，具有简化制程、降低成本的优点。

Description

FFS模式阵列基板的制造方法
技术领域
本发明涉及显示技术领域，特别是涉及一种FFS模式阵列基板的制造方法。
背景技术
现有的FFS模式液晶显示装置，因为具有高亮度，广视角，以及较低的色偏等优点，而成为行业研究的热点。FFS模式液晶显示装置包括FFS模式阵列基板，一般说来，所述FFS模式阵列基板普遍需要5道以上的光罩，制备工艺复杂，成本也相对较高。
在上述的FFS模式阵列基板中，其内的薄膜晶体管为BCE结构或者Top-gate结构，随着技术的进步，最近产品上出现了垂直结构的薄膜晶体管，包含该种垂直结构的薄膜晶体管的FFS模式阵列基板请参见图1，该种FFS模式阵列基板包括基板110、源极121、共通电极122、平坦层130、第一绝缘层140、像素电极150、有源层160、栅极绝缘层170和栅极180等膜层，虽然该种垂直结构的薄膜晶体管可以做的很小，可以提高FFS模式液晶显示装置开口率。然而，由于垂直结构薄膜晶体管本身复杂，此种结构进一步使FFS阵列基板结构复杂化，所需要的光罩数目更多，成本更高。
发明内容
本发明实施例所要解决的技术问题在于，提供一种FFS模式阵列基板及其制造方法。可简化制程，降低成本。
为了解决上述技术问题，本发明第一方面实施例提供了一种FFS模式阵列基板的制造方法，所述FFS模式阵列基板包括垂直结构薄膜晶体管，所述制造方法包括：
提供基板；
在基板上依序沉积透明半导体层和第一金属层，所述第一金属层位于透明半导体层上；
通过第一光罩图案化所述透明半导体层和第一金属层形成共通电极和栅极；
从下到上依序沉积栅极绝缘层、氧化物半导体层和第二金属层；
通过第二光罩图案化所述氧化物半导体层和第二金属层形成有源层、像素电极、源极和漏极，其中，所述源极和漏极分别位于有源层的两侧上，所述漏极与所述像素电极电连接；
沉积钝化层，且通过第三光罩图案化所述钝化层形成过孔。
在本发明第一方面一实施例中，在所述在基板上依序沉积透明半导体层和第一金属层，所述第一金属层位于透明半导体层上的步骤之后还包括：通过所述第一光罩图案化所述第一金属层和透明半导体层还形成共通走线和扫描线，所述共通走线与所述共通电极电连接，所述扫描线与所述栅极电连接。
在本发明第一方面一实施例中，所述有源层为“Z”型。
在本发明第一方面一实施例中，所述像素电极由氧化物半导体层图案化后掺杂氢离子形成。
在本发明第一方面一实施例中，所述第一光罩和所述第二光罩为半色调光罩。
本发明第二方面实施例提供了一种FFS模式阵列基板，包括：
基板；
共通电极，其位于所述基板上，其由透明半导体层构成；
栅极，其位于所述基板上，其由透明半导体层和第一金属层构成；
栅极绝缘层，其位于所述栅极、共通电极和基板上；
有源层，其位于所述栅极绝缘层上，且由氧化物半导体层构成；
源极和漏极，其分别位于所述有源层上；
像素电极，其位于栅极绝缘层上且对应所述共通电极设置，所述像素电极与所述漏极电连接；
钝化层，其位于源极、漏极、像素电极、栅极绝缘层上，钝化层上形成过孔。
在本发明第二方面一实施例中，还包括扫描线和共通走线，所述共通走线与所述共通电极电连接，所述扫描线与所述栅极电连接。
在本发明第二方面一实施例中，所述有源层为“Z”型。
在本发明第二方面一实施例中，所述像素电极由氧化物半导体层图案化后掺杂氢离子形成。
在本发明第二方面一实施例中，所述像素电极包括多条条形的子电极，所述子电极互相分离设置，所述子电极分别电连接到所述漏极。
实施本发明实施例，具有如下有益效果：
由于FFS模式阵列基板通过3道光罩就可以制成，极大的简化了制程，从而降低了成本。而且，由于FFS模式阵列基板是形成垂直结构薄膜晶体管，本实施例的垂直结构薄膜晶体管结构简单，而且横向沟道宽度可以做的很窄，可以使薄膜晶体管做的很小，有利于提高开口率，且可以提高开态电流。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术FFS模式阵列基板包括垂直结构薄膜晶体管的剖视示意图；
图2是本发明一实施例FFS模式阵列基板的制造方法的流程图；
图3a-图3c是FFS模式阵列基板的各个膜层沉积在基板上的示意图；
图4a、图4b是通过光罩处理后FFS模式阵列基板的一种剖视图；
图4c是图4b中有源层附近的放大图；
图4d是通过光罩处理后FFS模式阵列基板的另一剖视图；
图5a、图5b是通过光罩处理后FFS模式阵列基板的俯视图；
图示标号：
210-基板；220-透明半导体层；221-共通电极；230-第一金属层；231-栅极；232-共通走线；233-扫描线；240-栅极绝缘层；250-氧化物半导体层；251-有源层；251a-横向部；251b-纵向部；252-像素电极；260-第二金属层；261-源极；262-漏极；263-数据线；270-钝化层；271-过孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请说明书、权利要求书和附图中出现的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同的对象，而并非用于描述特定的顺序。
本发明实施例提供一种FFS模式阵列基板的制造方法，所述FFS模式阵列基板包括垂直结构薄膜晶体管，所述垂直结构薄膜晶体管可以提高FFS模式阵列基板的开口率，并且由于垂直结构薄膜晶体管的沟道可以做的更短，从而可以提高开态电流。请参见图2，所述制造方法包括：
S110：提供基板；
在本实施例中，所述基板210为玻璃基板，当然，本发明不限于此，在本发明的其他实施例中，所述基板还可以为柔性基板、塑料基板等透明基板。
S120：在基板上依序沉积透明半导体层和第一金属层，所述第一金属层位于透明半导体层上；
请参见图3a，在本实施例中，所述透明半导体层220的材料例如为ITO，在基板210上沉积了透明半导体层220后，在透明半导体层220上沉积第一金属层230。
S131：通过第一光罩图案化所述透明半导体层和第一金属层形成共通电极和栅极；
在本实施例中，所述第一光罩是半色调光罩(half tone mask)，从而通过第一光罩一次曝光可以对第一金属层230上的光阻形成不同程度的曝光，其后通过几次显影去除掉不同区域的光阻，从而有的区域经过一次显影就可以把光阻去掉，有的区域需要几次显影才能把光阻完全去掉，其后蚀刻可以形成共通电极221和栅极231。具体说来，请参见图4a和图5a，对所述第一金属层230上的光阻曝光后，经过第一次显影和蚀刻，部分区域的第一金属层230和透明半导体层220被去掉，其后，通过第二次显影和蚀刻，形成共通电极221，最后，通过第三次显影，把剩余的光阻去掉，形成栅极231。在本实施例中，所述栅极231为双层材料，由第一金属层230和透明半导体层220构成，所述第一金属层230位于透明半导体层220上方。所述共通电极221由透明半导体层220构成。
在本实施例中，在步骤S120之后还包括S132：
通过所述第一光罩图案化所述第一金属层和透明半导体层还形成共通走线和扫描线，所述共通走线与所述共通电极电连接，所述扫描线与所述栅极电连接。
在本实施例中，请参见图4a和图5a，所述共通走线232和扫描线233的层级结构于栅极231一样，也是由两层材料构成。所述扫描线233与所述栅极231电连接，所述共通走线232与所述共通电极221电连接，从而扫描线233上的信号可以传输到栅极231，所述共通走线232传输的共通电压可以通过共通走线232传输到共通电极221。
S140：从下到上依序沉积栅极绝缘层、氧化物半导体层和第二金属层；
请参见图3b，在本实施例中，在形成的栅极231、扫描线233、共通电极221、共通走线232、基板210上面沉积栅极绝缘层240，在栅极绝缘层240上沉积氧化物半导体层250，在氧化物半导体层250上沉积第二金属层260。在这里，各层级的具体厚度根据实际需要而定。在本实施例中，所述氧化物半导体层250的材料为IGZO。
S150：通过第二光罩图案化所述氧化物半导体层和第二金属层形成有源层、像素电极、源极和漏极，其中，所述源极和漏极分别位于有源层的两侧上，所述漏极与所述像素电极电连接；
在本实施例中，所述第二光罩是半色调光罩(half tone mask)，从而通过第二光罩一次曝光可以对第二金属层260上的光阻形成不同的曝光程度，其后通过几次显影去除掉不同区域的光阻，从而有的区域经过一次显影就可以把光阻去掉，有的区域需要几次显影才能把光阻完全去掉，经过蚀刻可以形成源极261、漏极262、有源层251和像素电极252。具体说来，请参见图4b、图4c和图5b，对所述第二金属层260上的光阻曝光后，经过第一次显影和蚀刻，部分区域的第二金属层260和氧化物半导体层250被去掉，其后，通过第二次显影和蚀刻，像素电极252区域对应的氧化物半导体层250露出来，然后对该部分氧化物半导体层250进行掺杂氢离子处理，从而形成可以导电的像素电极252，而且像素电极252透光。之后，通过第三次显影、蚀刻，形成沟道区域对应的有源层251，接着，进行第四次显影，露出来源极261和漏极262。
请参见图4c，在本实施例中，源极261和漏极262下方也存在氧化物半导体层250，此处的氧化物半导体层250为有源层251的一部分，从而，有源层251由两部分构成：源极261和漏极262下面的氧化物半导体层250、源极261和漏极262之间的氧化物半导体层250(此时是露出来的)，也可以如此看，在本实施例中，源极261和漏极262之间的有源层251竖直设置，可以称作纵向部251b，位于源极261和漏极262下面的有源层251部分为横向设置，可以称作横向部251a，也即有源层251由纵向部251b和横向部251a组成，在本实施例中，有源层251的结构为“Z”型。从而，由于有源层251包括纵向部251b，从而有源层251的横向沟道可以做的更短，可以提高开态电流，而且薄膜晶体管本身可以做的很小，从而可以提高开口率。
在本实施例中，所述漏极262和所述像素电极252电连接，所述像素电极252包括多条条形的子电极，所述子电极互相分离设置，所述子电极分别电连接到所述漏极262，从而漏极262上的信号可以传输各个子电极。在本实施例中，所述共通电极221和所述像素电极252分别是FFS模式液晶显示面板的两个电极。
在本实施例中，在步骤S140之后还包括：
通过所述第二光罩图案化所述第二金属层和所述氧化物半导体层还形成数据线。
在本实施例中，所述数据线263的下方也设有氧化物半导体层250。在本实施例中，所述数据线263与所述源极261电连接。
S160：沉积钝化层，且通过第三光罩图案化所述钝化层形成过孔。
请参见图3c和图4d，在本实施例中，在所述源极261、漏极262、有源层251、栅极绝缘层240、像素电极252、数据线263上形成钝化层270，所述钝化层270用于保护下面的各个膜层，其后，通过第三光罩图案化所述钝化层270形成过孔271。在本实施例中，所述第三光罩为普通的光罩，不是半色调光罩。在本实施例中，所述过孔271位于源极261或者数据线263上方，用于与其他电路电连接，例如数据线263与周边线路的电连接等。
在本实施例中，由于FFS模式阵列基板通过3道光罩就可以制成，极大的简化了制程，从而降低了成本。而且，由于FFS模式阵列基板210是形成垂直结构薄膜晶体管，本实施例的垂直结构薄膜晶体管结构简单，而且横向沟道宽度可以做的很窄，可以使薄膜晶体管做的很小，有利于提高开口率，且可以提高开态电流。
本发明实施例还提供一种FFS模式阵列基板，请参见图3a-图5b，所述FFS模式阵列基板包括：
基板210；
共通电极221，其位于所述基板210上，其由透明半导体层220构成；
栅极231，其位于所述基板210上，其由透明半导体层220和第一金属层230构成；
栅极绝缘层240，其位于所述栅极231、共通电极221和基板210上；
有源层251，其位于所述栅极绝缘层240上，且由氧化物半导体层250构成；
源极261和漏极262，其分别位于所述有源层251上；
像素电极252，其位于栅极绝缘层240上且对应所述共通电极221设置，所述像素电极252与所述漏极262电连接；
钝化层270，其位于源极261、漏极262、像素电极252、栅极绝缘层240上，钝化层270上形成过孔271。
在本实施例中，所述FFS模式阵列基板210还包括扫描线233和共通走线232，所述共通走线232与所述共通电极221电连接，所述扫描线233与所述栅极231电连接。
在本实施例中，所述有源层251为“Z”型，所述有源层251包括两横向部251a和纵向部251b，所述两横向部251a分别位于源极261和漏极262下方，所述两横向部251a形成高度差，所述纵向部251b位于两横向部251a之间。
在本实施例中，为了兼顾简化制程和提高穿透率，所述像素电极252由氧化物半导体层250图案化后掺杂氢离子形成，从而像素电极252由透光材料制成。
在本实施例中，所述像素电极252包括多条条形的子电极，所述子电极互相分离设置，所述子电极分别电连接到所述漏极262。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
通过上述实施例的描述，本发明具有以下优点：
由于FFS模式阵列基板通过3道光罩就可以制成，极大的简化了制程，从而降低了成本。而且，由于FFS模式阵列基板是采用垂直结构薄膜晶体管，本实施例的垂直结构薄膜晶体管结构简单，而且横向沟道宽度可以做的很窄，可以使薄膜晶体管做的很小，有利于提高开口率，且可以提高开态电流。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (5)

1.一种FFS模式阵列基板的制造方法，其特征在于，所述FFS模式阵列基板包括垂直结构薄膜晶体管，所述方法包括：
提供基板；
在基板上依序沉积透明半导体层和第一金属层，所述第一金属层位于透明半导体层上；
通过第一光罩图案化所述透明半导体层和第一金属层形成共通电极和栅极；
从下到上依序沉积栅极绝缘层、氧化物半导体层和第二金属层；
通过第二光罩图案化所述氧化物半导体层和第二金属层形成有源层、像素电极、源极和漏极，其中，所述源极和漏极分别位于有源层的两侧上，并覆盖所述有源层；所述漏极与所述像素电极电连接；
沉积钝化层，且通过第三光罩图案化所述钝化层形成过孔。
2.如权利要求1所述的FFS模式阵列基板的制造方法，其特征在于，在所述在基板上依序沉积透明半导体层和第一金属层，所述第一金属层位于透明半导体层上的步骤之后还包括：
通过所述第一光罩图案化所述第一金属层和透明半导体层,还形成共通走线和扫描线，所述共通走线与所述共通电极电连接，所述扫描线与所述栅极电连接。
3.如权利要求1所述的FFS模式阵列基板的制造方法，其特征在于，所述有源层为“Z”型。
4.如权利要求1所述的FFS模式阵列基板的制造方法，其特征在于，所述像素电极由氧化物半导体层图案化后掺杂氢离子形成。
5.如权利要求1所述的FFS模式阵列基板的制造方法，其特征在于，所述第一光罩和所述第二光罩为半色调光罩。
CN201711277779.1A 2017-12-06 2017-12-06 Ffs模式阵列基板的制造方法 Active CN108054140B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711277779.1A CN108054140B (zh) 2017-12-06 2017-12-06 Ffs模式阵列基板的制造方法
PCT/CN2018/072627 WO2019109473A1 (zh) 2017-12-06 2018-01-15 Ffs模式阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711277779.1A CN108054140B (zh) 2017-12-06 2017-12-06 Ffs模式阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN108054140A CN108054140A (zh) 2018-05-18
CN108054140B true CN108054140B (zh) 2020-11-06

Family

ID=62122377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711277779.1A Active CN108054140B (zh) 2017-12-06 2017-12-06 Ffs模式阵列基板的制造方法

Country Status (2)

Country Link
CN (1) CN108054140B (zh)
WO (1) WO2019109473A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119428B (zh) * 2018-07-18 2020-07-28 深圳市华星光电技术有限公司 Tft基板的制作方法
CN110600425B (zh) * 2019-08-20 2023-07-04 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN110854203B (zh) * 2019-11-21 2023-10-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
CN111261120B (zh) * 2020-01-21 2022-03-18 合肥京东方卓印科技有限公司 显示设备及其像素电路和显示面板
CN113690257B (zh) * 2021-08-26 2024-07-05 昆山龙腾光电股份有限公司 阵列基板及其制作方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN105068335A (zh) * 2015-08-12 2015-11-18 深圳市华星光电技术有限公司 一种ffs阵列基板的制造方法
CN107068694A (zh) * 2017-04-26 2017-08-18 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012048A (ja) * 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
JP6436660B2 (ja) * 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN106024706B (zh) * 2016-06-22 2019-02-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN106502012A (zh) * 2017-01-03 2017-03-15 深圳市华星光电技术有限公司 Ffs模式的阵列基板及其制作方法
CN106910778B (zh) * 2017-03-29 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN105068335A (zh) * 2015-08-12 2015-11-18 深圳市华星光电技术有限公司 一种ffs阵列基板的制造方法
CN107068694A (zh) * 2017-04-26 2017-08-18 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置

Also Published As

Publication number Publication date
WO2019109473A1 (zh) 2019-06-13
CN108054140A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
CN108054140B (zh) Ffs模式阵列基板的制造方法
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US5346833A (en) Simplified method of making active matrix liquid crystal display
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
CN106802519B (zh) 液晶显示装置及其制造方法
US10139685B2 (en) Array substrate, manufacturing method thereof and display device
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
US7256061B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
US5017984A (en) Amorphous silicon thin film transistor array
KR101201330B1 (ko) 박막트랜지스터 및 그의 제조방법 및 이를 이용한액정표시장치
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
CN108400110B (zh) 薄膜晶体管阵列基板及其制备方法
CN107845644B (zh) 一种阵列基板及其制备方法、显示装置
JPH09160509A (ja) アクティブマトリクス基板及びその製造方法
CN113568230B (zh) 阵列基板及制作方法、显示面板
CN106298523B (zh) 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN114089571A (zh) 阵列基板及制作方法和显示面板
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
US7588881B2 (en) Method of making thin film transistor liquid crystal display
CN113540126B (zh) 阵列基板及制作方法
KR100551725B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100770470B1 (ko) 액정 표시 소자의 게이트 전극 형성방법
CN114402430A (zh) 阵列基板及制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.