CN109494231B - 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 - Google Patents
薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 Download PDFInfo
- Publication number
- CN109494231B CN109494231B CN201811352055.3A CN201811352055A CN109494231B CN 109494231 B CN109494231 B CN 109494231B CN 201811352055 A CN201811352055 A CN 201811352055A CN 109494231 B CN109494231 B CN 109494231B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal oxide
- oxide semiconductor
- semiconductor material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 94
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- 239000000463 material Substances 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 25
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001272 nitrous oxide Substances 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 238000002161 passivation Methods 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 17
- 239000007772 electrode material Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 18
- 239000012212 insulator Substances 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 215
- 238000010586 diagram Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001793 charged compounds Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种薄膜晶体管阵列基板的制作方法、薄膜晶体管阵列基板及液晶显示面板。本发明的薄膜晶体管阵列基板的制作方法，将露出的金属氧化物半导体材料层转化为第二绝缘层，缩短氧化物半导体沟道暴露在空气中的时间，避免沟道受到外来污染和损伤，使金属氧化物半导体材料层电性信赖性更佳；金属氧化物半导体材料层用氧气或一氧化二氮将部分金属氧化物半导体材料层变为绝缘体，代替对金属氧化物半导体材料层的蚀刻，避免了现有方法中二次蚀刻造成侧蚀底切问题，并且节省了制作金属氧化物有源层的光罩工序，降低生产成本。
Description
技术领域
本发明涉及显示器技术领域，特别涉及一种薄膜晶体管阵列基板的制作方法、薄膜晶体管阵列基板及液晶显示面板。
背景技术
随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩色滤光片基板(colorfilter，CF)和薄膜晶体管阵列基板(TFT array)以及夹置在两者之间的液晶层(LClayer)。
非晶硅(a-Si)是目前普遍用于制作阵列基板上薄膜晶体管(TFT)的半导体层材料，但非晶硅由于存在因自身缺陷而导致的电子迁移率低、稳定性差等问题，使它在显示领域的运用受到了限制。随着显示面板的分辨率不断提高，非晶硅薄膜晶体管已经无法满足高分辨率显示面板的正常充电需求，为解决此问题，高电子迁移率的金属氧化物薄膜晶体管替代非晶硅薄膜晶体管诞生。金属氧化物薄膜晶体管(oxide TFT)是指半导体沟道采用金属氧化物半导体材料层制备的薄膜晶体管，金属氧化物半导体材料层的典型代表有IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)，由于其电子迁移率高、工艺温度低、光透过性高等特点，因此成为目前薄膜晶体管显示领域的研究热点之一。
金属氧化物半导体材料层的陶瓷物理特性使其具有很强的吸水性。仅仅因为长时间暴露在空气中，金属氧化物半导体材料层吸收空气中水汽，即可导致金属氧化物TFT的电性改变，如：Vth漂移，I-V曲线hump现象，漏电流变大，甚至变为导体。
TFT通常的工艺做法是，每个功能膜层(栅极、栅极绝缘层、半导体层、源漏级等)单独进行成膜、黄光、蚀刻。但如果金属氧化物半导体成膜后，单独进行黄光、蚀刻，便会导致TFT沟道(channel)区金属氧化物半导体会长时间暴露在空气中，而且金属氧化物会直接接触到水洗和洗剂(detergent)、光阻、剥离液(stripper)等多种物质，由此带来的金属氧化物半导体材料层的特性改变和损伤是可以在后续制程中修复或部分修复的，但由此带来的金属氧化物TFT信赖性问题却难以及时分辨和改善。
故理想的工艺是，金属氧化物半导体材料层成膜后，尽量缩短或不暴露在空气中，尽快被保护层覆盖起来，从而减少或避免外来污染和损伤。现有技术中提出的方法是，金属氧化物半导体材料层成膜后，直接在其上沉积蚀刻阻挡层，光刻蚀刻阻挡层。再沉积源漏电极层，进行源漏电极层黄光制程，第一次湿蚀刻源漏电极层图形，第二次湿蚀刻再以蚀刻阻挡层和源漏电极层图形做为光阻(mask)，蚀刻金属氧化物半导体材料层。
但现有技术的不足在于，湿蚀刻具有各向同性蚀刻速度，第二次湿蚀刻将导致金属氧化物半导体材料层图形在蚀刻阻挡层和源漏电极层图形下形成侧蚀底切(side etchundercut)，进而在后续钝化保护层沉积后，在底切位置形成空隙(void)。因空隙内可能残留蚀刻液、水、制程气体、空气，所以对TFT器件信赖性形成严重隐患。
对于以上缺陷，如果将第二次湿蚀刻改为各向异性的干蚀刻，可以减小侧蚀底切大小，但在干蚀刻反应腔室中，因气体分子离子间的热运动碰撞，使蚀刻气体到达基板表面时入射角度并非绝对垂直，因此并不存在没有侧蚀的干蚀刻。故而无法解决此缺陷。
发明内容
有鉴于此，本发明提供一种薄膜晶体管阵列基板的制作方法，能缩短氧化物半导体沟道暴露在空气中的时间，避免沟道受到外来污染和损伤，使金属氧化物半导体材料层电性信赖性更佳。
一种薄膜晶体管阵列基板的制作方法，包括如下步骤：
在衬底上形成图形化的栅极；
在衬底上依次形成第一绝缘层、金属氧化物半导体材料层和蚀刻阻挡层，其中第一绝缘层覆盖在栅极上，金属氧化物半导体材料层覆盖在第一绝缘层上，蚀刻阻挡层设于金属氧化物半导体材料层上，并与栅极的位置对应；
在金属氧化物半导体材料层和蚀刻阻挡层上形成相互间隔的源极和漏极，金属氧化物半导体材料层部分露出；
对露出的金属氧化物半导体材料层进行电浆处理，将露出的金属氧化物半导体材料层转化为第二绝缘层；
依次形成钝化层和像素电极，钝化层覆盖在源极、漏极及第二绝缘层上，像素电极设于钝化层上，使像素电极与漏极电性连接。
优选地，所述金属氧化物半导体材料层采用溶液涂布方式涂布于第一绝缘层上，溶液涂布的方式是旋转涂布、狭缝和旋转涂布和狭缝涂布中的一种。
优选地，所述电浆包括氧气电浆和一氧化二氮电浆。
优选地，所述金属氧化物半导体材料层的膜厚为2～10nm。
优选地，依次形成所述钝化层和像素电极的步骤具体包括：
形成钝化层，钝化层覆盖在源极、漏极及第二绝缘层上；
提供光阻，利用光阻对钝化层进行图案化处理，在钝化层上形成第一通孔；
在钝化层上形成像素电极材料层，对像素电极材料层进行图案化处理，形成像素电极，其中，像素电极穿过第一通孔与漏极电性连接。
优选地，在形成所述钝化层之前还包括步骤：
对第二绝缘层进行图案化处理，在第二绝缘层上制作第二通孔；
并且，在利用光阻对钝化层进行图案化处理时还形成贯穿钝化层和第一绝缘层的第三通孔，第三通孔与第二通孔位置对应。
优选地，对所述第二绝缘层进行图案化处理，在第二绝缘层上制作第二通孔的步骤具体包括：
利用光阻在第二绝缘层上制作第二通孔。
本发明还提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：
衬底；
设于衬底上的栅极；
设于衬底上的第一绝缘层、金属氧化物半导体材料层和蚀刻阻挡层，第一绝缘层覆盖栅极，金属氧化物半导体材料层覆盖第一绝缘层，蚀刻阻挡层设于金属氧化物半导体材料层上，蚀刻阻挡层的位置与栅极的位置相互对应；
设于金属氧化物半导体材料层和蚀刻阻挡层上的相互间隔的源极和漏极，源极和漏极覆盖部分金属氧化物半导体材料层，金属氧化物半导体材料层包括由源极和漏极覆盖的金属氧化物有源层和第二绝缘层，第二绝缘层由露出的金属氧化物半导体材料层经过电浆处理后转化而成；
形成在源极、漏极、蚀刻阻挡层、第二绝缘层上的钝化层及形成在钝化层上的像素电极，像素电极与漏极电性连接。
优选地，所述第二绝缘层上设有有利于第一绝缘层蚀刻的第二通孔。
本发明还提供一种液晶显示面板，包括上述的薄膜晶体管阵列基板和彩色滤光片基板以及夹置在薄膜晶体管阵列基板与彩色滤光片基板之间的液晶层。
本发明的薄膜晶体管阵列基板的制作方法，将露出的金属氧化物半导体材料层转化为第二绝缘层，缩短氧化物半导体沟道暴露在空气中的时间，避免沟道受到外来污染和损伤，使金属氧化物半导体材料层电性信赖性更佳；金属氧化物半导体材料层用氧气或一氧化二氮将部分金属氧化物半导体材料层变为绝缘体，代替对金属氧化物半导体材料层的蚀刻，避免了现有方法中二次蚀刻造成侧蚀底切问题，并且节省了制作金属氧化物有源层的光罩工序，降低生产成本。
附图说明
图1A至图1I为本发明实施例在制备薄膜晶体管阵列基板时的俯视结构示意图。
图2A至图2I为本发明实施例在制备薄膜晶体管阵列基板时的局部剖面结构示意图。
图3为本发明实施例对第二绝缘层进行图案化处理的结构示意图。
图4为图3经过形成钝化层再经过图案化处理后再形成像素电极材料层和像素电极材料层再经过图案化处理后的结构示意图。
图5为本发明实施例薄膜晶体管阵列基板的示意图。
图6为本发明实施例的液晶显示面板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地描述。
图1A至图1I为本发明实施例在制备薄膜晶体管阵列基板时的俯视结构示意图。图2A至图2I为本发明实施例在制备薄膜晶体管阵列基板时的局部剖面结构示意图。
该薄膜晶体管阵列基板10的制作方法包括如下步骤：
如图1A和2A所示，在衬底11上形成图形化的栅极12。衬底11例如为玻璃基板或塑料基板等。在衬底11上制作栅极12时，通过磁控溅射(sputter)或热蒸发等方法在衬底11上先沉积形成一层栅极金属材料层，栅极金属材料层可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以采用由多层金属薄膜构成的复合薄膜；然后通过蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤)对该栅极金属材料层进行刻蚀图形化，以在衬底11上制作形成图形化的栅极12。
如图1B-1D和2B-2D所示，在该衬底11上依次连续形成第一绝缘层13、金属氧化物半导体材料层14和蚀刻阻挡层15共三层薄膜，其中第一绝缘层13覆盖在栅极12上，金属氧化物半导体材料层14通过溶液涂布方式覆盖在第一绝缘层13上，金属氧化物半导体材料层14的膜厚为2～10nm，蚀刻阻挡层15覆盖在该金属氧化物半导体材料层14上，并与栅极12的位置对应。在本实施例中，第一绝缘层13例如为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)或氧化铝(AlOx)薄膜或者沉积两层或者多层材料的复合膜；金属氧化物半导体材料层14为例如为IGZO、ITZO、IZO等氧化物半导体薄膜，金属氧化物半导体材料层14的膜厚为2～10nm；蚀刻阻挡材料层例如为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)或氧化铝(AlOx)薄膜或者沉积两层或多层材料的复合膜，蚀刻阻挡层15可通过蚀刻图形化的方式在金属氧化物半导体材料层14上形成。
如图1E和图2E所示，在金属氧化物半导体材料层14和蚀刻阻挡层15上形成相互间隔的源极16a和漏极16b，金属氧化物半导体材料层14部分露出。
具体地，在金属氧化物半导体材料层14和蚀刻阻挡层15上形成一层源漏金属材料层16，其中源漏金属材料层16覆盖蚀刻阻挡层15。在源漏金属材料层16上涂覆一层光阻层，对该光阻层进行曝光和显影，利用显影留下光阻层图案，以光阻层图案作为掩模对源漏金属材料层16进行蚀刻以形成源极16a和漏极16b，在蚀刻后露出下方的金属氧化物半导体材料层14，蚀刻为湿蚀刻或干蚀刻。
如图1F和图2F所示，在去除该光阻层图案后，对金属氧化物半导体材料层14进行电浆处理，将该露出的金属氧化物半导体材料层14转化为第二绝缘层141。具体地，利用电浆处理露出的金属氧化物半导体材料层14，露出的金属氧化物半导体材料层14经过化学反应后转化为绝缘体，即形成第二绝缘层141。电浆包括氧气电浆和氮氧化物电浆，其中，在氮氧化物电浆中，一氧化二氮电浆的效果最好。在本实施例中，将未露出的金属氧化物半导体材料层定义为金属氧化物有源层142。
如图1G和图2G所示，形成钝化层18,钝化层18覆盖源极16a、漏极16b和第二绝缘层141，或者从源极16a和漏极16b之间露出的蚀刻阻挡层15，并对钝化层18进行图案化处理，在钝化层18上形成第一通孔101。
如图1H和图2H所示，在对钝化层18进行图案化处理完成之后，在钝化层18上形成像素电极19a，像素电极19a与漏极16b电性连接。
如图1I和图2I所示，像素电极19a可以通过先在钝化层18上沉积一层像素电极材料层19，然后通过一道蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤)对该像素电极材料层19进行蚀刻图形化，以在钝化层18上形成像素电极19a。像素电极19a的材料例如为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等。
图3为本发明实施例对第二绝缘层进行图案化处理的结构示意图。图4为图3经过形成钝化层再经过图案化处理后再形成像素电极材料层和像素电极材料层经过图案化处理后的结构示意图。如图3所示,在形成钝化层18之前，对第二绝缘层141进行图案化处理，在第二绝缘层141上制作有利于第一绝缘层13蚀刻的第二通孔102。具体地，制作一个光阻200，在源极16a或漏极16b、蚀刻阻挡层15和第二绝缘层141上涂布一层光阻层300进行保护，然后，利用过蚀刻工艺去除与第二通孔102位置对应的第二绝缘层141。在本实施例中，在对钝化层18和第一绝缘层13进行蚀刻时，蚀刻液会通过第二通孔102流向第一绝缘层13，对第一绝缘层13进行蚀刻，避免第二绝缘层141阻挡第一绝缘层13蚀刻，并且，过蚀刻工艺可以产生足够大的侧蚀大小b(etch bias蚀刻偏差)，从而避免第二绝缘层141阻挡后续第一绝缘层13的蚀刻；但并不以此为限，还可将光阻200上与第二通孔102对应的孔的孔径做大，再利用蚀刻工艺做出孔径足够大的第二通孔102，也可以达到避免第二绝缘层141阻挡后续第一绝缘层13蚀刻的效果。本实施例中，在形成像素电极时，像素电极材料层19穿过第二通孔102和第三通孔103与栅极12电性接触，在将像素电极材料层19进行图案化处理时，一方面形成了像素电极19a，另一方面形成了与栅极12电性连接的扫描线。
值得一提的是，在本实施例中，在形成钝化层18之后，使用该光阻200对钝化层18进行图案化处理，在利用光阻200对钝化层18进行图案化处理时还形成贯穿钝化层18和第一绝缘层13的第三通孔103，第三通孔103与第二通孔102位置对应，两次使用该光阻200做图案化处理，避免了增加一道制作第二通孔102图形的光阻成本。如图4所示，钝化层18覆盖在金属氧化物半导体材料层14和源漏金属材料层16上。
图5为本发明实施例薄膜晶体管阵列基板的示意图。如图5所示，本实施例的薄膜晶体管阵列基板10包括：
衬底11、栅极12、第一绝缘层13、金属氧化物半导体材料层14、蚀刻阻挡层15、源极16a、漏极16b、钝化层18和形成在钝化层18上的像素电极19a。栅极12设置在衬底11上，第一绝缘层13覆盖栅极12，金属氧化物半导体材料层14覆盖第一绝缘层13，蚀刻阻挡层15覆盖金属氧化物半导体材料层14，蚀刻阻挡层15的位置与栅极12的位置相互对应；源极16a和漏极16b覆盖部分金属氧化物半导体材料层14，钝化层18设置在源极16a、漏极16b、蚀刻阻挡层15上，像素电极19a设置在钝化层18上。
金属氧化物半导体材料层14包括第二绝缘层141和由源极16a和漏极16b覆盖的金属氧化物有源层142，第二绝缘层141与金属氧化物有源层142相接，第二绝缘层141位于第一绝缘层13与钝化层18之间，源极16a、漏极16b和蚀刻阻挡层15覆盖金属氧化物有源层142。
图6为本发明实施例液晶显示面板的结构示意图。如图6所示，液晶显示面板100包括薄膜晶体管阵列基板10和彩色滤光片基板20以及夹置在薄膜晶体管阵列基板10与彩色滤光片基板20之间的液晶层30。
本发明的薄膜晶体管阵列基板10的制作方法，将露出的金属氧化物半导体材料层14转化为第二绝缘层141，缩短氧化物半导体沟道暴露在空气中的时间，避免沟道受到外来污染和损伤，使金属氧化物半导体材料层14电性信赖性更佳；金属氧化物半导体材料层14用氧气或一氧化二氮将部分金属氧化物半导体材料层14变为绝缘体，代替对金属氧化物半导体材料层14的蚀刻，避免了现有方法中二次蚀刻造成侧蚀底切问题，并且节省了制作金属氧化物有源层142的光罩工序，降低生产成本。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (7)
1.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括如下步骤：
在衬底(11)上形成图形化的栅极(12)；
在该衬底(11)上依次形成第一绝缘层(13)、金属氧化物半导体材料层(14)和蚀刻阻挡层(15)，其中该第一绝缘层(13)覆盖在该栅极(12)上，该金属氧化物半导体材料层(14)覆盖在该第一绝缘层(13)上，该蚀刻阻挡层(15)设于该金属氧化物半导体材料层(14)上，并与该栅极(12)的位置对应；
在该金属氧化物半导体材料层(14)和该蚀刻阻挡层(15)上形成相互间隔的源极(16a)和漏极(16b)，该金属氧化物半导体材料层(14)部分露出；
对露出的该金属氧化物半导体材料层(14)进行电浆处理，将露出的该金属氧化物半导体材料层(14)转化为第二绝缘层(141)，提供光阻(200)，利用该光阻(200)，对该第二绝缘层(141)进行图案化处理，在该第二绝缘层(141)上制作第二通孔(102)；
依次形成钝化层(18)和像素电极(19a)，该钝化层(18)覆盖在该源极(16a)、该漏极(16b)及该第二绝缘层(141)上，该像素电极(19a)设于该钝化层(18)上，使该像素电极(19a)与该漏极(16b)电性连接，利用该光阻(200)对该钝化层(18)进行图案化处理，以形成第一通孔(101)和贯穿该钝化层(18)和该第一绝缘层(13)的第三通孔(103)，该第三通孔(103)与该第二通孔(102)位置对应。
2.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，该金属氧化物半导体材料层(14)采用溶液涂布方式涂布于该第一绝缘层(13)上，该溶液涂布的方式是旋转涂布、狭缝和旋转涂布和狭缝涂布中的一种。
3.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，该电浆包括氧气电浆和一氧化二氮电浆。
4.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，该金属氧化物半导体材料层(14)的膜厚为2～10nm。
5.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，依次形成该钝化层(18)和该像素电极(19a)的步骤具体包括：
形成该钝化层(18)，该钝化层(18)覆盖在该源极(16a)、该漏极(16b)及该第二绝缘层(141)上；
在该钝化层(18)上形成像素电极材料层(19)，对该像素电极材料层(19)进行图案化处理，形成该像素电极(19a)，其中，该像素电极(19a)穿过该第一通孔(101)与该漏极(16b)电性连接。
6.一种薄膜晶体管阵列基板，其特征在于，该薄膜晶体管阵列基板(10)包括：
衬底(11)；
设于该衬底(11)上的栅极(12)；
设于该衬底(11)上的第一绝缘层(13)、金属氧化物半导体材料层(14)和蚀刻阻挡层(15)，该第一绝缘层(13)覆盖该栅极(12)，该金属氧化物半导体材料层(14)覆盖该第一绝缘层(13)，该蚀刻阻挡层(15)设于该金属氧化物半导体材料层(14)上，该蚀刻阻挡层(15)的位置与该栅极(12)的位置相互对应；
设于该金属氧化物半导体材料层(14)和该蚀刻阻挡层(15)上的相互间隔的源极(16a)和漏极(16b)，该源极(16a)和该漏极(16b)覆盖部分该金属氧化物半导体材料层(14)，该金属氧化物半导体材料层(14)包括由该源极(16a)和该漏极(16b)覆盖的金属氧化物有源层(142)和第二绝缘层(141)，该第二绝缘层(141)由露出的该金属氧化物半导体材料层(14)经过电浆处理后转化而成，该第二绝缘层(141)上设有有利于该第一绝缘层(13)蚀刻的第二通孔(102)；
形成在该源极(16a)、该漏极(16b)、该蚀刻阻挡层(15)、该第二绝缘层(141)上的钝化层(18)及形成在该钝化层(18)上的像素电极(19a)，该像素电极(19a)与该漏极(16b)电性连接，该钝化层(18)上形成有第一通孔(101)和贯穿该钝化层(18)的第三通孔(103)，该第三通孔(103)与该第二通孔(102)位置对应。
7.一种液晶显示面板，包括薄膜晶体管阵列基板(10)和彩色滤光片基板(20)以及夹置在该薄膜晶体管阵列基板(10)与该彩色滤光片基板之间的液晶层(30)，其特征在于，该薄膜晶体管阵列基板(10)为权利要求6所述的薄膜晶体管阵列基板(10)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811352055.3A CN109494231B (zh) | 2018-11-14 | 2018-11-14 | 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811352055.3A CN109494231B (zh) | 2018-11-14 | 2018-11-14 | 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109494231A CN109494231A (zh) | 2019-03-19 |
| CN109494231B true CN109494231B (zh) | 2020-10-30 |
Family
ID=65695771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811352055.3A Active CN109494231B (zh) | 2018-11-14 | 2018-11-14 | 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109494231B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110707096A (zh) * | 2019-09-18 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN114823913A (zh) * | 2022-04-14 | 2022-07-29 | 广州华星光电半导体显示技术有限公司 | 显示面板及其制作方法、移动终端 |
| CN115360141B (zh) * | 2022-08-23 | 2024-05-03 | 昆山龙腾光电股份有限公司 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971885A (zh) * | 2005-11-23 | 2007-05-30 | 株式会社半导体能源研究所 | 半导体元件以及半导体元件的制造方法 |
| CN104916546A (zh) * | 2015-05-12 | 2015-09-16 | 京东方科技集团股份有限公司 | 阵列基板的制作方法及阵列基板和显示装置 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894760B (zh) * | 2010-06-10 | 2012-06-20 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| JP6436660B2 (ja) * | 2014-07-07 | 2018-12-12 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| CN106952823A (zh) * | 2016-01-07 | 2017-07-14 | 中华映管股份有限公司 | 金属氧化物半导体薄膜晶体管的制作方法 |
-
2018
- 2018-11-14 CN CN201811352055.3A patent/CN109494231B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971885A (zh) * | 2005-11-23 | 2007-05-30 | 株式会社半导体能源研究所 | 半导体元件以及半导体元件的制造方法 |
| CN104916546A (zh) * | 2015-05-12 | 2015-09-16 | 京东方科技集团股份有限公司 | 阵列基板的制作方法及阵列基板和显示装置 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109494231A (zh) | 2019-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8502229B2 (en) | Array substrate for display device and method of fabricating the same | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| CN102263111B (zh) | 阵列基板及制造该阵列基板的方法 | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| US9455282B2 (en) | Manufacturing method of an array substrate | |
| WO2016119324A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US9842915B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| CN109494231B (zh) | 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 | |
| US20160343863A1 (en) | Oxide thin film transistor and manufacturing method thereof | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| US10833104B2 (en) | Array substrate and its fabricating method, display device | |
| WO2016070581A1 (zh) | 阵列基板制备方法 | |
| TW201622158A (zh) | 薄膜電晶體以及其製作方法 | |
| CN107393932B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法 | |
| US20180114854A1 (en) | Metal oxide thin film transistor and method of preparing the same | |
| WO2015096307A1 (zh) | 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法 | |
| US20140206139A1 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| US11152403B2 (en) | Method for manufacturing array substrate, array substrate and display panel | |
| US7700483B2 (en) | Method for fabricating pixel structure | |
| TW201523738A (zh) | 薄膜電晶體基板及其製造方法 | |
| WO2016197399A1 (zh) | Ltps阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant after: InfoVision Optoelectronics(Kunshan)Co.,Ltd. Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant before: INFOVISION OPTOELECTRONICS (KUNSHAN) Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |