CN107910351B - Tft基板的制作方法 - Google Patents
Tft基板的制作方法 Download PDFInfo
- Publication number
- CN107910351B CN107910351B CN201711124844.7A CN201711124844A CN107910351B CN 107910351 B CN107910351 B CN 107910351B CN 201711124844 A CN201711124844 A CN 201711124844A CN 107910351 B CN107910351 B CN 107910351B
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- layer
- semiconductor layer
- tft substrate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 66
- 230000008569 process Effects 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 199
- 229920002120 photoresistant polymer Polymers 0.000 claims description 51
- 238000000151 deposition Methods 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 abstract description 20
- 238000001259 photo etching Methods 0.000 abstract description 10
- 238000005192 partition Methods 0.000 abstract description 7
- 238000000465 moulding Methods 0.000 abstract description 3
- 238000004380 ashing Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
Abstract
本发明涉及显示器制造领域，TFT基板的制作方法。通过分区曝光的工艺，在氧化物半导体层上先后对应栅极形成半导体区，对应源极、漏极和像素电极的区域形成导体区，其余部分去除后对应绝缘区的位置。相比于现有技术的制造方法，将需要四道光刻工序成型的TFT基板，压缩到三道光刻工序内成型，省去了一道光刻工序流程，简化工艺，提高了生产效率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板的制作。
背景技术
有机电致发光显示器件(Organic Light Emitting Display，OLED)由于同时具备自发光，不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异特性，被认为是下一代平面显示器的新兴应用技术。在OLED大尺寸面板生产中，氧化物半导体由于具有较高的电子迁移率，而且相比低温多晶硅(LTPS)，氧化物半导体制程简单，与非晶硅制程相容性较高，且与高世代生产线兼容而得到了广泛的应用。
目前，氧化物半导体薄膜晶体管(Thin Film Transistor，TFT)基板的常用结构为具有蚀刻阻挡层(ESL)的结构，但该结构本身存在一定的问题，主要表现在需要的光罩及光刻制程较多，增加了制程时间和工艺复杂性。
发明内容
本发明的目的在于提供一种减少光罩数量、缩短工序流程的TFT基板的制作方法，提供如下技术方案：
提供基板；
在所述基板的一侧沉积氧化物半导体层；
形成覆盖所述氧化物半导体层的光阻层；
分区曝光将所述光阻层图案化，以露出所述氧化物半导体层相对的两部分；
将所述氧化物半导体层相对的两部分进行导体化，其中一部分形成源极，另一部分形成漏极及与漏极电连接的像素电极；
去除图案化后剩余的所述光阻层，被图案化后剩余的所述光阻层覆盖的所述氧化物半导体层形成沟道区。
其中，所述氧化物半导体层沉积在所述基板上，在形成所述沟道区后，还包括以下步骤：
沉积绝缘层；
图案化所述绝缘层，以在所述绝缘层上形成两个连接孔，使其贯穿所述绝缘层以露出所述源极和所述漏极；
沉积金属层；
图案化所述金属层，以形成栅极、栅极线、源极线和漏极线，所述栅极和所述栅极线电连接，所述栅极对应所述沟道区设置，所述源极线通过所述连接孔连接所述源极，所述漏极线通过另一个所述连接孔连接所述漏极，所述源极线与所述栅极及所述栅极线间隔设置，所述漏极线与所述栅极及所述栅极线间隔设置。
其中，在所述基板上沉积所述氧化物半导体层之前，还包括以下步骤：
在所述基板上沉积一层缓冲层。
其中，在沉积所述氧化物半导体层之前，还包括以下步骤：
提供基板；
在所述基板上沉积金属层；
图案化所述金属层，形成栅极、栅极线和源极线、漏极线；
沉积绝缘层；
对所述绝缘层进行图案化，定义两个连接孔，所述连接孔贯穿所述绝缘层，分别连通所述源极线和所述漏极线；
在将所述氧化物半导体层相对的两部分进行导体化时，将所述源极连通所述源极线，所述漏极及连通所述漏极线，所述沟道区对应所述栅极设置。
其中，在沉积所述氧化物半导体层时，用所述氧化物半导体层填充所述连接孔。
其中，沉积所述氧化物半导体层的动作通过物理气相沉积法实现。
其中，所述氧化物半导体层的材料为IGZO。
其中，分区曝光所述氧化物半导体层的动作采用半色调工艺实现。
其中，导体化半曝光区域的所述等离子体为氦气或氩气。
其中，在完成上述方法步骤后再沉积一层保护层。
本发明TFT基板的制作方法，在沉积所述氧化物半导体层后，通过分区曝光的方法，在所述氧化物半导体层上先后对应栅极形成半导体，对应源极、漏极和像素电极的区域形成导体，其余区域通过湿法蚀刻去除后，对应绝缘区的位置。相比于现有技术的制造方法，将需要四道光刻工序成型的TFT基板，压缩到三道光刻工序内成型，省去了一道光刻工序流程，简化工艺，提高了生产效率。
附图说明
图1是本发明TFT基板的制作方法第一实施例的流程示意图；
图2是本发明TFT基板的制作方法沉积氧化物半导体步骤的示意图；
图3是本发明TFT基板的制作方法涂布光阻的示意图；
图4是本发明TFT基板的制作方法分区曝光的示意图；
图5是本发明TFT基板的制作方法去除光阻的示意图；
图6是本发明TFT基板的制作方法导体化工艺的示意图；
图7是本发明TFT基板的制作方法完成后的示意图；
图8是本发明TFT基板的制作方法完成后的平面示意图；
图9是本发明TFT基板的制作方法第二实施例的流程示意图；
图10是本发明TFT基板的制作方法第二实施例绝缘层的示意图；
图11是本发明TFT基板的制作方法第二实施例定义连接孔的示意图；
图12是本发明TFT基板的制作方法第二实施例定义连接孔后的平面示意图；
图13是本发明TFT基板的制作方法第二实施例金属层的示意图；
图14是本发明TFT基板的制作方法第二实施例完成后的示意图；
图15是本发明TFT基板的制作方法第二实施例完成后的平面示意图；
图16是本发明TFT基板的制作方法第二实施例形成保护层的示意图；
图17是本发明TFT基板的制作方法第三实施例的流程示意图；
图18是本发明TFT基板的制作方法第三实施例去除全部光阻层的示意图；
图19是本发明TFT基板的制作方法第三实施例完成后的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1的TFT基板100的制作方法流程图，本发明第一实施例的制作方法具体包括以下步骤：
S11.提供基板10；
具体的，所述基板10可以是透明基板，如玻璃、塑料等材质。
S12.在所述基板10的一侧沉积氧化物半导体层20；
具体的，见图2，所述氧化物半导体层20的材料可以是IGZO，其沉积方式可以是物理气相沉积，所述氧化物半导体层20可以沉积在所述基板10上，也可以沉积在所述基板10以外的结构层上，如缓冲层或绝缘层等。
S13.形成覆盖所述氧化物半导体层20的光阻层21；
具体的，见图3，在所述氧化物半导体层20的表面上涂布以形成所述光阻层21。
S14.对所述氧化物半导体层20进行分区曝光，将所述光阻层21图案化，以露出所述氧化物半导体层20相对的两部分；
具体的，采用半色调工艺，即使用半调色板(halftone)对所述光阻层21进行分区曝光。见图4，所述半调色板除包括不曝光部分和半曝光部分，当然还可以包括一部分完全曝光。这样的设置可以在一次曝光过程中形成所述光阻层21完全曝光区域03、半曝光区域02和不曝光区域01的三种曝光结果。
具体的，所述不曝光区域01的位置对应本TFT基板将要形成的栅极051部分，所述半曝光区域02的位置对应本TFT基板将要形成的源极0210、漏极0211和像素电极0212的区域，所述完全曝光区域03的位置对应本TFT基板将要形成的绝缘层031区域。本描述中位置的对应为各结构层之间上下的对应关系，即各结构层在所述基板10上的投影面积的对应关系。
采用湿刻工艺去除所述完全曝光区域03上的所述光阻层21，对剩余的所述光阻层21进行灰化，此时所述不曝光区域01和所述半曝光区域02上还留有所述光阻层21，见图5，可以理解的，所述不曝光区域01处的所述光阻层21的厚度比所述半曝光区域02处的所述光阻层21的厚度更厚，因此在灰化所述光阻层21的过程中，通过设定并控制灰化的深度，当所述半曝光区域02处的所述氧化物半导体层20露出时，所述不曝光区域01处的所述光阻层21还有部分残留。此时所述半曝光区域02分为欲形成所述源极0210一部分，欲形成所述漏极0211和所述像素电极区0212一部分，两部分相对独立。
S15.将所述氧化物半导体层20相对的两部分进行导体化，其中一部分形成源极0210，另外一部分形成漏极0211及与所述漏极0211电连接的像素电极0212；
具体的，对于露出的所述氧化物半导体层20相对的两部分进行导体化，通常采用氦气或氩气等离子体，工艺的条件为腔内压力10～150mT、射频能量800～10000W、气体流量200～4000sccm。见图6，导体化后的所述氧化物半导体层20，由最开始的全半导体状态，变为“导体－半导体－导体”状态，此时形成了所述源极0210、所述漏极0211和所述像素电极0212，见图8。
S16.去除图案化后的所述光阻层21，被图案化后的所述光阻层21覆盖的所述氧化物半导体层20成为沟道区011。
具体的，将所述氧化物半导体层20处的剩余所述光阻层21灰化去除，此时所述氧化物半导体层20包括了导体021和半导体沟道区011，见图7。所述半导体作为本TFT基板的所述沟道区011结构存在。所述沟道区011的位置对应所述栅极051的位置，保证本TFT基板的功能实现。
本发明TFT基板制作方法，在所述氧化物半导体层20上进行分区曝光，一次形成了包括所述源极0210、所述漏极0211和所述像素电极0212的所述导体021，以及作为所述沟道区011结构与所述栅极051位置对应的半导体，还形成了所述绝缘层031的空间，使得各子像素区域之间独立存在，并能实现正常功能。本方法可以有多种形式结合所述栅极051和源极线040、漏极线041等结构层的制作，以减少一道光刻工艺，简化传统平面型氧化物半导体TFT基板的制作工序。
图9为本发明平面型氧化物半导体TFT基板制作方法的第二实施例，具体步骤如下：
S201.提供基板10；
具体的，所述基板10可以是透明基板，如玻璃、塑料等材质。
S202.在所述基板10上沉积缓冲层；
具体的，所述缓冲层可以为氧化硅缓冲层，图中未示。所述缓冲层主要用于隔阻平面型氧化物半导体TFT基板在后续制程中遇到的污染物、弯折应力等作用。在一些实施例中，制程条件控制较好的前提下，所述缓冲层也可以不必设置，以节省制造时间。
S203.在所述缓冲层上沉积所述氧化物半导体层20；
具体的，见图2，所述氧化物半导体层20的材料可以是IGZO，其沉积方式可以是物理气相沉积具体的，见图2，所述氧化物半导体层20的材料可以是IGZO，其沉积方式可以是物理气相沉积。
S204.形成覆盖所述氧化物半导体层20的光阻层21；
具体的，见图3，在所述氧化物半导体层20的表面上涂布所述光阻层21。
S205.对所述氧化物半导体层20进行分区曝光，将所述光阻层21图案化，以露出所述氧化物半导体层20相对的两部分；
具体的，采用半色调工艺，即使用半调色板(halftone)对所述光阻层21进行分区曝光。见图4，所述半调色板除包括不曝光部分和半曝光部分，当然还可以包括一部分完全曝光。这样的设置可以在一次曝光过程中形成所述光阻层21完全曝光区域03、半曝光区域02和不曝光区域01的三种曝光结果。
采用湿刻工艺去除所述完全曝光区域03上的所述光阻层21，对剩余的所述光阻层21进行灰化，此时所述不曝光区域01和所述半曝光区域02上还留有所述光阻层21，见图5，可以理解的，所述不曝光区域01处的所述光阻层21的厚度比所述半曝光区域02处的所述光阻层21的厚度更厚，因此在灰化所述光阻层21的过程中，通过设定并控制灰化的深度，当所述半曝光区域02处的所述氧化物半导体层20露出时，所述不曝光区域01处的所述光阻层21还有部分残留。此时所述半曝光区域02分为欲形成所述源极0210一部分，欲形成所述漏极0211和所述像素电极区0212的另一部分，两部分相对独立。
S206.将所述氧化物半导体层20的相对的两部分进行导体化，其中一部分形成源极0210，另外一部分形成漏极0211及与所述漏极0211电连接的像素电极0212；
具体的，对于露出的所述氧化物半导体层20相对两部分进行导体化，通常采用氦气或氩气等离子体，工艺的条件为腔内压力10～150mT、射频能量800～10000W、气体流量200～4000sccm。见图6，导体化后的所述氧化物半导体层20，由最开始的全半导体状态，变为“导体－半导体－导体”状态，此时形成了所述源极0210、所述漏极0211和所述像素电极0212，见图8。
S207.去除图案化后的所述光阻层21，被图案化后的所述光阻层21覆盖的所述氧化物半导体层20成为所述沟道区011。
具体的，将所述氧化物半导体层20处的剩余所述光阻层21灰化去除，此时所述氧化物半导体层20包括了导体021和半导体沟道区011，见图7。所述半导体作为本TFT基板的所述沟道区011结构存在。所述沟道区011的位置对应所述栅极051的位置，保证本TFT基板的功能实现。
S208沉积绝缘层031；
具体的，见图10，所述绝缘层031需要完全覆盖子像素区的全部范围。
S209.图案化所述绝缘层031，以在所述绝缘层031上形成两个连接孔04，使其贯穿所述绝缘层031以露出所述源极0210和所述漏极0211；
具体的，通过光刻定义连接孔04的图案，此处为本发明TFT基板的制造方法中第二次使用光罩。见图11、12，采用干法蚀刻工艺，将所述连接孔04的形状在所述绝缘层031上进行蚀刻，即去除所述连接孔04图案内的所述绝缘层031的材料，使得所述绝缘层031下部的所述导体021，即所述源极0210和所述漏极0211露出，其中一个所述连接孔04连通所述源极0210，另一个所述连接孔04连通所述漏极0211。
S210.沉积金属层05；
具体的，在所述绝缘层031上方再沉积一层所述金属层05，需要用所述金属层05填充所述连接孔04，以接通所述导体021到所述金属层05的通路，见图13。可以理解的，所述金属层05接通的是所述导体021的所述源极0210和所述漏极0211部分。
S211.图案化所述金属层05，以形成栅极051、栅极线052、源极线040和漏极线041，所述栅极051和所述栅极线052电连接，所述栅极051对应所述沟道区011设置，所述源极线040通过所述连接孔04连接所述源极0210，所述漏极线041通过另一个所述连接孔04连接所述漏极0211，所述源极线040与所述栅极051及所述栅极线052间隔设置，所述漏极线041与所述栅极051及所述栅极线052间隔设置；
栅极线具体的，通过光刻在所述金属层05上定义出所述栅极051、所述栅极线052和所述源极线040、所述漏极线041的图案。具体的，见图14、15，利用定义出的图案，采用湿刻工艺刻蚀并形成所述栅极051、所述栅极线052和所述源极线040、所述漏极线041。此处为本发明TFT基板的制造方法中第三次使用光罩。
所述栅极051对应所述沟道区011设置，所述源极线040通过所述连接孔04连接所述源极0210，所述漏极线041通过另一个所述连接孔04连接所述漏极0211，所述源极线040与所述栅极051及所述栅极线052间隔设置，所述漏极线041与所述栅极051及所述栅极线052间隔设置。
S212.沉积保护层06。
具体的，见图16，在所有结构层全部制备完毕后，再在上方沉积一层所述保护层06，以保护本发明TFT基板。可以理解的，在一些实施例中，也可以不用沉积所述保护层06，同样可以实现TFT基板的功能。
本发明平面型氧化物半导体TFT基板的制造方法第三实施例，具体流程见图17，包括以下步骤：
S301.提供基板10；
具体的，所述基板10可以是透明基板，如玻璃、塑料等材质。
S302.在基板10上沉积金属层05；
具体的，在所述基板10上直接沉积并所述金属层05。
S303.图案化所述金属层05，定义并形成栅极051、栅极线052和源极线040、所述漏极线041；
具体的，通过光刻和/或湿刻工艺图案化形成所述栅极051、所述栅极线052和所述源极线040、所述漏极线041的形状。可以理解的，此处为本实施例第一次使用光罩。
S304.沉积绝缘层031；
具体的，在所述栅极051、所述栅极线052和所述源极线040、所述漏极线041的上方，沉积所述绝缘层031。
S305.对所述绝缘层031进行图案化，定义两个连接孔04，所述连接孔04贯穿所述绝缘层031，分别连通所述源极线040和所述漏极线041。
对所述绝缘层031进行图案化，定义并形成连接孔04的图案。可以理解的，所述连接孔04对应的位置在所述源极线040和所述漏极线041的位置。可以理解的，此处为本实施例第二次使用光罩。具体的，采用干法蚀刻工艺，将所述连接孔04的形状在所述绝缘层031上进行蚀刻，即去除所述连接孔04图案内的所述绝缘层031的材料，使得所述绝缘层031下部的所述源极线040和所述漏极线041露出。
S306.在所述绝缘层031上沉积氧化物半导体层20；
具体的，所述氧化物半导体层20的材料可以是IGZO，其沉积方式可以是物理气相沉积。可以理解的，所述氧化物半导体层20在沉积时填充所述连接孔40，导通所述源极线040、所述漏极线041。
S307.形成覆盖所述氧化物半导体层20的光阻层21；
具体的，在所述氧化物半导体层20的表面上涂布所述光阻层21。
S308.对所述氧化物半导体层20进行分区曝光，在所述栅极051对应的区域不进行曝光，在所述源极线040和所述漏极线0211和所述像素电极0212的区域进行半曝光，在其余区域完全曝光；
具体的，采用半色调工艺，即使用半调色板(halftone)对所述光阻层21进行分区曝光。所述半调色板除包括完全曝光部分和不曝光部分之外，还包括一部分半曝光部分，可以在一次曝光过程中形成所述光阻层21完全曝光区域03、半曝光区域02和不曝光区域01的三种曝光结果。
具体的，所述不曝光区域01的位置对应本实施例的所述栅极051部分，所述半曝光区域02的位置对应本实施例的所述源极0210、所述漏极0211和所述像素电极0212的区域，所述完全曝光区域03的位置对应本实施例的所述绝缘层031区域。可以理解的，本描述中位置的对应为各结构层之间上下的对应关系，即各结构层在所述基板10上的投影面积的对应关系。
可以理解的，此处为本实施例第三次使用光罩。
具体的，采用湿刻工艺去除所述完全曝光区域03上的所述光阻层21。
具体的，对所述光阻层21进行灰化，此时所述不曝光区域01和所述半曝光区域02上还留有所述光阻层21，可以理解的，所述不曝光区域01处的所述光阻层21的厚度比所述半曝光区域02处的所述光阻层21的厚度更厚，因此在灰化所述光阻层21的过程中，通过设定并控制灰化的深度，当所述半曝光区域02处的所述氧化物半导体层20露出时，所述不曝光区域01处的所述光阻层21还有部分残留。
S309.使用等离子体将所述半曝光区域02用导体化工艺处理成导体021，形成所述源极0210、所述漏极0211和所述像素电极0212；
具体的，对于露出的所述氧化物半导体层20进行导体化，通常采用氦气或氩气等离子体，工艺的条件为腔内压力10～150mT、射频能量800～10000W、气体流量200～4000sccm。导体化后的所述氧化物半导体层20，由最开始的全半导体状态，变为“导体－半导体－导体”状态，此时形成了所述源极0210、漏极0211和所述像素电极0212。在将所述氧化物半导体层的相对的两部分进行导体化时，其中所述源极0210连通所述源极线040，所述漏极0211及连通所述漏极线041，所述沟道区即所述半导体011对应所述栅极051设置。
S310.去除不曝光区域01部分的剩余所述光阻层21；
具体的，将所述氧化物半导体层20处的剩余所述光阻层21灰化去除，此时所述氧化物半导体层20包括了导体021和半导体。所述半导体作为本TFT基板的沟道区011结构存在，见图18。所述沟道区011的位置对应所述栅极051的位置，保证本TFT基板的功能实现。
S311.沉积保护层60。
具体的，见图19，在所有结构层全部制备完毕后，再在上方沉积一层所述保护层06，以保护本平面型氧化物半导体TFT基板。可以理解的，在一些实施例中，也可以不用沉积所述保护层06，同样可以实现TFT基板的功能。
本发明TFT基板的制作方法，通过分区曝光的工艺方法，在所述氧化物半导体层上先后对应栅极形成半导体，对应源极、漏极和像素电极的区域形成导体，其余部分通过湿法蚀刻去除后，对应绝缘区的位置。相比于现有技术的制造方法，将需要四道光刻工序成型的TFT基板，压缩到三道光刻工序内成型，省去了一道光刻工序流程，简化工艺，提高了生产效率。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
Claims (9)
1.一种TFT基板的制作方法，其特征在于，所述TFT基板的制作方法包括：
提供基板；
在所述基板上沉积金属层；
图案化所述金属层，形成栅极、栅极线和源极线、漏极线；
沉积绝缘层；
对所述绝缘层进行图案化，定义两个连接孔，所述连接孔贯穿所述绝缘层，分别连通所述源极线和所述漏极线；
在所述绝缘层上沉积氧化物半导体层；
形成覆盖所述氧化物半导体层的光阻层；
分区曝光将所述光阻层图案化，以露出所述氧化物半导体层相对的两部分；
将所述氧化物半导体层相对的两部分进行导体化，其中一部分形成源极，另一部分形成漏极及与漏极电连接的像素电极，将所述源极连通所述源极线，所述漏极连通所述漏极线；
去除图案化后剩余的所述光阻层，被图案化后剩余的所述光阻层覆盖的所述氧化物半导体层对应所述栅极形成沟道区。
2.如权利要求1所述TFT基板的制作方法，其特征在于，所述氧化物半导体层沉积在所述基板上，在形成所述沟道区后，还包括以下步骤：
沉积绝缘层；
图案化所述绝缘层，以在所述绝缘层上形成两个连接孔，使其贯穿所述绝缘层以露出所述源极和所述漏极；
沉积金属层；
图案化所述金属层，以形成栅极、栅极线、源极线和漏极线，所述栅极和所述栅极线电连接，所述栅极对应所述沟道区设置，所述源极线通过所述连接孔连接所述源极，所述漏极线通过另一个所述连接孔连接所述漏极，所述源极线与所述栅极及所述栅极线间隔设置，所述漏极线与所述栅极及所述栅极线间隔设置。
3.如权利要求2所述TFT基板的制作方法，其特征在于，在所述基板上沉积所述氧化物半导体层之前，还包括以下步骤：
在所述基板上沉积一层缓冲层。
4.如权利要求1所述TFT基板的制作方法，其特征在于，在沉积所述氧化物半导体层时，用所述氧化物半导体层填充所述连接孔。
5.如权利要求1所述TFT基板的制作方法，其特征在于，沉积所述氧化物半导体层的动作通过物理气相沉积法实现。
6.如权利要求1所述TFT基板的制作方法，其特征在于，所述氧化物半导体层的材料为IGZO。
7.如权利要求1所述TFT基板的制作方法，其特征在于，分区曝光所述氧化物半导体层的动作采用半色调工艺实现。
8.如权利要求1所述TFT基板的制作方法，其特征在于，导体化所述氧化物半导体层的时采用氦气或氩气等离子体。
9.如权利要求1～8任意一项所述TFT基板的制作方法，其特征在于，在形成所述沟道区后再沉积一层保护层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711124844.7A CN107910351B (zh) | 2017-11-14 | 2017-11-14 | Tft基板的制作方法 |
| PCT/CN2018/074991 WO2019095562A1 (zh) | 2017-11-14 | 2018-02-01 | Tft基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711124844.7A CN107910351B (zh) | 2017-11-14 | 2017-11-14 | Tft基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107910351A CN107910351A (zh) | 2018-04-13 |
| CN107910351B true CN107910351B (zh) | 2020-06-05 |
Family
ID=61844178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711124844.7A Active CN107910351B (zh) | 2017-11-14 | 2017-11-14 | Tft基板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107910351B (zh) |
| WO (1) | WO2019095562A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994530B (zh) | 2019-03-28 | 2021-01-26 | 云谷（固安）科技有限公司 | 显示装置、显示面板及其制作方法 |
| CN110718467B (zh) * | 2019-09-24 | 2021-12-03 | Tcl华星光电技术有限公司 | 一种tft阵列基板的制作方法 |
| CN111180471A (zh) * | 2020-03-02 | 2020-05-19 | 南京中电熊猫平板显示科技有限公司 | 阵列基板及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103418A (ja) * | 2005-09-30 | 2007-04-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、並びに電気光学装置 |
| CN101577283A (zh) * | 2008-05-06 | 2009-11-11 | 三星移动显示器株式会社 | 薄膜晶体管阵列构件和有机发光显示装置及其制造方法 |
| CN101825815A (zh) * | 2009-03-06 | 2010-09-08 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102890378A (zh) * | 2012-09-17 | 2013-01-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| CN104681627A (zh) * | 2015-03-10 | 2015-06-03 | 京东方科技集团股份有限公司 | 阵列基板、薄膜晶体管及制作方法、显示装置 |
| CN105118777A (zh) * | 2015-07-01 | 2015-12-02 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及其结构 |
| CN106384714A (zh) * | 2016-10-13 | 2017-02-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102023424B (zh) * | 2009-09-09 | 2013-04-03 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| US20130320335A1 (en) * | 2012-06-01 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN103715094B (zh) * | 2013-12-27 | 2017-02-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| CN104393051A (zh) * | 2014-10-31 | 2015-03-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
-
2017
- 2017-11-14 CN CN201711124844.7A patent/CN107910351B/zh active Active
-
2018
- 2018-02-01 WO PCT/CN2018/074991 patent/WO2019095562A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103418A (ja) * | 2005-09-30 | 2007-04-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、並びに電気光学装置 |
| CN101577283A (zh) * | 2008-05-06 | 2009-11-11 | 三星移动显示器株式会社 | 薄膜晶体管阵列构件和有机发光显示装置及其制造方法 |
| CN101825815A (zh) * | 2009-03-06 | 2010-09-08 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102890378A (zh) * | 2012-09-17 | 2013-01-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| CN104681627A (zh) * | 2015-03-10 | 2015-06-03 | 京东方科技集团股份有限公司 | 阵列基板、薄膜晶体管及制作方法、显示装置 |
| CN105118777A (zh) * | 2015-07-01 | 2015-12-02 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及其结构 |
| CN106384714A (zh) * | 2016-10-13 | 2017-02-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107910351A (zh) | 2018-04-13 |
| WO2019095562A1 (zh) | 2019-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109671726B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN107910351B (zh) | Tft基板的制作方法 | |
| WO2020228499A1 (zh) | 晶体管器件及其制造方法、显示基板、显示装置 | |
| CN103227150B (zh) | 显示面板及其制作方法 | |
| US20170186879A1 (en) | Thin Film Transistor, Array Substrate and Manufacturing Processes of Them | |
| WO2021031374A1 (zh) | 阵列基板的制备方法及阵列基板 | |
| CN104952934A (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板 | |
| CN109037243B (zh) | 用于显示装置的基板及其制作方法、显示装置 | |
| CN110289307A (zh) | 薄膜晶体管驱动背板及其制备方法、显示面板 | |
| CN111627933B (zh) | 主动元件基板及其制造方法 | |
| WO2019210602A1 (zh) | 阵列基板及其制造方法、显示面板 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN110176462B (zh) | 一种透明oled显示器制作方法及显示器 | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
| CN101409262B (zh) | 像素结构的制造方法 | |
| CN109212854B (zh) | 一种ltps阵列基板的制造方法 | |
| KR100787805B1 (ko) | 화소 구조의 제조 방법 | |
| CN111710645B (zh) | 一种显示装置制程方法和显示装置 | |
| CN104538411A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| CN110718467B (zh) | 一种tft阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |