CN106384714A - 薄膜晶体管及其制备方法、阵列基板 - Google Patents
薄膜晶体管及其制备方法、阵列基板 Download PDFInfo
- Publication number
- CN106384714A CN106384714A CN201610894758.3A CN201610894758A CN106384714A CN 106384714 A CN106384714 A CN 106384714A CN 201610894758 A CN201610894758 A CN 201610894758A CN 106384714 A CN106384714 A CN 106384714A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- area
- layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title abstract 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 71
- 238000002360 preparation method Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 26
- 239000013078 crystal Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical group 0.000 claims description 8
- 239000004411 aluminium Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 5
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- -1 molybdenum ion Chemical class 0.000 claims description 3
- 239000000203 mixture Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000007687 exposure technique Methods 0.000 description 3
- 235000016768 molybdenum Nutrition 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法、阵列基板，属于薄膜晶体管制备技术领域，可解决至少部分现有薄膜晶体管制备工艺复杂或接触电阻大的问题。该薄膜晶体管制备方法包括：形成半导体层和光刻胶层；对光刻胶层进行阶梯曝光后显影，形成光刻胶层完全去除的第一区域，光刻胶层部分保留的第二区域，和光刻胶层完全保留的第三区域；除去第一区域的半导体层，形成包括有源区的图形；减薄光刻胶层，将第二区域的光刻胶层完全除去，而第三区域保留部分光刻胶层；使第二区域的有源区导体化，形成欧姆接触层；剥离第三区域的光刻胶层；通过构图工艺至少在第三区域形成包括源极、漏极的图形。
Description
技术领域
本发明属于薄膜晶体管制备技术领域，具体涉及一种薄膜晶体管。
背景技术
在显示装置的阵列基板中，金属氧化物薄膜晶体管(MOS-TFT，用金属氧化物半导体为有源区的薄膜晶体管)获得了广泛应用。由于金属氧化物半导体的刻蚀性能与源极、漏极的金属材料相似，故在刻蚀形成源极、漏极时有源区沟道(有源区除对应源极、漏极部分外的部分)容易被刻蚀。
为此，现有的一种方式是在沟道上方先形成刻蚀阻挡层(ESL)，以在后续形成源极、漏极的过程中保护沟道。在刻蚀形成刻蚀阻挡层的过程中，刻蚀环境对暴露的有源区有导体化作用，故有源区与源极、漏极对应的部分会形成欧姆接触层，从而降低与源极、漏极的接触电阻。但这种方式需增加单独的曝光步骤以形成刻蚀阻挡层，导致工艺复杂。
为此，现有的另一种方式是背沟道(BCE)技术，其不形成刻蚀阻挡层，而是在形成源极、漏极时控制工艺参数，保证既可形成源极、漏极，又不会损伤沟道。但这种方式中并无工艺可形成欧姆接触层，导致有源区与源极、漏极的接触电阻大，降低产品性能。尤其对采用铝作为源极、漏极材料的薄膜晶体管，由于铝扩散性能差，导致接触电阻进一步增大。
发明内容
本发明至少部分解决现有的薄膜晶体管制备工艺复杂或接触电阻大的问题，提供一种工艺简单且接触电阻小的薄膜晶体管及其制备方法、阵列基板。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管制备方法，包括：
在基底上依次形成半导体层和光刻胶层；
对所述光刻胶层进行阶梯曝光，之后显影，形成光刻胶层完全去除的第一区域，光刻胶层部分保留的第二区域，和光刻胶层完全保留的第三区域；
除去所述第一区域的半导体层，形成包括有源区的图形；
减薄所述光刻胶层，将所述第二区域的光刻胶层完全除去，而所述第三区域保留部分光刻胶层；
使所述第二区域的有源区导体化，形成欧姆接触层；
剥离所述第三区域的光刻胶层；
通过所述构图工艺至少在第三区域形成包括源极、漏极的图形。
优选的是，所述在基底上依次形成半导体层和光刻胶层前，还包括：在基底上依次形成栅极和栅绝缘层。
优选的是，所述对所述光刻胶层进行阶梯曝光包括：利用半色调掩膜版对所述光刻胶层进行阶梯曝光；所述除去所述第一区域的半导体层包括：通过刻蚀工艺除去所述第一区域的半导体层；所述减薄所述光刻胶层包括：通过灰化工艺减薄所述光刻胶层。
优选的是，所述使所述第二区域的有源区导体化包括：通过离子注入工艺使所述第二区域的有源区导体化。
优选的是，所述离子注入工艺注入的是钼离子和/或铝离子。
进一步优选的是，所述离子注入工艺的注入深度为5～10nm；所述离子注入工艺中采用加速电压为5～10kV。
优选的是，所述半导体层的材料为金属氧化物半导体。
优选的是，所述源极、漏极的材料为铝。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管，其中，
所述薄膜晶体管通过上述的薄膜晶体管制备方法形成；
所述薄膜晶体管的有源区与源极、漏极接触的部分形成有欧姆接触层，而有源区其它位置无欧姆接触层和刻蚀阻挡层。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括：
上述的薄膜晶体管。
本发明的薄膜晶体管制备方法中不形成刻蚀阻挡层，且在形成有源区的步骤中采用阶梯曝光技术，故只用一次曝光就可形成有源区和有源区中的欧姆接触层，从而既简化了制备工艺，又降低了有源区与源极、漏极的接触电阻，改善了薄膜晶体管的性能。
附图说明
图1为本发明的实施例的一种薄膜晶体管制备方法制备的流程图；
图2为本发明的实施例的一种薄膜晶体管制备方法中形成栅绝缘层后的结构示意图；
图3为本发明的实施例的一种薄膜晶体管制备方法中形成光刻胶层后的结构示意图；
图4为本发明的实施例的一种薄膜晶体管制备方法中对光刻胶层进行显影的结构示意图；
图5为本发明的实施例的一种薄膜晶体管制备方法中形成有源区后的结构示意图；
图6为本发明的实施例的一种薄膜晶体管制备方法中光刻胶层灰化后示意图；
图7为本发明的实施例的一种薄膜晶体管制备方法中形成欧姆接触层后的结构示意图；
图8为本发明的实施例的一种薄膜晶体管制备方法中剥离光刻胶层后的结构示意图；
图9为本发明的实施例的一种薄膜晶体管制备方法制备的薄膜晶体管的结构示意图；
其中，附图标记为：11、栅极；12、栅绝缘层；2、半导体层；21、有源区；211、欧姆接触层；31、源极；32、漏极；8、光刻胶层；9、基底、Q1、第一区域；Q2、第二区域；Q3、第三区域。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图1所示，本实施例提供一种薄膜晶体管制备方法，包括：
在基底上依次形成半导体层和光刻胶层；
对所述光刻胶层进行阶梯曝光，之后显影，形成光刻胶层完全去除的第一区域，光刻胶层部分保留的第二区域，和光刻胶层完全保留的第三区域；
除去所述第一区域的半导体层，形成包括有源区的图形；
减薄所述光刻胶层，将所述第二区域的光刻胶层完全除去，而所述第三区域保留部分光刻胶层；
使所述第二区域的有源区导体化，形成欧姆接触层；
剥离所述第三区域的光刻胶层；
通过所述构图工艺至少在第三区域形成包括源极、漏极的图形。
本实施例的薄膜晶体管制备方法中不形成刻蚀阻挡层，且在形成有源区的步骤中采用阶梯曝光技术，故只用一次曝光就可形成有源区和有源区中的欧姆接触层，从而既简化了制备工艺，又降低了有源区与源极、漏极的接触电阻，改善了薄膜晶体管的性能。
实施例2：
如图2至图9所示，本实施例提供一种薄膜晶体管制备方法，其包括以下的步骤：
S201、在基底9上依次形成栅极11和栅绝缘层12。
也就是说，通过构图工艺在基底9上形成栅极11(还可包括栅线等)后再沉积栅绝缘层12，得到如图2所示的结构。
其中，栅极11可由铜、铝、钼等材料构成，厚度可为200～500nm，在形成其之前还可形成有缓冲层等结构(图中未示出)。而栅绝缘层12可采用等离子增强化学气相沉积(PECVD)工艺形成，其材料可采用二氧化硅、氮化硅、二氧化硅/氮化硅混合物等，厚度可为300～500nm。
S202、在依次形成半导体层2和光刻胶层8。
在完成上述步骤的基底9上，继续形成完成的半导体层2，再涂布完整的光刻胶层8，得到如图3所示的结构。
其中，半导体层2优选采用金属氧化物半导体材料，因为金属氧化物半导体更适用于背沟道技术。具体的，金属氧化物半导体材料可为氧化铟锌锡(ITZO)、氧化铟镓锌锡(ITGZO)等，因为刻蚀源极31、漏极32用的刻蚀剂对这两种材料的影响较小；而半导体层2的厚度可在40～70nm。
S203、利用半色调掩膜版对光刻胶层8进行阶梯曝光，之后显影，形成光刻胶层8完全去除的第一区域Q1，光刻胶层8部分保留的第二区域Q2，和光刻胶层8完全保留的第三区域Q3。
也就是说，用半色调掩膜版对光刻胶层8进行曝光，使光刻胶层8不同位置的曝光程度不同(即阶梯曝光)，故在经过显影后，不同位置可保留不同厚度的光刻胶层8。
具体的，如图4所示，在显影后，第一区域Q1(即有源区21之外的其它部分)中的光刻胶层8被完全除去，半导体层2暴露；而第二区域Q2(即有源区21对应源极31、漏极32的部分)保留一定厚度的光刻胶层8；第三区域Q3(即有源区21沟道部分)也保留一定厚度的光刻胶层8(如完全保留)，且该处的光刻胶层8比第二区域Q2的光刻胶层8更厚。
S204、通过刻蚀工艺除去第一区域Q1的半导体层2，形成包括有源区21的图形。
此时第一区域Q1的半导体层2是暴露的，故可通过刻蚀工艺将其除去，而剩余的半导体层2即为有源区21，形成如图5所示的结构。
S205、通过灰化工艺减薄光刻胶层8，将第二区域Q2的光刻胶层8完全除去，而第三区域Q3保留部分光刻胶层8。
也就是说，通过灰化工艺对剩余的光刻胶层8进行减薄，其减薄程度保证可将第二区域Q2的光刻胶层8完全除去，而第三区域Q3则仍保留一定厚度的光刻胶层8，得到如图6所示的结构。
S206、通过离子注入工艺使第二区域Q2的有源区21导体化，形成欧姆接触层211。
由于此时第二区域Q2的有源区21暴露，故通过离子注入工艺可向该区域的有源区21引入金属离子，使其被导体化，形成欧姆接触层211，得到如图7所示的结构。
其中，离子注入工艺优选注入的是钼离子和/或铝离子，其注入深度优选为5～10nm，注入过程中采用加速电压优选为5～10kV。这样的工艺参数可保证形成性能较好的欧姆接触层211。
S207、剥离第三区域Q3的光刻胶层8。
将第三区域Q3中剩余的光刻胶层8彻底除去，得到如图8所示的结构。
优选的，在剥离光刻胶层8后，还可在空气或氧气气氛下对有源区21进行退火，例如在320～380℃的温度下退火1小时左右，以向有源区21中引入氧原子，提高其性能稳定性。
S208、通过构图工艺至少在第三区域Q3形成包括源极31、漏极32的图形。
也就是说，继续通过构图工艺形成源极31(还可包括数据线等)、漏极32等结构，得到如图9所示的薄膜晶体管。其中，由于源极31、漏极32形成于第三区域Q3中，故正好通过欧姆接触层211与有源区21连接，二者的接触电阻小，薄膜薄膜晶体管性能好。
当然，在不同的具体应用环境中，以上源极31、漏极32还可包括伸出第三区域Q3之外并与其它结构相连的部分，例如与数据线、像素电极等相连的部分。
优选的，以上源极31、漏极32的材料为铝，厚度可在200～500nm。
如前，因为铝的扩散性差，故用其作为源极31、漏极32时对有源区21无渗透作用，导致接触电阻更大，因此铝材料的源极31、漏极32更适用于本发明。
可见，在以上制备过程中，在形成有源区21的步骤中采用阶梯曝光技术，从而只用一次曝光就可形成有源区21和有源区21中的欧姆接触层211，即欧姆接触层211并不需要单独的曝光工艺，且也不需要形成刻蚀阻挡层。因此，本实施例的薄膜晶体管制备方法工艺简单，且有源区21与源极31、漏极32的接触电阻低，薄膜晶体管的性能好。
优选的，若以上过程中制备的薄膜晶体管是用于阵列基板中的薄膜晶体管，则还可继续进行形成钝化层、像素电极层等的步骤，以制备出阵列基板。
例如，钝化层可采用二氧化硅、氮化硅、二氧化硅/氮化硅混合物等材料形成，其厚度可在200～400nm。而像素电极可采用氧化铟锡(ITO)、氧化铟锌(IZO)等材料，其厚度可在40～70nm。
另外，在完成其它结构的制备后，还可进行最终退火以提高薄膜晶体管的稳定性，并降低像素电极的电阻率，例如可为在空气或氧气气氛中，与250～300℃的温度下退火1小时左右。
实施例3：
本实施例提供一种薄膜晶体管，其是通过上述任意一个实施例的薄膜晶体管制备方法制备的；由此，该薄膜晶体管的有源区与源极、漏极接触的部分形成有欧姆接触层，而有源区其它位置无欧姆接触层和刻蚀阻挡层。
本实施例还提供一种阵列基板，其包括上述的薄膜晶体管。
本实施例还提供一种显示装置，其包括上述的阵列基板。
具体的，该显示装置可为液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种薄膜晶体管制备方法，其特征在于，包括：
在基底上依次形成半导体层和光刻胶层；
对所述光刻胶层进行阶梯曝光，之后显影，形成光刻胶层完全去除的第一区域，光刻胶层部分保留的第二区域，和光刻胶层完全保留的第三区域；
除去所述第一区域的半导体层，形成包括有源区的图形；
减薄所述光刻胶层，将所述第二区域的光刻胶层完全除去，而所述第三区域保留部分光刻胶层；
使所述第二区域的有源区导体化，形成欧姆接触层；
剥离所述第三区域的光刻胶层；
通过所述构图工艺至少在第三区域形成包括源极、漏极的图形。
2.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，所述在基底上依次形成半导体层和光刻胶层前，还包括：
在基底上依次形成栅极和栅绝缘层。
3.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，
所述对所述光刻胶层进行阶梯曝光包括：利用半色调掩膜版对所述光刻胶层进行阶梯曝光；
所述除去所述第一区域的半导体层包括：通过刻蚀工艺除去所述第一区域的半导体层；
所述减薄所述光刻胶层包括：通过灰化工艺减薄所述光刻胶层。
4.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，所述使所述第二区域的有源区导体化包括：
通过离子注入工艺使所述第二区域的有源区导体化。
5.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，
所述离子注入工艺注入的是钼离子和/或铝离子。
6.根据权利要求5所述的薄膜晶体管制备方法，其特征在于，
所述离子注入工艺的注入深度为5～10nm；
所述离子注入工艺中采用加速电压为5～10kV。
7.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，
所述半导体层的材料为金属氧化物半导体。
8.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，
所述源极、漏极的材料为铝。
9.一种薄膜晶体管，其特征在于，
所述薄膜晶体管通过权利要求1至8中任意一项所述的薄膜晶体管制备方法形成；
所述薄膜晶体管的有源区与源极、漏极接触的部分形成有欧姆接触层，而有源区其它位置无欧姆接触层和刻蚀阻挡层。
10.一种阵列基板，其特征在于，包括：
权利要求9所述的薄膜晶体管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610894758.3A CN106384714B (zh) | 2016-10-13 | 2016-10-13 | 薄膜晶体管及其制备方法、阵列基板 |
| US15/720,070 US20180108759A1 (en) | 2016-10-13 | 2017-09-29 | Thin film transistor, fabrication method thereof, and array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610894758.3A CN106384714B (zh) | 2016-10-13 | 2016-10-13 | 薄膜晶体管及其制备方法、阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106384714A true CN106384714A (zh) | 2017-02-08 |
| CN106384714B CN106384714B (zh) | 2018-07-10 |
Family
ID=57936371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610894758.3A Active CN106384714B (zh) | 2016-10-13 | 2016-10-13 | 薄膜晶体管及其制备方法、阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20180108759A1 (zh) |
| CN (1) | CN106384714B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910351A (zh) * | 2017-11-14 | 2018-04-13 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| WO2019100428A1 (zh) * | 2017-11-22 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| WO2020000630A1 (zh) * | 2018-06-25 | 2020-01-02 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
| CN111370364A (zh) * | 2020-03-16 | 2020-07-03 | Tcl华星光电技术有限公司 | 阵列面板及其制作方法 |
| CN113485075A (zh) * | 2021-07-08 | 2021-10-08 | 中国科学技术大学 | 模斑转换器中楔形结构的制备方法及楔形结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040180480A1 (en) * | 2003-03-14 | 2004-09-16 | Fujitsu Display Technologies Corporation | Thin film transistor substrate and method for fabricating the same |
| US7033902B2 (en) * | 2004-09-23 | 2006-04-25 | Toppoly Optoelectronics Corp. | Method for making thin film transistors with lightly doped regions |
| CN101894807A (zh) * | 2009-05-22 | 2010-11-24 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102315111A (zh) * | 2011-09-22 | 2012-01-11 | 深圳市华星光电技术有限公司 | 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法 |
| CN103178021A (zh) * | 2013-02-28 | 2013-06-26 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 |
-
2016
- 2016-10-13 CN CN201610894758.3A patent/CN106384714B/zh active Active
-
2017
- 2017-09-29 US US15/720,070 patent/US20180108759A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040180480A1 (en) * | 2003-03-14 | 2004-09-16 | Fujitsu Display Technologies Corporation | Thin film transistor substrate and method for fabricating the same |
| US7033902B2 (en) * | 2004-09-23 | 2006-04-25 | Toppoly Optoelectronics Corp. | Method for making thin film transistors with lightly doped regions |
| CN101894807A (zh) * | 2009-05-22 | 2010-11-24 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102315111A (zh) * | 2011-09-22 | 2012-01-11 | 深圳市华星光电技术有限公司 | 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法 |
| CN103178021A (zh) * | 2013-02-28 | 2013-06-26 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910351A (zh) * | 2017-11-14 | 2018-04-13 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN107910351B (zh) * | 2017-11-14 | 2020-06-05 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| WO2019100428A1 (zh) * | 2017-11-22 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| WO2020000630A1 (zh) * | 2018-06-25 | 2020-01-02 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
| CN111370364A (zh) * | 2020-03-16 | 2020-07-03 | Tcl华星光电技术有限公司 | 阵列面板及其制作方法 |
| CN113485075A (zh) * | 2021-07-08 | 2021-10-08 | 中国科学技术大学 | 模斑转换器中楔形结构的制备方法及楔形结构 |
| CN113485075B (zh) * | 2021-07-08 | 2022-09-30 | 中国科学技术大学 | 模斑转换器中楔形结构的制备方法及楔形结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180108759A1 (en) | 2018-04-19 |
| CN106384714B (zh) | 2018-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106384714B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| US9508808B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| US20160043212A1 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| US10622483B2 (en) | Thin film transistor, array substrate and display device | |
| US9741751B2 (en) | Array substrate fabricating method | |
| CN101770121B (zh) | Tft-lcd阵列基板及其制造方法 | |
| US10008516B2 (en) | LTPS TFT array substrate, its manufacturing method, and display device | |
| CN103165471A (zh) | 薄膜晶体管及其制作方法和显示装置 | |
| CN107994066B (zh) | Tft、制作方法、阵列基板、显示面板及装置 | |
| US20160343739A1 (en) | Thin film transistor, method of manufacturing thin film transistor, array substrate and display device | |
| WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| CN107658345A (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| WO2017152552A1 (zh) | 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 | |
| US11043515B2 (en) | Display substrate, manufacturing method thereof, and display device | |
| WO2017128555A1 (zh) | 薄膜晶体管基板及其制造方法 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| US9508762B2 (en) | Array substrate, method of manufacturing array substrate and display device | |
| US9905434B2 (en) | Method for fabricating array substrate, array substrate and display device | |
| KR102103428B1 (ko) | 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치 | |
| US9761725B2 (en) | Thin film transistor display device with zinc nitride ohmic contact layer | |
| CN106920753A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示器 | |
| US10002889B2 (en) | Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device | |
| CN109742031A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |