JP2007103418A - 半導体装置、半導体装置の製造方法、並びに電気光学装置 - Google Patents
半導体装置、半導体装置の製造方法、並びに電気光学装置 Download PDFInfo
- Publication number
- JP2007103418A JP2007103418A JP2005287658A JP2005287658A JP2007103418A JP 2007103418 A JP2007103418 A JP 2007103418A JP 2005287658 A JP2005287658 A JP 2005287658A JP 2005287658 A JP2005287658 A JP 2005287658A JP 2007103418 A JP2007103418 A JP 2007103418A
- Authority
- JP
- Japan
- Prior art keywords
- region
- resist
- light
- concentration region
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 643
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 117
- 239000010408 film Substances 0.000 claims description 608
- 239000012535 impurity Substances 0.000 claims description 293
- 239000000758 substrate Substances 0.000 claims description 81
- 230000015572 biosynthetic process Effects 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 55
- 238000002513 implantation Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 78
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 290
- 239000010410 layer Substances 0.000 description 91
- 150000002500 ions Chemical class 0.000 description 87
- 238000000206 photolithography Methods 0.000 description 33
- 239000004973 liquid crystal related substance Substances 0.000 description 31
- 230000001681 protective effect Effects 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- -1 phosphorus ions Chemical class 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 231100000105 margin of exposure Toxicity 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
【課題】ＬＤＤ又はＧＯＬＤ構造を有し、微細化に対応できるとともに歩留まりを向上させることができ、工程を簡略化できる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体膜上の全面にレジストを形成し、第１遮光部９１ａと、第１透光部９１ｂと、第１遮光部９１ａと第１透光部９１ｂとの間に配置された半遮光部９１ｃとを備えたハーフトーンレクチル９１と、露光時に少なくとも第１遮光部９１ａおよび半遮光部９１ｃの一部が配置されるべき位置に位置合わせされる第２遮光部９２ａと第２遮光部９２ａに隣接して配置された第２透光部９２ｂとを備えたバイナリレクチル９２とを用いてレジストを露光することによってソース側高濃度領域及びドレイン側高濃度領域に対応するレジストの膜厚を、ソース側低濃度領域、ドレイン側低濃度領域及びチャネル領域に対応するレジストの膜厚より薄く形成するレジスト形成工程を有する。
【選択図】 図２０
【解決手段】本発明の半導体装置の製造方法は、半導体膜上の全面にレジストを形成し、第１遮光部９１ａと、第１透光部９１ｂと、第１遮光部９１ａと第１透光部９１ｂとの間に配置された半遮光部９１ｃとを備えたハーフトーンレクチル９１と、露光時に少なくとも第１遮光部９１ａおよび半遮光部９１ｃの一部が配置されるべき位置に位置合わせされる第２遮光部９２ａと第２遮光部９２ａに隣接して配置された第２透光部９２ｂとを備えたバイナリレクチル９２とを用いてレジストを露光することによってソース側高濃度領域及びドレイン側高濃度領域に対応するレジストの膜厚を、ソース側低濃度領域、ドレイン側低濃度領域及びチャネル領域に対応するレジストの膜厚より薄く形成するレジスト形成工程を有する。
【選択図】 図２０
Description
本発明は、半導体装置、半導体装置の製造方法、並びに電気光学装置に関する。
液晶装置、有機エレクトロルミネッセンス（ＥＬ）装置、プラズマディスプレイ等の電気光学装置として、マトリクス状に配置された多数のドットを、ドット毎に駆動するために、各ドットに薄膜半導体装置であるＴＦＴ（Thin film transistor）を設けたアクティブマトリクス型の電気光学装置が広く利用されている。上記ＴＦＴは、非結晶シリコン又は多結晶シリコンをチャネル領域とするものが一般的である。特に低温プロセスのみで製造される多結晶シリコンＴＦＴは、電子又は正孔が大きな電界移動度を有するため、上記液晶装置、有機ＥＬ装置等の電気光学装置に広く採用されている。
ＴＦＴとしては、ＬＤＤ（Lightly Doped Drain）構造を有するＴＦＴ及びＧＯＬＤ(Gate-drainOverlapped LDD)構造を有するＴＦＴが広く知られている。ＬＤＤ構造を有するＴＦＴは、ゲート電極の直下領域の外側領域に対応する多結晶シリコン層に低濃度不純物領域を形成し、その外側領域にソース領域及びドレイン領域となる高濃度不純物領域を形成した構造をしており、オフ電流値を抑制する効果がある。一方、ＧＯＬＤ構造を有するＴＦＴは、上記ＬＤＤ構造の低濃度不純物領域をゲート電極の端部の直下領域までオーバーラップして形成した構造をしており、ホットキャリア現象を抑制する効果がある。
上記ＬＤＤ及びＧＯＬＤ構造を有するＴＦＴを形成する方法としては、回折格子パターンを有するフォトマスク等を使用して中央部より端部に膜厚の薄い領域を有するレジストパターンを形成し、導電膜をエッチングし、中央部より端部に膜厚の薄い領域を有するゲート電極を形成し、このゲート電極をマスクとして半導体層に不純物を注入することによりＬＤＤ構造を有するＴＦＴを形成する方法が開示されている（例えば、特許文献１）。
特許文献１に開示のＬＤＤ及びＧＯＬＤ構造を有するＴＦＴ形成方法では、上記レジストパターンをマスクとして、ゲート電極の両端部を残膜厚が初期膜厚の５〜３０％になるようにドライエッチングし、このゲート電極をマスクとして半導体層に低濃度不純物領域を形成している。
特開２００２−１５１５２３号公報
特許文献１に開示のＬＤＤ及びＧＯＬＤ構造を有するＴＦＴ形成方法では、上記レジストパターンをマスクとして、ゲート電極の両端部を残膜厚が初期膜厚の５〜３０％になるようにドライエッチングし、このゲート電極をマスクとして半導体層に低濃度不純物領域を形成している。
しかしながら、上記特許文献１に開示のＬＤＤ及びＧＯＬＤ構造を有するＴＦＴ形成方法では、中央部より端部に膜厚の薄い領域を有するレジストパターンの平面形状を、所定の形状に形成することが困難であるため、微細化が困難で歩留まりが低いことが問題となっていた。また、上記ＬＤＤ及びＧＯＬＤ構造を有するＴＦＴ形成方法では、ゲート電極の膜厚を所定の厚さに制御するために、ドライエッチングの選択比を考慮しなければならず、ゲート電極の加工が複雑となるという問題があった。さらに、ドライエッチングする際には、上述したようにゲート電極の膜厚を制御するために選択比を考慮してエッチングするが、この所望の選択比にするために、ゲート電極を構成する材料、エッチング液等の選択に制限が課せられるという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ＬＤＤ又はＧＯＬＤ構造を有し、微細化に対応できるとともに歩留まりを向上させることができ、工程を簡略化できる半導体装置の製造方法を提供することにある。
本発明は、上記課題を解決するために、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成するレジスト形成工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有することを特徴とする。
本願発明の製造方法により製造した半導体装置は、いわゆるＬＤＤ構造を有する半導体装置であり、オフ電流値が小さいという特性を有している。
従来、ＬＤＤ構造を有する半導体装置は、一般的にフォトリソグラフィー工程を３回行うことによって形成している。例えば、半導体層を所定形状にエッチングするためのマスクを形成する際に上記工程を行い、さらに、ゲート電極を所定形状にパターニングするためのマスクを形成する際に上記工程を２回行っている。
これに対して、本願発明では、レジストを半導体層上に直接的に形成した後、このレジストのソース及びドレイン側高濃度領域に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記レジストをマスクとして半導体層を所定形状にエッチングするとともに、再度上記レジストをマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、１回のフォトリソグラフィー工程により形成した所定形状のレジストを、半導体層のエッチングと、不純物の注入との両工程に併用することができる。そのため、ゲート電極を所定形状にパターニングする工程と合わせて２回のフォトリソグラフィー工程によりＬＤＤ構造を有する半導体装置を形成することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、レジスト剥離等の工程についても同時に削減することができる。
従来、ＬＤＤ構造を有する半導体装置は、一般的にフォトリソグラフィー工程を３回行うことによって形成している。例えば、半導体層を所定形状にエッチングするためのマスクを形成する際に上記工程を行い、さらに、ゲート電極を所定形状にパターニングするためのマスクを形成する際に上記工程を２回行っている。
これに対して、本願発明では、レジストを半導体層上に直接的に形成した後、このレジストのソース及びドレイン側高濃度領域に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記レジストをマスクとして半導体層を所定形状にエッチングするとともに、再度上記レジストをマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、１回のフォトリソグラフィー工程により形成した所定形状のレジストを、半導体層のエッチングと、不純物の注入との両工程に併用することができる。そのため、ゲート電極を所定形状にパターニングする工程と合わせて２回のフォトリソグラフィー工程によりＬＤＤ構造を有する半導体装置を形成することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、レジスト剥離等の工程についても同時に削減することができる。
また、本願発明の製造方法では、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。したがって、微細化に対応できるとともに歩留まりを向上させることができる。
なお、本願発明の製造方法のレジスト形成工程においては、レジストを露光する際に、ハーフトーンレクチルとバイナリレクチルとを用いるが、ハーフトーンレクチルを用いる露光とバイナリレクチルを用いる露光のどちらを先に行なってもよく、その順序は特に限定されない。
また、本願発明を構成するレジストは、露光光の照射領域が現像液に不溶化するネガ型レジストであってもよいし、露光光の照射領域が現像液に可溶化するポジ型レジストであってもよいが、ポジ型レジストの方が形状のばらつきが少なくなるので、ポジ型レジストとすることが望ましい。
また、本願発明を構成するレジストは、露光光の照射領域が現像液に不溶化するネガ型レジストであってもよいし、露光光の照射領域が現像液に可溶化するポジ型レジストであってもよいが、ポジ型レジストの方が形状のばらつきが少なくなるので、ポジ型レジストとすることが望ましい。
また、レジストをマスクとして半導体層に直接的に不純物注入を行うため、半導体層上に形成されるゲート絶縁膜を介さずに不純物を注入することができる。従って、不純物照射によるゲート絶縁膜へのダメージを回避することができ、絶縁性を確保した信頼性の高いゲート絶縁膜を提供することができる。
さらに、本願発明の半導体装置の製造方法では、レジストが、所定の膜厚を有し、なおかつ、所定の平面形状を有するものとなるので、高濃度、低濃度の各領域に対応する所定の濃度となるように半導体層に不純物を精度よく選択的に注入できるとともに、半導体層の各領域における濃度のばらつきを小さくできる。したがって、所定の電気的特性を有する優れた半導体装置が実現できる。
また、本願発明では、上記レジストをマスクとしてソース及びドレイン側高濃度領域を形成し、上記ゲート電極をマスクとしてソース及びドレイン側低濃度領域を形成しているため、全ての不純物領域を自己整合的（セルフアライン）に形成することができる。
さらに、上記半導体層を所定形状にパターニングする前に、半導体層に形成するソース及びドレイン側高濃度領域の位置を設定することができる。従って、半導体層に不純物注入してソース及びドレイン側高濃度領域を形成する際に、マスクと半導体層との位置合わせを行う必要がなく、高精度に上記領域を半導体層に形成することができる。
さらに、本願発明の半導体装置の製造方法では、レジストが、所定の膜厚を有し、なおかつ、所定の平面形状を有するものとなるので、高濃度、低濃度の各領域に対応する所定の濃度となるように半導体層に不純物を精度よく選択的に注入できるとともに、半導体層の各領域における濃度のばらつきを小さくできる。したがって、所定の電気的特性を有する優れた半導体装置が実現できる。
また、本願発明では、上記レジストをマスクとしてソース及びドレイン側高濃度領域を形成し、上記ゲート電極をマスクとしてソース及びドレイン側低濃度領域を形成しているため、全ての不純物領域を自己整合的（セルフアライン）に形成することができる。
さらに、上記半導体層を所定形状にパターニングする前に、半導体層に形成するソース及びドレイン側高濃度領域の位置を設定することができる。従って、半導体層に不純物注入してソース及びドレイン側高濃度領域を形成する際に、マスクと半導体層との位置合わせを行う必要がなく、高精度に上記領域を半導体層に形成することができる。
また、半導体装置の製造方法においては、前記半導体膜が多結晶シリコンからなる方法とすることができる。
多結晶シリコンは、半導体装置を構成する半導体膜として好適に使用されている。しかし、多結晶シリコン上にレジストを形成する場合、レジストを露光する時に、多結晶シリコンに反射された反射光の影響を受けるため、レジストの平面形状にばらつきが生じやすい。
これに対し、上記の半導体装置の製造方法では、半導体膜が多結晶シリコンからなる場合であっても、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。
多結晶シリコンは、半導体装置を構成する半導体膜として好適に使用されている。しかし、多結晶シリコン上にレジストを形成する場合、レジストを露光する時に、多結晶シリコンに反射された反射光の影響を受けるため、レジストの平面形状にばらつきが生じやすい。
これに対し、上記の半導体装置の製造方法では、半導体膜が多結晶シリコンからなる場合であっても、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。
また、半導体装置の製造方法の前記レジスト形成工程において、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応するレジストの膜厚を、５０ｎｍ〜２００ｎｍに形成することも好ましい。
このような構成によれば、イオン注入装置によって半導体層に照射された高濃度の不純物が、高濃度の状態を維持してレジストを通過することができる。従って、半導体層に高濃度不純物から構成されるソース及びドレイン領域を形成することができる。
また、例えば、ハーフトーンレクチルのみを用いてレジストを露光し、ソース側高濃度領域及びドレイン側高濃度領域に対応するレジストの膜厚を５０ｎｍ〜２００ｎｍに形成する場合、露光量のマージンが非常に狭くなるので、所定の膜厚および平面形状を有するレジストを精度よく形成することは困難である。
これに対し、上記の半導体装置の製造方法では、ソース側高濃度領域及びドレイン側高濃度領域に対応するレジストの膜厚を５０ｎｍ〜２００ｎｍに形成する場合であっても、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。
このような構成によれば、イオン注入装置によって半導体層に照射された高濃度の不純物が、高濃度の状態を維持してレジストを通過することができる。従って、半導体層に高濃度不純物から構成されるソース及びドレイン領域を形成することができる。
また、例えば、ハーフトーンレクチルのみを用いてレジストを露光し、ソース側高濃度領域及びドレイン側高濃度領域に対応するレジストの膜厚を５０ｎｍ〜２００ｎｍに形成する場合、露光量のマージンが非常に狭くなるので、所定の膜厚および平面形状を有するレジストを精度よく形成することは困難である。
これに対し、上記の半導体装置の製造方法では、ソース側高濃度領域及びドレイン側高濃度領域に対応するレジストの膜厚を５０ｎｍ〜２００ｎｍに形成する場合であっても、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。
また、半導体装置の製造方法の前記高濃度不純物領域形成工程において、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する部分の前記半導体膜を露出させ、前記半導体膜に前記高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程を有することも好ましい。
レジストを半導体層上に成膜する場合、半導体層上に均一にレジストを成膜することが困難である。これにより、レジスト表面が平坦ではないため半導体層に均一に不純物が注入されない場合がある。これに対して、本願発明によれば、高濃度の不純物を注入する半導体層の領域が露出しているため、露出した平坦な半導体層に直接的に不純物を注入することができる。これにより、半導体層に不純物を均一に注入することができる。
レジストを半導体層上に成膜する場合、半導体層上に均一にレジストを成膜することが困難である。これにより、レジスト表面が平坦ではないため半導体層に均一に不純物が注入されない場合がある。これに対して、本願発明によれば、高濃度の不純物を注入する半導体層の領域が露出しているため、露出した平坦な半導体層に直接的に不純物を注入することができる。これにより、半導体層に不純物を均一に注入することができる。
また、上記製造方法により製造された半導体装置であって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域が前記半導体膜の端部から同じ領域幅で形成され、前記半導体膜の前記ソース側高濃度領域及び前記ドレイン側高濃度領域の膜厚が前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域の膜厚よりも薄いことも好ましい。
このような構成によれば、ソース及びドレイン側高濃度領域が半導体層の端部から同じ領域幅で形成されているため、所定の電気的特性を有する半導体装置を得ることができる。
このような構成によれば、ソース及びドレイン側高濃度領域が半導体層の端部から同じ領域幅で形成されているため、所定の電気的特性を有する半導体装置を得ることができる。
上記半導体層の端部から同じ領域幅でソース側及びドレイン側高濃度領域が形成される理由としては、本願発明では、半導体層上にレジストを成膜した後、このレジストにフォトリソグラフィー工程によるハーフトーン露光を施すことにより、不純物注入される半導体領域に対応するレジスト領域を予め形成している。即ち、レジストの薄く形成した領域が、半導体層におけるソース及びドレイン側高濃度領域となる。そして、このレジストをマスクとして上記半導体層を所定形状にエッチングし、その後、半導体層に不純物を注入する。従って、半導体層を所定形状にエッチングする前なので、半導体層の幅に関係なく、即ち位置合わせすることなく、自己整合的（セルフアライン）にソース及びドレイン側高濃度領域を形成することができる。また、レジストの加工時に、レジストの薄く形成する領域をレジストの端部から同じ領域幅で形成することにより、半導体層に形成されるソース及びドレイン側高濃度領域の半導体層の端部から同じ領域幅で制御することができる。
また、ソース側及びドレイン側高濃度領域の半導体層の膜厚が薄くなる理由としては、一般的に、半導体層中に高濃度の不純物が注入されていると、この高濃度不純物領域は、非不純物領域に比べエッチングレートが速いという特性を有する。また、半導体層上にゲート絶縁膜を成膜する際には、半導体層上に前もってフッ酸（強酸）処理を施すことが一般的である。従って、高濃度不純物が注入された半導体層は、他の非不純物領域に比べてフッ酸のエッチングレートが早いため、ソース側及びドレイン側高濃度領域の半導体層の膜厚は他の領域の膜厚と比べて薄くなっている。この半導体層の膜厚が薄く形成されるソース及びドレイン側高濃度領域は、半導体層の両端部から同じ領域幅で形成される。
また本発明の半導体装置の製造方法は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成するレジスト形成工程と、前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有し、前記エッチング工程において、膜厚を厚く形成した前記レジストの下方の前記半導体膜に前記高濃度不純物が注入された不純物領域で、かつ、前記チャネル領域のチャネル長に平行に延在する不純物領域の前記半導体膜を除去することを特徴とする。
この方法によれば、少なくともチャネル領域のチャネル長に平行に延在する不純物領域をエッチング処理により除去する。これにより、上記不純物領域をパスとしたソース領域からドレイン領域への電荷のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、半導体装置の正確なスイッチングが可能となる。
また、上記の製造方法においても、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また、上記の製造方法においても、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また本発明は、上記半導体装置の製造方法により製造された半導体装置であって、前記ソース側高濃度領域と前記ドレイン側高濃度領域の幅は、前記ソース側低濃度領域と前記ドレイン側低濃度領域の幅以下であることを特徴とする。
この構成によれば、膜厚を厚く形成したレジストの直下の不純物領域を確実に除去することができる。これにより、上記不純物領域をパスとしたソース領域からドレイン領域への電荷のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、半導体装置の正確なスイッチングが可能となる。
また、本願発明は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成するレジスト形成工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に前記低濃度不純物より高濃度の不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする。
本願発明の製造方法により製造した半導体装置は、いわゆるＧＯＬＤ構造を有する半導体装置であり、ホットキャリア対策効果に優れているという特性を有している。
このような構成によれば、レジストを半導体層上に直接的に形成した後、このレジストのソース及びドレイン側低濃度領域もしくは低濃度領域及び高濃度領域に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記レジストをマスクとして半導体層を所定形状にエッチングするとともに、再度上記レジストをマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、１回のフォトリソグラフィー工程により形成した所定形状のレジストを、半導体層のエッチングと、不純物の注入との両工程に併用することができる。そのため、ゲート電極を所定形状にパターニングする工程と合わせて２回のフォトリソグラフィー工程によりＧＯＬＤ構造を有する半導体装置を形成することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、レジスト剥離等の工程についても同時に削減することができる。
このような構成によれば、レジストを半導体層上に直接的に形成した後、このレジストのソース及びドレイン側低濃度領域もしくは低濃度領域及び高濃度領域に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記レジストをマスクとして半導体層を所定形状にエッチングするとともに、再度上記レジストをマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、１回のフォトリソグラフィー工程により形成した所定形状のレジストを、半導体層のエッチングと、不純物の注入との両工程に併用することができる。そのため、ゲート電極を所定形状にパターニングする工程と合わせて２回のフォトリソグラフィー工程によりＧＯＬＤ構造を有する半導体装置を形成することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、レジスト剥離等の工程についても同時に削減することができる。
また、本願発明の製造方法では、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。したがって、微細化に対応できるとともに歩留まりを向上させることができる。
また、半導体装置の製造方法においては、前記半導体膜が多結晶シリコンからなる方法とすることができる。
上記の半導体装置の製造方法では、半導体膜が多結晶シリコンからなる場合であっても、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。
上記の半導体装置の製造方法では、半導体膜が多結晶シリコンからなる場合であっても、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。
また、半導体装置の製造方法の前記レジスト形成工程において、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応するレジストの膜厚を、５０ｎｍ〜２００ｎｍに形成することも好ましい。
このような構成によれば、イオン注入装置によって半導体層に照射された低濃度の不純物が、低濃度の状態を維持してレジストを通過することができる。従って、半導体層に高濃度不純物から構成されるソース及びドレイン領域を形成することができる。
上記の半導体装置の製造方法では、ソース側低濃度領域及びドレイン側低濃度領域に対応するレジストの膜厚を５０ｎｍ〜２００ｎｍに形成する場合であっても、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。
このような構成によれば、イオン注入装置によって半導体層に照射された低濃度の不純物が、低濃度の状態を維持してレジストを通過することができる。従って、半導体層に高濃度不純物から構成されるソース及びドレイン領域を形成することができる。
上記の半導体装置の製造方法では、ソース側低濃度領域及びドレイン側低濃度領域に対応するレジストの膜厚を５０ｎｍ〜２００ｎｍに形成する場合であっても、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成できる。
また、半導体装置の製造方法の前記低濃度不純物領域形成工程において、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記ソース側高濃度領域、前記ドレイン側高濃度領域前記、前記ドレイン側低濃度領域及び前記ソース側低濃度領域に対応する部分の前記半導体膜を露出させ、前記半導体膜に前記低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程を有することも好ましい。
レジストを半導体層上に成膜する場合、半導体層上に均一にレジストを成膜することが困難である。これにより、レジスト表面が平坦ではないため半導体層に均一に不純物が注入されない場合がある。これに対して、本願発明によれば、低濃度の不純物を注入する半導体層の領域が露出しているため、露出した平坦な半導体層に直接的に不純物を注入することができる。これにより、半導体層に不純物を均一に注入することができる。
レジストを半導体層上に成膜する場合、半導体層上に均一にレジストを成膜することが困難である。これにより、レジスト表面が平坦ではないため半導体層に均一に不純物が注入されない場合がある。これに対して、本願発明によれば、低濃度の不純物を注入する半導体層の領域が露出しているため、露出した平坦な半導体層に直接的に不純物を注入することができる。これにより、半導体層に不純物を均一に注入することができる。
また本発明の半導体装置の製造方法は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成するレジスト形成工程と、前記レジストの薄い部分を通して前記半導体膜に低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に前記低濃度不純物より高濃度の不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有し、前記エッチング工程において、膜厚を厚く形成した前記レジストの下方の前記半導体膜に前記低濃度不純物が注入された不純物領域で、かつ、前記チャネル領域のチャネル長に平行に延在する不純物領域の前記半導体膜を除去することを特徴とする。
この方法によれば、少なくともチャネル領域のチャネル長に平行に延在する不純物領域をエッチング処理により除去する。これにより、上記不純物領域をパスとしたソース領域からドレイン領域への電荷のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、半導体装置の正確なスイッチングが可能となる。
また、上記の製造方法においても、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また、上記の製造方法においても、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また本発明は、上記半導体装置の製造方法により製造された半導体装置であって、前記ソース側高濃度領域と前記ドレイン側高濃度領域の幅は、前記ソース側低濃度領域と前記ドレイン側低濃度領域の幅以下であることを特徴とする。
この構成によれば、膜厚を厚く形成したレジストの直下の不純物領域を確実に除去することができる。これにより、上記不純物領域をパスとしたソース領域からドレイン領域への電荷のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、半導体装置の正確なスイッチングが可能となる。
また、本願発明は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に前記半導体膜を形成する工程と、前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と前、記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、中央が平坦部であり、両端がテーパー部となるように前記レジストを形成するレジスト形成工程と、前記レジストのテーパー部を通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に濃度勾配領域及び前記チャネル領域を形成する工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、を有することを特徴とする。
このような構成によれば、レジストをテーパー状に形成しているため、半導体層の端部からチャネル領域への膜厚の増加に伴って、注入する不純物は膜厚に反比例して濃度勾配を持つ。即ち、半導体層の端部からチャネル領域に向かって徐々に不純物の濃度が低下する。従って、上記テーパー状のレジストを用いることにより一回の不純物注入により所定の濃度勾配を有する不純物領域、例えば、ソース及びドレイン高濃度不純物領域、ソース及びドレイン低濃度不純物領域を半導体層に形成することができる。
また、上記の製造方法においては、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、中央が平坦部であり、両端がテーパー部となるように前記レジストを形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また、上記の製造方法においては、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、中央が平坦部であり、両端がテーパー部となるように前記レジストを形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また、上記半導体装置の製造方法において、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する半導体装置と、前記チャネル領域及び前記濃度勾配領域の少なくとも一部に対応する位置にゲート電極を形成する半導体装置と、を同一基板上に形成することも好ましい。
このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、不純物注入の際のマスクとしてテーパー状のマスクを用いることによって、１回の不純物注入により同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の不純物領域を全てセルフアラインで形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、不純物注入の際のマスクとしてテーパー状のマスクを用いることによって、１回の不純物注入により同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の不純物領域を全てセルフアラインで形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、上記半導体装置の製造方法において、中央が平坦部であり、両端がテーパー部である前記レジストを用いて形成する半導体装置と、不純物を注入する領域の膜厚が薄く形成された前記レジストを用いて形成する半導体装置と、を同一基板上に形成することも好ましい。
このようにＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース側及びドレイン側高濃度領域に対応するレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
このようにＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース側及びドレイン側高濃度領域に対応するレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本願発明は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に前記半導体膜を形成する工程と、前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、後でチャネル領域となる中央が平坦部であり、後で高濃度注入領域となる端部の膜厚が前記平坦部よりも薄く、後で濃度勾配領域となる前記平坦部と膜厚が薄い前記端部との間がテーパー形状となるように前記レジストを形成するレジスト形成工程と、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に前記チャネル領域、前記高濃度注入領域及び前記濃度勾配領域を形成する工程と、前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、を有することを特徴とする。
このような構成によれば、レジストをテーパー状に形成しているため、高濃度領域からチャネル領域への膜厚の増加に伴って、注入する不純物は膜厚に反比例して濃度勾配を持つ。即ち、高濃度領域からチャネル領域に向かって徐々に不純物の濃度が低下する。従って、上記テーパー状のレジストを用いることにより１回の不純物注入により所定の濃度勾配を有する不純物領域、例えば、ソース及びドレイン高濃度不純物領域、ソース及びドレイン低濃度不純物領域を半導体層に形成することができる。
また、上記の製造方法においては、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、後でチャネル領域となる中央が平坦部であり、後で高濃度注入領域となる端部の膜厚が前記平坦部よりも薄く、後で濃度勾配領域となる前記平坦部と膜厚が薄い前記端部との間がテーパー形状となるように前記レジストを形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また、上記の製造方法においては、レジスト形成工程において、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、後でチャネル領域となる中央が平坦部であり、後で高濃度注入領域となる端部の膜厚が前記平坦部よりも薄く、後で濃度勾配領域となる前記平坦部と膜厚が薄い前記端部との間がテーパー形状となるように前記レジストを形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また、上記半導体装置の製造方法において、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する半導体装置と、前記チャネル領域及び前記濃度勾配領域の一部に対応する位置にゲート電極を形成する半導体装置と、を同一基板上に形成することも好ましい。
このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、不純物注入の際のマスクとしてテーパー状のマスクを用いることによって、１回の不純物注入により同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の不純物領域を全てセルフアラインで形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、不純物注入の際のマスクとしてテーパー状のマスクを用いることによって、１回の不純物注入により同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の不純物領域を全てセルフアラインで形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、上記半導体装置の製造方法においては、前記チャネル領域に相当する部分である中央が平坦部であり、前記高濃度注入領域である端部においては膜厚が薄く、前記平坦部と膜厚が薄い前記端部との間の前記濃度勾配領域がテーパー形状となるように形成された前記レジストを用いて形成する半導体装置と、不純物を注入する領域の膜厚が薄く形成された前記レジストを用いて形成する半導体装置と、を同一基板上に形成する方法とすることができる。
このようにＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース側及びドレイン側高濃度領域に対応するレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
このようにＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース側及びドレイン側高濃度領域に対応するレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本願発明は、ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、基板上に半導体膜を形成する工程と、前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、第１半導体装置形成領域において、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記チャネル領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚より薄くなるように前記レジストを形成するとともに、第２半導体装置形成領域において、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く、かつ、前記第１半導体装置形成領域における前記ソース側高濃度領域、前記ドレイン側高濃度領域に対応する前記レジストの膜厚よりも厚くなるように前記レジストを形成する工程と、前記第１及び第２半導体装置形成領域各々の前記半導体膜を前記レジストをマスクとしてエッチングするとともに、前記半導体膜に高濃度不純物を注入し、前記第１半導体装置形成領域には前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成し、前記第２半導体装置形成領域には前記ソース側低濃度領域、ドレイン側低濃度領域及び前記チャネル領域を形成する工程と、前記第１及び第２半導体装置形成領域各々に形成された前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、前記第１半導体装置形成領域において、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、前記第２半導体装置形成領域において、前記ゲート絶縁膜上に前記チャネル領域、ソース側低濃度領域及びドレイン側低濃度領域に対応する位置に前記ゲート電極を形成する工程と、前記第１及び第２半導体装置形成領域各々の前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記第１半導体装置形成領域にソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、前記第１半導体装置形成領域の全面をレジストで被覆するとともに、前記第２半導体装置形成領域の前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする。
本願発明は、レジストを露光することにより、高濃度不純物が通過する領域、低濃度不純物が通過する領域及び不純物を遮断する領域をレジストに形成している。即ち、レジストを露光することにより、レジストに３階調のパターンを形成している。このようにＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成において、３階調のパターンが形成されたレジストを形成することによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板上にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、上記の製造方法においては、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、第１半導体装置形成領域において、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記チャネル領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚より薄くなるように前記レジストを形成するとともに、第２半導体装置形成領域において、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く、かつ、前記第１半導体装置形成領域における前記ソース側高濃度領域、前記ドレイン側高濃度領域に対応する前記レジストの膜厚よりも厚くなるように前記レジストを形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
また、上記の製造方法においては、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、第１半導体装置形成領域において、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記チャネル領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚より薄くなるように前記レジストを形成するとともに、第２半導体装置形成領域において、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く、かつ、前記第１半導体装置形成領域における前記ソース側高濃度領域、前記ドレイン側高濃度領域に対応する前記レジストの膜厚よりも厚くなるように前記レジストを形成するので、所定の膜厚を有し、なおかつ、所定の平面形状を有するレジストを精度よく形成でき、微細化に対応できるとともに歩留まりを向上させることができる。
上記半導体装置の製造方法においては、前記バイナリレクチルを用いた露光時に、前記第２遮光部と前記第２透光部との境界が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせされる方法とすることができる。
上記半導体装置の製造方法においては、前記バイナリレクチルを用いた露光時に、前記第２遮光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせされる方法とすることができる。
上記半導体装置の製造方法においては、前記バイナリレクチルを用いた露光時に、前記第２透光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせされる方法とすることができる。
上記半導体装置の製造方法においては、前記バイナリレクチルを用いた露光時に、前記第２遮光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせされる方法とすることができる。
上記半導体装置の製造方法においては、前記バイナリレクチルを用いた露光時に、前記第２透光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせされる方法とすることができる。
上記半導体装置の製造方法においては、露光時におけるハーフトーンレクチルとバイナリレクチルとの位置合わせについては、半遮光部の透過率、露光量、目的とする半導体膜の平面形状に応じて、適宜決定することができる。
具体的には、レジストとしてポジ型レジストを用いる場合、前記バイナリレクチルを用いた露光時に、前記第２遮光部と前記第２透光部との境界が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせできる。
また、レジストとしてポジ型レジストを用いる場合、前記バイナリレクチルを用いた露光時に、前記第２遮光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせできる。
さらに、レジストとしてポジ型レジストを用いる場合、前記バイナリレクチルを用いた露光時に、前記第２透光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせできる。
具体的には、レジストとしてポジ型レジストを用いる場合、前記バイナリレクチルを用いた露光時に、前記第２遮光部と前記第２透光部との境界が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせできる。
また、レジストとしてポジ型レジストを用いる場合、前記バイナリレクチルを用いた露光時に、前記第２遮光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせできる。
さらに、レジストとしてポジ型レジストを用いる場合、前記バイナリレクチルを用いた露光時に、前記第２透光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせできる。
本願発明は、上記半導体装置の製造方法により製造された半導体装置である。
本願発明によれば、微細化に対応できるとともに歩留まりを向上させることができ、工程を簡略化でき、所定の電気的特性を有する半導体装置を得ることができる。
また、本願発明は、上記半導体装置を備える電気光学装置である。
本願発明によれば、小型で、少ない工程で製造できる電気光学装置を提供することができる。
なお、本願発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。
本願発明によれば、微細化に対応できるとともに歩留まりを向上させることができ、工程を簡略化でき、所定の電気的特性を有する半導体装置を得ることができる。
また、本願発明は、上記半導体装置を備える電気光学装置である。
本願発明によれば、小型で、少ない工程で製造できる電気光学装置を提供することができる。
なお、本願発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。
［第１の実施の形態］（電気光学装置の構造）
図１〜図３に基づいて、本発明に係る実施形態の電気光学装置の構造について説明する。本実施形態では、スイッチング素子としてＴＦＴ（薄膜半導体装置）を用いたアクティブマトリクス型の透過型液晶装置を例として説明する。
図１は本実施形態の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線等の等価回路図、図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の１ドットを拡大して示す平面図、図３は本実施形態の液晶装置の構造を示す断面図であって、図２のＡ−Ａ’線断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図１〜図３に基づいて、本発明に係る実施形態の電気光学装置の構造について説明する。本実施形態では、スイッチング素子としてＴＦＴ（薄膜半導体装置）を用いたアクティブマトリクス型の透過型液晶装置を例として説明する。
図１は本実施形態の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線等の等価回路図、図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の１ドットを拡大して示す平面図、図３は本実施形態の液晶装置の構造を示す断面図であって、図２のＡ−Ａ’線断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
本実施形態の液晶装置において、図１に示すように、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極９と当該画素電極９を制御するためのスイッチング素子であるＴＦＴ（薄膜半導体装置）９０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ９０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線６ａに対してグループ毎に供給される。
また、走査線３ａがＴＦＴ９０のゲートに電気的に接続されており、複数の走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極９はＴＦＴ９０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ９０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量９８が付加されている。
図３に示すように、本実施形態の液晶装置は、液晶層１０２を挟持して対向配置され、ＴＦＴ９０や画素電極９が形成されたＴＦＴアレイ基板１００と、共通電極１０８が形成された対向基板１０４とを具備して概略構成されている。
以下、図２に基づいて、ＴＦＴアレイ基板１００の平面構造について説明する。
ＴＦＴアレイ基板１００には、矩形状の画素電極９が複数、マトリクス状に設けられており、図２に示すように、各画素電極９の縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。本実施形態において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａ等が形成された領域が１ドットとなっている。
ＴＦＴアレイ基板１００には、矩形状の画素電極９が複数、マトリクス状に設けられており、図２に示すように、各画素電極９の縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。本実施形態において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａ等が形成された領域が１ドットとなっている。
データ線６ａは、ＴＦＴ９０を構成する多結晶半導体膜１４ａのうちソース領域１８に、コンタクトホール９２を介して電気的に接続されており、画素電極９は、多結晶半導体膜１４ａのうちドレイン領域１９に、コンタクトホール９６、ソース線６ｂ、コンタクトホール９４を介して電気的に接続されている。また、走査線３ａの一部が、多結晶半導体膜１４ａのうちチャネル領域２０に対向するように拡幅されており、走査線３ａの拡幅された部分が、ゲート電極として機能する。以下、走査線３ａにおいて、ゲート電極として機能する部分を単に「ゲート電極」と称し、符号２４ａで示す。また、ＴＦＴ９０を構成する多結晶半導体膜１４ａは、容量線３ｂと対向する部分にまで延設されており、この延設部分１ｆを下電極、容量線３ｂを上電極とする蓄積容量（蓄積容量素子）９８が形成されている。
次に、図３に基づいて、本実施形態の液晶装置の断面構造について説明する。
ＴＦＴアレイ基板１００は、ガラス等の透光性材料からなる基板本体（透光性基板）１０とその液晶層１０２側表面に形成された画素電極９、ＴＦＴ９０、配向膜１１を主体として構成されており、対向基板１０４はガラス等の透光性材料からなる基板本体１０４Ａとその液晶層１０２側表面に形成された共通電極１０８と配向膜１１０とを主体として構成されている。
ＴＦＴアレイ基板１００は、ガラス等の透光性材料からなる基板本体（透光性基板）１０とその液晶層１０２側表面に形成された画素電極９、ＴＦＴ９０、配向膜１１を主体として構成されており、対向基板１０４はガラス等の透光性材料からなる基板本体１０４Ａとその液晶層１０２側表面に形成された共通電極１０８と配向膜１１０とを主体として構成されている。
詳細には、ＴＦＴアレイ基板１００において、基板本体１０の直上に、シリコン酸化膜等からなる下地保護膜（緩衝膜）１２が形成されている。また、基板本体１０の液晶層１０２側表面にはインジウム錫酸化物（ＩＴＯ）等の透明導電性材料からなる画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用ＴＦＴ９０が設けられている。
下地保護膜１２上には、多結晶シリコンからなる多結晶半導体膜１４ａが所定のパターンで形成されており、この多結晶半導体膜１４ａ上に、シリコン酸化膜等からなるゲート絶縁膜２２が形成され、このゲート絶縁膜２２上に、走査線３ａ（ゲート電極２４ａ）が形成されている。本実施形態では、ゲート電極２４ａの側面はゲート絶縁膜２２の表面に対してテーパー状となっている。また、多結晶半導体膜１４ａのうち、ゲート絶縁膜２２を介してゲート電極２４ａと対向する領域が、ゲート電極２４ａからの電界によりチャネルが形成されるチャネル領域２０となっている。また、多結晶半導体膜１４ａにおいて、チャネル領域２０の一方側（図示左側）には、ソース領域１８が形成され、他方側（図示右側）にはドレイン領域１９が形成されている。そして、ゲート電極２４ａ、ゲート絶縁膜２２、後述するデータ線６ａ、ソース線６ｂ、多結晶半導体膜１４ａのソース領域１８、チャネル領域２０、ドレイン領域１９等により、画素スイッチング用ＴＦＴ９０が構成されている。
本実施形態において、画素スイッチング用ＴＦＴ９０は、ＬＤＤ構造を有するものとなっており、ソース領域１８及びドレイン領域１９には、各々、不純物濃度が相対的に高い高濃度領域（高濃度ソース領域、高濃度ドレイン領域）と、相対的に低い低濃度領域（ＬＤＤ領域（低濃度ソース領域、低濃度ドレイン領域））が形成されている。以下、高濃度ソース側高濃度領域、ソース側低濃度領域を、符号１８、２６で表し、ドレイン側高濃度領域、ドレイン側低濃度領域を、各々、符号１９、２７で表す。
また、走査線３ａ（ゲート電極２４ａ）が形成された基板本体１０上には、シリコン酸化膜等からなる第１層間絶縁膜４が形成されており、この第１層間絶縁膜４上に、データ線６ａ及びソース線６ｂが形成されている。データ線６ａは、第１層間絶縁膜４に形成されたコンタクトホール９２を介して、多結晶半導体膜１４ａのソース側高濃度領域１８に電気的に接続されており、ソース線６ｂは、第１層間絶縁膜４に形成されたコンタクトホール９４を介して、多結晶半導体膜１４ａのドレイン側高濃度領域１９に電気的に接続されている。
また、データ線６ａ、ソース線６ｂが形成された第１層間絶縁膜４上には、シリコン窒化膜等からなる第２層間絶縁膜５が形成されており、第２層間絶縁膜５上に、画素電極９が形成されている。画素電極９は、第２層間絶縁膜５に形成されたコンタクトホール９６を介して、ソース線６ｂに電気的に接続されている。
また、多結晶半導体膜１４ａのドレイン側高濃度領域１９からの延設部分１ｆ（下電極）に対して、ゲート絶縁膜２２と一体形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層に形成された容量線３ｂが上電極として対向配置されており、これら延設部分１ｆと容量線３ｂにより蓄積容量９８が形成されている。
また、ＴＦＴアレイ基板１００の液晶層１０２側最表面には、液晶層１０２内の液晶分子の配列を制御するための配向膜１１が形成されている。
また、多結晶半導体膜１４ａのドレイン側高濃度領域１９からの延設部分１ｆ（下電極）に対して、ゲート絶縁膜２２と一体形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層に形成された容量線３ｂが上電極として対向配置されており、これら延設部分１ｆと容量線３ｂにより蓄積容量９８が形成されている。
また、ＴＦＴアレイ基板１００の液晶層１０２側最表面には、液晶層１０２内の液晶分子の配列を制御するための配向膜１１が形成されている。
他方、対向基板１０４においては、基板本体１０４Ａの液晶層１０２側表面に、液晶装置に入射した光が、少なくとも、多結晶半導体膜１４ａのチャネル領域２０及び低濃度領域２６、２７に入射することを防止するための遮光膜１０６が形成されている。また、遮光膜１０６が形成された基板本体１０４Ａ上には、そのほぼ全面に渡って、ＩＴＯ等からなる共通電極１０８が形成され、その液晶層１０２側には、液晶層１０２内の液晶分子の配列を制御するための配向膜２２が形成されている。
（薄膜半導体装置の製造方法）
図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）は、本実施形態におけるＬＤＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。
まず、図４（ａ）に示すように、基板１０として、超音波洗浄等により清浄化したガラス基板等の透光性基板を用意する。その後、基板の表面温度が１５０〜４５０℃となる条件下で、基板１０の全面にシリコン酸化膜等からなる下地保護膜（緩衝膜）１２をプラズマＣＶＤ法等により１００〜５００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）は、本実施形態におけるＬＤＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。
まず、図４（ａ）に示すように、基板１０として、超音波洗浄等により清浄化したガラス基板等の透光性基板を用意する。その後、基板の表面温度が１５０〜４５０℃となる条件下で、基板１０の全面にシリコン酸化膜等からなる下地保護膜（緩衝膜）１２をプラズマＣＶＤ法等により１００〜５００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
次に、図４（ａ）に示すように、下地保護膜１２の全面に、非晶質シリコンからなる非晶質半導体膜１４をプラズマＣＶＤ法等により３０〜１００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。次に、非晶質半導体膜１４に対して、レーザーアニールを施すなどして、非晶質半導体膜１４を多結晶化し、多結晶シリコンからなる多結晶半導体膜１４ａを形成する。
次に、上記多結晶半導体膜１４ａ上の全面にポジ型レジストであるフォトレジスト１６を例えば２００ｎｍ〜５００ｎｍ成膜し、フォトリソグラフィー法により所定形状にパターニングする。本実施形態においては、ここでのフォトリソグラフィー法において、図２０に示すハーフトーンレクチルと図２０に示すバイナリレクチルとを用いてレジストを露光する。
図２０（ａ）は、ハーフトーンレクチルの一例を示した断面図であり、１個のＴＦＴに対応する部分のみを示したものである。図２０（ａ）に示すハーフトーンレクチル９１は、露光装置から照射される露光光を遮断する第１遮光部９１ａと、露光光を完全に透過させる第１透光部９１ｂと、第１遮光部９１ａと第１透光部９１ｂとの間に配置された半遮光部９１ｃとを備えている。第１遮光部９１ａは、Ｃｒからなる遮光膜によって遮光するものである。また、本実施形態において、半遮光部９１ｃは、露光光の透過する光強度を一定の割合で遮光して制御するものであり、スリット等からなる回折格子パターンが設けられたものや、光強度を調整するための膜が形成されているものである。
図２０（ｂ）は、バイナリレクチルの一例を示した断面図であり、１個のＴＦＴに対応する部分のみを示したものである。図２０（ｂ）に示すバイナリレクチル９２は、露光装置から照射される露光光を遮断する第２遮光部９２ａと、第２遮光部９２ａに隣接して配置され露光光を完全に透過させる第２透光部９２ｂとを備えている。第２遮光部９２ａは、Ｃｒからなる遮光膜によって遮光するものである。バイナリレクチル９２は、露光時に、ハーフトーンレクチル９１を構成する少なくとも第１遮光部９１ａおよび半遮光部９１ｃの一部が配置されるべき位置に、第２遮光部９２ａを位置合わせして使用される。
図２０（ａ）は、ハーフトーンレクチルの一例を示した断面図であり、１個のＴＦＴに対応する部分のみを示したものである。図２０（ａ）に示すハーフトーンレクチル９１は、露光装置から照射される露光光を遮断する第１遮光部９１ａと、露光光を完全に透過させる第１透光部９１ｂと、第１遮光部９１ａと第１透光部９１ｂとの間に配置された半遮光部９１ｃとを備えている。第１遮光部９１ａは、Ｃｒからなる遮光膜によって遮光するものである。また、本実施形態において、半遮光部９１ｃは、露光光の透過する光強度を一定の割合で遮光して制御するものであり、スリット等からなる回折格子パターンが設けられたものや、光強度を調整するための膜が形成されているものである。
図２０（ｂ）は、バイナリレクチルの一例を示した断面図であり、１個のＴＦＴに対応する部分のみを示したものである。図２０（ｂ）に示すバイナリレクチル９２は、露光装置から照射される露光光を遮断する第２遮光部９２ａと、第２遮光部９２ａに隣接して配置され露光光を完全に透過させる第２透光部９２ｂとを備えている。第２遮光部９２ａは、Ｃｒからなる遮光膜によって遮光するものである。バイナリレクチル９２は、露光時に、ハーフトーンレクチル９１を構成する少なくとも第１遮光部９１ａおよび半遮光部９１ｃの一部が配置されるべき位置に、第２遮光部９２ａを位置合わせして使用される。
そして、本実施形態においては、まず、多結晶半導体膜１４ａ上の全面に形成されたフォトレジスト１６を、図２０（ａ）に示すハーフトーンレクチル９１を用いて露光する。この露光は、ハーフトーンレクチル９１の半遮光部９１ｃを透過する露光光の光強度が制御されたハーフトーン露光である。ハーフトーン露光は、ハーフトーンレクチル９１の第１遮光部９１ａがチャネル領域２０ａに対応する位置に配置されるとともに、半遮光部９１ｃがソース側高濃度領域１８及びドレイン側高濃度領域１９に対応する位置に配置されるように、ハーフトーンレクチル９１を位置合わせして行なわれる。
次に、図２０（ｂ）に示すバイナリレクチル９２の第２遮光部９２ａが、多結晶半導体膜１４ａの平面形状に対応する位置に配置されるように、バイナリレクチル９２を位置合わせしてフォトレジスト１６を露光する。
次に、図２０（ｂ）に示すバイナリレクチル９２の第２遮光部９２ａが、多結晶半導体膜１４ａの平面形状に対応する位置に配置されるように、バイナリレクチル９２を位置合わせしてフォトレジスト１６を露光する。
本実施形態においては、フォトレジスト１６の露光量、半遮光部の透過率、ハーフトーンレクチル９１およびバイナリレクチル９２を構成する透光部、半遮光部、透光部の平面形状は、目的とする多結晶半導体膜１４ａの平面形状に応じて、適宜決定することができる。また、本実施形態においては、露光時におけるハーフトーンレクチル９１とバイナリレクチル９２との位置合わせについては、半遮光部の透過率、露光量、目的とする多結晶半導体膜１４ａの平面形状に応じて、適宜決定することができる。
具体的には、例えば、バイナリレクチル９２を用いた露光時に、第２遮光部９２ａと第２透光部９２ｂとの境界９２ｄが、ハーフトーンレクチル９１を用いた露光時に第１透光部９１ｂと半遮光部９１ｃとの境界９１ｄが配置されるべき位置となるように、位置合わせすることができる。
また、例えば、バイナリレクチル９２を用いた露光時に、第２遮光部９２ａが、ハーフトーンレクチル９１を用いた露光時に第１透光部９１ｂと半遮光部９１ｃとの境界９１ｄが配置されるべき位置となるように、位置合わせしてもよいし、バイナリレクチル９２を用いた露光時に、第２透光部９２ｂが、ハーフトーンレクチル９１を用いた露光時に第１透光部９１ｂと半遮光部９１ｃとの境界９１ｄが配置されるべき位置となるように、位置合わせしてもよい。
なお、バイナリレクチル９２を用いた露光時に、第２遮光部９２ａを、ハーフトーンレクチル９１を用いた露光時に第１透光部９１ｂと半遮光部９１ｃとの境界９１ｄが配置されるべき位置となるように、位置合わせする場合、バイナリレクチル９２の第２遮光部９２ａの位置は、現像されて得られるフォトレジスト１６の輪郭が、バイナリレクチル９２の第２遮光部９２ａを透過する光量と第２透光部９２ｂを透過する光量との光量差に基づいて形成される範囲内の位置とされる。
具体的には、例えば、バイナリレクチル９２を用いた露光時に、第２遮光部９２ａと第２透光部９２ｂとの境界９２ｄが、ハーフトーンレクチル９１を用いた露光時に第１透光部９１ｂと半遮光部９１ｃとの境界９１ｄが配置されるべき位置となるように、位置合わせすることができる。
また、例えば、バイナリレクチル９２を用いた露光時に、第２遮光部９２ａが、ハーフトーンレクチル９１を用いた露光時に第１透光部９１ｂと半遮光部９１ｃとの境界９１ｄが配置されるべき位置となるように、位置合わせしてもよいし、バイナリレクチル９２を用いた露光時に、第２透光部９２ｂが、ハーフトーンレクチル９１を用いた露光時に第１透光部９１ｂと半遮光部９１ｃとの境界９１ｄが配置されるべき位置となるように、位置合わせしてもよい。
なお、バイナリレクチル９２を用いた露光時に、第２遮光部９２ａを、ハーフトーンレクチル９１を用いた露光時に第１透光部９１ｂと半遮光部９１ｃとの境界９１ｄが配置されるべき位置となるように、位置合わせする場合、バイナリレクチル９２の第２遮光部９２ａの位置は、現像されて得られるフォトレジスト１６の輪郭が、バイナリレクチル９２の第２遮光部９２ａを透過する光量と第２透光部９２ｂを透過する光量との光量差に基づいて形成される範囲内の位置とされる。
次いで、現像することにより、図４（ｂ）に示すように、フォトレジスト１６の形状を、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９に対応するフォトレジスト１６領域の膜厚が、チャネル領域２０ａに対応するフォトレジスト１６の膜厚よりも薄くなるように形成する。つまり、多結晶半導体膜１４ａに高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト１６を高濃度の状態で通過し、上記ソース側高濃度領域１８及びドレイン側高濃度領域１９に注入されるようなフォトレジスト１６の膜厚であることを意味する。このようなフォトレジスト１６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。
一方、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９以外のチャネル領域２０ａに対応するフォトレジスト１６の膜厚としては、多結晶半導体膜１４ａに高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンをフォトレジスト１６領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記チャネル領域２０ａは、後述においてソース側低濃度領域２６、ドレイン側低濃度領域２７及びチャネル領域２０に対応する領域である。
一方、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９以外のチャネル領域２０ａに対応するフォトレジスト１６の膜厚としては、多結晶半導体膜１４ａに高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンをフォトレジスト１６領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記チャネル領域２０ａは、後述においてソース側低濃度領域２６、ドレイン側低濃度領域２７及びチャネル領域２０に対応する領域である。
次に、図４（ｃ）に示すように、上記所定形状にパターニングされたフォトレジスト１６をマスクとして、フォトレジスト１６の下層に形成されている多結晶半導体膜１４ａを所定形状にエッチングする。エッチング方法としては、ドライエッチング又はウエットエッチング等の各種方法が適用可能である。
続けて、図４（ｃ）に示すように、上記フォトレジスト１６をマスクとして、多結晶半導体膜１４ａに対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。これによって、上記フォトレジスト１６の膜厚が薄い領域については、上記高濃度の不純物イオンが高濃度の状態でフォトレジスト１６を通過し、多結晶半導体膜１４ａに注入される。このようにしてフォトレジスト１６をマスクとして、自己整合的（セルフアライメント）に多結晶半導体膜１４ａにソース側高濃度領域１８及びドレイン側高濃度領域１９を形成することができる。一方、上記フォトレジスト１６の膜厚が厚い領域については、上記高濃度の不純物イオンがフォトレジスト１６の領域内において遮断されるため、不純物イオンは多結晶半導体膜１４ａの領域には到達しない。このように所定濃度の不純物イオンが注入されなかった領域は、不純物が添加されない多結晶半導体膜１４ａから構成されるチャネル領域２０ａとなる。
また、多結晶半導体膜１４ａのエッチングを不純物イオン注入の後に実施する方法も好ましい。
続けて、図４（ｃ）に示すように、上記フォトレジスト１６をマスクとして、多結晶半導体膜１４ａに対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。これによって、上記フォトレジスト１６の膜厚が薄い領域については、上記高濃度の不純物イオンが高濃度の状態でフォトレジスト１６を通過し、多結晶半導体膜１４ａに注入される。このようにしてフォトレジスト１６をマスクとして、自己整合的（セルフアライメント）に多結晶半導体膜１４ａにソース側高濃度領域１８及びドレイン側高濃度領域１９を形成することができる。一方、上記フォトレジスト１６の膜厚が厚い領域については、上記高濃度の不純物イオンがフォトレジスト１６の領域内において遮断されるため、不純物イオンは多結晶半導体膜１４ａの領域には到達しない。このように所定濃度の不純物イオンが注入されなかった領域は、不純物が添加されない多結晶半導体膜１４ａから構成されるチャネル領域２０ａとなる。
また、多結晶半導体膜１４ａのエッチングを不純物イオン注入の後に実施する方法も好ましい。
本実施形態で特徴的な点は、上述したように、多結晶半導体膜１４ａに成膜したフォトレジスト１６を直接上記所定形状にパターニングし、これをマスクとして高濃度の不純物イオンを多結晶半導体膜１４ａに注入している点である。即ち、従来のようにゲート絶縁膜を介して高濃度の不純物イオンを注入するのではなく、ゲート絶縁膜を成膜する前に、多結晶半導体膜１４ａに高濃度の不純物イオンを注入している点である。従って、半導体装置の形成後において、本実施形態のゲート絶縁膜２２に含有する不純物濃度と、従来法におけるゲート絶縁膜に含有する不純物濃度とを比較した場合、従来法におけるゲート絶縁膜に含有する不純物濃度の方が高濃度の不純物を含有している。これにより、ゲート絶縁膜に含有する不純物濃度が例えば１×１０１４／ｃｍ２以上の濃度であれば、ゲート絶縁膜を介して高濃度の不純物イオンを注入したことになる。
次に、図５（ａ）に示すように、多結晶半導体膜１４ａ上に成膜されたフォトレジスト１６を剥離し、剥離した多結晶半導体膜１４ａ上を含む基板１０全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上に後述するゲート電極となる導電膜２４を全面に形成する。
次に、図５（ｂ）に示すように、上記導電膜２４上の全面にフォトレジスト３０を成膜し、フォトリソグラフィー法により上記フォトレジスト３０を露光、現像処理し所定形状にパターニングする。ここで、上記フォトレジスト３０は、下層に形成される図５（ｂ）のチャネル領域２０ａの領域幅よりも小さく、かつ、チャネル領域２０ａの両端部に後述するソース及びドレイン側低濃度領域２６、２７が形成されるように位置合わせして形成されている。
次に、図５（ｃ）に示すように、上記所定形状にパターニングしたフォトレジスト３０をマスクとして導電膜２４をエッチングし、ゲート電極２４ａを形成する。
続けて、ゲート電極２４ａをマスクとして例えば、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入する。このようにして、多結晶半導体膜１４ａ領域のチャネル領域２０の両端部に、ソース側低濃度領域２６及びドレイン側低濃度領域２７を形成する。このようにして、いわゆるＬＤＤ構造を有する半導体装置を形成する。
続けて、ゲート電極２４ａをマスクとして例えば、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入する。このようにして、多結晶半導体膜１４ａ領域のチャネル領域２０の両端部に、ソース側低濃度領域２６及びドレイン側低濃度領域２７を形成する。このようにして、いわゆるＬＤＤ構造を有する半導体装置を形成する。
上述した方法により製造されたＬＤＤ構造を有する半導体装置は、ソース側高濃度領域１８及びドレイン側高濃度領域１９の領域幅が、多結晶半導体膜１４ａの端部から同じ幅で形成されている。また、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９の膜厚は、ソース側低濃度領域２６、ドレイン側低濃度領域２７及びチャネル領域２０の膜厚よりも薄く形成されている。
以上説明したように、本実施形態では、フォトレジスト１６を半導体層上に直接的に形成した後、このフォトレジスト１６のソース側高濃度領域１８及びドレイン側高濃度領域１９に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成している。これにより、上記フォトレジスト１６をマスクとして多結晶半導体膜１４ａを所定形状にエッチングするとともに、再度上記フォトレジスト１６をマスクとして所定濃度の不純物を上記半導体層に注入することができる。即ち、一回のフォトリソグラフィー工程により形成した所定形状のフォトレジスト１６を、多結晶半導体膜１４ａのエッチングと、不純物の注入との両工程にマスクとして併用することができる。従って、従来法と比較して、フォトリソグラフィー工程を１回削減することができる。また、フォトリソグラフィー工程に付随する工程、例えば、フォトレジスト１６剥離等の工程についても同時に削減することができる。
また、本実施形態では、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてレジストを露光することによって、フォトレジスト１６のソース側高濃度領域１８及びドレイン側高濃度領域１９に対応する膜厚をフォトリソグラフィー法により所定形状に薄く形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト１６を精度よく形成できる。したがって、微細化に対応できるとともに歩留まりを向上させることができる。
ここで、図４（ｂ）および図２２を用いて、本実施形態の効果について説明する。図２２は、本実施形態の対比例であるＴＦＴの製造方法の一例を説明するための工程図である。図２２において、符号１２０は基板を示している。基板１２０上には、多結晶シリコン膜からなるソース側高濃度領域１１８、ドレイン側高濃度領域１１９、チャネル領域１２０ａが形成され、ソース側高濃度領域１１８、ドレイン側高濃度領域１１９、チャネル領域１２０ａの上には、フォトレジスト１１６が形成されている。
ここで、図４（ｂ）および図２２を用いて、本実施形態の効果について説明する。図２２は、本実施形態の対比例であるＴＦＴの製造方法の一例を説明するための工程図である。図２２において、符号１２０は基板を示している。基板１２０上には、多結晶シリコン膜からなるソース側高濃度領域１１８、ドレイン側高濃度領域１１９、チャネル領域１２０ａが形成され、ソース側高濃度領域１１８、ドレイン側高濃度領域１１９、チャネル領域１２０ａの上には、フォトレジスト１１６が形成されている。
図２２に示すフォトレジスト１１６は、図４（ｂ）に示す本実施形態におけるフォトレジスト１６と同様、多結晶シリコン膜のエッチングと不純物の注入との両工程にマスクとして併用されるものである。
このフォトレジスト１１６は、１つのハーフトーンレクチルのみを用いてレジストを露光し、現像してパターニングされたものであり、所定の平面形状を有し、ソース側高濃度領域１１８及びドレイン側高濃度領域１１９に対応するフォトレジスト１１６領域の膜厚が、チャネル領域１２０ａに対応するフォトレジスト１１６の膜厚よりも薄くなるように形成されたものである。
このフォトレジスト１１６は、１つのハーフトーンレクチルのみを用いてレジストを露光し、現像してパターニングされたものであり、所定の平面形状を有し、ソース側高濃度領域１１８及びドレイン側高濃度領域１１９に対応するフォトレジスト１１６領域の膜厚が、チャネル領域１２０ａに対応するフォトレジスト１１６の膜厚よりも薄くなるように形成されたものである。
図２２に示すように、対比例では、露光装置の精度や露光時における多結晶シリコン膜からの反射の影響やハーフトーンレチクルの半透過領域らの光漏れなどにより、フォトレジスト１１６の端部１１６ａが、所定の形状にパターニングされていない。このため、フォトレジスト１１６の端部１１６ａの膜厚やフォトレジスト１１６の平面形状のばらつきが大きいものとなっている。具体的には、多結晶シリコン膜上に１つのハーフトーンレクチルのみを用いて露光したフォトレジスト１１６を形成し、これをマスクとして多結晶シリコン膜をエッチングした場合、得られた多結晶シリコンからなる線には線幅の２０％程度のばらつき（ラフネス）が発生する。また、フォトレジスト１１６の平面形状のばらつきは、露光量を調整することにより抑制できるが、フォトレジスト１１６の輪郭線が、ハーフトーンレクチルの半遮光部を透過する光量と透光部を透過する光量との小さい光量差に基づいて形成されるため、所定の範囲以下のラフネスとしうる露光量のマージンが非常に狭く、ラフネスを効果的に抑制できなかった。特に、ソース側高濃度領域１１８及びドレイン側高濃度領域１１９に対応するフォトレジスト１１６領域の膜厚を５０ｎｍ〜２００ｎｍと薄く形成する場合、露光量のマージンが一層狭くなり、所定の膜厚および平面形状を有するフォトレジスト１１６を精度よく形成することは困難であった。
これに対し、図４（ｂ）に示す本実施形態では、図２０（ａ）に示す第１遮光部９１ａと、第１透光部９１ｂと、第１遮光部９１ａと第１透光部９１ｂとの間に配置された半遮光部９１ｃとを備えたハーフトーンレクチル９１を用いてフォトレジスト１６を露光した後、図２０（ｂ）に示す第２遮光部９２ａと第２遮光部９２ａに隣接して配置された第２透光部９２ｂとを備えたバイナリレクチル９２を用い、バイナリレクチル９２の第２遮光部９２ａを、少なくともハーフトーンレクチル９１の第１遮光部９１ａおよび半遮光部９１ｃの一部が配置されるべき位置に位置合わせして再度レジストを露光している。したがって、フォトレジスト１６は、ハーフトーンレクチル９１とバイナリレクチル９２とを用いて２回露光され、フォトレジスト１６の輪郭線は、バイナリレクチル９２の第２遮光部９２ａを透過する光量と第２透光部９２ｂを透過する光量との大きな光量差に基づいて形成される。よって、図４（ｂ）に示すように、フォトレジスト１６の輪郭線を精度良く形成することができる。具体的には、多結晶シリコン膜上にハーフトーンレクチル９１とバイナリレクチル９２とを用いて露光したフォトレジスト１６を形成し、これをマスクとして多結晶シリコン膜をエッチングした場合、得られた多結晶シリコンからなる線のばらつきは線幅の１０％程度となり、１μｍ以下の線幅の形成が可能となる。
また、バイナリレクチル９２を用いた露光時に、ソース側高濃度領域１８及びドレイン側高濃度領域１９に対応するフォトレジスト１６領域の膜厚を考慮して露光量を決定する必要がないので、上述した対比例と比較して、所定の範囲以下のラフネスとしうる露光量のマージンが非常に広くなり、露光量を調整することによりフォトレジスト１６の平面形状のばらつきを容易に抑制できる。
また、バイナリレクチル９２を用いた露光時に、ソース側高濃度領域１８及びドレイン側高濃度領域１９に対応するフォトレジスト１６領域の膜厚を考慮して露光量を決定する必要がないので、上述した対比例と比較して、所定の範囲以下のラフネスとしうる露光量のマージンが非常に広くなり、露光量を調整することによりフォトレジスト１６の平面形状のばらつきを容易に抑制できる。
また、フォトレジスト１６をマスクとして多結晶半導体膜１４ａに直接的に不純物注入を行うため、多結晶半導体膜１４ａ上に形成されるゲート絶縁膜２２を介さずに不純物を注入することができる。従って、不純物照射によるゲート絶縁膜２２へのダメージを回避することができ、絶縁性を確保した信頼性の高いゲート絶縁膜２２を提供することができる。
さらに、本実施形態では、フォトレジスト１６が、所定の膜厚を有し、なおかつ、所定の平面形状を有するものとなるので、ソース側高濃度領域１８及びドレイン側高濃度領域１９に対応する所定の濃度となるように多結晶半導体膜１４ａに不純物を精度よく選択的に注入できるとともに、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９における濃度のばらつきを小さくできる。したがって、所定の電気的特性を有する信頼性に優れた半導体装置が実現できる。
さらに、本実施形態では、フォトレジスト１６が、所定の膜厚を有し、なおかつ、所定の平面形状を有するものとなるので、ソース側高濃度領域１８及びドレイン側高濃度領域１９に対応する所定の濃度となるように多結晶半導体膜１４ａに不純物を精度よく選択的に注入できるとともに、多結晶半導体膜１４ａのソース側高濃度領域１８及びドレイン側高濃度領域１９における濃度のばらつきを小さくできる。したがって、所定の電気的特性を有する信頼性に優れた半導体装置が実現できる。
また、上記フォトレジスト１６をマスクとしてソース側高濃度領域１８及びドレイン側高濃度領域１９を形成し、上記ゲート電極２４ａをマスクとしてソース側低濃度領域２６及びドレイン側低濃度領域２７を形成しているため、全ての不純物領域を自己整合性（セルフアライン）で形成することができる。
さらに、上記多結晶半導体膜１４ａを所定形状にパターニングする前に、多結晶半導体膜１４ａに形成するソース側高濃度領域１８及びドレイン側高濃度領域１９を設定することができる。従って、多結晶半導体膜１４ａに不純物注入してソース側高濃度領域１８及びドレイン側高濃度領域１９を形成する際に、マスクと多結晶半導体膜１４ａとの位置合わせを行う必要がなく、高精度に上記ソース側高濃度領域１８及びドレイン側高濃度領域１９を多結晶半導体膜１４ａに形成することができる。
さらに、上記多結晶半導体膜１４ａを所定形状にパターニングする前に、多結晶半導体膜１４ａに形成するソース側高濃度領域１８及びドレイン側高濃度領域１９を設定することができる。従って、多結晶半導体膜１４ａに不純物注入してソース側高濃度領域１８及びドレイン側高濃度領域１９を形成する際に、マスクと多結晶半導体膜１４ａとの位置合わせを行う必要がなく、高精度に上記ソース側高濃度領域１８及びドレイン側高濃度領域１９を多結晶半導体膜１４ａに形成することができる。
［第２の実施形態］
次に、本実施形態におけるＧＯＬＤ構造を有する半導体装置の形成方法について図６（ａ）〜（ｃ）を参照して説明する。
図６（ａ）〜（ｃ）は、本実施形態におけるＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。なお、上記第１実施形態と同様の工程については本実施形態において説明を省略化又は簡略化し、共通の構成要素には同一の符号を付す。
次に、本実施形態におけるＧＯＬＤ構造を有する半導体装置の形成方法について図６（ａ）〜（ｃ）を参照して説明する。
図６（ａ）〜（ｃ）は、本実施形態におけるＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。なお、上記第１実施形態と同様の工程については本実施形態において説明を省略化又は簡略化し、共通の構成要素には同一の符号を付す。
まず、基板１０上の全面に下地保護膜１２を形成し、下地保護膜１２上に非結晶半導体膜を成膜する。次に、非結晶半導体膜をアニール処理することにより多結晶半導体膜１４ａに変換し、この多結晶半導体膜１４ａ上の全面にポジ型レジストであるフォトレジスト１６を例えば２００ｎｍ〜５００ｎｍ成膜し、フォトリソグラフィー法により所定形状にパターニングする。本実施形態においては、ここでのフォトリソグラフィー法において、上述した第１の実施形態と同様に、図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用いてレジストを露光する。
具体的には、上述した第１の実施形態と同様に、まず、多結晶半導体膜１４ａ上の全面に形成されたフォトレジスト１６を、図２０（ａ）に示すハーフトーンレクチル９１を用いて露光する。この露光は、ハーフトーンレクチル９１の第１遮光部９１ａが図６（ａ）に示すチャネル領域２０に対応する位置に配置されるとともに、半遮光部９１ｃが図６（ａ）に示すソース領域１８ａ及びドレイン領域１９ａに対応する位置に配置されるように、ハーフトーンレクチル９１を位置合わせして行なわれる。
次に、図２０（ｂ）に示すバイナリレクチル９２の第２遮光部９２ａが、多結晶半導体膜１４ａの平面形状に対応する位置に配置されるようにバイナリレクチル９２を位置合わせしてフォトレジスト１６を露光する。
具体的には、上述した第１の実施形態と同様に、まず、多結晶半導体膜１４ａ上の全面に形成されたフォトレジスト１６を、図２０（ａ）に示すハーフトーンレクチル９１を用いて露光する。この露光は、ハーフトーンレクチル９１の第１遮光部９１ａが図６（ａ）に示すチャネル領域２０に対応する位置に配置されるとともに、半遮光部９１ｃが図６（ａ）に示すソース領域１８ａ及びドレイン領域１９ａに対応する位置に配置されるように、ハーフトーンレクチル９１を位置合わせして行なわれる。
次に、図２０（ｂ）に示すバイナリレクチル９２の第２遮光部９２ａが、多結晶半導体膜１４ａの平面形状に対応する位置に配置されるようにバイナリレクチル９２を位置合わせしてフォトレジスト１６を露光する。
次いで、現像することにより、図６（ａ）に示すように、フォトレジスト１６の形状を、多結晶半導体膜１４ａの図６（ａ）に示すソース領域１８ａ及びドレイン領域１９ａに対応するフォトレジスト１６領域の膜厚が薄くなるように形成する。つまり、多結晶半導体膜１４ａに低濃度の不純物イオン注入を行った場合に、照射された低濃度の不純物イオンがフォトレジスト１６を低濃度の状態で通過し、上記所定領域に注入されるような膜厚にフォトレジスト１６を形成する。このようなフォトレジスト１６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。
一方、多結晶半導体膜１４ａのソース領域１８ａ及びドレイン領域１９ａ以外のチャネル領域２０に対応するフォトレジスト１６の膜厚としては、多結晶半導体膜１４ａに低濃度の不純物イオン注入を行った場合に、照射された低濃度の不純物イオンをフォトレジスト１６領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記ソース領域１８ａは、後述においてソース側高濃度領域１８及びソース側低濃度領域２６に対応する領域である。また、ドレイン領域１９ａは、後述においてドレイン側高濃度領域１９及びソース側低濃度領域２７に対応する領域である。
一方、多結晶半導体膜１４ａのソース領域１８ａ及びドレイン領域１９ａ以外のチャネル領域２０に対応するフォトレジスト１６の膜厚としては、多結晶半導体膜１４ａに低濃度の不純物イオン注入を行った場合に、照射された低濃度の不純物イオンをフォトレジスト１６領域内で遮断し、多結晶半導体膜１４ａに所定濃度の不純物イオンが到達しない程度の膜厚である。このようなフォトレジスト１６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記ソース領域１８ａは、後述においてソース側高濃度領域１８及びソース側低濃度領域２６に対応する領域である。また、ドレイン領域１９ａは、後述においてドレイン側高濃度領域１９及びソース側低濃度領域２７に対応する領域である。
次に、図６（ａ）に示すように、上記所定形状にパターニングされたフォトレジスト１６をマスクとして、フォトレジスト１６の下層に形成されている多結晶半導体膜１４ａを所定形状にエッチングする。エッチング方法としては、ドライエッチング又はウエットエッチング等の各種方法が適用可能である。
また、多結晶半導体膜１４ａのエッチングを不純物イオン注入の後に実施する方法も好ましい。
また、多結晶半導体膜１４ａのエッチングを不純物イオン注入の後に実施する方法も好ましい。
続けて、フォトレジスト１６をマスクとして、例えば約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入する。このようにして、図６（ａ）に示すように、多結晶半導体膜１４ａ領域に、低濃度の不純物が注入されたのソース領域１８ａ及びドレイン領域１９ａを形成する。この時、フォトレジスト１６の膜厚の厚い部分の直下に位置し、不純物イオンが注入されなかった領域はチャネル領域２０となっている。このようにフォトレジスト１６をマスクとして、自己整合的（セルフアライメント）に多結晶半導体膜１４ａ領域に低濃度不純物領域であるソース領域１８ａ及びドレイン領域１９ａを形成することができる。
次に、多結晶半導体膜１４ａ上に成膜されたフォトレジスト１６を剥離する。次に、図６（ｂ）に示すように、剥離した多結晶半導体膜１４ａ上を含む基板１０全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上に後述するゲート電極となる導電膜２４を全面に形成する。
次に、図６（ｂ）に示すように、上記導電膜２４上の全面にフォトレジスト３０を成膜し、フォトリソグラフィー法により上記フォトレジスト３０を露光、現像処理し所定形状にパターニングする。このフォトレジスト３０の幅は、図６（ｂ）に示すように、下層に形成されるチャネル領域２０の領域幅よりも大きく形成し、チャネル領域２０の両端部に形成されるソース領域１８ａ及びドレイン領域１９ａに一部が重なるようにする。即ち、図６（ｄ）に示すゲート電極２４ａの直下にソース領域１８ａ及びドレイン領域１９ａがオーバーラップするように形成される。
次に、図６（ｂ）に示すように、上記導電膜２４上の全面にフォトレジスト３０を成膜し、フォトリソグラフィー法により上記フォトレジスト３０を露光、現像処理し所定形状にパターニングする。このフォトレジスト３０の幅は、図６（ｂ）に示すように、下層に形成されるチャネル領域２０の領域幅よりも大きく形成し、チャネル領域２０の両端部に形成されるソース領域１８ａ及びドレイン領域１９ａに一部が重なるようにする。即ち、図６（ｄ）に示すゲート電極２４ａの直下にソース領域１８ａ及びドレイン領域１９ａがオーバーラップするように形成される。
次に、図６（ｃ）に示すように、上記所定形状にパターニングしたフォトレジスト３０をマスクとして導電膜２４をエッチングし、ゲート電極２４ａを形成する。
続けて、図６（ｄ）に示すように、ゲート電極２４ａをマスクとして、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。このように、ゲート電極２４ａに被覆されていない多結晶半導体膜１４ａ領域には、高濃度の不純物イオンが注入され、ソース側高濃度領域１８及びドレイン側高濃度領域１９が形成される。一方、ゲート電極２４ａに被覆されゲート電極２４ａの直下に位置する多結晶半導体膜１４ａ領域には、不純物イオンが遮断されるため、チャネル領域２０とその両端部にソース側低濃度領域２６及びドレイン側低濃度領域２７が形成される。本実施形態は上記第１実施形態と異なり、ソース側低濃度領域２６及びドレイン側低濃度領域２７がゲート電極２４ａの直下にオーバーラップした状態となっており、いわゆるＧＯＬＤ構造を有する半導体装置を形成している。
続けて、図６（ｄ）に示すように、ゲート電極２４ａをマスクとして、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。このように、ゲート電極２４ａに被覆されていない多結晶半導体膜１４ａ領域には、高濃度の不純物イオンが注入され、ソース側高濃度領域１８及びドレイン側高濃度領域１９が形成される。一方、ゲート電極２４ａに被覆されゲート電極２４ａの直下に位置する多結晶半導体膜１４ａ領域には、不純物イオンが遮断されるため、チャネル領域２０とその両端部にソース側低濃度領域２６及びドレイン側低濃度領域２７が形成される。本実施形態は上記第１実施形態と異なり、ソース側低濃度領域２６及びドレイン側低濃度領域２７がゲート電極２４ａの直下にオーバーラップした状態となっており、いわゆるＧＯＬＤ構造を有する半導体装置を形成している。
以上説明したように、上記第１実施形態において説明した工程を採用することによって、不純物イオンの注入工程の順番を変更し、ソース側低濃度領域１８及びドレイン側低濃度領域１９をゲート電極２４ａにまでオーバーラップして形成することにより、ＧＯＬＤ構造を有する半導体装置を形成することができる。
また、本実施形態では、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてレジストを露光することによって、フォトレジスト１６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト１６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
また、本実施形態では、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてレジストを露光することによって、フォトレジスト１６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト１６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
［第３の実施形態］
次に、同一基板上にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を同一基板に同時に形成する方法について図７（ａ）〜（ｃ）を参照して以下に説明する。なお、上記第１又は第２実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
次に、同一基板上にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を同一基板に同時に形成する方法について図７（ａ）〜（ｃ）を参照して以下に説明する。なお、上記第１又は第２実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
図７（ａ）〜（ｃ）は、本実施形態におけるＬＤＤ構造とＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。ここで、図７中右側に図示するＬＤＤ構造を有するＴＦＴ領域をＬＤＤ形成領域とし、図７中左側に図示するＧＯＬＤ構造を有するＴＦＴ領域をＧＯＬＤ形成領域とする。
図７（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２と非結晶半導体膜とを順次形成する。次に、非結晶半導体膜をアニール処理することにより多結晶半導体膜４４に変換し、この多結晶半導体膜４４上の全面にポジ型レジストであるフォトレジストを例えば２００ｎｍ〜５００ｎｍ成膜する。次に、フォトレジストを、図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用いて、フォトリソグラフィー法により所定形状にパターニングする。
図７（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２と非結晶半導体膜とを順次形成する。次に、非結晶半導体膜をアニール処理することにより多結晶半導体膜４４に変換し、この多結晶半導体膜４４上の全面にポジ型レジストであるフォトレジストを例えば２００ｎｍ〜５００ｎｍ成膜する。次に、フォトレジストを、図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用いて、フォトリソグラフィー法により所定形状にパターニングする。
本実施形態においては、ＬＤＤ形成領域においては第１の実施形態と同様にしてフォトレジストをパターニングして、図７（ａ）に示すように、ソース側高濃度領域４８及びドレイン側高濃度４９に対応するフォトレジストの膜厚を薄くしたフォトレジスト４６を形成する。ソース側高濃度領域４８及びドレイン側高濃度領域４９に対応するフォトレジスト４６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。一方、多結晶半導体膜４４のチャネル領域５０ａに対応するフォトレジスト４６の膜厚としては、多結晶半導体膜４４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト４６領域内で遮断される程度の膜厚である。フォトレジスト４６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記チャネル領域５０ａは、後述においてソース側低濃度領域５６、ドレイン側低濃度領域５７及びチャネル領域５０に対応する領域である。
なお、上記チャネル領域５０ａは、後述においてソース側低濃度領域５６、ドレイン側低濃度領域５７及びチャネル領域５０に対応する領域である。
また、図７（ａ）に示すように、ＧＯＬＤ領域においては、第２の実施形態と同様にしてフォトレジストをパターニングして、ソース領域７８ａ及びドレイン領域７９ａに対応するフォトレジストの膜厚を薄くしたフォトレジスト７６を形成する。具体的には、上記ＬＤＤ領域において用いたフォトレジスト４６の薄く形成した膜厚部分よりも厚くなおかつチャネル領域８０よりも薄く形成する。このとき、フォトレジスト７６のソース領域７８ａ及びドレイン領域７９ａに対応する領域のフォトレジスト７６の膜厚は、多結晶半導体膜７４に高濃度の不純物イオン注入を行った場合に、照射された低濃度の不純物イオンがフォトレジスト７６を低濃度の状態で通過し、上記所定領域に注入されるようなフォトレジスト７６の膜厚に形成する。即ち、高濃度の不純物イオンの一部がレジスト７６で遮断されて低濃度になり、多結晶半導体膜１４ａに到達するようになっている。
一方、多結晶半導体膜７４のチャネル領域８０に対応するフォトレジスト７６の膜厚としては、多結晶半導体膜７４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト７６領域内で遮断される程度の膜厚である。フォトレジスト７６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。
なお、上記ソース領域７８ａは、後述においてソース側高濃度領域７８及びソース側低濃度領域８６に対応する領域である。また、ドレイン領域７９ａは、後述においてドレイン側高濃度領域７９及びドレイン側低濃度領域８７に対応する領域である。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
なお、上記ソース領域７８ａは、後述においてソース側高濃度領域７８及びソース側低濃度領域８６に対応する領域である。また、ドレイン領域７９ａは、後述においてドレイン側高濃度領域７９及びドレイン側低濃度領域８７に対応する領域である。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、図７（ａ）に示すように、上記フォトレジスト４６、７６の各々をマスクとして、多結晶半導体膜４４に対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。これによって、ＬＤＤ領域において、上記フォトレジスト４６の膜厚が薄い領域には、高濃度の不純物を注入し、上記フォトレジスト４６をマスクとして自己整合的（セルフアライン）に多結晶半導体膜４４の領域にソース側高濃度領域４８及びドレイン側高濃度領域４９を形成する。また、フォトレジスト４６の直下の多結晶半導体膜４４領域には、フォトレジスト４６マスクにより不純物イオンを遮断するため、不純物イオンは上記多結晶半導体膜４４に注入されず、チャネル領域５０ａを形成する。
一方、ＧＯＬＤ領域においては、上記フォトレジスト７６の膜厚が薄い領域については、高濃度の不純物イオンがフォトレジスト７６の膜厚によって、低濃度の状態でフォトレジスト７６を通過し、多結晶半導体膜７４に注入される。このようにして、フォトレジスト７６をマスクとして自己整合的（セルフアライン）に多結晶半導体膜７４に低濃度不純物領域であるソース領域７８ａ及びドレイン領域７９ａを形成する。また、フォトレジスト７６の直下の多結晶半導体膜７４領域には、フォトレジスト７６マスクにより不純物イオンが遮断されるため、不純物イオンは上記多結晶半導体膜７４に注入されず、チャネル領域８０が形成される。
次に、図７（ｂ）に示すように、多結晶半導体膜４４、７４への不純物注入工程の後、多結晶半導体膜４４、７４上に形成されたフォトレジスト４６、７６の各々を剥離する。
次に、多結晶半導体膜４４、７４上にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを成膜し、このフォトレジストを所定形状にパターニングする。そして、所定形状にパターニングしたフォトレジストをマスクとして下層に形成される導電膜をエッチングする。エッチング後、ＬＤＤ形成領域においてはチャネル領域５０に対応する位置にゲート電極５４が形成される。また、ＧＯＬＤ形成領域においては、後述するチャネル領域８０とソース側低濃度領域８６及びゲート側低濃度領域８７に対応する位置にゲート電極８４が形成される。
次に、多結晶半導体膜４４、７４上にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを成膜し、このフォトレジストを所定形状にパターニングする。そして、所定形状にパターニングしたフォトレジストをマスクとして下層に形成される導電膜をエッチングする。エッチング後、ＬＤＤ形成領域においてはチャネル領域５０に対応する位置にゲート電極５４が形成される。また、ＧＯＬＤ形成領域においては、後述するチャネル領域８０とソース側低濃度領域８６及びゲート側低濃度領域８７に対応する位置にゲート電極８４が形成される。
次に、図７（ｂ）に示すように、ゲート電極５４、８４をマスクとして、例えば、０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を多結晶半導体膜４４、７４の各々に注入する。
これにより、ＬＤＤ形成領域においては、チャネル領域５０の両端部にソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。これにより、ＬＤＤ構造を有する半導体装置を形成することができる。一方、ＧＯＬＤ構造領域においては、低濃度の不純物が再注入されるので、不純物が注入されるソース領域７８ａ及びドレイン領域７９ａは低濃度不純物領域である。
これにより、ＬＤＤ形成領域においては、チャネル領域５０の両端部にソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。これにより、ＬＤＤ構造を有する半導体装置を形成することができる。一方、ＧＯＬＤ構造領域においては、低濃度の不純物が再注入されるので、不純物が注入されるソース領域７８ａ及びドレイン領域７９ａは低濃度不純物領域である。
次に、図７（ｃ）に示すように、ＬＤＤ形成領域においては、高濃度不純物注入から保護するため、上記形成されたＬＤＤ構造を有する半導体装置の全面を被覆するようにフォトレジスト６０を形成する。次に、ＧＯＬＤ形成領域においては、ゲート電極８４をマスクとして、例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で高濃度の不純物イオン（リンイオン）を多結晶半導体膜７４に注入する。これにより、低濃度不純物領域であるソース領域７８ａ及びドレイン領域７９ａのゲート電極８４に被覆されていない領域は、高濃度不純物からなるソース側高濃度領域７８及びドレイン側高濃度領域７９となる。そして、ゲート電極８４の直下には、ソース側低濃度領域８６及びドレイン側低濃度領域８７がオーバーラップした状態となり、ＧＯＬＤ構造を有する半導体装置を形成している。
本実施形態によれば、液晶表示装置のＴＦＴアレイ基板１００には、種々の回路が搭載されているが、要求される機能に応じてＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。例えば、画素電極を駆動させるスイッチング素子としてのＴＦＴには、オフ電流値の小さいＬＤＤ構造を有する半導体装置を形成し、画素周辺部に設けられる駆動回路を構成するＴＦＴには、ホットキャリア対策効果に優れたＧＯＬＤ構造を有する半導体装置を形成することができる。
また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてソース領域及びドレイン領域に対応するフォトレジストを薄く形成したマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板上にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本実施形態では、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトレジストを露光することによって、フォトレジスト４６、７６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト４６、７６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
また、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてソース領域及びドレイン領域に対応するフォトレジストを薄く形成したマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板上にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本実施形態では、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトレジストを露光することによって、フォトレジスト４６、７６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト４６、７６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
［第４の実施形態］
次に、上記第３実施形態と同様に、同一基板上に同時にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図８（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第３実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
次に、上記第３実施形態と同様に、同一基板上に同時にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図８（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第３実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
図８（ａ）及び（ｂ）は、本実施形態におけるＬＤＤ構造とＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。ここで、図８中右側に図示するＬＤＤ構造を有するＴＦＴ領域をＬＤＤ形成領域とし、図８中左側に図示するＧＯＬＤ構造を有するＴＦＴ領域をＧＯＬＤ形成領域とする。
図８（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２と非結晶半導体膜とを順次形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜に変換し、この多結晶半導体膜上にフォトレジストを成膜する。次に、フォトレジストを、図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用い、第３実施形態と同様にして、フォトリソグラフィー法により所定形状にパターニングする。なお、本実施形態においては、ハーフトーンレクチル９１の半遮光部９１ｃとして、第１遮光部９１ａから第１透光部９１ｂに向かって段階的に遮光量が少なくなるように露光光の透過する光強度を制御するものを使用している。
図８（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２と非結晶半導体膜とを順次形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜に変換し、この多結晶半導体膜上にフォトレジストを成膜する。次に、フォトレジストを、図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用い、第３実施形態と同様にして、フォトリソグラフィー法により所定形状にパターニングする。なお、本実施形態においては、ハーフトーンレクチル９１の半遮光部９１ｃとして、第１遮光部９１ａから第１透光部９１ｂに向かって段階的に遮光量が少なくなるように露光光の透過する光強度を制御するものを使用している。
図８（ａ）に示すように、ＬＤＤ形成領域において、フォトレジスト４６は、多結晶半導体膜４４の端部からチャネル領域５０方向に向かってフォトレジストの膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成されている。さらに具体的には、上記テーパー状のフォトレジスト４６は、中央を平坦状に形成し、端部をテーパー状に形成する。
一方、ＧＯＬＤ形成領域においても同様に、フォトレジスト７６は、フォトレジスト７６を多結晶半導体膜７４の端部からチャネル領域８０方向に向かってフォトレジストの膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成されている。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
一方、ＧＯＬＤ形成領域においても同様に、フォトレジスト７６は、フォトレジスト７６を多結晶半導体膜７４の端部からチャネル領域８０方向に向かってフォトレジストの膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成されている。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、図８（ａ）に示すように、上記フォトレジスト４６、７６をマスクとして、多結晶半導体膜４４、７４の各々に対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。
注入により、ＬＤＤ形成領域において、フォトレジスト４６をテーパー状に形成している領域は、多結晶半導体膜４４のソース側高濃度領域４８及びドレイン側高濃度領域４９からチャネル領域５０に向かってフォトレジスト４６の膜厚が徐々に厚くなるにつれ、注入される不純物の濃度が低くなる。このように、濃度勾配を有する濃度勾配領域を形成している。この結果、図８（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト４６の直下領域には、高濃度の不純物イオンが多結晶半導体膜４４に注入され、多結晶半導体膜４４の領域にソース側高濃度領域４８及びドレイン側低濃度領域４９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト４６の直下領域には、低濃度の不純物イオンが多結晶半導体膜４４に注入され、ソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。上記フォトレジスト４６の膜厚が最も厚い領域の直下には、チャネル領域５０が形成されている。
なお、上記多結晶半導体膜４４は、上述したように多結晶半導体膜４４の両端部からチャネル領域５０に向かって濃度勾配領域を形成しているが、本実施形態においては上記実施形態と整合性を図るため、所定の不純物濃度を境界として、便宜的に多結晶半導体膜を高濃度不純物領域と低濃度不純物領域とに分けて説明している。
注入により、ＬＤＤ形成領域において、フォトレジスト４６をテーパー状に形成している領域は、多結晶半導体膜４４のソース側高濃度領域４８及びドレイン側高濃度領域４９からチャネル領域５０に向かってフォトレジスト４６の膜厚が徐々に厚くなるにつれ、注入される不純物の濃度が低くなる。このように、濃度勾配を有する濃度勾配領域を形成している。この結果、図８（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト４６の直下領域には、高濃度の不純物イオンが多結晶半導体膜４４に注入され、多結晶半導体膜４４の領域にソース側高濃度領域４８及びドレイン側低濃度領域４９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト４６の直下領域には、低濃度の不純物イオンが多結晶半導体膜４４に注入され、ソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。上記フォトレジスト４６の膜厚が最も厚い領域の直下には、チャネル領域５０が形成されている。
なお、上記多結晶半導体膜４４は、上述したように多結晶半導体膜４４の両端部からチャネル領域５０に向かって濃度勾配領域を形成しているが、本実施形態においては上記実施形態と整合性を図るため、所定の不純物濃度を境界として、便宜的に多結晶半導体膜を高濃度不純物領域と低濃度不純物領域とに分けて説明している。
同様に、ＧＯＬＤ領域においても、図８（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト７６の直下領域には、高濃度の不純物イオンを多結晶半導体膜７４に注入し、多結晶半導体膜７４の領域にソース側高濃度領域７８及びドレイン側高濃度領域７９を形成する。一方、低濃度の不純物が通過することができるフォトレジスト７６の直下領域には、低濃度の不純物イオンを多結晶半導体膜７４に注入し、ソース側低濃度領域８６及びドレイン側低濃度領域８７を形成している。また、上記フォトレジスト７６の膜厚が最も厚い領域の直下には、チャネル領域８０を形成する。
次に、図８（ｂ）に示すように、多結晶半導体膜４４、７４への不純物注入工程の後、多結晶半導体膜４４、７４上に形成されたフォトレジスト４６、７６の各々を剥離する。
次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。このフォトレジストのパターニング形状として、ＬＤＤ形成領域においては、上記多結晶半導体膜４４のチャネル領域５０の領域幅と等しくなるようにフォトレジストをパターニングする。一方、ＧＯＬＤ形成領域においては、図８（ｂ）に示すように、上記多結晶半導体膜７４のチャネル領域８０とこの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度領域８７の領域幅と等しい、もしくは一部ソース側低濃度領域８６及びドレイン側低濃度領域８７の領域にオーバーラップするようにフォトレジストをパターニングする。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。この結果、ＬＤＤ構造領域においてはゲート電極５４が形成され、ＧＯＬＤ構造領域においてはゲート電極８４が形成される。
このようにして、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。このフォトレジストのパターニング形状として、ＬＤＤ形成領域においては、上記多結晶半導体膜４４のチャネル領域５０の領域幅と等しくなるようにフォトレジストをパターニングする。一方、ＧＯＬＤ形成領域においては、図８（ｂ）に示すように、上記多結晶半導体膜７４のチャネル領域８０とこの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度領域８７の領域幅と等しい、もしくは一部ソース側低濃度領域８６及びドレイン側低濃度領域８７の領域にオーバーラップするようにフォトレジストをパターニングする。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。この結果、ＬＤＤ構造領域においてはゲート電極５４が形成され、ＧＯＬＤ構造領域においてはゲート電極８４が形成される。
このようにして、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
以上説明したように、ＬＤＤ及びＧＯＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板上にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトレジストを露光することによって、フォトレジスト４６、７６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト４６、７６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトレジストを露光することによって、フォトレジスト４６、７６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト４６、７６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
［第５の実施形態］
次に、上記第４実施形態と同様に、同一基板上に同時にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図９（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第４実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
次に、上記第４実施形態と同様に、同一基板上に同時にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図９（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第４実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
図９（ａ）及び（ｂ）は、本実施形態におけるＬＤＤ構造とＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。ここで、図９中右側に図示するＬＤＤ構造を有するＴＦＴ領域をＬＤＤ形成領域とし、図９中左側に図示するＧＯＬＤ構造を有するＴＦＴ領域をＧＯＬＤ形成領域とする。
図９（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２と非結晶半導体膜とを順次形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜に変換し、この多結晶半導体膜上にフォトレジストを成膜する。次に、フォトレジストを、図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用い、第３実施形態と同様にして、フォトリソグラフィー法により所定形状にパターニングする。なお、本実施形態においては、ハーフトーンレクチル９１の半遮光部９１ｃとして、第１遮光部９１ａから第１透光部９１ｂ側に向かって段階的に遮光量が少なくなるように露光光の透過する光強度を制御する段階露光部と、段階露光部と第１透光部９１ｂとの間に設けられ、露光光の透過する光強度を段階露光部の最も少ない遮光量で一定の割合で遮光する定量遮光部とを備えたものを使用している。
具体的には、ハーフトーンレクチル９１を用いる露光は、ハーフトーンレクチル９１の第１遮光部９１ａがチャネル領域５０、８０に対応する位置に配置されるとともに、半遮光部９１ｃの段階露光部がソース側低濃度領域５６、８６及びドレイン側低濃度領域５７、８７に対応する位置に配置され、半遮光部９１ｃの定量遮光部がソース側高濃度領域４８、７８及びドレイン側高濃度領域４９、７９に対応する位置に配置されるように、ハーフトーンレクチル９１を位置合わせして行なわれる。
図９（ａ）に示すように、まず、基板４０上の全面に下地保護膜４２と非結晶半導体膜とを順次形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜に変換し、この多結晶半導体膜上にフォトレジストを成膜する。次に、フォトレジストを、図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用い、第３実施形態と同様にして、フォトリソグラフィー法により所定形状にパターニングする。なお、本実施形態においては、ハーフトーンレクチル９１の半遮光部９１ｃとして、第１遮光部９１ａから第１透光部９１ｂ側に向かって段階的に遮光量が少なくなるように露光光の透過する光強度を制御する段階露光部と、段階露光部と第１透光部９１ｂとの間に設けられ、露光光の透過する光強度を段階露光部の最も少ない遮光量で一定の割合で遮光する定量遮光部とを備えたものを使用している。
具体的には、ハーフトーンレクチル９１を用いる露光は、ハーフトーンレクチル９１の第１遮光部９１ａがチャネル領域５０、８０に対応する位置に配置されるとともに、半遮光部９１ｃの段階露光部がソース側低濃度領域５６、８６及びドレイン側低濃度領域５７、８７に対応する位置に配置され、半遮光部９１ｃの定量遮光部がソース側高濃度領域４８、７８及びドレイン側高濃度領域４９、７９に対応する位置に配置されるように、ハーフトーンレクチル９１を位置合わせして行なわれる。
そして、ＬＤＤ形成領域において、フォトレジスト４６は、図９（ａ）に示すように、チャンネル領域８０に相当する中央が平坦部であり、その外側に濃度勾配領域に相当するテーパー部を形成し、さらにその外側に高濃度注入領域に相当する所定の薄膜化された部分を形成する。
一方、ＧＯＬＤ形成領域においても同様に、フォトレジスト７６は、チャンネル領域８０に相当する中央が平坦部であり、その外側に濃度勾配領域に相当するテーパー部を形成し、さらにその外側に高濃度注入領域に相当する所定の薄膜化された部分を形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
一方、ＧＯＬＤ形成領域においても同様に、フォトレジスト７６は、チャンネル領域８０に相当する中央が平坦部であり、その外側に濃度勾配領域に相当するテーパー部を形成し、さらにその外側に高濃度注入領域に相当する所定の薄膜化された部分を形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、図９（ａ）に示すように、上記フォトレジスト４６、７６をマスクとして、多結晶半導体膜４４、７４の各々に対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。
注入により、ＬＤＤ形成領域において、フォトレジスト４６をテーパー状に形成している領域は、多結晶半導体膜４４のソース側高濃度領域４８及びドレイン側高濃度領域４９からチャネル領域５０に向かってフォトレジスト４６の膜厚が徐々に厚くなるにつれ、注入される不純物の濃度が低くなる。このように、濃度勾配を有する濃度勾配領域を形成している。この結果、図９（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト４６の直下領域には、高濃度の不純物イオンが多結晶半導体膜４４に注入され、多結晶半導体膜４４の領域にはソース側高濃度領域４８及びドレイン側低濃度領域４９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト４６のテーパー部直下領域には、低濃度の不純物イオンが多結晶半導体膜４４に注入され、ソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。上記フォトレジスト４６の膜厚が最も厚い領域の直下には、チャネル領域５０が形成されている。
なお、上記多結晶半導体膜４４は、上述したように多結晶半導体膜４４の高濃度領域からチャネル領域２０に向かって濃度勾配領域を形成しているが、本実施形態においては上記実施形態と整合性を図るため、所定の不純物濃度を境界として便宜的に多結晶半導体膜を高濃度不純物領域と低濃度不純物領域とに分けて説明している。従って、本実施形態におけるフォトレジスト４６のテーパー部直下の濃度勾配領域は、便宜上低濃度不純物領域と称している。
注入により、ＬＤＤ形成領域において、フォトレジスト４６をテーパー状に形成している領域は、多結晶半導体膜４４のソース側高濃度領域４８及びドレイン側高濃度領域４９からチャネル領域５０に向かってフォトレジスト４６の膜厚が徐々に厚くなるにつれ、注入される不純物の濃度が低くなる。このように、濃度勾配を有する濃度勾配領域を形成している。この結果、図９（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト４６の直下領域には、高濃度の不純物イオンが多結晶半導体膜４４に注入され、多結晶半導体膜４４の領域にはソース側高濃度領域４８及びドレイン側低濃度領域４９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト４６のテーパー部直下領域には、低濃度の不純物イオンが多結晶半導体膜４４に注入され、ソース側低濃度領域５６及びドレイン側低濃度領域５７が形成される。上記フォトレジスト４６の膜厚が最も厚い領域の直下には、チャネル領域５０が形成されている。
なお、上記多結晶半導体膜４４は、上述したように多結晶半導体膜４４の高濃度領域からチャネル領域２０に向かって濃度勾配領域を形成しているが、本実施形態においては上記実施形態と整合性を図るため、所定の不純物濃度を境界として便宜的に多結晶半導体膜を高濃度不純物領域と低濃度不純物領域とに分けて説明している。従って、本実施形態におけるフォトレジスト４６のテーパー部直下の濃度勾配領域は、便宜上低濃度不純物領域と称している。
同様に、ＧＯＬＤ領域においても、図９（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト７６の直下領域には、高濃度の不純物イオンが多結晶半導体膜７４に注入され、多結晶半導体膜７４の領域にソース側高濃度領域７８及びドレイン側高濃度領域７９が形成される。一方、低濃度の不純物が通過することができるフォトレジスト７６のテーパー部直下領域には、低濃度の不純物イオンが多結晶半導体膜７４に注入され、ソース側低濃度領域８６及びドレイン側低濃度領域８７が形成される。また、上記フォトレジスト７６の膜厚が最も厚い領域の直下には、チャネル領域８０が形成される。
次に、図９（ｂ）に示すように、多結晶半導体膜４４、７４への不純物注入工程の後、多結晶半導体膜４４、７４上に形成されたフォトレジスト４６、７６の各々を剥離する。
次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。このフォトレジストのパターニング形状として、ＬＤＤ形成領域においては、上記多結晶半導体膜４４のチャネル領域５０の領域幅と等しくなるようにフォトレジストをパターニングする。一方、ＧＯＬＤ形成領域においては、図９（ｂ）に示すように、上記多結晶半導体膜７４のチャネル領域８０とこの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度領域８７の領域幅と等しくもしくは一部ソース側低濃度領域８６及びドレイン側低濃度領域８７の領域にオーバーラップするようにフォトレジストをパターニングする。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。この結果、ＬＤＤ構造領域においてはゲート電極５４を形成し、ＧＯＬＤ構造領域においてはゲート電極８４を形成する。
このようにして、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。このフォトレジストのパターニング形状として、ＬＤＤ形成領域においては、上記多結晶半導体膜４４のチャネル領域５０の領域幅と等しくなるようにフォトレジストをパターニングする。一方、ＧＯＬＤ形成領域においては、図９（ｂ）に示すように、上記多結晶半導体膜７４のチャネル領域８０とこの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度領域８７の領域幅と等しくもしくは一部ソース側低濃度領域８６及びドレイン側低濃度領域８７の領域にオーバーラップするようにフォトレジストをパターニングする。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。この結果、ＬＤＤ構造領域においてはゲート電極５４を形成し、ＧＯＬＤ構造領域においてはゲート電極８４を形成する。
このようにして、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
以上説明したように、ＬＤＤ及びＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を減少させて同一基板にＬＤＤ及びＧＯＬＤを形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトレジストを露光することによって、フォトレジスト４６、７６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト４６、７６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトレジストを露光することによって、フォトレジスト４６、７６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト４６、７６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
［第６の実施形態］
次に、上記第３〜第５実施形態と同様に、同一基板上にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図１０（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第５実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
次に、上記第３〜第５実施形態と同様に、同一基板上にＬＤＤ構造とＧＯＬＤ構造とを備える半導体装置を形成する方法について図１０（ａ）及び（ｂ）を参照して以下に説明する。なお、上記第１〜第５実施形態と同様の工程については本実施形態において説明を省略化又は簡略化する。
図１０（ａ）及び（ｂ）は、本実施形態におけるＬＤＤ構造とＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。ここで、図１０中右側に図示するＬＤＤ構造を有するＴＦＴ領域をＬＤＤ形成領域とし、図１０中左側に図示するＧＯＬＤ構造を有するＴＦＴ領域をＧＯＬＤ形成領域とする。
まず、基板４０上の全面に下地保護膜４２と非結晶半導体膜とを順次形成する。次に、アニール処理することにより非結晶半導体膜を多結晶半導体膜に変換し、この多結晶半導体膜上にフォトレジストを成膜する。次に、フォトレジストを、図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用いて、フォトリソグラフィー法により所定形状にパターニングする。
本実施形態のＬＤＤ形成領域においては、第１の実施形態と同様にしてフォトレジストをパターニングして、図１０（ａ）に示すように、ソース側高濃度領域４８及びドレイン側高濃度４９に対応するフォトレジストの膜厚を薄くしたフォトレジスト４６を形成する。ＬＤＤ形成領域のフォトレジスト４６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。また、多結晶半導体膜４４のチャネル領域５０ａに対応するフォトレジスト４６の膜厚としては、多結晶半導体膜４４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト４６領域内で遮断される程度の膜厚である。フォトレジスト４６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。なお、上記チャネル領域５０ａは、後述においてソース側低濃度領域５６、ドレイン側低濃度領域５７及びチャネル領域５０に対応する領域である。
本実施形態のＬＤＤ形成領域においては、第１の実施形態と同様にしてフォトレジストをパターニングして、図１０（ａ）に示すように、ソース側高濃度領域４８及びドレイン側高濃度４９に対応するフォトレジストの膜厚を薄くしたフォトレジスト４６を形成する。ＬＤＤ形成領域のフォトレジスト４６の膜厚としては、例えば、５０ｎｍ〜２００ｎｍ程度であることが好ましい。また、多結晶半導体膜４４のチャネル領域５０ａに対応するフォトレジスト４６の膜厚としては、多結晶半導体膜４４に高濃度の不純物イオン注入を行った場合に、照射された高濃度の不純物イオンがフォトレジスト４６領域内で遮断される程度の膜厚である。フォトレジスト４６の膜厚としては、例えば、２００ｎｍ以上であることが好ましい。なお、上記チャネル領域５０ａは、後述においてソース側低濃度領域５６、ドレイン側低濃度領域５７及びチャネル領域５０に対応する領域である。
また、本実施形態のＧＯＬＤ形成領域においては、半遮光部９１ｃとして、第１遮光部９１ａから第１透光部９１ｂに向かって段階的に遮光量が少なくなるように露光光の透過する光強度を制御するものを使用した図２０（ａ）に示すハーフトーンレクチル９１と図２０（ｂ）に示すバイナリレクチル９２とを用いて、フォトリソグラフィー法によりフォトレジストを所定形状にパターニングする。そして、図１０（ａ）に示すように、ＧＯＬＤ形成領域においては、第４の実施形態と同様にして、多結晶半導体膜７４の端部からチャネル領域８０方向に向かってフォトレジストの膜厚が厚くなるように、所定角度の傾斜を有するテーパー状に形成されたフォトレジスト７６を形成する。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、上記所定形状にパターニングされたフォトレジスト４６、７６をマスクとして、フォトレジスト４６、７６の下層に形成されている多結晶半導体膜４４、７４の各々を所定形状にエッチングする。なお、多結晶半導体膜４４、７４のエッチングは後述する不純物イオン注入の後に実施する方法も好ましい。
次に、図１０（ａ）に示すように、上記フォトレジスト４６、７６をマスクとして、多結晶半導体膜４４、７４の各々に対して、高濃度の不純物イオン（リンイオン）を例えば、０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。そして、ＬＤＤ領域においては、上記フォトレジスト４６の膜厚が薄い領域には、高濃度の不純物が注入される。このように、上記フォトレジスト４６をマスクとして自己整合的（セルフアライン）に多結晶半導体膜４４の領域にソース側高濃度領域４８及びドレイン側高濃度領域４９を形成する。また、フォトレジスト４６の直下の多結晶半導体膜４４領域には、フォトレジスト４６マスクにより不純物イオンが遮断されるため、不純物イオンは上記多結晶半導体膜４４に注入されず、チャネル領域５０ａを形成する。
一方、ＧＯＬＤ形成領域において、フォトレジスト７６は、フォトレジスト７６をテーパー状に形成しているため、多結晶半導体膜７４の両端のソース側高濃度領域７８及びドレイン側高濃度領域７９からチャネル領域８０に向かって、フォトレジスト７６の膜厚が徐々に厚くなるにつれて、注入される不純物の濃度が低くなる濃度勾配を持っている。このようにして、図１０（ａ）に示すように、高濃度の不純物が通過することができるフォトレジスト７６の直下領域には、高濃度の不純物イオンが多結晶半導体膜７４に注入され、多結晶半導体膜７４の領域にソース領域７８、７９を自己整合的（セルフアライメント）に形成する。一方、低濃度の不純物が通過することができるフォトレジスト７６の直下領域には、低濃度の不純物イオンが多結晶半導体膜７４に注入され、ソース側低濃度領域８６及びドレイン側低濃度領域８７を形成している。上記フォトレジスト７６の膜厚が最も厚い領域の直下には、チャネル領域８０が形成されている。
次に、図１０（ｂ）に示すように、多結晶半導体膜４４、７４への不純物注入工程の後、多結晶半導体膜４４、７４上に形成されたフォトレジスト４６、７６の各々を剥離する。次に、多結晶半導体膜４４、７４を含む基板４０全面にゲート絶縁膜５２を形成し、続けてゲート絶縁膜５２上に導電膜を形成する。次に、導電膜上にフォトレジストを形成し、このフォトレジストを所定形状にパターニングする。ＬＤＤ形成領域において、フォトレジスト（図示省略）は、下層に形成される図１０（ａ）のチャネル領域５０ａの領域幅よりも小さく、かつ、チャネル領域５０ａの両端部にソース側低濃度領域５６及びドレイン側低濃度５７を形成することができるように位置合わせして形成する。
一方、ＧＯＬＤ形成領域において、フォトレジスト（図示省略）は、上記多結晶半導体膜７４のチャネル領域８０及びこれの両端部に形成されるソース側低濃度領域８６及びドレイン側低濃度８７の領域幅と等しくなるように形成する。このときソース側低濃度領域８６及びドレイン側低濃度８７の領域の一部にオーバーラップする形でも構わない。次に、所定形状にパターニングした上記フォトレジストの各々をマスクとして下層に形成される導電膜をエッチングする。このように、ＬＤＤ構造領域においてはゲート電極５４を形成し、ＧＯＬＤ構造領域においてはゲート電極８４を形成する。
次に、ＬＤＤ形成領域において、ゲート電極５４をマスクとして、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を注入する。このようにして、多結晶半導体膜４４のチャネル領域５０の両端部に、ソース側低濃度領域５６及びドレイン側低濃度領域５７を自己整合的（セルフアライメント）に形成する。
以上説明したように、ＬＤＤ構造領域においては、ゲート電極５４の直下にチャネル領域５０が形成されており、ＬＤＤ構造を有する半導体装置を形成している。一方、ＧＯＬＤ構造領域においては、ゲート電極８４の直下にチャネル領域８０に加え、低濃度不純物領域８６、８７がオーバーラップしており、ＧＯＬＤ構造を有する半導体装置を形成している。
本実施形態によれば、ＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース領域及びドレイン領域に対応するフォトレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトレジストを露光することによって、フォトレジスト４６、７６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト４６、７６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
本実施形態によれば、ＬＤＤ構造を有する半導体装置の形成においてマスクとしてソース領域及びドレイン領域に対応するフォトレジストを薄く形成したマスクを用い、ＧＯＬＤ構造を有する半導体装置の形成においてマスクとしてテーパー状のマスクを用いることによって、従来の方法と比較してフォトリソグラフィー工程の回数を削減して同一基板上にＬＤＤ及びＧＯＬＤ構造を有する半導体装置を形成することができる。従って、半導体装置の製造工程の効率化を図ることができる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトレジストを露光することによって、フォトレジスト４６、７６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト４６、７６を精度よく形成できる。したがって、微細化に対応できる半導体装置が得られるとともに歩留まりを向上させることができる。
［第７の実施形態］
次に、本実施形態について図面を参照して説明する。
上記実施形態では、フォトレジストを加工して、膜厚の薄い領域では不純物イオンを透過させて多結晶半導体膜に不純物領域を形成し、膜厚の厚い領域では不純物イオンを遮断させて多結晶半導体膜に非不純物領域を形成した。この場合、フォトレジストの膜厚の厚い領域の側面は、基板に対して垂直に形成することで、不純物透過領域と不純物非透過領域との境界を構成している。しかし、露光装置の精度上の問題によりフォトレジストの側面がテーパー状の傾斜面となってしまう場合がある。これにより、テーパー状の傾斜面は段階的に膜厚が薄くなるため、図１１に示すように、本来では不純物が注入されないフォトレジストの傾斜面直下の領域１４ｂ（一点鎖線で囲まれた領域）に不純物が注入されてしまう場合があった。その結果、チャネル領域の両側に形成されるソース領域１８，２６とドレイン領域１９，２７とが、チャネル領域の周縁部に形成された上記不純物領域１４ｂにより接続され、ソース領域１８，２６からドレイン領域１９，２７への電子のパスが形成される。これにより、ソース領域１８，２６からドレイン領域１９，２７へ、ゲート電極２４ａのオン／オフに関わらず電子がリークしてしまい、ＴＦＴが正確にスイッチングしないという問題があった。そこで、本実施形態では、上記不純物領域をオーバーエッチング処理により除去することにより、上記問題を解決する。
なお、ＬＤＤ構造を有する半導体装置の製造方法の基本構成は、上記第１実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
次に、本実施形態について図面を参照して説明する。
上記実施形態では、フォトレジストを加工して、膜厚の薄い領域では不純物イオンを透過させて多結晶半導体膜に不純物領域を形成し、膜厚の厚い領域では不純物イオンを遮断させて多結晶半導体膜に非不純物領域を形成した。この場合、フォトレジストの膜厚の厚い領域の側面は、基板に対して垂直に形成することで、不純物透過領域と不純物非透過領域との境界を構成している。しかし、露光装置の精度上の問題によりフォトレジストの側面がテーパー状の傾斜面となってしまう場合がある。これにより、テーパー状の傾斜面は段階的に膜厚が薄くなるため、図１１に示すように、本来では不純物が注入されないフォトレジストの傾斜面直下の領域１４ｂ（一点鎖線で囲まれた領域）に不純物が注入されてしまう場合があった。その結果、チャネル領域の両側に形成されるソース領域１８，２６とドレイン領域１９，２７とが、チャネル領域の周縁部に形成された上記不純物領域１４ｂにより接続され、ソース領域１８，２６からドレイン領域１９，２７への電子のパスが形成される。これにより、ソース領域１８，２６からドレイン領域１９，２７へ、ゲート電極２４ａのオン／オフに関わらず電子がリークしてしまい、ＴＦＴが正確にスイッチングしないという問題があった。そこで、本実施形態では、上記不純物領域をオーバーエッチング処理により除去することにより、上記問題を解決する。
なお、ＬＤＤ構造を有する半導体装置の製造方法の基本構成は、上記第１実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図１２〜図１５は、本実施形態におけるＬＤＤ構造を有するｎチャネル型のＴＦＴの製造工程図を示す。また、図１２〜図１５中の（ａ）は製造工程の平面図であり、図１２〜図１５中の（ｂ）は（ａ）に示す製造工程図のＢ−Ｂ’線に沿った断面図である。
図１２（ｂ）に示すように、まず、ガラス基板１０上の全面にシリコン酸化膜からなる下地保護膜１２をプラズマＣＶＤ法により形成する。次に、下地保護膜１２上の全面に非晶質半導体膜をプラズマＣＶＤ法により成膜し、その後レーザーアニール処理により非晶質半導体膜を多結晶化し、下地保護膜１２上に多結晶半導体膜１４ａを形成する。
次に、上記第１実施形態と同様に、多結晶半導体膜１４ａ上にフォトレジスト１６を成膜し、第１実施形態と同様に、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトリソグラフィー処理によりフォトレジスト１６を所定形状にパターニングする。フォトレジスト１６は、上述したように、照射された不純物イオンが透過する膜厚の薄い領域と、照射された不純物イオンが遮断される膜厚の厚い領域とを有するように形成する。このとき、フォトレジスト１６の膜厚を厚く形成する領域の側面は、不純物イオンを注入させないために、ガラス基板１０に対して９０度に形成することが好ましい。しかし、露光装置の精度の関係上、図１２（ｂ）に示すように、フォトレジスト１６の側面は、ガラス基板１０に対してテーパー状の例えば８０度の傾斜面１６ａに形成されることがある。なお、本実施形態において、フォトレジスト１６の膜厚の厚い領域には、テーパー状の傾斜面１６ａとなる領域も含むものとする。
次に、図１３（ａ）及び（ｂ）に示すように、所定形状にパターニングしたフォトレジストをマスクとして、多結晶半導体膜１４ａに高濃度の不純物イオンを注入する。これにより、フォトレジスト１６の膜厚が薄い領域では、高濃度の不純物イオンがフォトレジスト１６を通過し、多結晶半導体膜１４ａに注入される。一方、フォトレジスト１６の膜厚が厚い領域では、高濃度の不純物イオンがフォトレジスト１６の領域内において遮断される。ここで、フォトレジスト１６の側面のテーパー状に形成される傾斜面１６ａでは、図１３（ｂ）に示すように、フォトレジスト１６の膜厚が段階的に薄くなるため高濃度の不純物イオンが通過し、多結晶半導体膜１４ａに高濃度の不純物イオンが注入される。図１３（ａ）において、斜線部分が高濃度の不純物イオンが注入された領域であり、網掛け部分が本来高濃度の不純物イオンが注入されない領域１４ｂを示す。これにより、本実施形態では、図１３（ａ）及び（ｂ）に示すように、フォトレジスト１６の膜厚の薄い直下領域に加えて、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂにまで不純物イオンが注入される。
次に、図１４（ａ）及び（ｂ）に示すように、上記所定形状にパターニングしたフォトレジスト１６をマスクとして、多結晶半導体膜１４ａをエッチング処理する。エッチング方法としては、ドライエッチング（ＲＩＥ）又はウエットエッチング等の各種方法が適用可能である。まず、エッチング処理により、フォトレジスト１６の直下領域以外（フォトレジスト１６に被覆されていない領域）の多結晶半導体膜１４ａを除去する。さらに、本実施形態では、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂに不純物イオンが注入されているため、この不純物領域１４ｂをエッチング処理により除去する。このように、フォトレジスト１６の直下領域以外をエッチングした後もオーバーエッチング処理し、図１４（ｂ）に示すように、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂ（図１４（ａ）では破線部分まで）の高濃度の不純物イオンを除去する。オーバーエッチング処理した際、フォトレジスト１６の膜厚の薄い直下領域では、フォトレジスト１６の膜厚の厚い直下領域よりもエッチングが進行する。図１４（ａ）において、フォトレジスト１６の膜厚の薄い直下領域の多結晶半導体膜１４ａの線幅Ｗ１’は、フォトレジスト１６の膜厚の厚い直下領域の多結晶半導体膜１４ａの線幅Ｗ２’よりも狭くなっている。なお、オーバーエッチング処理した際、エッチング処理速度を制御することにより、フォトレジスト１６の膜厚の薄い直下領域の多結晶半導体膜１４ａの線幅Ｗ１’が、フォトレジスト１６の膜厚の厚い直下領域の多結晶半導体膜１４ａの線幅Ｗ２’と等しくなる段階でエッチングを終了することも可能である。以上から、本実施形態では、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂ（膜厚を厚く形成する領域の直下領域）で、かつ、チャネル領域のチャネル長Ｌに平行に延在する多結晶半導体膜１４ａの不純物領域をエッチング処理により除去する。
次に、図１５（ａ）及び（ｂ）に示すように、多結晶半導体膜１４ａ上のフォトレジスト１６を剥離し、剥離した多結晶半導体膜１４ａ上を含むガラス基板１０全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上に所定形状にパターニングしたゲート電極２４ａを形成する。
次に、ゲート電極２４ａをマスクとして低濃度の不純物イオンを注入する。これにより、図１５（ａ）に示すように、ゲート電極２４ａの直下領域を除いた多結晶半導体膜１４ａには、ソース側低濃度領域２６及びドレイン側低濃度領域２７が形成されるとともに、ゲート電極２４ａの直下領域にはチャネル領域２０ａが形成される。なお、フォトレジスト１６の膜厚の薄い直下領域はソース側高濃度領域１８及びドレイン側高濃度領域１９に対応し、フォトレジスト１６の膜厚の厚い直下領域はソース側低濃度領域２６及びドレイン側低濃度領域２７に対応している。
このとき、図１５（ａ）に示すように、半導体装置を平面的に視認すると、ソース側高濃度領域１８及びドレイン側高濃度領域１９の線幅Ｗ１は、ソース側低濃度領域２６及びドレイン側低濃度領域２７の線幅Ｗ２よりも狭くなっている。なお、ソース側高濃度領域１８及びドレイン側高濃度領域１９の線幅Ｗ１は、ソース側低濃度領域２６及びドレイン側低濃度領域２７の線幅Ｗ２以下となっていれば良い。
本実施形態によれば、フォトレジストのテーパー状の傾斜面の直下領域で、かつ、チャネル領域のチャネル長Ｌに平行に延在する不純物をオーバーエッチング処理により除去することができる。これにより、電子のパスとなる上記不純物領域を除去することで、ソース領域からドレイン領域への電子のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、ＴＦＴの正確なスイッチングが可能となる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてレジストを露光することによって、フォトレジスト１６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト１６を精度よく形成できる。したがって、微細化に対応できるとともに歩留まりを向上させることができる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてレジストを露光することによって、フォトレジスト１６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト１６を精度よく形成できる。したがって、微細化に対応できるとともに歩留まりを向上させることができる。
［第７の実施形態の変形例］
次に、本実施形態について図面を参照して説明する。
なお、本実施形態は、ＧＯＬＤ構造を有する半導体装置である点において上記第７の実施形態と異なるのみで、半導体装置の製造方法の基本構成は上記第７の実施形態と同様である。従って、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
次に、本実施形態について図面を参照して説明する。
なお、本実施形態は、ＧＯＬＤ構造を有する半導体装置である点において上記第７の実施形態と異なるのみで、半導体装置の製造方法の基本構成は上記第７の実施形態と同様である。従って、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図１６〜図１９は、本実施形態におけるＧＯＬＤ構造を有するｎチャネル型のＴＦＴの製造方法を工程順に示す概略断面図である。また、図１６〜図１９中（ａ）は製造工程の平面図であり、図１６〜図１９中の（ｂ）は（ａ）に示す製造工程図のＣ−Ｃ’線に沿った断面図である。
まず、図１６（ｂ）に示すように、ガラス基板１０上の全面に下地保護膜１２を形成し、下地保護膜１２上に多結晶半導体膜１４ａを成膜する。次に、第２実施形態と同様に、多結晶半導体膜１４ａ上にフォトレジスト１６を成膜し、第２実施形態と同様に、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトリソグラフィー処理によりフォトレジスト１６を所定形状にパターニングする。フォトレジスト１６は、上述したように、照射された不純物イオンが透過する膜厚の薄い領域と、照射された不純物イオンが遮断される膜厚の厚い領域とを有するように形成する。このとき、フォトレジスト１６の膜厚を厚く形成する領域の側面は、露光装置の精度の関係上、図１６（ｂ）に示すように、ガラス基板１０に対してテーパー状の例えば８０度の傾斜面１６ａに形成されることがある。
まず、図１６（ｂ）に示すように、ガラス基板１０上の全面に下地保護膜１２を形成し、下地保護膜１２上に多結晶半導体膜１４ａを成膜する。次に、第２実施形態と同様に、多結晶半導体膜１４ａ上にフォトレジスト１６を成膜し、第２実施形態と同様に、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてフォトリソグラフィー処理によりフォトレジスト１６を所定形状にパターニングする。フォトレジスト１６は、上述したように、照射された不純物イオンが透過する膜厚の薄い領域と、照射された不純物イオンが遮断される膜厚の厚い領域とを有するように形成する。このとき、フォトレジスト１６の膜厚を厚く形成する領域の側面は、露光装置の精度の関係上、図１６（ｂ）に示すように、ガラス基板１０に対してテーパー状の例えば８０度の傾斜面１６ａに形成されることがある。
次に、図１７（ａ）及び（ｂ）に示すように、所定形状にパターニングしたフォトレジストをマスクとして、多結晶半導体膜１４ａに低濃度の不純物イオンを注入する。これにより、フォトレジスト１６の膜厚が薄い領域では低濃度の不純物イオンが多結晶半導体膜１４ａに注入され、フォトレジスト１６の膜厚が厚い領域では低濃度の不純物イオンがフォトレジスト１６の領域内において遮断される。ここで、フォトレジスト１６の側面のテーパー状に形成される傾斜面１６ａでは、図１７（ｂ）に示すように、フォトレジスト１６の膜厚が段階的に薄くなるため低濃度の不純物イオンが通過し、多結晶半導体膜１４ａに低濃度の不純物イオンが注入される。図１７（ａ）において、斜線部分が低濃度の不純物イオンが注入された領域であり、網掛け部分が本来低濃度の不純物イオンが注入されない領域１４ｂを示す。これにより、本実施形態では、図１７（ａ）及び（ｂ）に示すように、フォトレジスト１６の膜厚の薄い直下領域に加えて、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂにまで不純物イオンが注入される。
次に、図１８（ａ）及び（ｂ）に示すように、上記所定形状にパターニングしたフォトレジスト１６をマスクとして、多結晶半導体膜１４ａをエッチング処理する。まず、エッチング処理により、フォトレジスト１６の直下領域以外の多結晶半導体膜１４ａを除去する。さらに、本実施形態では、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂに低濃度の不純物イオンが注入されているため、この不純物領域１４ｂをエッチング処理により除去する。このように本実施形態では、フォトレジスト１６の直下領域以外をエッチングした後もオーバーエッチング処理し、図１８（ｂ）に示すように、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂ（図１８（ａ）中では破線部分まで）の低濃度の不純物イオンを除去する。オーバーエッチング処理した際、フォトレジスト１６の膜厚の薄い直下領域では、フォトレジスト１６の膜厚の厚い直下領域よりもエッチングが進行する。図１８（ａ）において、フォトレジスト１６の膜厚の薄い直下領域の多結晶半導体膜１４ａの線幅Ｗ１’は、フォトレジスト１６の膜厚の厚い直下領域の多結晶半導体膜１４ａの線幅Ｗ２’よりも狭くなっている。以上から、本実施形態では、フォトレジスト１６のテーパー状の傾斜面１６ａの直下領域１４ｂ（膜厚を厚く形成する領域の直下領域）で、かつ、チャネル領域のチャネル長Ｌに平行に延在する多結晶半導体膜１４ａの不純物領域をエッチング処理により除去する。
次に、多結晶半導体膜１４ａ上に成膜されたフォトレジスト１６を剥離する。次に、図１９（ａ）及び（ｂ）に示すように、剥離した多結晶半導体膜１４ａ上を含むガラス基板１０全面に、プラズマＣＶＤ法、スパッタ法等によりゲート絶縁膜２２を形成する。続けて、ゲート絶縁膜２２上にゲート電極２４ａを形成する。このとき、ゲート電極２４ａは、ゲート電極２４ａの両端が上記多結晶半導体膜１４ａに注入した低濃度の不純物領域と重なる（オーバーラップ）ように形成する。
次に、ゲート電極２４ａをマスクとして、高濃度の不純物イオンを多結晶半導体膜１４ａに注入する。これにより、図１９（ａ）に示すように、ゲート電極２４ａに被覆されていない多結晶半導体膜１４ａ領域には、高濃度の不純物イオンが注入され、ソース側高濃度領域１８及びドレイン側高濃度領域１９が形成される。一方、ゲート電極２４ａに被覆されゲート電極２４ａの直下に位置する多結晶半導体膜１４ａ領域には、チャネル領域２０とその両側にソース側低濃度領域２６及びドレイン側低濃度領域２７が形成される。
本実施形態によれば、上記実施形態と同様の作用効果を奏することができる。つまり、フォトレジストのテーパー状の傾斜面の直下領域で、かつ、チャネル領域のチャネル長Ｌに平行に延在する低濃度の不純物をオーバーエッチング処理により除去することができる。これにより、電子のパスとなる上記不純物領域を除去することで、ソース領域からドレイン領域への電子のリークを防止することができる。従って、ゲート電極をオン／オフすることにより、ＴＦＴの正確なスイッチングが可能となる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてレジストを露光することによって、フォトレジスト１６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト１６を精度よく形成できる。したがって、微細化に対応できるとともに歩留まりを向上させることができる。
また、本実施形態においても、ハーフトーンレクチル９１とバイナリレクチル９２とを用いてレジストを露光することによって、フォトレジスト１６を形成しているので、所定の膜厚を有し、なおかつ、所定の平面形状を有するフォトレジスト１６を精度よく形成できる。したがって、微細化に対応できるとともに歩留まりを向上させることができる。
以下、実験例を示して本発明をさらに具体的に説明する。
（実験例）
ガラス基板上の全面に多結晶シリコンからなる多結晶半導体膜を形成し、この多結晶半導体膜上の全面にポジ型レジストであるフォトレジストを３００ｎｍ成膜して、図２０に示すハーフトーンレクチル９１を用いて表１に示す露光量で露光した後、バイナリレクチル９２を用いて表１に示す露光量で露光して現像し、線状のフォトレジストを得た。そして、得られたフォトレジストの線幅を測定した。表１に、露光量に対応するフォトレジストの線幅（μｍ）を示す。
（実験例）
ガラス基板上の全面に多結晶シリコンからなる多結晶半導体膜を形成し、この多結晶半導体膜上の全面にポジ型レジストであるフォトレジストを３００ｎｍ成膜して、図２０に示すハーフトーンレクチル９１を用いて表１に示す露光量で露光した後、バイナリレクチル９２を用いて表１に示す露光量で露光して現像し、線状のフォトレジストを得た。そして、得られたフォトレジストの線幅を測定した。表１に、露光量に対応するフォトレジストの線幅（μｍ）を示す。
なお、上記の実験例においては、ハーフトーンレクチル９１として、半遮光部９１ｃの全域において露光光を５０％透過させるものを使用した。また、ハーフトーンレクチル９１の第１遮光部９１ａの幅と、第１遮光部９１ａを介して隣り合う２つの半遮光部９１ｃの幅とを合わせた図２０（ａ）において符号Ｈ１で示す距離を２μｍとするとともに、バイナリレクチル９２の第２遮光部９２ａの幅であって、第２遮光部９２ａを介して隣り合う２つの第２透光部９２ｂ間の距離である図２０（ｂ）において符号Ｈ２で示す距離を２μｍとした。
表１より、２回の露光を行なった合計露光量が５０ｍＪ／ｃｍ２では、図２０に示すＨ１およびＨ２の距離よりも線幅が太くなり、合計露光量が５５ｍＪ／ｃｍ２では、図２０に示すＨ１およびＨ２の距離よりも線幅が細くなることが確認できた。また、露光量に対する線幅の変化量は、ハーフトーンレクチル９１を用いた場合のほうが、バイナリレクチル９２を用いた場合と比較して大きいことが明らかとなった。
また、表１より、露光量と線幅の変化量との関係を用いて線幅を微調整できることが明らかとなった。
ハーフトーンレチクルのみを使用した場合は、レジストのラフネスが大きく、４０ｍＪ／ｃｍ２の露光量で線幅が１．８μｍから２．２μｍとなった。
以上の結果からも、ハーフトーンのみでの露光を行った場合よりも線幅のばらつきが小さくなることがわかる。
また、表１より、露光量と線幅の変化量との関係を用いて線幅を微調整できることが明らかとなった。
ハーフトーンレチクルのみを使用した場合は、レジストのラフネスが大きく、４０ｍＪ／ｃｍ２の露光量で線幅が１．８μｍから２．２μｍとなった。
以上の結果からも、ハーフトーンのみでの露光を行った場合よりも線幅のばらつきが小さくなることがわかる。
［電子機器］
以下、本発明の上記実施形態の液晶表示装置を備えた電子機器の具体例について説明する。
図２１は、液晶表示テレビジョン１２００の一例を示した斜視図である。図２１において、符号１２０２はテレビジョン本体、符号１２０３はスピーカーを示し、符号１２０１は上記表示装置を用いた表示部を示している。なお、上述した液晶表示装置１は、上記液晶表示テレビジョン以外にも種々の電子機器に適用することができる。例えば、プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
以下、本発明の上記実施形態の液晶表示装置を備えた電子機器の具体例について説明する。
図２１は、液晶表示テレビジョン１２００の一例を示した斜視図である。図２１において、符号１２０２はテレビジョン本体、符号１２０３はスピーカーを示し、符号１２０１は上記表示装置を用いた表示部を示している。なお、上述した液晶表示装置１は、上記液晶表示テレビジョン以外にも種々の電子機器に適用することができる。例えば、プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
例えば、上記実施形態では、所定領域に対応するレジストの膜厚を他の領域の膜厚より薄く形成したレジストをマスクとして、多結晶半導体膜に不純物イオン注入を行っていた。これに対して、上記所定領域に対応するレジストの膜厚を薄く形成したレジストを再露光（ハーフトーン露光等）することにより、上記レジストの薄く形成した領域に対応する多結晶半導体膜を露出させた後、多結晶半導体膜に直接的に不純物を注入することも好ましい。これにより、多結晶半導体膜に不純物を均一に注入することができる。なお、この場合には、直接、多結晶半導体膜に不純物注入を行うため、不純物イオン注入装置の加速電圧等を上記実施形態よりも低く設定して、不純物イオン注入を行うことが好ましい。
また、本発明は液晶表示装置を用い詳細な説明を行ったが、基板１０側の半導体装置部分については、発光型の有機ＥＬ表示装置、あるいは、有機ＥＬを光源とするラインヘッド、記録装置等にも応用が可能である。
例えば、上記実施形態では、所定領域に対応するレジストの膜厚を他の領域の膜厚より薄く形成したレジストをマスクとして、多結晶半導体膜に不純物イオン注入を行っていた。これに対して、上記所定領域に対応するレジストの膜厚を薄く形成したレジストを再露光（ハーフトーン露光等）することにより、上記レジストの薄く形成した領域に対応する多結晶半導体膜を露出させた後、多結晶半導体膜に直接的に不純物を注入することも好ましい。これにより、多結晶半導体膜に不純物を均一に注入することができる。なお、この場合には、直接、多結晶半導体膜に不純物注入を行うため、不純物イオン注入装置の加速電圧等を上記実施形態よりも低く設定して、不純物イオン注入を行うことが好ましい。
また、本発明は液晶表示装置を用い詳細な説明を行ったが、基板１０側の半導体装置部分については、発光型の有機ＥＬ表示装置、あるいは、有機ＥＬを光源とするラインヘッド、記録装置等にも応用が可能である。
１４ａ、４４、７４…多結晶半導体膜、 １６、４６、７６…フォトレジスト、 １８、４８、７８…ソース側高濃度領域、 １９、４９、７９…ドレイン側高濃度領域、 ２０、５０、８０…チャネル領域、 ２２、５２、…ゲート絶縁膜、 ２４ａ、５４、８４…ゲート電極、 ２６、５６、８６…ソース側低濃度領域、 ２７、５７、８７…ドレイン側低濃度領域、 Ｌ…チャネル長、９１…ハーフトーンレクチル、９１ａ…第１遮光部、９１ｂ…第１透光部、９１ｃ…半遮光部、９２…バイナリレクチル、９２ａ…第２遮光部、９２ｂ…第２透光部
Claims (25)
- ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成するレジスト形成工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記半導体膜が多結晶シリコンからなることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記レジスト形成工程において、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応するレジストの膜厚を、５０ｎｍ〜２００ｎｍに形成することを特徴とする請求項１又は２のいずれかに記載の半導体装置の製造方法。
- 前記高濃度不純物領域形成工程において、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する部分の前記半導体膜を露出させ、前記半導体膜に前記高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程を有する請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。 - 前記請求項１乃至４のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置であって、
前記ソース側高濃度領域及び前記ドレイン側高濃度領域が前記半導体膜の端部から同じ領域幅で形成され、前記半導体膜の前記ソース側高濃度領域及び前記ドレイン側高濃度領域の膜厚が前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域の膜厚よりも薄いことを特徴とする半導体装置。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成するレジスト形成工程と、
前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有し、
前記エッチング工程において、膜厚を厚く形成した前記レジストの下方の前記半導体膜に前記高濃度不純物が注入された不純物領域で、かつ、前記チャネル領域のチャネル長に平行に延在する不純物領域の前記半導体膜を除去することを特徴とする半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法により製造された半導体装置であって、
前記ソース側高濃度領域と前記ドレイン側高濃度領域の幅は、前記ソース側低濃度領域と前記ドレイン側低濃度領域の幅以下であることを特徴とする半導体装置。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成するレジスト形成工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記低濃度不純物より高濃度の不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記半導体膜が多結晶シリコンからなることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記レジスト形成工程において、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応するレジストの膜厚を、５０ｎｍ〜２００ｎｍに形成することを特徴とする請求項８又は９いずれかに記載の半導体装置の製造方法。
- 前記低濃度不純物領域形成工程において、前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記ソース側高濃度領域、前記ドレイン側高濃度領域前記、前記ドレイン側低濃度領域及び前記ソース側低濃度領域に対応する部分の前記半導体膜を露出させ、前記半導体膜に前記低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程を有する請求項８〜１０のいずれか１項に記載の半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く形成するレジスト形成工程と、
前記レジストの薄い部分を通して前記半導体膜に低濃度不純物を注入し、前記ソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記低濃度不純物より高濃度の不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有し、
前記エッチング工程において、膜厚を厚く形成した前記レジストの下方の前記半導体膜に前記低濃度不純物が注入された不純物領域で、かつ、前記チャネル領域のチャネル長に平行に延在する不純物領域の前記半導体膜を除去することを特徴とする半導体装置の製造方法。 - 請求項１２に記載の半導体装置の製造方法により製造された半導体装置であって、
前記ソース側高濃度領域と前記ドレイン側高濃度領域の幅は、前記ソース側低濃度領域と前記ドレイン側低濃度領域の幅以下であることを特徴とする半導体装置。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に前記半導体膜を形成する工程と、
前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、中央が平坦部であり、両端がテーパー部となるように前記レジストを形成するレジスト形成工程と、
前記レジストのテーパー部を通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に濃度勾配領域及び前記チャネル領域を形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する半導体装置と、前記チャネル領域及び前記濃度勾配領域の一部に対応する位置にゲート電極を形成する半導体装置と、を同一基板上に形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
- 中央が平坦部であり、両端がテーパー部である前記レジストを用いて形成する半導体装置と、不純物を注入する領域の膜厚が薄く形成された前記レジストを用いて形成する半導体装置と、を同一基板上に形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
- ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に前記半導体膜を形成する工程と、
前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、後でチャネル領域となる中央が平坦部であり、後で高濃度注入領域となる端部の膜厚が前記平坦部よりも薄く、後で濃度勾配領域となる前記平坦部と膜厚が薄い前記端部との間がテーパー形状となるように前記レジストを形成するレジスト形成工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングする工程と、前記レジストを通して、前記半導体膜に高濃度不純物を注入し、前記半導体膜に前記チャネル領域、前記高濃度注入領域及び前記濃度勾配領域を形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記チャネル領域又は前記チャネル領域及び前記濃度勾配領域の一部に対応する位置に前記ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する半導体装置と、前記チャネル領域及び前記濃度勾配領域の一部に対応する位置にゲート電極を形成する半導体装置と、を同一基板上に形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
- 前記チャネル領域に相当する部分である中央が平坦部であり、前記高濃度注入領域である端部においては膜厚が薄く、前記平坦部と膜厚が薄い前記端部との間の前記濃度勾配領域がテーパー形状となるように形成された前記レジストを用いて形成する半導体装置と、
不純物を注入する領域の膜厚が薄く形成された前記レジストを用いて形成する半導体装置と、を同一基板上に形成することを特徴とする請求項１７に記載の半導体装置の製造方法。 - ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上にレジストを形成し、第１遮光部と、第１透光部と、前記第１遮光部と前記第１透光部との間に配置された半遮光部とを備えたハーフトーンレクチルと、第２遮光部と前記第２遮光部に隣接して配置された第２透光部とを備えたバイナリレクチルとを用いて前記レジストを露光することによって、
第１半導体装置形成領域において、前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応する前記レジストの膜厚を、前記チャネル領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚より薄くなるように前記レジストを形成するとともに、
第２半導体装置形成領域において、前記ソース側高濃度領域、前記ドレイン側高濃度領域、前記ソース側低濃度領域及び前記ドレイン側低濃度領域に対応する前記レジストの膜厚を、前記チャネル領域に対応する前記レジストの膜厚より薄く、かつ、前記第１半導体装置形成領域における前記ソース側高濃度領域、前記ドレイン側高濃度領域に対応する前記レジストの膜厚よりも厚くなるように前記レジストを形成する工程と、
前記第１及び第２半導体装置形成領域各々の前記半導体膜を前記レジストをマスクとしてエッチングするとともに、前記半導体膜に高濃度不純物を注入し、前記第１半導体装置形成領域には前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成し、前記第２半導体装置形成領域には前記ソース側低濃度領域、ドレイン側低濃度領域及び前記チャネル領域を形成する工程と、
前記第１及び第２半導体装置形成領域各々に形成された前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記第１半導体装置形成領域において、前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記第２半導体装置形成領域において、前記ゲート絶縁膜上に前記チャネル領域、ソース側低濃度領域及びドレイン側低濃度領域に対応する位置に前記ゲート電極を形成する工程と、
前記第１及び第２半導体装置形成領域各々の前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記第１半導体装置形成領域にソース側低濃度領域及び前記ドレイン側低濃度領域を形成する工程と、
前記第１半導体装置形成領域の全面をレジストで被覆するとともに、前記第２半導体装置形成領域の前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記バイナリレクチルを用いた露光時に、前記第２遮光部と前記第２透光部との境界が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせされることを特徴とする請求項１乃至４、請求項６、請求項８乃至１２、又は、請求項１４乃至２０のいずれか１項に記載の半導体装置の製造方法。
- 前記バイナリレクチルを用いた露光時に、前記第２遮光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせされることを特徴とする請求項１乃至４、請求項６、請求項８乃至１２、又は、請求項１４乃至２０のいずれか１項に記載の半導体装置の製造方法。
- 前記バイナリレクチルを用いた露光時に、前記第２透光部が、前記ハーフトーンレクチルを用いた露光時に前記半遮光部と前記第１透光部との境界が配置されるべき位置に、位置合わせされることを特徴とする請求項１乃至４、請求項６、請求項８乃至１２、又は、請求項１４乃至２０のいずれか１項に記載の半導体装置の製造方法。
- 請求項１乃至４、請求項６、請求項８乃至１２、又は、請求項１４乃至２３のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置。
- 請求項５、請求項７、請求項１３、又は請求項２４のいずれか１項に記載の半導体装置を備えたことを特徴とする電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005287658A JP2007103418A (ja) | 2005-09-30 | 2005-09-30 | 半導体装置、半導体装置の製造方法、並びに電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005287658A JP2007103418A (ja) | 2005-09-30 | 2005-09-30 | 半導体装置、半導体装置の製造方法、並びに電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007103418A true JP2007103418A (ja) | 2007-04-19 |
Family
ID=38030112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005287658A Withdrawn JP2007103418A (ja) | 2005-09-30 | 2005-09-30 | 半導体装置、半導体装置の製造方法、並びに電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007103418A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7858272B2 (en) | 2007-10-29 | 2010-12-28 | Seiko Epson Corporation | Exposure mask and method for fabricating thin-film transistor |
| JP2012199265A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 半導体装置の製造方法、及び電気光学装置の製造方法 |
| WO2012153498A1 (ja) * | 2011-05-09 | 2012-11-15 | シャープ株式会社 | 半導体装置の製造方法 |
| JPWO2016175086A1 (ja) * | 2015-04-28 | 2018-02-01 | シャープ株式会社 | 半導体装置及びその製造方法 |
| CN107910351A (zh) * | 2017-11-14 | 2018-04-13 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| JP2018157017A (ja) * | 2017-03-16 | 2018-10-04 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-09-30 JP JP2005287658A patent/JP2007103418A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7858272B2 (en) | 2007-10-29 | 2010-12-28 | Seiko Epson Corporation | Exposure mask and method for fabricating thin-film transistor |
| JP2012199265A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 半導体装置の製造方法、及び電気光学装置の製造方法 |
| WO2012153498A1 (ja) * | 2011-05-09 | 2012-11-15 | シャープ株式会社 | 半導体装置の製造方法 |
| JPWO2016175086A1 (ja) * | 2015-04-28 | 2018-02-01 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2018157017A (ja) * | 2017-03-16 | 2018-10-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN107910351A (zh) * | 2017-11-14 | 2018-04-13 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN107910351B (zh) * | 2017-11-14 | 2020-06-05 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4321486B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7316946B2 (en) | Method of manufacturing a semiconductor device | |
| US7553707B2 (en) | Method for manufacturing a Liquid crystal display device | |
| JP4593094B2 (ja) | 液晶表示装置及びその製造方法 | |
| US8502946B2 (en) | Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same | |
| JP2007103418A (ja) | 半導体装置、半導体装置の製造方法、並びに電気光学装置 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| JP2009130016A (ja) | 半導体装置の製造方法及び電子機器 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US9786501B2 (en) | Photoresist film placing method, semiconductor device manufacturing method, electro-optical device, and electronic device | |
| CN100470736C (zh) | 半导体装置、半导体装置的制造方法及电光学装置 | |
| US20190019893A1 (en) | Array substrate, manufacturing method, and lcd panel | |
| CN113161291B (zh) | 阵列基板制作方法及阵列基板 | |
| JP2005033009A (ja) | 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置の製造方法、電気光学装置、並びに電子機器 | |
| KR20070004276A (ko) | 어레이 기판의 제조방법 | |
| JP3966024B2 (ja) | 薄膜半導体装置の製造方法、及び電気光学装置の製造方法 | |
| JP2012191105A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 | |
| JP2008003201A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| JP5807352B2 (ja) | 半導体装置の製造方法、及び電気光学装置の製造方法 | |
| KR20070052565A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP2006128240A (ja) | 半導体装置の製造方法、及び電気光学装置の製造方法 | |
| JP2004228197A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置 | |
| JP2015015277A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |