JP2018157017A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018157017A
JP2018157017A JP2017051240A JP2017051240A JP2018157017A JP 2018157017 A JP2018157017 A JP 2018157017A JP 2017051240 A JP2017051240 A JP 2017051240A JP 2017051240 A JP2017051240 A JP 2017051240A JP 2018157017 A JP2018157017 A JP 2018157017A
Authority
JP
Japan
Prior art keywords
region
opening
photoresist film
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017051240A
Other languages
English (en)
Other versions
JP7325167B2 (ja
Inventor
奈緒子 兒玉
Naoko Kodama
奈緒子 兒玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017051240A priority Critical patent/JP7325167B2/ja
Priority to CN201810058342.7A priority patent/CN108630532B/zh
Priority to US15/883,393 priority patent/US10553436B2/en
Publication of JP2018157017A publication Critical patent/JP2018157017A/ja
Application granted granted Critical
Publication of JP7325167B2 publication Critical patent/JP7325167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

【課題】フォトレジスト膜をマスクとして用いる際のレジストパターン端の形状崩れを防止して、設計マージンを減少できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、まず、半導体ウエハ１０の第１主面にフォトレジストを塗布してフォトレジスト膜３１を形成する第１工程を行う。次に、フォトレジスト膜３１に、第１開口部を形成する第１マスクパターン３２ａを転写する第２工程を行う。次に、フォトレジスト膜３１に、第１開口部と位置が異なる第２開口部を形成する第２マスクパターン３２ｂを転写する第３工程を行う。次に、第１マスクパターン３２ａおよび第２マスクパターンに基づいてフォトレジスト膜３１を選択的に除去して、フォトレジスト膜３１の第１開口部および第２開口部を有するレジストマスクを形成する第４工程を行う。次に、レジストマスク３１をマスクとして、半導体ウエハ１０に不純物をイオン注入する第５工程を行う。
【選択図】図３

Description

この発明は、半導体装置の製造方法に関する。
従来、高加速エネルギーでのイオン注入によりライフタイムキラーとなる不純物欠陥を導入することで特性向上および特性改善を図ったパワーデバイスが開発されている。例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）と当該ＩＧＢＴに逆並列に接続されたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）とを同一半導体チップに内蔵して一体化した構造の逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ）では、ヘリウム（Ｈｅ）を照射してライフタイムキラーとなる欠陥をｎ-型ドリフト領域に形成することが公知である。
図１１、１２は、従来のＲＣ−ＩＧＢＴの構造を示す断面図である。図１１に示す従来のＲＣ−ＩＧＢＴでは、ｎ-型ドリフト領域１０１とｐ型ベース領域１０２との界面付近に、ヘリウム照射による欠陥１１３が形成されている。この欠陥１１３は、ＦＷＤ領域１１２だけでなく、ＩＧＢＴ領域１１１にも形成されている。ＩＧＢＴ領域１１１は、ＩＧＢＴが配置された領域である。ＦＷＤ領域１１２は、ＦＷＤが配置された領域である。また、図１２に示すように、ＩＧＢＴ領域１１１での漏れ電流低減や損失低減を図るために、ＦＷＤ領域１１２のみに欠陥１１４を形成したＲＣ−ＩＧＢＴが提案されている（例えば、下記特許文献１〜３参照。）。
このようなＲＣ−ＩＧＢＴを作製（製造）するにあたって、ｎ+型エミッタ領域１０３やｐ+型コンタクト領域１０４のような拡散領域を選択的に形成するには、各領域に対応する部分が開口したフォトレジスト膜１２１をマスク（遮蔽膜）として半導体ウエハ１１０に不純物がイオン注入１２２される（図１３）。図１３は、フォトレジスト膜をマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。フォトレジスト膜１２１はイオン注入１２２される不純物の飛程に対応した厚さｔ１０１で形成され、通常、リン（Ｐ）やボロン（Ｂ）、砒素（Ａｓ）等がイオン注入１２２される。また、フォトレジスト膜１２１は、イオン注入１２２の後、灰化処理（アッシング）により除去される。
また、下記特許文献２（第００２５〜００２７段落）には、ＦＷＤ領域に対応する部分のみを開口したマスクを用いて、半導体ウエハの所定の深さにヘリウムを選択的に照射することが開示されている。下記特許文献３（第００４５段落）には、所定パターンのフォトレジスト膜を遮蔽膜とし、半導体ウエハにヘリウムを選択的に照射することが開示されている。また、高加速エネルギーでのヘリウム照射やプロトン（Ｈ+）照射のように、不純物の注入（照射）１３２の深さ（飛程）が深く、フォトレジスト膜では遮蔽膜としての機能をなさない場合、メタルマスクやシリコン（Ｓｉ）マスク等のハードマスク１３１を用いる方法が知られている（図１４）。また、下記特許文献４（第００５５、００５８段落、図７、８）には、ＲＣ−ＩＧＢＴにおいて、レジストマスクである第二のマスク１５の導入により、第一のマスク１４の厚さを増大させ、水素またはヘリウム・イオンのインプランテイションを部分的に行うことが開示されている。
図１４、１５は、ハードマスクをマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。図１４に示すように、不純物のイオン注入の遮蔽膜としてハードマスク１３１を用いる場合、半導体ウエハ１１０に予め形成された位置合わせ用マークを基準として半導体ウエハ１１０とハードマスク１３１との位置合わせが行われ、両者が対向する主面同士が接触しないように例えばクリップやネジ（不図示）等で固定される。そして、半導体ウエハ１１０とハードマスク１３１とが固定された状態で、ハードマスク１３１側から高加速エネルギーで不純物を注入１３２することで、所定領域にのみ所定のイオン種の不純物や欠陥が導入される。
例えば、ＲＣ−ＩＧＢＴにおいて、ＦＷＤ領域１１２にのみヘリウム照射による欠陥１１４を導入する場合の製造途中の状態を図１５に示す。図１５に示すように、半導体ウエハ１１０にＩＧＢＴおよびＦＷＤの素子構造を形成した後、半導体ウエハ１１０の裏面（ｐ+型コレクタ領域１０５側の面）に対向するように、例えばクリップやネジ（不図示）等で半導体ウエハ１１０にハードマスク１３１を固定する。そして、ハードマスク１３１をマスクとして半導体ウエハ１１０の裏面からヘリウムを照射することで、ハードマスク１３１の開口部１３１ａからＦＷＤ領域１１２のみにヘリウム照射による欠陥１１４が導入される。
特開２０１５−１１８９９１号公報 特開２００８−１９２７３７号公報 特開２０１４−１３５４７６号公報 特表２０１１−５０３８８９号公報
しかしながら、ハードマスク１３１は切削加工やワイヤカット加工等により機械的に加工されるため、開口部１３１ａの位置精度に劣る。また、ハードマスク１３１の開口部１３１ａの加工最小寸法は３００μｍ程度と大きいため、各半導体領域の微細化が難しく、デバイス寸法によっては用いることができない。また、半導体ウエハ１１０とハードマスク１３１との位置合わせ精度は±５０μｍ程度であり、フォトリソグラフィにより形成されるフォトレジスト膜１２１のアライメント精度（±０．３μｍ程度）と比較して精度に劣る。このため、設計マージンを大きく取る必要があり、チップサイズが大きくなることで、１枚の半導体ウエハから切り出し可能なチップ枚数が減少し、コストが増加する。
一方、フォトレジスト膜１２１を遮蔽膜とし、不純物のイオン注入１２２の深さを深くする場合、上述したようにイオン注入１２２する不純物の飛程に対応した厚さｔ１０１でフォトレジスト膜１２１を形成する必要がある。例えば、フォトレジスト膜１２１中の飛程が半導体ウエハ１１０中の飛程の倍となるとする。このとき、半導体ウエハ１１０への不純物のイオン注入１２２の深さが０．５μｍである場合には、フォトレジスト膜１２１の厚さｔ１０１は１．０μｍである。しかし、半導体ウエハ１１０への不純物のイオン注入１２２の深さが例えば５０μｍと深くなる場合、フォトレジスト膜１２１の厚さｔ１０１は１００μｍ以上必要となる。
このように遮蔽膜として用いるフォトレジスト膜（レジストマスク）１２１の厚さｔ１０１を厚くする場合、次の問題が生じる。図１６は、従来の半導体装置の製造方法の一部の工程の概要を示すフローチャートである。フォトレジスト膜１２１を形成する場合、半導体ウエハ１１０の一方の主面１１０ａにフォトレジストを塗布し、半導体ウエハ１１０の一方の主面１１０ａの全面に所定の厚さｔ１０１でフォトレジスト膜１２１を形成する（ステップＳ１１）。次に、露光（ステップＳ１２）、現像（ステップＳ１３）を行う。現像により、露光された部分のフォトレジストが除去され、フォトレジスト膜１２１にレジストパターンが形成される。
次に、イオン注入時の温度上昇により、フォトレジスト膜１２１中の溶媒等が発泡することを防ぐため、ＵＶ（ＵｌｔｒａＶｉｏｌｅｔ：紫外線）キュアまたはポストベークを実施する（ステップＳ１４）。図１７は、端の形状崩れ無しのレジストパターンを模式的に示す断面図である。レジストパターンがこのような場合、フォトレジスト膜１２１の開口部３１ａのみにイオンが注入される。
しかしながら、レジストパターンの残し幅ｗｔ（現像により除去されなかったフォトレジスト膜１２１の幅）が１０μｍ以上となるとＵＶキュアまたはポストベークの実施により、レジストパターンの端に形状崩れが生じる。図１８は、端の形状崩れ有りのレジストパターンを模式的に示す断面図である。このような場合、レジストパターンの端では、所望の膜厚を保てなくなるため、イオンを遮蔽できず、フォトレジスト膜１２１の開口部３１ａ以外の部分３３にもイオンが注入される。例えば、ＲＣ−ＩＧＢＴにおいて、ヘリウムを遮蔽すべき領域にもヘリウムが照射され、ＩＧＢＴ２１の特性が変動する。このため、照射量・照射時の加速電圧・照射イオン種を限定して、現像後ベークを行わずにヘリウム照射を行うか、設計マージンを大きく取る必要がある。
ここで、図１９は、レジストパターン端の形状崩れ幅を模式的に示す断面図である。形状崩れ幅ｗ１０１は、レジストパターン端から、膜厚がフォトレジスト膜１２１の膜厚ｔ１０１になるまでの長さである。また、図２０は、ベーク温度とレジストパターン端の形状崩れ幅との関係を示すグラフである。図２０において、横軸はベーク温度を示し単位は℃である。また、縦軸は形状崩れ幅率を示す。この形状崩れ幅率に膜厚ｔ１０１を乗じたものが形状崩れ幅ｗ１０１となる。例えば、フォトレジスト膜１２１の膜厚ｔ１０１が５０μｍで、１００℃でポストベークを行った場合、形状崩れ幅率は１．５であるため、形状崩れ幅ｗ１０１は、５０×１．５＝７５μｍとなる。このように、ヘリウム照射やプロトン照射のマスクとして、フォトレジスト膜１２１を用いる場合、フォトレジスト膜１２１の厚さｔ１０１を厚くする必要があり、この場合、形状崩れ幅ｗ１０１が大きくなり、その分設計マージンを大きく取る必要があり、製造コストが増加する。
この発明は、上述した従来技術による問題点を解消するため、フォトレジスト膜をマスクとして用いる際のレジストパターン端の形状崩れを防止して、設計マージンを減少できる半導体装置の製造方法を提供することを目的とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体ウエハの第１主面にフォトレジストを塗布してフォトレジスト膜を形成する第１工程を行う。次に、前記フォトレジスト膜に、第１開口部を形成する第１マスクパターンを転写する第２工程を行う。次に、前記フォトレジスト膜に、前記第１開口部と位置が異なる第２開口部を複数形成する第２マスクパターンを転写する第３工程を行う。次に、前記第１マスクパターンおよび前記第２マスクパターンに基づいて前記フォトレジスト膜を選択的に除去して、前記フォトレジスト膜の前記第１開口部および前記第２開口部を有するレジストマスクを形成する第４工程を行う。次に、前記レジストマスクをマスクとして、前記半導体ウエハに不純物をイオン注入する第５工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２工程の後、前記第３工程の前に、前記第１マスクパターンに基づいて前記フォトレジスト膜を選択的に除去して、前記フォトレジスト膜に前記第１開口部を形成する工程を含み、前記第４工程では、前記第２マスクパターンに基づいて前記フォトレジスト膜を選択的に除去して、前記フォトレジスト膜に前記第２開口部を複数形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程の後、前記第５工程の前に、前記レジストマスクに紫外線を照射する工程、または、前記レジストマスクを加熱する工程を含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１開口部と前記第２開口部は離れていることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２開口部の深さは、前記第１開口部の深さより浅いことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２開口部の幅は、前記第１開口部の幅より狭いことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２開口部の深さは、０．５μｍ以上１μｍ以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２開口部の幅は、１μｍ以上３μｍ以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２マスクパターンの開口幅は、１μｍ以上３μｍ以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２マスクパターンの開口部は、１μｍ以上３μｍ以下の間隔で並んでいることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、化学増幅型の前記フォトレジストを用いることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、ポジ型の前記フォトレジストを用いることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、ネガ型の前記フォトレジストを用いることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程の前に、前記半導体ウエハの第１領域に第１半導体素子を形成し、前記半導体ウエハの第２領域に第２半導体素子を形成する素子形成工程をさらに含み、前記フォトレジスト膜の前記第１開口部は、前記第２領域の形成領域に対応する箇所であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１半導体素子は絶縁ゲート型バイポーラトランジスタであり、前記第２半導体素子はダイオードであり、前記素子形成工程では、第１導電型の前記半導体ウエハの第１主面の表面層に、前記絶縁ゲート型バイポーラトランジスタのベース領域および前記ダイオードのアノード領域となる第２導電型半導体領域を形成し、前記第５工程では、前記半導体ウエハの第１主面から、前記半導体ウエハの、前記第２導電型半導体領域との界面付近に前記不純物を注入することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１半導体素子は絶縁ゲート型バイポーラトランジスタであり、前記第２半導体素子はダイオードであり、前記素子形成工程では、第１導電型の前記半導体ウエハの第２主面の表面層に、前記絶縁ゲート型バイポーラトランジスタのベース領域および前記ダイオードのアノード領域となる第２導電型半導体領域を形成し、前記第５工程では、前記半導体ウエハの第２主面から、前記半導体ウエハの、前記第２導電型半導体領域との界面付近に前記不純物を注入することを特徴とする。
上述した発明によれば、レジストパターン端の形状崩れを防止することで、レジストマスクを用いることができる。このため、ハードマスクを用いる場合と比べて、マスク開口部の最小加工寸法を小さくすることができ、かつ半導体ウエハとの位置合わせ精度を向上させることができる。また、デバイス設計時に設計マージンを削減することができるため、チップサイズを小さくすることができる。これによって、１枚の半導体ウエハから切り出し可能なチップ枚数を増やすことができる。
本発明にかかる半導体装置の製造方法によれば、フォトレジスト膜をマスクとして用いる際のレジストパターン端の形状崩れを防止して、設計マージンを減少できるという効果を奏する。
実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の別の一例の状態を示す断面図である。 実施の形態にかかる半導体装置の製造方法の一部の工程の概要を示すフローチャートである。 実施の形態の半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である（その１）。 実施の形態の半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である（その２）。 実施の形態の半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である（その３）。 実施の形態の半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である（その４）。 実施の形態の半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である（その５）。 図７のＸで示す部分の拡大図である。 図８のＹで示す部分の拡大図である。 従来のＲＣ−ＩＧＢＴの構造を示す断面図である。 従来のＲＣ−ＩＧＢＴの構造を示す断面図である。 フォトレジスト膜をマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。 ハードマスクをマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。 ハードマスクをマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。 従来の半導体装置の製造方法の一部の工程の概要を示すフローチャートである。 端の形状崩れ無しのレジストパターンを模式的に示す断面図である。 端の形状崩れ有りのレジストパターンを模式的に示す断面図である。 レジストパターン端の形状崩れ幅を模式的に示す断面図である。 ベーク温度とレジストパターン端の形状崩れ幅との関係を示すグラフである。 レジストマスクの平面形状の一部を示す平面図である。 レジストマスクの平面形状の一部を示す平面図である。 図２１のＤで示す部分の拡大図とＦ１−Ｆ１’断面図である。 図２１のＤで示す部分の拡大図とＦ２−Ｆ２’断面図である。 図２１のＤで示す部分の拡大図とＦ３−Ｆ３’断面図である。 図２１のＥ１で示す部分の拡大図である。 図２２のＥ２で示す部分の拡大図である。 端の形状崩れ無しのレジストパターンを模式的に示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本明細書では、ミラー指数の表記において、"−"はその直後の指数につくバーを意味しており、指数の前に"−"を付けることで負の指数を表している。
（実施の形態）
実施の形態にかかる半導体装置の製造方法について、ＦＷＤ領域にヘリウム（Ｈｅ）照射によりヘリウムの欠陥を導入した耐圧１２００ＶクラスのＲＣ−ＩＧＢＴを例に説明する。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。図１は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。図２は、実施の形態にかかる半導体装置の製造途中の別の一例の状態を示す断面図である。図１，２には、それぞれ、半導体ウエハ１０のおもて面１０ａ側および裏面１０ｂ側からヘリウム照射を行っている状態を模式的に示す。
ＲＣ−ＩＧＢＴは、例えばトレンチゲート構造のＩＧＢＴと、このＩＧＢＴに逆並列に接続したＦＷＤとを同一の半導体基板（半導体チップ）上に一体化してなる。具体的には、同一の半導体基板上の活性領域に、ＩＧＢＴの動作領域となるＩＧＢＴ領域２１と、ＦＷＤの動作領域となるＦＷＤ領域２２とが並列に設けられている（図１参照）。活性領域は、オン状態のときに電流が流れる領域である。活性領域の周囲を囲むエッジ終端領域（不図示）にガードリングやフィールドプレート等の耐圧構造が設けられていてもよい。
まず、図１に示すように、ｎ-型ドリフト領域１となるｎ-型の半導体ウエハ１０を用意する。半導体ウエハ１０の材料は、シリコン（Ｓｉ）であってもよいし、炭化珪素（ＳｉＣ）であってもよい。以下、半導体ウエハ１０がシリコンウエハである場合を例に説明する。半導体ウエハ１０の不純物濃度は、例えば比抵抗が２０Ωｃｍ以上９０Ωｃｍ以下程度となる範囲であってもよい。半導体ウエハ１０のおもて面１０ａは、例えば（００１）面であってもよい。半導体ウエハ１０の厚さ（後述するバックグラインド前の厚さ）は、例えば７２５μｍであってもよい。
次に、フォトリソグラフィおよびイオン注入を１組とする工程を異なる条件で繰り返し行い、半導体ウエハ１０のおもて面１０ａ側に、ＩＧＢＴのｐ型ベース領域２、ｎ+型エミッタ領域３およびｐ+型コンタクト領域４を形成する。ｐ型ベース領域２は、ＩＧＢＴ領域２１からＦＷＤ領域２２にわたって活性領域全面に形成される。ｐ型ベース領域２は、ＦＷＤ領域２２においてｐ型アノード領域を兼ねる。ｎ+型エミッタ領域３およびｐ+型コンタクト領域４は、ＩＧＢＴ領域２１においてｐ型ベース領域２の内部に選択的に形成される。
半導体ウエハ１０の、ｐ型ベース領域２および後述するｎ型フィールドストップ（ＦＳ）層１２、ｐ+型コレクタ領域１３およびｎ+型カソード領域１４以外の部分がｎ-型ドリフト領域１である。ＩＧＢＴ領域２１において、ｎ-型ドリフト領域１とｐ型ベース領域２との間に、ｎ型蓄積層５を形成してもよい。ｎ型蓄積層５は、ＩＧＢＴのターンオン時にｎ-型ドリフト領域１の少数キャリア（ホール）の障壁となり、ｎ-型ドリフト領域１に少数キャリアを蓄積する機能を有する。
次に、半導体ウエハ１０のおもて面１０ａを熱酸化して、エッジ終端領域において半導体ウエハ１０のおもて面１０ａを覆うフィールド酸化膜を形成する。次に、フォトリソグラフィおよびエッチングにより、ＩＧＢＴ領域２１においてｎ+型エミッタ領域３、ｐ型ベース領域２およびｎ型蓄積層５を貫通してｎ-型ドリフト領域１に達するトレンチ６を形成する。トレンチ６は、半導体ウエハ１０のおもて面１０ａ側から見て、例えば、ＩＧＢＴ領域２１とＦＷＤ領域２２とが並ぶ方向（図１の横方向）と直交する方向（図１の奥行き方向）に延びるストライプ状のレイアウトに配置されている。
また、トレンチ６は、ＩＧＢＴ領域２１と同様のレイアウトで、ＦＷＤ領域２２にも形成される。ＦＷＤ領域２２において、トレンチ６は、ｐ型ベース領域２（ｐ型アノード領域）を貫通してｎ-型ドリフト領域１に達する。次に、例えば熱酸化により、トレンチ６の内壁に沿ってゲート絶縁膜７を形成する。次に、半導体ウエハ１０のおもて面１０ａ上に、トレンチ６の内部を埋め込むようにポリシリコン（ｐｏｌｙ−Ｓｉ）層を形成する。次に、このポリシリコン層を例えばエッチバックして、ゲート電極８となる部分をトレンチ６の内部に残す。
これらのｐ型ベース領域２、ｎ+型エミッタ領域３、ｐ+型コンタクト領域４、トレンチ６、ゲート絶縁膜７およびゲート電極８でトレンチゲート構造のＭＯＳゲートが構成される。ゲート電極８の形成後に、ｎ+型エミッタ領域３、ｐ+型コンタクト領域４およびｎ型蓄積層５を形成してもよい。ｎ+型エミッタ領域３は、隣り合うトレンチ６間（メサ領域）の少なくとも１つのメサ領域に配置されていればよく、ｎ+型エミッタ領域３を配置しないメサ領域が存在してもよい。また、ｎ+型エミッタ領域３は、トレンチ６がストライプ状に延びる方向に所定の間隔で選択的に配置されていてもよい。
次に、半導体ウエハ１０のおもて面１０ａ上に、ゲート電極８を覆うように層間絶縁膜９を形成する。次に、層間絶縁膜９をパターニングして、層間絶縁膜９を深さ方向に貫通する複数のコンタクトホールを形成する。深さ方向とは、半導体ウエハ１０のおもて面１０ａから裏面１０ｂに向かう方向である。ＩＧＢＴ領域２１のコンタクトホールには、ｎ+型エミッタ領域３およびｐ+型コンタクト領域４が露出される。ＦＷＤ領域２２のコンタクトホールには、ｐ型ベース領域２が露出される。
次に、層間絶縁膜９上に、コンタクトホールを埋め込むようにおもて面電極１１を形成する。おもて面電極１１は、ＩＧＢＴ領域２１においてｐ型ベース領域２、ｎ+型エミッタ領域３およびｐ+型コンタクト領域４に電気的に接続され、エミッタ電極として機能する。また、おもて面電極１１は、ＦＷＤ領域２２においてｐ型ベース領域２に電気的に接続され、アノード電極として機能する。おもて面電極１１は、ｎ+型エミッタ領域３を配置しないメサ領域においてｐ型ベース領域２に電気的に接続されていてもよい。
次に、半導体ウエハ１０を裏面１０ｂ側から研削していき（バックグラインド）、半導体装置として用いる製品厚さ（例えば１１５μｍ程度）の位置まで研削する。耐圧１２００Ｖの場合、半導体装置として用いる製品厚さは、例えば１１０μｍ以上１５０μｍ以下程度である。次に、フォトリソグラフィおよびイオン注入を１組とする工程を異なる条件で繰り返し行い、半導体ウエハ１０の裏面１０ｂ側に、ｎ型フィールドストップ（ＦＳ：Ｆｉｅｌｄ Ｓｔｏｐ）層１２およびｎ+型カソード領域１４を形成する。
ｎ+型カソード領域１４は、半導体ウエハ１０の研削後の裏面１０ｂの表面層に、半導体ウエハ１０の裏面１０ｂの全面にわたって形成される。ｎ型フィールドストップ層１２は、半導体ウエハ１０の研削後の裏面１０ｂからｎ+型カソード領域１４よりも深い位置に形成される。ｎ型フィールドストップ層１２は、少なくともＩＧＢＴ領域２１からＦＷＤ領域２２にわたって形成される。ｎ型フィールドストップ層１２は、ｎ+型カソード領域１４に接していてもよい。
次に、フォトリソグラフィおよびイオン注入により、ｎ+型カソード領域１４の、ＩＧＢＴ領域２１に対応する部分をｐ+型に変えることでｐ+型コレクタ領域１３を形成する。すなわち、ｐ+型コレクタ領域１３は、ＩＧＢＴ領域２１とＦＷＤ領域２２とが並ぶ方向においてｎ+型カソード領域１４に接する。ｐ+型コレクタ領域１３は、深さ方向においてｎ型フィールドストップ層１２に接していてもよい。次に、半導体ウエハ１０のおもて面１０ａ上に、エッジ終端領域を覆うようにパッシベーション保護膜を形成する。
次に、半導体ウエハ１０のおもて面１０ａ上に、ＦＷＤ領域２２に対応する部分が開口したフォトレジスト膜３１を形成する。このフォトレジスト膜３１をマスク（遮蔽膜）として高加速エネルギー（例えば３．０ｅＶ以上程度）で深い飛程（例えば８μｍ以上程度）のヘリウム照射３２を行い、ｎ-型ドリフト領域１の内部にライフタイムキラーとなるヘリウムの欠陥１５を導入（形成）する。ヘリウムの欠陥１５は、ｎ-型ドリフト領域１の、ｐ型ベース領域２（ｐ型アノード領域）との境界付近に導入される。ヘリウムの注入深さ（飛程）ｄ１は、半導体ウエハ１０のおもて面１０ａから例えば８μｍ程度である。
ヘリウムの注入深さｄ１が半導体ウエハ１０のおもて面１０ａから８μｍ程度である場合に、フォトレジスト膜３１を遮蔽膜として機能させるためには、フォトレジスト膜３１の厚さｔ１は３３μｍ以上程度とする。これにより、フォトレジスト膜３１で覆われたＩＧＢＴ領域２１には欠陥１５は導入されず、ＦＷＤ領域２２のみに欠陥１５が導入される。半導体ウエハ１０のおもて面１０ａからのヘリウム照射３２の条件は、例えば、ドーズ量を１×１０10／ｃｍ2以上１×１０13／ｃｍ2以下程度とし、加速エネルギーを３．０ＭｅＶ以上４．５ＭｅＶ以下程度としてもよい。
そして、灰化処理（アッシング）により、フォトレジスト膜３１を除去する。フォトレジスト膜３１の形成から、ヘリウム照射３２を経てフォトレジスト膜３１の除去に至るまでの各工程の詳細な説明については後述する。次に、半導体ウエハ１０の裏面１０ｂの全面に、裏面電極（不図示）を形成する。裏面電極は、ｐ+型コレクタ領域１３およびｎ+型カソード領域１４に接する。裏面電極は、コレクタ電極として機能するとともに、カソード電極として機能する。その後、半導体ウエハ１０をチップ状に切断（ダイシング）して個片化することで、ＲＣ−ＩＧＢＴチップ（半導体チップ）が完成する。
なお、ヘリウム照射３２は、半導体ウエハ１０のおもて面１０ａ上に、層間絶縁膜９を形成する前に行ってもよい。この場合、ヘリウム照射３２は、高加速エネルギーは２．０ＭｅＶ以上で飛程が８μｍ程度となる。この場合、灰化処理（アッシング）により、フォトレジスト膜３１を除去後に層間絶縁膜９を半導体ウエハ１０のおもて面１０ａ上に形成する。
半導体ウエハ１０のおもて面１０ａからのヘリウム照射３２に代えて、半導体ウエハ１０の裏面１０ｂからヘリウム照射３４を行ってもよい（図２参照）。この場合、半導体ウエハ１０の裏面１０ｂ上に、ＦＷＤ領域２２に対応する部分が開口したフォトレジスト膜３３を形成する。そして、このフォトレジスト膜３３をマスク（遮蔽膜）としてヘリウムを照射３４し、ｎ-型ドリフト領域１の内部にライフタイムキラーとなるヘリウムの欠陥１５を導入すればよい。ヘリウムの注入深さ（飛程）ｄ２は、半導体ウエハ１０の裏面１０ｂから例えば１００μｍ程度である。
このようにヘリウムの注入深さｄ２が半導体ウエハ１０の裏面１０ｂから１００μｍ程度である場合、フォトレジスト膜３３を遮蔽膜として機能させるためには、フォトレジスト膜３３の厚さｔ２は２２０μｍ以上程度とする。これにより、半導体ウエハ１０のおもて面１０ａからのヘリウム照射３２と同様に、フォトレジスト膜３３で覆われたＩＧＢＴ領域２１には欠陥１５は導入されず、ＦＷＤ領域２２のみに欠陥１５が導入される。半導体ウエハ１０の裏面１０ｂからのヘリウム照射３４の条件は、例えば、ドーズ量を１×１０10／ｃｍ2以上１×１０13／ｃｍ2以下程度とし、加速エネルギーを１０ＭｅＶ以上２５ＭｅＶ以下程度としてもよい。
次に、半導体ウエハ１０のおもて面１０ａからのヘリウム照射３２を行う場合を例に、フォトレジスト膜（レジストマスク）３１の形成から除去までの間に行う各工程について説明する。図３は、実施の形態にかかる半導体装置の製造方法の一部の工程の概要を示すフローチャートである。図３には、フォトレジスト膜３１の形成から除去までの間に行う各工程の概要を順に示す。図４〜８は、実施の形態の半導体装置の製造方法の一部の工程における半導体装置の製造途中の状態を模式的に示す断面図である。図４〜８のそれぞれは、図３のステップＳ１〜Ｓ５の状態を示す。
まず、例えば、スピンコーター（塗布機）に半導体ウエハ１０を載置し、半導体ウエハ１０のおもて面１０ａにフォトレジストを塗布（滴下）する。そして、半導体ウエハ１０を回転させることで、半導体ウエハ１０のおもて面１０ａの全面にフォトレジストを広げて、半導体ウエハ１０のおもて面１０ａの全面にフォトレジスト膜３１を形成する（ステップＳ１）。
ステップＳ１においては、後述するヘリウム照射３２において遮蔽膜としてフォトレジスト膜３１を用いるために必要な所定厚さｔでフォトレジスト膜３１を形成する。例えば、フォトレジストの塗布を２回以上繰り返して、フォトレジスト膜３１の所定厚さｔを確保してもよい。フォトレジスト膜３１の所定厚さｔを得られればよく、フォトレジスト膜３１の材料には、ポジ型およびネガ型のいずれのフォトレジストを用いてもよいし、化学増幅型フォトレジストを用いてもよい。化学増幅型フォトレジストは、樹脂、酸発生剤および溶剤を混合した感光材料であり、通常のフォトレジストに比べて光に反応しやすい。フォトレジスト膜３１を厚くするほど露光時間がかかるため、フォトレジスト膜３１の材料として化学増幅型のフォトレジストを用いることが好ましい。
この後、加熱源を備えた例えばホットプレート等の加熱手段に半導体ウエハ１０を載置し、半導体ウエハ１０全体を加熱（以下、乾燥ベークとする）して、フォトレジスト膜３１中の溶媒や水を蒸発させることで、フォトレジスト膜３１を乾燥させて固めてもよい。乾燥ベークの温度は、例えば８０℃以上１５０℃以下程度であってもよい。この後、フォトレジスト膜３１の端部から所定幅の部分を、フォトレジスト膜３１の端部を全周にわたって溶解して除去してもよい。
次に、ステッパー（露光装置）のステージに半導体ウエハ１０を載置し、１枚ずつ半導体ウエハ１０の全面を走査しながらマスク（レチクル）３２ａを通して露光を行うことで、フォトレジスト膜３１に所定箇所が開口したマスクパターンを転写する（ステップＳ２）。
ここで、所定箇所とは、フォトレジスト膜３１でイオン注入によるイオンを通過させたい領域である。例えば、図１の半導体装置の場合、ヘリウムを通過させたいＦＷＤ領域２２が所定箇所に対応する。
また、露光の際、ステッパーのフォーカス基準位置ｆ１に対し、フォーカス設定値ｆ２をフォトレジスト膜３１の裏面（半導体ウエハ１０と接する面）に設定する。フォーカスをフォトレジスト膜３１の膜厚分、表面からずらすことにより、所定箇所に対応するフォトレジスト膜３１の表面から裏面までの部分が感光される。
次に、マスク３２ａと開口する箇所が異なるマスク３２ｂをステッパーに設定し、１枚ずつ半導体ウエハ１０の全面を走査しながらマスク３２ｂを通して露光を行うことで、フォトレジスト膜３１に所定箇所が開口したマスクパターンを転写する（ステップＳ３）。
ステップＳ３の露光は、レジストパターンの残し幅ｗｔが１０μｍ以上となるとＵＶキュアまたはポストベークの実施により、レジストパターンの端に形状崩れが生じるため、形状崩れを防止するため行われる。ここでの所定箇所は、ステップＳ２の露光で感光されない部分にある。開口部の幅Ｗｂは、レジストパターンの残し幅ｗｔより狭く、例えば、開口部の幅Ｗｂは１μｍ以上３μｍ以下が好ましい。または、マスク３２ｂの開口部は、開口部の幅Ｗｂと同程度の幅Ｗａ毎に設けられている。つまり、マスク３２ｂの開口部は、幅Ｗａ毎に並んでいる。また、幅Ｗａは１μｍ以上３μｍ以下が好ましい。
この露光の際、露光に用いる光の波長、強度等はステップＳ２の場合と同様であるが、露光の深さの条件をステップＳ２の場合と変えている。例えば、ステッパーのフォーカス基準位置ｆ１に対し、フォーカス設定値ｆ２をフォトレジスト膜３１の表面に設定する。フォーカスを表面からずらさないことにより、所定箇所に対応するフォトレジスト膜３１の表面の部分が感光される。
次に、ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ：露光後焼き締め）の後、ディベロッパー（現像機）によりフォトレジスト膜３１を現像することにより所定箇所を除去してレジストマスクを形成する（ステップＳ４）。ここで、所定箇所は、ステップＳ２において感光された部分３１ｂと、ステップＳ３において感光された部分３１ｃである。ステップＳ２において感光された部分３１ｂはフォトレジスト膜３１が除去されて開口３５が形成される。また、ステップＳ３において感光された部分３１ｃは、ステップ２において感光されなかったフォトレジスト膜３１上に配置されており、レジストパターンの残し幅ｗｔの部分の上部にステップ２で形成された開口３５より深さの浅い開口３６が複数形成される。なお、ステップＳ２において感光された部分３１ｂとステップＳ３において感光された部分３１ｃは離れて形成される。これにより、レジストパターンの残し幅ｗｔの側面４１（開口３５の側面）に後述する残し幅Ａ（凸）が形成され、レジストパターンの残し幅ｗｔの側面４１の形状崩れ幅ｗ１を小さくすることができる。
なお、ここでは、ステップＳ２とステップＳ３の露光後に現像を行っているが、ステップＳ２後、現像を行い、ステップＳ２で露光した部分のみを除去して、その後、ステップＳ３を行い、再度現像を行ってもよい。
ここで、図９は、図７のＸで示す部分の拡大図である。ステップＳ３では、幅Ｗｂが狭い開口部が、狭い間隔Ｗｂで並ぶマスク３２ｂを用い、フォトレジスト膜３１の表面の部分を感光するため、フォトレジスト膜３１の上部に微小の凹凸が複数形成される。この微小の凹凸では、残し幅Ａは、開口部の間隔Ｗａと同じ幅の１μｍ以上３μｍ以下であり、抜き幅Ｂは、開口部の幅Ｗｂと同じ幅の１μｍ以上３μｍ以下である。また、ステップＳ３の露光では、段差Ｃを深くすると抜き幅Ｂの部分からイオン注入時にイオンが通過しやすくなるため、フォトレジスト膜３１の厚さｔを厚くする必要がある。フォトレジスト膜３１の厚さｔを厚くするとステップＳ２の露光の際に時間がかかりスループットが悪くなる。そのため、段差Ｃは０．５μｍ以上１μｍ以下とすることが好ましい。これにより、厚さｔのフォトレジスト膜３１の表面には、幅が抜き幅Ｂ、深さが段差Ｃとなる開口３６が複数形成される。
次に、基板のベークを実施する（ステップＳ５）。例えば、ベーク温度は１５０℃でよい。このベークによりレジストパターン端に形状崩れが生じる。図１０は、図８のＹで示す部分の拡大図である。フォトレジスト膜３１には、上部に微小の凹凸が複数形成されているため、形状崩れは凸の部分に生じる。このため、形状崩れ幅ｗ１は、凸の部分の幅である残し幅Ａの半分以下となる。実施の形態では、凸の部分の幅が狭いため、形状崩れ幅ｗ１も狭くなる。
ここで、残し幅Ａを狭くすればするほど、形状崩れ幅ｗ１は小さくなるが、狭くしすぎると、凸の部分だけでなく、全体に渡って形状崩れが生じ、形状崩れ幅ｗ１が大きくなってしまう。このため、残し幅Ａは１μｍ程度以上が好ましい。また、残し幅Ａを広くすれば、形状崩れ幅ｗ１は大きくなるため、残し幅Ａは３μｍ程度以下が好ましい。３μｍより大きいと形状崩れ幅ｗ１は、その半分の１．５μｍより大きくなる可能性があり、フォトレジスト膜３１のアライメント精度より大きくなり、その分設計マージンを大きく取る必要があるためである。
また、段差Ｃは深くしすぎると、イオン注入時にイオンが通過して、マスクとしての効果を発揮できなくなるため、１μｍ以下が好ましい。段差Ｃが浅いと、凸の部分だけでなく、全体に渡って形状崩れが生じ、形状崩れ幅ｗ１が大きくなってしまうため、段差Ｃは０．５μｍ以上が好ましい。
なお、イオン種によって、遮蔽に必要な厚さが異なるため、フォトレジスト膜３１の膜厚を変化させる必要がある。しかし、残し幅Ａは、注入するイオン種に依存はしない。例えば、ヘリウムでも、プロトンでも好ましい最大値、最小値は上記と同じである。また、実施の形態では、形状崩れ幅ｗ１は凹凸の部分の幅に依存し、フォトレジスト膜３１の膜厚に依存しないため、フォトレジスト膜３１の膜厚を厚くすることができる。
以上、説明したように、実施の形態によれば、高加速エネルギーでのイオン注入にレジストマスクを用いることで、ハードマスクを用いる場合と比べて、マスク開口部の最小加工寸法を小さくすることができ、かつ半導体ウエハとの位置合わせ精度を向上させることができる。具体的には、ハードマスクの開口部の最小加工寸法が３００μｍ程度であるのに対して、レジストマスクの開口部の最小加工寸法はレジストマスクの厚さと同程度であり、最大でも２２０μｍ程度である（図２参照）。また、半導体ウエハとレジストマスクとのアライメント精度は、半導体ウエハとハードマスクとの位置合わせ精度よりもよいため、所定領域に位置精度よく所定不純物を注入することができる。また、デバイス設計時に設計マージンを削減することができるため、チップサイズを小さくすることができる。これによって、１枚の半導体ウエハから切り出し可能なチップ枚数が増加するため、製品単価を低減させることができ、コストを低減させることができる。
また、実施の形態によれば、レジストパターンの残し幅ｗｔが１０μｍ以上である場合、レジストマスクの上部に微小の凹凸を形成する。これにより、現像後のベークによる形状崩れは、凸の部分に形状崩れが生じる。凸の部分の幅は狭いため、形状崩れ幅も狭いままである。このように、実施の形態では、形状崩れ幅は、レジストマスクの膜厚に依存することがなくなるため、厚いレジストマスクを使用することができ、レジストパターンの残し幅ｗｔが１０μｍ以上のである場合でも高加速エネルギーでのイオン注入にレジストマスクを用いることができる。
図２１，２２には、レジストマスクの平面形状の一部を示す。図２１はレジストパターンの残し幅ｗｔの端部４０がフォトレジスト膜３１でつながっている。また、図２２はレジストパターンの残し幅ｗｔの端部４０はフォトレジスト膜３１がつながっていない。図２１のようにレジストパターンの残し幅ｗｔの端部４０がフォトレジスト膜３１でつながっている場合は、レジストパターンの開口３５の端部４２の形状崩れを防ぐことができる。レジストパターンの残し幅ｗｔの端部４０、およびレジストパターンの開口３５の端部４２の境界にイオン注入を行わない場合は図２１の平面形状とし、レジストパターンの開口３５の端部４２の境界にイオン注入を行ってもよい場合は図２２の平面形状としてよい。
図２３（ａ）には、図２１のＤで示す部分の拡大図を示す。図２３（ｂ）には、図２３（ａ）のＦ１−Ｆ１’断面図を示す。図２３（ａ）の残し幅Ａの部分にはハッチングを施してある。開口３６は抜き幅Ｂの幅方向に対して垂直な方向に伸びるストライプ状である。また、開口３６はレジストパターンの残し幅ｗｔの側面４１には形成されない。これにより、レジストパターンの残し幅ｗｔの側面４１の形状崩れ幅ｗ１を小さくすることができる。
図２４（ａ）には、図２１のＤで示す部分の拡大図を示す。図２４（ｂ）には、図２４（ａ）のＦ２−Ｆ２’断面図を示す。図２４（ａ）の残し幅Ａの部分にはハッチングを施してある。開口３６は格子状に形成されているが、レジストパターンの残し幅ｗｔの側面４１には開口３６は形成されない。また、格子は平面形状が正方形のものを示したが長方形としてもよい。これにより、レジストパターンの残し幅ｗｔの側面４１の形状崩れ幅ｗ１を小さくすることができる。
図２５（ａ）には、図２１のＤで示す部分の拡大図を示す。図２５（ｂ）には、図２５（ａ）のＦ３−Ｆ３’断面図を示す。図２５（ａ）の残し幅Ａの部分にはハッチングを施してある。開口３６は格子状に形成されているが、レジストパターンの残し幅ｗｔの側面４１には開口３６は形成されない。図２４（ａ）と異なる部分は、隣り合う残し幅Ａがレジストパターンの残し幅ｗｔの長手方向に垂直な方向で重なり合う部分があることである。これにより、レジストパターンの残し幅ｗｔの側面４１の形状崩れ幅ｗ１を小さくすることができる。なお、格子は平面形状が長方形のものを示したが正方形としてもよい。
図２６には、図２１のＥ１で示す部分の拡大図を示す。残し幅Ａの端部４３と、開口３６の端部４４、およびレジストパターンの開口３５の端部４２はフォトレジスト膜３１でつながっていてもよい。これにより、残し幅Ａの端部４３、開口３６の端部４４、およびレジストパターンの開口３５の端部４２のレジストパターンの形状崩れを防ぐことができる。また、開口３５の端部４２の部分はイオン注入がされない。なお、図２６は、開口３６の平面形状がストライプ状の例を示したが、開口３６の平面形状は格子状としてもよい。
図２７（ａ）、図２７（ｂ）には、図２２のＥ２で示す部分の拡大図を示す。図２７（ａ）は、残し幅Ａの端部４３と開口３６の端部４４がフォトレジスト膜３１でつながっている。図２６とは、レジストパターンの開口３５の端部４２とつながっていない点が異なる。これにより、残し幅Ａの端部４３と開口３６の端部４４のレジストパターンの形状崩れを防ぐことができる。図２７（ｂ）は、残し幅Ａの端部４３と開口３６の端部４４がフォトレジスト膜３１でつながっていない点が図２７（ａ）と異なる。残し幅Ａの端部４３と開口３６の端部４４にイオン注入を行ってもよい場合は、この形状としてもよい。図２７は、開口３６の平面形状がストライプ状の例を示したが、開口３６の平面形状は格子状としてよい。
図２８には、形状崩れ無しのレジストパターンを模式的に示す断面図である。レジストパターンの残し幅ｗｔの側面４１の両側に開口３６を複数形成する開口形成領域３８を備えている。開口形成領域３８の幅は図１９に示す形状崩れ幅ｗ１０１より広く、開口形成領域３８の間は開口３７が形成されている。これにより、図９のレジストパターンと同様な効果を得ることができる。
以上において本発明では、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ヘリウムを照射する場合を例に説明しているが、これに限らず、所定の不純物のイオン注入を例えば１．５ＭｅＶ以上程度の高加速エネルギー（例えば飛程が８μｍ以上）で行う場合や、レジストマスク（遮蔽膜）として用いるフォトレジスト膜の厚さが例えば３０μｍ以上程度になる場合に、本発明を適用可能である。また、上述した実施の形態では、ＲＣ−ＩＧＢＴを例に説明しているが、これに限らず、上記条件で高加速度エネルギーのヘリウム照射や不純物のイオン注入を行う様々な素子構造のデバイスに本発明を適用可能である。例えば、ライフタイムキラーの導入を行うＦＷＤと他の半導体素子とを組み合わせた半導体装置に適用可能である。また、各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置の製造方法は、高加速エネルギーでのイオン注入を行う必要のある半導体装置に有用である。
１ ｎ-型ドリフト領域
２ ｐ型ベース領域
３ ｎ+型エミッタ領域
４ ｐ+型コンタクト領域
５ ｎ型蓄積層
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ 半導体ウエハ
１０ａ 半導体ウエハのおもて面
１０ｂ 半導体ウエハの裏面
１０ｃ 半導体ウエハの端部
１０ｄ 半導体ウエハの周縁部
１１ おもて面電極
１２ ｎ型フィールドストップ層
１３ ｐ+型コレクタ領域
１４ ｎ+型カソード領域
１５ 欠陥
２１ ＩＧＢＴ領域
２２ ＦＷＤ領域
３１、３３ フォトレジスト膜
３１ａ フォトレジスト膜の開口部
３１ｂ、３１ｃ フォトレジストの感光部
３２ａ、３２ｂ レクチル
３５、３６，３７ 開口
３８ 開口形成領域
４０、４２、４３、４４ 端部
４１ 側面
Ａ 残し幅
Ｂ 抜き幅
Ｃ 段差
ｆ１ フォーカス基準位置
ｆ２ フォーカス設定値
ｗｔ レジストパターンの残し幅

Claims (16)

  1. 半導体ウエハの第１主面にフォトレジストを塗布してフォトレジスト膜を形成する第１工程と、
    前記フォトレジスト膜に、第１開口部を形成する第１マスクパターンを転写する第２工程と、
    前記フォトレジスト膜に、前記第１開口部と位置が異なる第２開口部を複数形成する第２マスクパターンを転写する第３工程と、
    前記第１マスクパターンおよび前記第２マスクパターンに基づいて前記フォトレジスト膜を選択的に除去して、前記フォトレジスト膜の前記第１開口部および前記第２開口部を有するレジストマスクを形成する第４工程と、
    前記レジストマスクをマスクとして、前記半導体ウエハに不純物をイオン注入する第５工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第２工程の後、前記第３工程の前に、
    前記第１マスクパターンに基づいて前記フォトレジスト膜を選択的に除去して、前記フォトレジスト膜に前記第１開口部を形成する工程を含み、
    前記第４工程では、前記第２マスクパターンに基づいて前記フォトレジスト膜を選択的に除去して、前記フォトレジスト膜に前記第２開口部を複数形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第４工程の後、前記第５工程の前に、
    前記レジストマスクに紫外線を照射する工程、または、前記レジストマスクを加熱する工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１開口部と前記第２開口部は離れていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
  5. 前記第２開口部の深さは、前記第１開口部の深さより浅いことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
  6. 前記第２開口部の幅は、前記第１開口部の幅より狭いことを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
  7. 前記第２開口部の深さは、０．５μｍ以上１μｍ以下であることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
  8. 前記第２開口部の幅は、１μｍ以上３μｍ以下であることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。
  9. 前記第２マスクパターンの開口幅は、１μｍ以上３μｍ以下であることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
  10. 前記第２マスクパターンの開口部は、１μｍ以上３μｍ以下の間隔で並んでいることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
  11. 化学増幅型の前記フォトレジストを用いることを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置の製造方法。
  12. ポジ型の前記フォトレジストを用いることを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置の製造方法。
  13. ネガ型の前記フォトレジストを用いることを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置の製造方法。
  14. 前記第１工程の前に、前記半導体ウエハの第１領域に第１半導体素子を形成し、前記半導体ウエハの第２領域に第２半導体素子を形成する素子形成工程をさらに含み、
    前記フォトレジスト膜の前記第１開口部は、前記第２領域の形成領域に対応する箇所であることを特徴とする請求項１〜１３のいずれか一つに記載の半導体装置の製造方法。
  15. 前記第１半導体素子は絶縁ゲート型バイポーラトランジスタであり、
    前記第２半導体素子はダイオードであり、
    前記素子形成工程では、第１導電型の前記半導体ウエハの第１主面の表面層に、前記絶縁ゲート型バイポーラトランジスタのベース領域および前記ダイオードのアノード領域となる第２導電型半導体領域を形成し、
    前記第５工程では、前記半導体ウエハの第１主面から、前記半導体ウエハの、前記第２導電型半導体領域との界面付近に前記不純物を注入することを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記第１半導体素子は絶縁ゲート型バイポーラトランジスタであり、
    前記第２半導体素子はダイオードであり、
    前記素子形成工程では、第１導電型の前記半導体ウエハの第２主面の表面層に、前記絶縁ゲート型バイポーラトランジスタのベース領域および前記ダイオードのアノード領域となる第２導電型半導体領域を形成し、
    前記第５工程では、前記半導体ウエハの第２主面から、前記半導体ウエハの、前記第２導電型半導体領域との界面付近に前記不純物を注入することを特徴とする請求項１４に記載の半導体装置の製造方法。
JP2017051240A 2017-03-16 2017-03-16 半導体装置の製造方法 Active JP7325167B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017051240A JP7325167B2 (ja) 2017-03-16 2017-03-16 半導体装置の製造方法
CN201810058342.7A CN108630532B (zh) 2017-03-16 2018-01-22 半导体装置的制造方法
US15/883,393 US10553436B2 (en) 2017-03-16 2018-01-30 Method of manufacturing semiconductor device using photoresist as ion implantation mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017051240A JP7325167B2 (ja) 2017-03-16 2017-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018157017A true JP2018157017A (ja) 2018-10-04
JP7325167B2 JP7325167B2 (ja) 2023-08-14

Family

ID=63520244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017051240A Active JP7325167B2 (ja) 2017-03-16 2017-03-16 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10553436B2 (ja)
JP (1) JP7325167B2 (ja)
CN (1) CN108630532B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020072137A (ja) * 2018-10-30 2020-05-07 三菱電機株式会社 半導体装置
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021044814A1 (ja) * 2019-09-05 2021-03-11 富士電機株式会社 半導体装置および半導体装置の製造方法
US11901443B2 (en) 2018-08-14 2024-02-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method
JP7484224B2 (ja) 2020-03-02 2024-05-16 富士電機株式会社 半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
JP2019145708A (ja) * 2018-02-22 2019-08-29 株式会社東芝 半導体装置
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
CN116313876B (zh) * 2023-05-25 2023-08-04 粤芯半导体技术股份有限公司 离子注入工艺中衬底温度的监测方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204162A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp 半導体装置の製造方法および該方法に用いられるレジスト組成物
JP2001297997A (ja) * 2000-04-17 2001-10-26 Sony Corp 半導体装置の製造方法
JP2007103418A (ja) * 2005-09-30 2007-04-19 Seiko Epson Corp 半導体装置、半導体装置の製造方法、並びに電気光学装置
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2009109610A (ja) * 2007-10-29 2009-05-21 Seiko Epson Corp 露光用マスク、及び薄膜トランジスタの製造方法
JP2010141093A (ja) * 2008-12-11 2010-06-24 Sony Corp 半導体装置とその製造方法
JP2010147252A (ja) * 2008-12-18 2010-07-01 Sharp Corp イオン注入方法、および半導体装置の製造方法
JP2011114063A (ja) * 2009-11-25 2011-06-09 Fujifilm Corp 固体撮像装置の製造方法
JP2011164628A (ja) * 2011-03-02 2011-08-25 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2012064861A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置の製造方法
JP2016192467A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343308A (ja) * 1992-06-09 1993-12-24 Mitsubishi Electric Corp 半導体装置の製造方法
JP3956258B2 (ja) * 1998-06-30 2007-08-08 信越石英株式会社 高純度溝切り面を有するシリコンウエーハ熱処理用石英ガラス治具およびその製造方法
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP2001203167A (ja) * 2000-01-20 2001-07-27 Hitachi Kokusai Electric Inc 半導体製造装置
TW474023B (en) * 2001-02-27 2002-01-21 Hannstar Display Corp Thin film transistor process of liquid crystal display
US7141455B2 (en) * 2002-11-25 2006-11-28 Texas Instruments Incorporated Method to manufacture LDMOS transistors with improved threshold voltage control
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
KR100496643B1 (ko) * 2003-10-25 2005-06-20 한국전자통신연구원 마이크로칼럼 전자빔 장치의 자체정렬 적층 금속 박막전자빔 렌즈 및 그 제작방법
JP2005150403A (ja) * 2003-11-14 2005-06-09 Fujitsu Ltd 半導体装置の製造方法
JP2006173501A (ja) * 2004-12-17 2006-06-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100687883B1 (ko) * 2005-09-03 2007-02-27 주식회사 하이닉스반도체 이중 노광용 포토마스크 및 이를 이용한 이중 노광 방법
US7662721B2 (en) * 2006-03-15 2010-02-16 Infineon Technologies Ag Hard mask layer stack and a method of patterning
JP5057816B2 (ja) * 2006-03-27 2012-10-24 東京エレクトロン株式会社 プラズマ処理装置
JP2009031417A (ja) * 2007-07-25 2009-02-12 Omron Corp レーザ転写装置
EP2061084A1 (en) 2007-11-14 2009-05-20 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
JP4871912B2 (ja) * 2008-05-19 2012-02-08 芝浦メカトロニクス株式会社 基板の処理装置、ブラシ洗浄装置
JP5438945B2 (ja) * 2008-10-02 2014-03-12 株式会社半導体エネルギー研究所 ボンド基板の作製方法
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102024700B (zh) * 2009-09-17 2012-09-26 北大方正集团有限公司 沟槽型双扩散金属氧化物半导体晶体管的制作方法
JP5560897B2 (ja) * 2010-05-20 2014-07-30 富士電機株式会社 超接合半導体装置の製造方法
CN102543670A (zh) * 2010-12-13 2012-07-04 中国科学院微电子研究所 金属前介质层的平坦化方法
JP2012146858A (ja) * 2011-01-13 2012-08-02 Sharp Corp レーザドーピング方法および該方法に基づいて製造された半導体基板
JP5815254B2 (ja) * 2011-03-14 2015-11-17 昭和電工株式会社 厚膜金属電極の形成方法、及び厚膜レジストの形成方法
US8513078B2 (en) * 2011-12-22 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for fabricating fin devices
JP5440623B2 (ja) * 2012-01-30 2014-03-12 株式会社日立製作所 回路チップ及びこれを搭載したｒｆｉｄ回路装置
CN102916024B (zh) * 2012-10-08 2015-12-02 上海华力微电子有限公司 一种形成双深度隔离沟槽的方法
KR102009357B1 (ko) * 2012-11-26 2019-08-09 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
JP6263966B2 (ja) 2012-12-12 2018-01-24 富士電機株式会社 半導体装置
JP6119593B2 (ja) 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP2015122133A (ja) * 2013-12-24 2015-07-02 株式会社東芝 パターン形成方法、スタンパーの製造方法、及び磁気記録媒体の製造方法
US9324619B2 (en) * 2014-08-25 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP6638245B2 (ja) * 2014-12-12 2020-01-29 王子ホールディングス株式会社 半導体発光素子用基板、および、半導体発光素子
US9535319B2 (en) * 2015-03-31 2017-01-03 Globalfoundries Inc. Reticle, system comprising a plurality of reticles and method for the formation thereof
KR102619528B1 (ko) * 2015-12-09 2023-12-29 삼성전자주식회사 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법
US9831134B1 (en) * 2016-09-28 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device having deep wells
US10157770B2 (en) * 2016-11-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having isolation structures with different thickness and method of forming the same
CN106681042B (zh) * 2017-01-05 2021-01-26 京东方科技集团股份有限公司 触控显示屏及其制造方法、触控显示装置
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
CN109116674B (zh) * 2017-06-22 2022-01-21 华邦电子股份有限公司 光罩组及其光刻方法
US10591786B2 (en) * 2017-06-22 2020-03-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Mask structure and manufacturing method for array substrate
EP3422418B1 (en) * 2017-06-27 2022-09-28 Infineon Technologies Austria AG Method of manufacturing a superjunction semiconductor device
US11901190B2 (en) * 2017-11-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning
KR102374206B1 (ko) * 2017-12-05 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법
US10453812B2 (en) * 2017-12-27 2019-10-22 Intel Corporation Polarization defined zero misalignment vias for semiconductor packaging
KR20190085654A (ko) * 2018-01-11 2019-07-19 삼성전자주식회사 반도체 소자의 제조 방법
CN108267926A (zh) * 2018-01-31 2018-07-10 京东方科技集团股份有限公司 一种掩膜版、显示基板及其制作方法和显示装置
JP7084735B2 (ja) * 2018-01-31 2022-06-15 キヤノン株式会社 半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204162A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp 半導体装置の製造方法および該方法に用いられるレジスト組成物
JP2001297997A (ja) * 2000-04-17 2001-10-26 Sony Corp 半導体装置の製造方法
JP2007103418A (ja) * 2005-09-30 2007-04-19 Seiko Epson Corp 半導体装置、半導体装置の製造方法、並びに電気光学装置
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2009109610A (ja) * 2007-10-29 2009-05-21 Seiko Epson Corp 露光用マスク、及び薄膜トランジスタの製造方法
JP2010141093A (ja) * 2008-12-11 2010-06-24 Sony Corp 半導体装置とその製造方法
JP2010147252A (ja) * 2008-12-18 2010-07-01 Sharp Corp イオン注入方法、および半導体装置の製造方法
JP2011114063A (ja) * 2009-11-25 2011-06-09 Fujifilm Corp 固体撮像装置の製造方法
JP2012064861A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置の製造方法
JP2011164628A (ja) * 2011-03-02 2011-08-25 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2016192467A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901443B2 (en) 2018-08-14 2024-02-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method
JP7101593B2 (ja) 2018-10-30 2022-07-15 三菱電機株式会社 半導体装置
CN111129135A (zh) * 2018-10-30 2020-05-08 三菱电机株式会社 半导体装置
CN111129135B (zh) * 2018-10-30 2023-09-29 三菱电机株式会社 半导体装置
JP2020072137A (ja) * 2018-10-30 2020-05-07 三菱電機株式会社 半導体装置
JP7243744B2 (ja) 2019-01-18 2023-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法
US11355595B2 (en) 2019-01-18 2022-06-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JPWO2020149354A1 (ja) * 2019-01-18 2021-09-09 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7201093B2 (ja) 2019-09-05 2023-01-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2021044814A1 (ja) * 2019-09-05 2021-03-11
WO2021044814A1 (ja) * 2019-09-05 2021-03-11 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7484224B2 (ja) 2020-03-02 2024-05-16 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US10553436B2 (en) 2020-02-04
CN108630532B (zh) 2023-09-12
CN108630532A (zh) 2018-10-09
US20180269063A1 (en) 2018-09-20
JP7325167B2 (ja) 2023-08-14

Similar Documents

Publication Publication Date Title
JP7325167B2 (ja) 半導体装置の製造方法
US10629441B2 (en) Method of manufacturing semiconductor device
JP6365165B2 (ja) 半導体装置の製造方法
WO2012124784A1 (ja) 半導体装置およびその製造方法
JP2015008235A (ja) 半導体装置の製造方法
US9331211B2 (en) PN junctions and methods
JP5261640B2 (ja) 半導体装置の製造方法
JP5474068B2 (ja) 炭化珪素半導体装置の製造方法
JP2007165370A (ja) 半導体装置及びその製造方法
US20200258998A1 (en) Method of manufacturing semiconductor device
CN111564370A (zh) 沟槽型功率器件及其制作方法
US10867798B2 (en) Method of manufacturing semiconductor device
US7910449B2 (en) Semiconductor device and method of manufacturing the same
KR100783283B1 (ko) 반도체 소자 및 그 제조 방법
US4762804A (en) Method of manufacturing a bipolar transistor having emitter series resistors
JP7484224B2 (ja) 半導体装置の製造方法
TWI837961B (zh) 半導體裝置與其製造方法
JP2006164997A (ja) 半導体装置の製造方法
JP7486483B2 (ja) パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法
US20210272797A1 (en) Method of manufacturing semiconductor device
JP2023073772A (ja) 半導体装置の製造方法
CN115101578A (zh) 一种带反向恢复二极管的igbt器件及其制备方法
JP5663275B2 (ja) 半導体装置の製造方法
KR20100019095A (ko) 반도체 소자 및 그 제조 방법
KR20070001571A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221006

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221017

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221018

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221228

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230105

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230801

R150 Certificate of patent or registration of utility model

Ref document number: 7325167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150