JP7486483B2 - パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法 - Google Patents

パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法 Download PDF

Info

Publication number
JP7486483B2
JP7486483B2 JP2021527969A JP2021527969A JP7486483B2 JP 7486483 B2 JP7486483 B2 JP 7486483B2 JP 2021527969 A JP2021527969 A JP 2021527969A JP 2021527969 A JP2021527969 A JP 2021527969A JP 7486483 B2 JP7486483 B2 JP 7486483B2
Authority
JP
Japan
Prior art keywords
protective layer
region
layer
termination region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021527969A
Other languages
English (en)
Other versions
JP2022508151A (ja
JPWO2020104117A5 (ja
Inventor
パパドプーロス，ハラランポス
ボクスティーン，ボニ・コフィ
アンデンナ，マキシ
コルバシェ，キアラ
クンケル，ゲアハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Ltd filed Critical Hitachi Energy Ltd
Publication of JP2022508151A publication Critical patent/JP2022508151A/ja
Publication of JPWO2020104117A5 publication Critical patent/JPWO2020104117A5/ja
Application granted granted Critical
Publication of JP7486483B2 publication Critical patent/JP7486483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

技術背景
たとえば、パワーダイオードなどのパワー半導体デバイスは典型的に、ウエハの主面のうちの一方に隣接するｐ型導電性のアノード層と、アノード層と直接接触してｐｎ接合を形成するｎ型導電性のベース層と、ウエハの他方の主面に隣接し、ベース層よりも高いドーピング濃度を有するｎ型導電性のカソード層とを含むウエハを備える。アノード層およびカソード層は典型的に、ドーパントのｎ型半導体基板への注入およびそれに続く拡散によって形成される。カソード層およびアノード層は、外側は、半導体デバイスに電気的に接触するために電極を形成する金属層で覆われている。カソード層およびカソード電極は通常、デバイスの物理的なエッジまで延在する。他方で、アノード層は、逆バイアスがかけられると電界をサポートできるように、エッジからいくらか距離をあけて終端されなければならない。これは通常、ｐ型アノード層をデバイスの中央部分に制限することによって行われる。アノード電極とカソード電極との間の領域は通常、半導体デバイスの活性領域と定義されており、終端領域と通常定義される周縁領域によって、横方向に取囲まれる。
電界制限接合終端領域は、終端領域、たとえば終端領域の周縁部分に形成されてもよい。接合終端領域は、ウエハのアノード側面に隣接する複数のフローティングフィールドリングを含んでもよい。フローティングフィールドリングの各々は、活性領域およびアノード層を横方向に取囲み、かつ、ベース層との第２のｐｎ接合を形成する、ｐ型のリング状半導体領域でもよい。フローティングフィールドリングは通常、横方向に互いに間隔をおいて配置され、ｎ型ベース層によって互いに分離されている。フローティングフィールドリングは、ガードリングと呼ばれることもある。
たとえばＥＰ １ ９０９ ３３２ Ａ１に記載されている既知の効果によって、パワー半導体デバイスは、ブロッキング、スイッチングおよび導通状態で最適化された電気特性を得るために、活性領域において局所的な寿命制御を必要とする場合がある。したがって、寿命制御領域は、ウエハのアノード側面に近接して生成されてもよい。寿命制御領域は、局所的に少数キャリア寿命を減らすこともある再結合中心を形成する欠陥を含む。たとえば、そのような欠陥は、半導体デバイスの実現の前に熱拡散による不純物原子、通常、金または白金などの重原子をエピ層に導入することによって、または、高エネルギー電子または水素イオンもしくはヘリウムイオンなどのイオンでアノード側面を照射することによって生成されて、これらのイオンが特定の深さに注入され、そのため、電気的に活性な欠陥が形成されることがある。典型的に、これらの局所的な照射の欠陥は、リバースリカバリーピークとしても知られる、ターンオフ時に半導体デバイスで生成されるピーク電圧を減少させ、安全動作領域（ＳＯＡ）を改善し得る。
寿命制御領域を生成する場合、手順の理由によって、ウエハのアノード側面全体は典型的に、寿命制御領域形成イオンで照射される。しかしながら、終端領域の周縁部分内、たとえば接合終端領域内へと延在する寿命制御領域の一部が、半導体デバイスの電気特性に悪影響を及ぼすことがあると観察されている。
終端領域の周縁部分へのそのようなイオン注入を抑制するために、この周縁部分は従来、シャドーマスクで覆われている。これによって、シャドーマスクを、アノード層を含む中央領域において寿命制御領域がイオン注入によって生成されるようにこの領域が覆われないよう維持しつつ、注入手順中に終端領域の周縁領域を再生可能に覆い、かつこれを保護するように、位置決めする必要がある。しかしながら、そのようなシャドーマスクの正確な位置決めは困難であり、数百マイクロメートル未満の比較的低い位置合わせ精度になる場合がある。製造中のシャドーマスクのずれによって、終端領域の周縁部分を正確に照射から保護することが妨げられ、半導体デバイスの安全動作領域（ＳＯＡ）および／または阻止能力に悪影響を及ぼす場合がある。さらに、ずれたマスクの悪影響は、イオンビームがウエハの表面に対して角度を付けて、すなわち、従来の照射施設の場合と同様に、面法線に対して傾斜して照射されると、悪化する場合がある。
これを改善するために、ＥＰ ２ ３３９ ６１３ Ａ１では、アノード層と接合終端領域との間にスペーサ領域を設けて、ダイオードの活性領域を接合終端領域に対して隔離し、電気的に分離するアイデアが知られている。スペーサ領域の幅が十分大きいと、イオン注入中のシャドーマスクの正確な位置合わせはより問題ではなくなり、終端領域の周縁部分への寿命制御領域生成イオンの注入を防止可能である。しかしながら、そのようなスペーサ領域を有することによって、終端領域のサイズが大きくなって、チップごとの活性領域が狭くなる。さらに、特に金属シャドーマスクを用いる場合、注入前にシャドーマスクを位置決めする、または注入後にシャドーマスクを除去するときに、下にある表面を機械的に傷つけるリスクがあり、性能に悪影響を及ぼす。
従来技術の文献であるＵＳ ２０１２／００３２３０５ Ａ１で、半導体デバイス、および、遷移金属アクセプタ遷移によって形成されるｐ型アノード層を含む半導体デバイスの製造方法が知られており、製造プロセスは、破壊電圧特性を悪化させることなく簡略化されている。遷移金属アクセプタ遷移によってｐ型に反転され、アクセプタ遷移が点欠陥層によって進展する反転進行領域が、ｎ型ドリフト層の上面に形成される。反転進行領域は、本発明の半導体デバイスのｐ型アノード層を構成する。遷移金属は、たとえば白金または金である。ｎ型ドリフト層よりも高濃度のｎ型半導体基板が、ｎ型ドリフト層の底面に隣接する。
従来技術の文献であるＵＳ ２０１４／００７０３６９ Ａ１で、高い電気特性を有する半導体デバイスを安定して製造する製造プロセスが知られており、このプロセスでは、白金がアクセプタとして作用する。プラズマ処理は、ｎ＋型半導体基板に堆積されたｎ－型ドリフト層に形成される酸化膜の表面を損傷させる。酸化膜は、先細りの端を有するようにパターニングされる。２回のプロトン照射が、ｎ－型ドリフト層の表面付近の点欠陥領域を形成するために、酸化膜をマスクとして用いて、ｎ－型ドリフト層に対して行われる。１重量％の白金を含むシリカペーストが、酸化膜で覆われていないｎ－型ドリフト層表面の露光領域に塗布される。熱処理によって、ｎ－型ドリフト層の表面付近を、アクセプタである白金原子によってｐ型に反転させる。ｐ型反転進行領域は、ｐ型アノード領域を形成する。
発明の概要
上記を考慮して、本発明の目的は、電気特性が改善されたパワー半導体デバイス、およびそのようなデバイスを製造するためのシャドーマスクフリー方法を提供することである。特に、本発明の目的は、同時にスイッチオフ特性を満たしつつ電気阻止能力が改善された、パワーダイオードなどのパワー半導体デバイスを提供することである。
発明の目的は、請求項１に記載のパワー半導体デバイス、および請求項１１に記載のそのようなパワー半導体デバイスを製造する方法によって達成される。
本発明に係るパワー半導体デバイスは、第１の主側面および第１の主側面と反対側の第２の主側面を含むウエハを備える。第１の主側面および第２の主側面は、横方向に延在する。ウエハは、活性領域、活性領域を横方向に取囲む終端領域、および第１の主側面に隣接する終端領域内の複数のフローティングフィールドリングを含み、第１の主側面から第２の主側面への順に、第１の導電型、たとえばｎ型またはｐ型導電性の第１の半導体層、および、第１の導電型と異なる第２の導電型の第２の半導体層を含む。第２の半導体層は、第１の半導体層と直接接触して、第１のｐｎ接合を形成する。フローティングフィールドリングの各々は、第１の導電型のリング状半導体領域であり、リング状半導体領域は、活性領域および第１の半導体層を横方向に取囲み、第２の半導体層との第２のｐｎ接合を形成し、複数のフローティングフィールドリングは、横方向に互いに間隔を置いて配置され、第２の半導体層によって互いに分離される。第１の主側面上の第１の電極は、第１の半導体層との第１の接触部を形成し、第２の主側面上の第２の電極は、第２の接触部を形成する。さらに、保護層が第１の主側面に配置され、保護層は終端領域を覆う。終端領域を覆う保護層は、薄肉部と、薄肉部を横方向に取囲む厚肉部とを含む。厚肉部は、内側端部と、内側端部を横方向に取囲む外側端部とを有する。厚肉部は、薄肉部の最大厚さよりも大きな最小厚さを有する。複数のフローティングフィールドリングは、保護層の厚肉部の下方に形成される。パワー半導体デバイスはさらに、キャリア寿命を減少させる欠陥を含む寿命制御領域を備える。寿命制御領域は、活性領域にわたって、および、保護層の薄肉部によって覆われる終端領域の部分にわたって、横方向に延在する。寿命制御領域は、保護層の厚肉部によって覆われる終端領域の部分では延在しない。
本発明に係るパワー半導体デバイスを製造するための方法は、第１の主側面および第１の主側面と反対側の第２の主側面を有し、かつ、横方向に延在するウエハを設けるステップを備える。ウエハは、活性領域および活性領域を横方向に取囲む終端領域を含み、第１の主側面から第２の主側面への順に、第１の導電型の第１の半導体層、および第１の導電型と異なる第２の導電型の第２の半導体層を含む。第２の半導体層は、第１の半導体層と直接接触して、第１のｐｎ接合を形成する。方法はさらに、第１の主側面に第１の電極を形成して、第１の半導体層との第１の接触部を形成するステップと、第２の主側面に第２の電極を形成して、第２の接触部を形成するステップとを備える。方法はさらに、終端領域を覆い、かつ、終端領域において薄肉部および薄肉部を横方向に取囲む厚肉部を含むように、保護層を第１の主側面に形成するステップを備える。厚肉部は、内側端部および内側端部を横方向に取囲む外側端部を有する。厚肉部は、薄肉部の最大厚さより大きな最小厚さを有する。保護層を形成するステップの後で、方法は、保護層を照射マスクとして用いてウエハにイオンを照射することによって、ウエハに寿命制御領域を形成して、キャリア寿命を減少させる欠陥を、活性領域および薄肉部によって覆われる終端領域の部分に所定深さで形成し、所定深さで保護層の厚肉部によって覆われる終端領域の部分に形成しないステップを備える。
本発明のある態様によると、寿命制御領域を形成するステップにおいて保護層が照射マスクとして用いられ、マスクは、ウエハのある領域におけるイオンの注入を可能にする一方で、ウエハの他の領域へのイオンの注入を抑制する。特に、保護層は、保護層の厚肉部が形成されている終端領域の外側周縁部分へのイオンの注入を抑制し、保護層の薄肉部が形成されている終端領域の部分へのより多くのイオンの注入を可能にする。さらに、シャドーマスクの位置合わせよりもウエハに対してより正確に保護層を位置合わせできるため、より高い注入精度を実現して、寿命制御領域の位置のより正確な制御が可能になる。これによって、たとえば、活性領域全体にわたって、および、第１の半導体層を含む終端領域の第１の部分内に横方向に延在し得るが、イオンの注入が望ましくない終端領域の周縁部分内に延在しない寿命制御領域の生成が可能になる。したがって、スペーサ領域を不要とすること、またはそのサイズを大幅に小さくすることが可能であり、そのため、より小さな終端領域を有するデバイスになる。概して、最適な電気特性を有するデバイスを実現可能である。
本発明の他の態様によると、保護層は、水分、機械的損傷および／または汚染からウエハを保護する。たとえば、保護層を初期の製造ステップで、たとえばイオン注入ステップの前に形成することによって、および、（シャドーマスクを用いる場合に従来技術で行われるものとは対照的に）保護層を注入ステップの後で除去しないことによって、ウエハの汚染および／または損傷リスクが減少する。さらに、保護層は、汚染粒子と電界との間の干渉を予防できるように、汚染粒子を電界から遠ざける。
概して、請求項１に記載の半導体デバイスは、終端領域（全体）を覆う保護層が、寿命制御領域を生成するためのイオン注入用の照射マスクとして、および終端領域用の保護層として同時に機能し得るという利点をもたらす。そのため、独創的な保護層によって、（シャドーマスクが用いられないため）寿命制御領域の複雑性および費用が低減され、さらに製造がより正確になり、より正確な寿命制御領域によって、電気特性が改善される。
発明のさらに他の展開が、従属請求項で特定される。
例示的な実施形態では、厚肉部の最小厚さは、薄肉部の最大厚さの少なくとも２倍である。
例示的な実施形態では、厚肉部の最小厚さは、少なくとも１０μｍ／α、または少なくとも１２μｍ／α、または少なくとも１５μｍ／αであり、薄肉部の最大厚さは、５μｍ未満／α、または１μｍ／α～５μｍ／αである。αは１～３の係数である。αは、保護層の材料およびそのスクリーニング特性によって決まる。たとえば、ポリマー、たとえばポリイミドまたはポリベンゾオキサゾール（ＰＢＯ）の場合、αは１でもよく、酸化物の場合、αは１．６でもよく、窒化物の場合、αは２．４でもよい。
例示的な実施形態では、保護層の薄肉部によって覆われる終端領域の部分における第１の主面の下方の所定深さで、キャリア寿命を減少させる欠陥の密度は、所定深さで保護層の厚肉部によって覆われる終端領域の部分におけるそのような欠陥の密度の少なくとも１０００倍、または少なくとも１００万倍である。たとえば、保護層の厚肉部下方の終端領域における所定深さのそのような欠陥の密度は、実質的にゼロでもよい一方で、保護層の薄肉部下方の終端領域における所定深さではかなりの量（すなわち、少なくとも１００万倍高い密度）のそのような欠陥が存在する。これらの場合のすべてにおいて、寿命制御領域は、保護層の厚肉部によって覆われる終端領域の部分において延在しない。
例示的な実施形態では、注入された欠陥は、第１の半導体層と第２の半導体層との間に形成される第１のｐｎ接合に隣接して位置する。これによって、半導体デバイスのオン状態における電圧降下と、スイッチングの間の逆回復エネルギー損失との間のトレードオフが改善され得る。
例示的な実施形態では、厚肉部の内側端部は、第１の半導体層の周縁端部が第１の電極の周縁端部から離れている距離と、第１の電極の周縁端部から横方向に少なくとも同じ距離を有する。これによって、半導体デバイスの性能が改善され得る。
例示的な実施形態では、厚肉部の内側端部は、活性領域ＡＲに面する側と、ウエハと反対側との間にエッジを形成する。エッジはたとえば、丸みを帯びたエッジまたは実質的に直線のエッジでもよい。エッジはたとえば、丸みを帯びた角または鋭い角を有してもよい。エッジはたとえば、第１の主面の面法線に対して傾斜してもよい、または、実質的に垂直のエッジ、すなわち、第１の主面の面法線に実質的に平行なエッジでもよい。実質的に垂直なエッジは、正確な位置で横方向に終端する寿命制御領域を形成する能力を提供することによって、特に有益になり得る。
例示的な実施形態では、寿命制御領域および／または隣接する半導体材料は、水素イオンまたはヘリウムイオンまたは他の不活性ガスイオンを含む。たとえば、水素イオン、ヘリウムイオンまたは他の不活性ガスイオンは、寿命低減欠陥を形成し得る。寿命低減欠陥は、ウエハをヘリウムイオンまたは水素イオンまたは他の不活性ガスイオンまたは高エネルギー電子で照射することによって、生成可能である。ヘリウムイオンまたは水素イオンまたは他の不活性ガスイオンを用いることによって、イオンがストップする深さで再結合の中心がほとんど生成されるため、ウエハの限定された厚さにおいてのみ寿命を低減する能力を提供することができ、照射されたイオンのエネルギーを変更することによって、寿命が減少する位置を修正し得る。最も寿命が低い地点は、材料内でイオンがストップする場所である。
例示的な実施形態では、第１の半導体層の周縁部分は、接合終端拡張（ＪＴＥ）を形成する。ＪＴＥは、低ドープｐ型半導体材料を含む、複数の部分的に重なるＪＴＥリングを含み得る。ＪＴＥは、ＪＴＥの幅に沿って電位を分布させることによって、主接合部の外側エッジ上の電界を減少させるのに役立ち得る。
例示的な実施形態では、保護層は、保護層を形成するための材料に自然に存在するヘリウム不純物の濃度より高濃度のヘリウムを含む。特に、保護層の薄肉部は、ウエハの第１の主面から同じ距離で保護層の厚肉部より低いヘリウム濃度を含み得る。たとえば、ウエハの第１の主面から同じ距離で、保護層の厚肉部内のヘリウム原子の濃度は、保護層の薄肉部内のヘリウム原子の濃度より少なくとも１０倍、または例示的に少なくとも１０００倍高くてもよい。
例示的な実施形態では、保護層は、ポリマー材料、たとえばポリイミドまたはポリベンゾオキサゾール（ＰＢＯ）を含む。そのような実施形態では、薄肉部の最大厚さはたとえば、１μｍ～５μｍの範囲でもよく、厚肉部の最小厚さはたとえば、少なくとも１０μｍ、たとえば少なくとも１２μｍまたは少なくとも１５μｍでもよい。
他の例示的な実施形態では、保護層はパッシベーション層であり、酸化物または窒化物などの誘電材料を含む。そのような実施形態では、薄肉部の最大厚さはたとえば、３μｍより小さくてもよく、厚肉部の最小厚さはたとえば、少なくとも５μｍでもよい。
例示的な実施形態によると、保護層は終端領域全体を覆う。
例示的な実施形態では、保護層を形成するステップは、終端領域の外側部分を覆う、第１の厚さを有する第１の保護層を形成するステップと、終端領域の外側部分も覆う第１の保護層に第２の厚さを有する第２の保護層を形成するステップとを含む。これによって、第１の保護層と第２の保護層とのうちの一方が外側部分に隣接する終端領域の少なくとも内側部分を覆い、かつ、第１の保護層と第２の保護層とのうちの他方が内側部分を覆わないように、形成される。保護層は、第１の保護層と第２の保護層とによって形成される。たとえば、第１の保護層は、終端領域の内側部分と外側部分との両方を覆う薄い層でもよく、すなわち、終端領域全体を覆ってもよく、第２の保護層は、終端領域の外側部分を覆うが終端領域の内側部分を覆わない第１の層の外側部分のみに形成される厚い層でもよい。第１の保護層の厚さ（第１の厚さ）は、保護層の薄肉部の厚さと第１の保護層の組合わせ厚さ（第１の厚さおよび第２の厚さ）とに対応してもよく、第２の保護層は、保護層の厚肉部の厚さに対応してもよい。このアプローチによって、鋭い角を有する実質的に直線のエッジを有する厚肉部の内側端部が生じ得る。代替的に、第１の保護層は、終端領域の外側部分のみを覆う厚い層でもよく、第２の保護層は、第１の保護層と終端領域ＴＲの内側部分との両方を覆う薄い層でもよい。このアプローチによって、より丸みを帯びた角を有するエッジを有する厚肉部の内側端部が生じ得る。
異なる例示的な実施形態では、保護層を形成するステップは、終端領域全体を覆う均一な保護層を形成するステップと、保護層にマスクを設けるステップと、マスクを介して保護層を露光するステップとを含み、マスクは、均一な保護層の外側部分を均一な保護層の内側部分と異なる光量で露光するように構成され、さらに、均一な保護層の内側部分の少なくとも一部を化学的に除去して、第１のおよび第２の保護層を含む保護層を形成するステップを含む。
例示的な実施形態では、寿命制御領域を形成するステップは、第１の電極を形成するステップの後に行われる。
本出願を通じて、「実質的に」という表現は、構造的または技術的な特徴に適用され、これは、この特徴がそれを製造するために用いられる方法の技術的な許容範囲内であることを意味する。さらに、「横」方向は、第１の主面の面法線に垂直な方向である。横方向では、領域の「外側部分」は、領域の「内側部分」が領域の周縁端部に近接するよりも、領域の周縁端部に近接する。層の厚さは、層の上面と下面との間の距離のことをいう。終端領域の「周縁部分」は、ウエハの中央部分がウエハの周縁端部に近接するよりも、ウエハの周縁端部に横方向に近接する終端領域の部分である。「周縁部分」は、外側部分である。
本発明の実施形態が、添付の図面を参照して、以下の本文でより詳細に説明される。
本発明のいくつかの態様を示すパワーダイオードの断面図である。 本発明のある実施形態に係るパワーダイオードの部分断面図である。 本発明のある実施形態に係るパワーダイオードの部分断面図である。 本発明のある実施形態に係るパワーダイオードを形成するための方法ステップを示す図である。 本発明のある実施形態に係るパワーダイオードを形成するための方法ステップを示す図である。 本発明のある実施形態に係るパワーダイオードを形成するための方法ステップを示す図である。 本発明のある実施形態に係るパワーダイオードを形成するための方法ステップを示す図である。
図面で用いられる参照符号およびそれらの意味は、参照符号のリストに要約されている。一般に、明細書を通じて、類似の要素は同じ参照符号を有する。図面は模式的に示されているに過ぎず、一定の尺度ではない。見やすくするために、図面で繰り返される類似の要素は、一度だけ番号が振られる。説明される実施形態は、例であることが意図されており、本発明の範囲を限定するものではない。
実施形態の詳細な説明
図１は、本発明の態様を示すパワー半導体デバイス１の断面を示す。半導体デバイス１は、パワーダイオードである。
パワーダイオードは、シリコン（Ｓｉ）で構成された半導体ウエハ２を備える。半導体ウエハ２は、第１の主側面２２と、第１の主側面２２と反対側の第２の主側面２１とを有する。第１の主側面２２および第２の主側面２１は、横方向に延在する。第１の主側面２２から第２の主側面２１への順に、半導体ウエハ２は、ｐドープアノード層２３、ｎドープドリフト層２４、およびｎドープドリフト層２４よりも高いドーピング濃度を有する高ドープｎ＋基板層２６を有する。ｐドープアノード層２３はたとえば、高ドープｐ＋アノード層でもよい。ｐドープアノード層２３は第１の半導体層２３であり、ｎドープドリフト層２４は第２の半導体層２４であり、ｎ＋基板層２６は第３の半導体層２６である。個々の層の適切なドーピング濃度およびそれらの厚さは、従来技術で知られている。半導体ウエハ２の第２の主側面２１には、高ドープｎ＋基板層２６とのオーミック接触を形成するカソード電極（第２の電極）７２として、裏面メタライゼーション層７２が形成される。上部メタライゼーション層７１が、ｐドープアノード層２３とオーミック接触を形成するアノード電極（第１の電極）７１として、第１の主側面２２に形成される。ｎ＋基板層２６およびカソード電極７２は、半導体ウエハ２の周縁端部２５まで延在する。ｐドープアノード層２３は、半導体ウエハ２の周縁端部２５からいくらか距離を設けて終端する。アノード電極７１は、半導体ウエハ２の中央部分に配置される。アノード電極７１は、ｐドープアノード層２３の中央部分に配置される。アノード電極７１の周縁端部は、ｐドープアノード層２３の周縁端部からいくらか距離を設けて終端する。さらに、半導体ウエハ２は、アノード電極７１とカソード電極７２との間の活性領域ＡＲと、活性領域ＡＲを横方向に取囲む終端領域ＴＲとを含む。ｐドープアノード層２３の周縁端部は、終端領域ＴＲ内へと延在する。半導体ウエハ２の第１の主側面２２には、保護層６が形成される。保護層６は例示的に、ポリマー材料、たとえばポリイミドおよび／またはポリベンゾオキサゾール（ＰＢＯ）で構成される。保護層６は、半導体ウエハ２の終端領域ＴＲ全体を覆う。保護層６は、薄肉部６１と、薄肉部６１を横方向に取囲む厚肉部６２とを含む。厚肉部６２は、内側端部６２１と、内側端部６２１を横方向に取囲む外側端部６２２とを有する。厚肉部６２は例示的に、１５μｍの最小厚さｄ２を有する。薄肉部６１は例示的に、５μｍの最大厚さｄ１を有する。薄肉部６１の厚さｄ１および厚肉部６２の厚さｄ２は、保護層６の材料および所望の注入深さに応じて変わり得る。薄肉部６１の最大厚さｄ２はたとえば、１μｍ～５μでもよい。厚肉部の最小厚さｄ１はたとえば、少なくとも１０μｍでもよい。厚肉部の最大厚さｄ２は、たとえば３０μｍでもよい。厚肉部６２の内側端部６２１は、活性領域ＡＲに面する側とウエハ２の反対側との間にエッジを形成する。このエッジは、実質的に直線のエッジであり、鋭い角６２３を有する。厚肉部６２のエッジ（内側端部６２１）は、第１の半導体層２３の周縁端部が第１の電極７１の周縁端部から離れているよりも、第１の電極７１の周縁端部から横方向に離れている。しかしながら、エッジ（内側端部６２１）は、第１の半導体層２３の周縁端部と実質的に並べられてもよい。
半導体デバイス１はさらに、キャリア寿命を減少させる欠陥を含む寿命制御領域５を備える。寿命制御領域５は、活性領域ＡＲにわたって、および保護層６の薄肉部６１によって覆われる終端領域ＴＲの部分において、横方向に延在する。寿命制御領域５は、保護層６の厚肉部６２によって覆われる終端領域ＴＲの部分内へと延在しない。この例では、寿命制御領域５は、第１のｐｎ接合が形成される深さに略対応する深さに形成されるが、主側面２２に実質的に近接して形成されてもよい。たとえば、寿命制御領域５が形成される深さは、１μｍ～１５μｍでもよい。しかしながら、より深い長さが除外されない。たとえば、バイポーラダイオードでは、寿命制御領域５は、１μｍ～２００μｍの深さに延在し得る。寿命制御領域５を形成する欠陥はたとえば、ヘリウムまたは水素または他の不活性ガス原子を含む。第１の主面２２を超える所定深さ、たとえば８μｍの深さでは、そのような欠陥形成イオンの数は、保護層６の厚肉部６２によって覆われる終端領域ＴＲの部分では実質的にゼロである一方で、同じ深さでは、保護層６の薄肉部６１によって覆われる終端領域ＴＲの部分においてかなりの量の欠陥形成イオンが存在する。そのため、所定深さでは、寿命制御領域５内の欠陥形成イオンの濃度は、所定深さで保護層６の厚肉部６２の下方の終端領域ＴＲの周縁部分における欠陥形成イオンの濃度の少なくとも１０００倍、または例示的に少なくとも１００万倍である。さらに、保護層６は、ヘリウム原子を含み得る。第１の主側面２２から所定距離では、保護層６の厚肉部６２におけるヘリウムの濃度は、所定距離における保護層６の薄肉部６１内のヘリウム濃度の少なくとも１０倍、または例示的に少なくとも１０００倍である。
図２は、本発明のある実施形態に係るパワーダイオード１の部分断面図である。図示されていないパワーダイオード１の部分は、図２に示す部分と鏡面対称でもよい。本実施形態と図１に示す実施形態とは類似点が多いため、相違点についてのみ説明する。他の特徴は図１を参照して上述したものと実質的に同じであり、上記の説明を参照する。図２に示す実施形態は、半導体ウエハ２の第１の主側面２２に隣接する終端領域ＴＲの周縁部分において、複数のフローティングフィールドリング（ガードリング）８１を備える。終端領域ＴＲの周縁部分におけるフローティングフィールドリング８１の目的は、空乏領域を連続して低バイアスのフローティング接合部を通って延在させることによって、デバイス主接合部の外側エッジにおける電界密集の影響を軽減することである。フローティングフィールドリング８１の各々は、ｐ型導電性、たとえば高ドープｐ＋型導電性のリング状半導体領域である。複数のフローティングフィールドリング８１は、活性領域ＡＲおよびｐ型アノード層２３を横方向に取囲んでいる。複数のフローティングフィールドリング８１は、電界制限終端接合領域８を形成する。個々のフィールドリング８１は、自己完結型領域である。上面図では、すなわち、第１の主面側に平行な平面への正射影では、これらの領域はリング（たとえば、環、正方形または他の適切なデザイン）として形成される。フローティングフィールドリング８１は、ウエハ２の第１の主側面２２と直接接触している。これは、フローティングフィールドリング８１と第１ウエハ主側面２との間に形成される間隙も他の半導体層もないことを意味する。さらに、フローティングフィールドリング８１は、隣接するフローティングフィールドリング８１の各ペア間に距離を有して横方向に互いに間隔をおいて配置され、この距離は例示的に、横方向に５μｍ～２００μｍである。横方向のフローティングフィールドリング２５の幅は、最大で１００μｍでもよい。フィールドリングの幅は、空間を節約するために可能な限り減少されてもよい。第１の主側面２２から延在するフィールドリングの深さは、ｐ型アノード層２３の深さと同じでもよい。フローティングフィールドリング８１のドーピング濃度は例示的に、１・１０１５ｃｍ－３以上でもよい。フローティングフィールドリング８１は、それらの各々がｎ型ドリフト層２４と直接接触して、ｐｎ接合（請求項における第２のｐｎ接合）を形成するように、ｎ型ドリフト層２４に形成される。複数のフィールドリング８１は、保護層６の厚肉部６２の下方に配置される。保護層６の内側端部６２１は、丸みを帯びた角６２３と、実質的に垂直のエッジを形成する。ｐ型アノード層２３の周縁端部２３１は、保護層６の厚肉部６２０の内側端部６２１と横方向に並べられる。寿命制御領域５は、半導体ウエハ２に形成される。寿命制御領域５が、活性領域ＡＲ全域にわたって横方向に終端領域ＴＲ内へと延在し、厚肉部６２の内側端部６２１まで、すなわち、終端領域ＴＲ内に内側端部６２１の凸部まで延在する。
図３は、本発明の例示的な実施形態に係るパワーダイオード１の部分断面図である。本実施形態と図１および図２を参照して説明した実施形態とは類似点が多いため、相違点のみについて説明し、上記の説明を参照する。図３に示すパワーダイオード１は、さらに接合終端拡張（ＪＴＥ）９を用いる。ＪＴＥ９はｐ型導電性を有する。ＪＴＥ９は、第１の主面２２に隣接し、ｐ型アノード層２３と直接接触している。ＪＴＥ９は、複数の部分的に重なるＪＴＥリング９１によって形成される。重なり度合いは、周方向に減少する。ＪＴＥリング９１は、活性領域ＡＲおよびｐ型アノード層２３を横方向に取囲む低ドープｐ－リング状半導体領域である。ＪＴＥ９は、第１の半導体層２３の周縁部分に形成される。ＪＴＥ領域９１は、１・１０１８ｃｍ－３以下、例示的に１・１０１５ｃｍ－３～８・１０１７ｃｍ－３の範囲のドーピング濃度を有する。さらに、例示的な実施形態のデバイスは、図２を参照して説明した第１の半導体層２３を横方向に取囲む複数のフローティングフィールドリング８１を備える。ＪＴＥ９の周縁端部と複数のフィールドリング８１との間に直接接触はない。ＪＴＥ９は、保護層６の薄肉部６１の下方の終端領域ＴＲに形成される。複数のフィールドリング８１は、保護層６の厚肉部６２の下方の終端領域ＴＲに形成される。保護層６の厚肉部６２の内側端部６２１では、第１の主面２２の面法線に対して傾斜するエッジが形成される。それゆえ、保護層６は、その厚さが連続して増加する中間部６３を含む。保護層６の中間部６３は、薄肉部６１と厚肉部６２との間の部分であり、保護層６の厚さｄ３は、薄肉部６１の厚さｄ１より大きく、厚肉部６２の厚さｄ２よりも小さい。寿命制御領域５が、半導体ウエハ２に形成される。寿命制御領域５は、活性領域ＡＲにわたって終端領域ＴＲへと横方向に延在する。寿命制御領域５は、ＪＴＥ９を含む終端領域ＴＲの部分まで横方向に延在するが、複数のフィールドリング８１を含む終端領域ＴＲの周縁部分内には延在しない、またはわずかな量しか延在しない。寿命制御領域５を形成するイオンが位置する深さは、薄肉部６１の厚さに反比例する。すなわち、薄肉部６１が厚いほど、イオンは半導体ウエハ２においてより浅く位置する。保護層６の薄肉部６１の下方で、イオンは、第１のｐｎ接合が形成される深さに略対応する深さで位置する。保護層６の中間部６３の下方で、イオンは厚肉部６２の下方よりも浅く位置し、厚肉部６２の下方では、イオンは、中間領域６３の下方よりも浅く位置する、または全く見られない。
以下では、本発明に係るパワー半導体デバイスを製造するための方法の態様を、図４Ａ～図４Ｄを参照して説明する。ここでは、ウエハ２に含まれる上述の複数のフローティングフィールドリング８１は、見やすくするために省略されている。方法は、以下を備える。
ａ）半導体ウエハ２を設けるステップ（図４Ａを参照）。
ｂ）上述の実施形態のうちの１つに係る、アノード電極７１を第１の主側面２２に、およびカソード電極７２を第２の主側面２１に形成するステップ（図４Ｂを参照）。
ｃ）上述の実施形態のうちの１つに係る、終端領域ＴＲを覆い、かつ、薄肉部６１および厚肉部６２を含む保護層６を、第１の主側面２２に形成するステップ（図４Ｃを参照）。
ｄ）保護層６をイオンで照射することによって、半導体ウエハ２に寿命制御領域５を形成して、活性領域ＡＲに、および終端領域ＴＲの内側部分に、キャリア寿命を減少させる欠陥を形成するステップ。
ステップａ）およびｂ）を参照して、半導体ウエハ２およびアノード電極７１およびカソード電極７２について図１～図３を参照して詳細に説明されるが、ここでは明瞭にするために繰り返さない。その代わりに、上述の説明を参照する。さらに、上述の実施形態に係る半導体ウエハ２および電極７１、７２を製造する態様が当業者に知られている。
ステップｃ）を参照すると、保護層６はたとえば、フォトリソグラフィまたはスクリーン印刷によって形成可能である。均一な保護層が、余分な溶剤を落とすためにスピンコーティングおよびプリベーキングによって、第１の主側面２２上に形成される。たとえば、均一な保護層は、感光性ポリマーを含む均一なポリマー層でもよい。その後、均一な保護層は、均一な保護層の外側部分、すなわち、厚肉部６２に対応する部分を露光するように構成された構造フォトマスクを用いて強い光のパターンで、均一な保護層の内側部分、すなわち、薄肉部６１に対応する部分と異なる光量で露光される。その後、均一な保護層がポジティブ感光性であるかネガティブ感光性であるかに応じて、露光部分（または未露光部分）が現像液を用いて化学的に除去される。その後、残っている保護層が焼成されて、耐久性のある保護層６が形成される。
上述の実施形態に係る保護層６は、たとえば、半導体ウエハ２の第１の主側面２２上に、終端領域ＴＲ全体を覆う、第１の厚さを有する均一な第１の層を形成し、その後、第２の層が厚肉部６２が形成される終端領域ＴＲの外側部分のみを覆うが、薄肉部６１が形成される終端領域ＴＲの内側部分を覆わないように、第１の層の外側部分上に第２の厚さを有する均一な第２の層を第１の均一な層と同じ材料で形成することによって、形成されてもよい。第１の厚さは薄肉部６１の厚さ（ｄ１）に対応してもよく、第２の厚さは、厚肉部６２の厚さと薄肉部６１の厚さとの差、すなわち、ｄ２－ｄ１に対応してもよい。
代替的に、第１の厚さを有する均一な第１の層を、終端領域ＴＲの外側部分を覆うように半導体ウエハ２の第１の主側面２２に形成してもよく、その後、第２の厚さを有する第２の層を、終端領域ＴＲ全体が第２の均一な層によって覆われるように、第１の均一な層上の第１の層と第１の主側面２２の残りの部分と同じ材料で形成してもよい。第１の層と第２の層との両方が重なる部分は、保護層６の厚肉部６２に対応してもよい。第２の層のみが終端領域ＴＲを覆う部分は、薄肉部６１に対応してもよい。このアプローチを用いて、照射ステップ（ステップｄ））は、第１の層の形成と第２の層の形成との間で、または両方の層の形成後に、行われてもよい。二番目のアプローチは、半導体ウエハ２の水分の問題または汚染の防止について有益な場合がある。
ステップｄ）を参照すると、寿命制御領域５は、イオン、たとえばヘリウムイオンまたは水素イオンによる保護層６の照射３による半導体ウエハ２への欠陥の注入によって、形成されてもよい。保護層６は厚い外側部分６２と薄い内側部分６１とを有するため、外側部分６２を通過するイオンが半導体ウエハ２の第１の主側面２２下方を貫通しない、またはきわめて浅く貫通する一方で、内側部分６１を通過するイオンが半導体ウエハ２内にさらに深く貫通するように、イオンビーム３は外側部分６２において強く減衰され、内側部分６１において弱く減衰される。そのため、注入は、活性領域ＡＲおよび薄肉部に対応する終端領域ＴＲの内側部分に実質的に制限される。たとえば、水素イオンを注入するために、注入エネルギーは典型的に、０．５ＭｅＶ～５ＭｅＶの範囲であり、注入ドーズは典型的に、１・１０１１ｃｍ－２～１・１０１４ｃｍ－２の範囲である。ヘリウムイオンの注入の場合、注入エネルギーは典型的に、１ＭｅＶ～１０ＭｅＶの範囲であり、注入ドーズは典型的に、１・１０１１ｃｍ－２～１・１０１３ｃｍ－３の範囲である。注入されるイオンの質量が増加するため、必要な照射ドーズは減少する。
添付の請求項によって定義されるように、発明の範囲から逸脱することなく上述の実施形態の変更が可能であることは、当業者に明らかであろう。なお、本発明の態様および実施形態は、異なる主題に関して本明細書で説明される。特に、いくつかの特徴は半導体デバイスを製造するための方法に関して説明される一方で、他の特徴は、半導体デバイスそのものに関して説明される。しかしながら、当業者であれば上記から、特に明記されない限り、ある種類の主題に属する特徴の任意の組合せに加えて、異なる主題に関する特徴間の任意の組合せ、特に半導体デバイスの特徴とそのようなデバイスを製造するための方法の特徴との組合せに関する特徴が本出願で開示されていると考えられると推論するであろう。
たとえば、上述の実施形態の各々において、保護層６の厚肉部６２は、実質的に垂直のエッジもしくは傾斜エッジを形成する内側端部６２１を有してもよい、または、鋭い角もしくは丸みを帯びた角であるコーナー６２３を有してもよい。
上述の実施形態では、フローティングフィールドリング８１の数は常に３つと示されている。しかしながら、デバイスの公称（最大）電圧によって、２～５０の間の任意の数のフローティングフィールドリング８１を使用可能である。デバイスの公称電圧が高いほど、必要とされるフローティングフィールドリング８１の数および必要とされるＪＴＥリングの数が大きくなる。
上述の実施形態では、個々のフィールドリング８１の幅および２つの隣接するフィールドリング８１間の距離は同じである。しかしながら、幅および距離も変わり得る。他の好ましい実施形態では、フローティングフィールドリング８１の幅は、最も内側のフローティングフィールドリングから最も外側のフローティングフィールドリング８１まで、段階的にまたは連続して増加する。
上述の実施形態では、ＪＴＥ９は、複数の部分的に重なるＪＴＥリング９１によって形成されると説明され、重なりは周方向に減少する。しかしながら、ＪＴＥはまた、１つのＪＴＥリングでもよい、または、ＪＴＥリングの重なりは、周縁端部に向かう方向に減少していなくてもよい。
上述の実施形態では、アノード層２３、ＪＴＥリング９１およびフローティングフィールドリング８１は、１つのマスクのみを用いて同じ注入プロセスステップで製造されて製造を容易にするために、すべて同じドーピング濃度を有してもよく、すべて同じ深さを有してもよい。しかしながら、アノード層２３、ＪＴＥリング９１およびフローティングフィールドリング８１はまた、異なるドーピング濃度を有してもよく、異なる深さに延在してもよい。
上述の実施形態では、シリコンが半導体材料として用いられる。しかしながら、本発明の高パワー半導体デバイスを、他の半導体材料を用いて、たとえば、炭化ケイ素（ＳｉＣ）、ガリウム窒化物（ＧａＮ）またはアルミニウムガリウム窒化物（ＡｌＧａＩｎＮ）などのＩＩＩ属窒化物、ダイヤモンドなどで実現することも可能である。
上述の実施形態では、電界制限接合終端部は、複数のフローティングフィールドリング８１を含む。しかしながら、電界制限接合終端部８はまた、可変横方向ドーピング（variation lateral doping：ＶＡＤ）領域でもよい。さらに、接合終端拡張９も、可変横方向ドーピング（ＶＡＤ）領域でもよい。
上述の実施形態では、パワー半導体デバイス１はＰｉＮダイオードである。しかしながら、本発明のパワー半導体デバイスは、ユニポーラダイオード、ＪＢＳダイオード、接合型電界効果トランジスタ（ＪＦＥＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、またはサイリスタなど、他の高パワー半導体デバイスでもよい。
上述の実施形態では、アノード電極７１の周縁端部が横方向に第１の半導体層２３の周縁端部から離れていると説明されている。しかしながら、アノード電極７１の周縁端部は、横方向に半導体層２３の周縁端部と実質的に並んでいてもよい。
実施形態および方法の上述の説明に添付された図面では、パッシベーション層は示されていない。しかしながら、パッシベーション層は、第１の主側面２２と保護層６との間に配設されてもよい。パッシベーション層は、終端領域ＴＲと活性領域ＡＲの一部との両方を覆ってもよい。パッシベーション層はたとえば、非導電性シリコン酸化物またはシリコン窒化物層または高誘電率誘電体層でもよい、または、異なる誘電体の複数の層を含むパッシベーション層スタックでもよい。
例示的な実施形態では、パッシベーション層は保護層６である。
実施形態の上記の説明に添付された図面では、保護層６は、アノード電極７１を覆っていない。しかしながら、保護層６は、アノード電極７１の一部を覆ってもよい。
上述の実施形態では、寿命制御領域５を形成するイオンが、第１のｐｎ接合が形成される深さに対応する深さで実現されると、例示的に説明されている。しかしながら、寿命制御領域５を形成するイオンも、他の深さで注入されてもよい。そこで、保護層６の厚さを調整しなければならない場合がある。さらに、例示的な実施形態では、保護層６の厚肉部６２は、照射されたイオンが終端領域ＴＲの周縁部分内に入るのを防ぐのに十分な厚さである。しかしながら、いくつかの実施形態では、少量のイオンが終端領域ＴＲの周縁部分に入ることが許容されてもよい。
上述の実施形態では、薄肉部６１の厚さｄ１は、横方向に実質的に一定であり、厚肉部６２の厚さｄ２は、横方向に実質的に一定である。その結果、終端領域ＴＲの対応する部分内の欠陥密度は、ほぼ一定である。しかしながら、薄肉部６１の厚さおよび／または厚肉部６２の厚さも、可変横方向ドーピング（variation in lateral doping：ＶＬＤ）領域が形成されるように、横方向に変わり得る。
上述の実施形態は、特定の導電型を用いて説明されている。ｐ型層として説明されたすべての層がｎ型層となり、ｎ型層として説明されたすべての層がｐ型層となるように、上述の実施形態の半導体層の導電型を換えてもよい。
請求項において、領域が第１の主側面に隣接すると言及される場合、この領域は、第１の主側面に直接接触してもよい、または、第１の主側面から離れて第１の主側面に近接してもよい。なお、「備える」という用語は、他の要素またはステップを除外せず、不定冠詞「ある」は複数を除外しない。異なる実施形態に関連して記載される要素を組合わせてもよい。
参照符号のリスト
１ パワー半導体デバイス
２ 半導体ウエハ
２１ 第２の主側面
２２ 第１の主側面
２３ 第１の半導体層；ｐ型アノード層
２３１ 第１の半導体層の周縁端部
２４ 第２の半導体層；ｎ型ドリフト層
２５ ウエハの周縁端部
２６ 第３の半導体層；高ドープｎ型基板
３ イオン照射ビーム
５ 寿命制御領域
６ 保護層
６１ 保護層の薄肉部
６２ 保護層の厚肉部
６３ 保護層の中間部
６２１ 厚肉部の内側端部
６２２ 厚肉部の外側端部
６２３ 厚肉部の角
７１ 第１の金属層；アノード電極
７２ 第２の金属層；カソード電極
８ 電界制限接合終端部
８１ フローティングフィールドリング
８２ 隣接するフローティングフィールドリングを分離する第２の層の部分
９ 接合終端拡張（ＪＴＥ）
９１ ＪＴＥリング
ｄ１ 薄肉部の厚さ
ｄ２ 厚肉部の厚さ
ｄ３ 中間部の厚さ

Claims (15)

  1. パワー半導体デバイス（１）であって、
    第１の主側面（２２）および前記第１の主側面（２２）と反対側の第２の主側面（２１）を有し、横方向に延在するウエハ（２）を備え、前記ウエハ（２）は、活性領域（ＡＲ）、前記活性領域（ＡＲ）を横方向に取囲む終端領域（ＴＲ）、および前記第１の主側面（２２）に隣接した前記終端領域（ＴＲ）内の複数のフローティングフィールドリング（８１）を含み、前記第１の主側面（２２）から前記第２の主側面（２１）への順に、
    第１の導電型の第１の半導体層（２３）、および
    前記第１の導電型と異なる第２の導電型であり、前記第１の半導体層（２３）と直接接触して第１のｐｎ接合を形成する第２の半導体層（２４）を含み、前記パワー半導体デバイスはさらに、
    前記第１の主側面（２２）に設けられて、前記第１の半導体層（２３）と第１の接触部を形成する第１の電極（７１）と、
    前記第２の主側面（２１）に設けられて、第２の接触部を形成する第２の電極（７２）と、
    前記第１の主側面（２２）に設けられ、前記終端領域（ＴＲ）を覆う保護層（６）とを備え、前記保護層（６）は、薄肉部（６１）および前記薄肉部（６１）を横方向に取囲む厚肉部（６２）を含み、前記厚肉部（６２）は、内側端部（６２１）および前記内側端部（６２１）を横方向に取囲む外側端部（６２２）を有し、前記厚肉部（６２）は、前記薄肉部（６１）の最大厚さ（ｄ１）より大きな最小厚さ（ｄ２）を有し、前記パワー半導体デバイスはさらに、
    キャリア寿命を減少させる欠陥を含む寿命制御領域（５）を備え、前記寿命制御領域（５）は、前記活性領域（ＡＲ）にわたって、および、前記保護層（６）の前記薄肉部（６１）によって覆われる部分にわたる前記終端領域（ＴＲ）において、横方向に延在し、前記保護層（６）の前記厚肉部（６２）によって覆われる部分において、横方向に延在せず、
    前記複数のフローティングフィールドリング（８１）は、前記保護層（６）の前記厚肉部（６２）の下方に形成され、前記複数のフローティングフィールドリング（８１）の各々は、前記第１の導電型のリング状半導体領域であり、前記リング状半導体領域は、前記活性領域（ＡＲ）および前記第１の半導体層（２３）を横方向に取囲み、前記第２の半導体層（２４）との第２のｐｎ接合を形成し、前記複数のフローティングフィールドリング（８１）は、前記横方向に互いに間隔を置いて配置され、前記第２の半導体層（２４）によって互いに分離され、
    前記活性領域（ＡＲ）は、前記ウエハ（２）の前記第１の主側面（２２）および前記第２の主側面（２１）に垂直な方向に沿って、前記第１のおよび前記第２の接触部の間に位置する、パワー半導体デバイス。
  2. 前記厚肉部（６２）の前記最小厚さ（ｄ２）は、前記薄肉部（６１）の前記最大厚さ（ｄ１）の少なくとも２倍である、請求項１に記載のパワー半導体デバイス。
  3. 前記厚肉部（６２）の前記最小厚さ（ｄ２）は、少なくとも１０μｍ／α、または少なくとも１２μｍ／α、または少なくとも１５μｍ／αであり、前記薄肉部（６１）の前記最大厚さ（ｄ１）は、５μｍ／α未満、または１μｍ／α～５μｍ／αであり、αは１～３の係数である、請求項１に記載のパワー半導体デバイス。
  4. 前記保護層（６）の前記薄肉部（６１）によって覆われる前記終端領域（ＴＲ）の部分における前記第１の主側面（２２）の下方の所定深さで、キャリア寿命を減少させる欠陥の密度は、前記所定深さで前記保護層（６）の前記厚肉部（６２）によって覆われる前記終端領域（ＴＲ）の部分におけるそのような欠陥の密度の少なくとも１０００倍、または少なくとも１００万倍である、請求項１～３のいずれか１項に記載のパワー半導体デバイス。
  5. 前記厚肉部（６２）の前記内側端部（６２１）は、前記第１の半導体層（２３）の周縁端部が前記第１の電極（７１）の周縁部分から離れている距離と、前記第１の電極（７１）の前記周縁端部から横方向に少なくとも同じ距離だけ離れている、請求項１～４のいずれか１項に記載のパワー半導体デバイス。
  6. 前記厚肉部（６２）の前記内側端部（６２１）は、前記活性領域（ＡＲ）に面する側と、前記ウエハ（２）と反対側との間にエッジを形成する、請求項１～５のいずれか１項に記載のパワー半導体デバイス。
  7. 前記エッジは垂直である、請求項６に記載のパワー半導体デバイス。
  8. 前記寿命制御領域（５）内の半導体材料は、水素イオンまたはヘリウムイオンまたはヘリウムイオンと異なる不活性ガスイオンを含む、請求項１～７のいずれか１項に記載のパワー半導体デバイス。
  9. 前記保護層（６）はポリマー材料を含む、請求項１～８のいずれか１項に記載のパワー半導体デバイス。
  10. 前記保護層（６）は、誘電材料を含む、請求項１～８のいずれか１項に記載のパワー半導体デバイス（１）。
  11. 前記保護層（６）は前記終端領域全体を覆う、請求項１～１０のいずれか１項に記載のパワー半導体デバイス。
  12. 請求項１～１１のいずれか１項に記載のパワー半導体デバイスを製造するための方法であって、
    第１の主側面（２２）および前記第１の主側面（２２）と反対側の第２の主側面（２１）を有し、横方向に延在するウエハ（２）を設けるステップを備え、前記ウエハ（２）は、活性領域（ＡＲ）および前記活性領域（ＡＲ）を横方向に取囲む終端領域（ＴＲ）を含み、さらに、前記第１の主側面（２２）から前記第２の主側面（２１）への順に、
    第１の導電型の第１の半導体層（２３）、および
    前記第１の導電型と異なる第２の導電型であり、前記第１の半導体層（２３）と直接接触して第１のｐｎ接合部を形成する第２の半導体層（２４）を含み、前記方法はさらに、
    前記第１の主側面（２２）に第１の電極（７１）を形成して、前記第１の半導体層（２３）との第１の接触部を形成するステップと、
    前記第２の主側面（２１）に第２の電極（７２）を形成して、第２の接触部を形成するステップと、
    前記終端領域（ＴＲ）を覆い、かつ、薄肉部（６１）および前記薄肉部（６１）を横方向に取囲む厚肉部（６２）を含むように、保護層（６）を前記第１の主側面（２２）に形成するステップとを備え、前記厚肉部は、内側端部（６２１）および前記内側端部（６２１）を横方向に取囲む外側端部（６２２）を有し、前記厚肉部（６２）は、前記薄肉部（６１）の最大厚さ（ｄ１）より大きな最小厚さ（ｄ２）を有し、前記方法はさらに、
    その後、前記保護層（６）を照射マスクとして用いて、前記ウエハ（２）をイオンで照射することによって、前記ウエハ（２）内に寿命制御領域（５）を形成して、キャリア寿命を減少させる欠陥を、前記活性領域（ＡＲ）において、および、前記保護層（６）の前記薄肉部（６１）によって覆われる前記終端領域（ＴＲ）の部分において、所定の深さで形成し、前記所定の深さで前記保護層（６）の前記厚肉部（６２）によって覆われる前記終端領域（ＴＲ）の部分には形成しないステップを備え、
    前記活性領域（ＡＲ）は、前記ウエハ（２）の前記第１の主側面（２２）および前記第２の主側面（２１）に垂直な方向に沿って、前記第１のおよび前記第２の接触部間に位置する前記ウエハ（２）の部分である、方法。
  13. 前記保護層（６）を形成するステップは、
    前記終端領域（ＴＲ）の外側部分を覆う、第１の厚さを有する第１の保護層を形成するステップと、
    前記終端領域（ＴＲ）の前記外側部分を覆い、前記第１の保護層と同じ材料で構成される、第２の厚さを有する第２の保護層を、前記第１の保護層に形成して、前記第１のおよび前記第２の保護層を含む前記保護層（６）を形成するステップとを含み、
    前記第１の保護層と前記第２の保護層とのうちの一方は少なくとも、前記終端領域（ＴＲ）の前記外側部分に隣接する前記終端領域（ＴＲ）の内側部分を覆い、前記第１の保護層と前記第２の保護層とのうちの他方は、前記保護層の前記内側部分を覆わない、請求項１２に記載の方法。
  14. 前記保護層（６）を形成するステップは、
    前記終端領域（ＴＲ）全体を覆う均一な保護層を形成するステップと、
    前記均一な保護層にマスクを設けるステップとを含み、前記マスクは、前記均一な保護層の外側部分を、前記均一な保護層の内側部分と異なる光量で露光するように構成され、さらに、
    前記マスクを介して前記均一な保護層を露光するステップと、
    前記均一な保護層の前記内側部分の少なくとも一部を化学的に除去して、前記保護層（６）を形成するステップとを含む、請求項１２に記載の方法。
  15. 前記寿命制御領域（５）を形成するステップは、前記第１の電極（７１）を形成するステップの後に行われる、請求項１２～１４のいずれか１項に記載の方法。
JP2021527969A 2018-11-20 2019-10-17 パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法 Active JP7486483B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18207327.0 2018-11-20
EP18207327 2018-11-20
PCT/EP2019/078235 WO2020104117A1 (en) 2018-11-20 2019-10-17 Power semiconductor device and shadow-mask free method for producing such device

Publications (3)

Publication Number Publication Date
JP2022508151A JP2022508151A (ja) 2022-01-19
JPWO2020104117A5 JPWO2020104117A5 (ja) 2022-08-22
JP7486483B2 true JP7486483B2 (ja) 2024-05-17

Family

ID=64426668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021527969A Active JP7486483B2 (ja) 2018-11-20 2019-10-17 パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法

Country Status (5)

Country Link
US (1) US20210391481A1 (ja)
EP (1) EP3884512A1 (ja)
JP (1) JP7486483B2 (ja)
CN (1) CN113056812B (ja)
WO (1) WO2020104117A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707628A (zh) * 2021-08-30 2021-11-26 乐山无线电股份有限公司 一种防止银迁移的平面二极管芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098269A (ja) 2006-10-10 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2011100762A (ja) 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
EP1909332A1 (en) 2006-10-05 2008-04-09 ABB Technology AG Power Semiconductor device
EP2339613B1 (en) 2009-12-22 2015-08-19 ABB Technology AG Power semiconductor device and method for producing same
JP5671867B2 (ja) 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法
JP6111572B2 (ja) 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6237902B2 (ja) * 2014-07-17 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014115072B4 (de) * 2014-10-16 2021-02-18 Infineon Technologies Ag Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098269A (ja) 2006-10-10 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2011100762A (ja) 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN113056812B (zh) 2022-12-20
CN113056812A (zh) 2021-06-29
WO2020104117A1 (en) 2020-05-28
US20210391481A1 (en) 2021-12-16
JP2022508151A (ja) 2022-01-19
EP3884512A1 (en) 2021-09-29

Similar Documents

Publication Publication Date Title
US7759186B2 (en) Method for fabricating junction termination extension with formation of photosensitive dopant mask to control doping profile and lateral width for high-voltage electronic devices
US10115834B2 (en) Method for manufacturing an edge termination for a silicon carbide power semiconductor device
US8148749B2 (en) Trench-shielded semiconductor device
US8716717B2 (en) Semiconductor device and method for manufacturing the same
US9887190B2 (en) Semiconductor device and method for manufacturing the same
US8384186B2 (en) Power semiconductor device with new guard ring termination design and method for producing same
US20150255535A1 (en) Semiconductor device and method for manufacturing same
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10553436B2 (en) Method of manufacturing semiconductor device using photoresist as ion implantation mask
US20220037462A1 (en) Semiconductor device
US10424637B2 (en) Method of manufacturing semiconductor device
US20220351973A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010147065A (ja) 縦型半導体装置及びその製造方法
US12027617B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7486483B2 (ja) パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法
US20230187489A1 (en) Silicon carbide semiconductor device
US11569376B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20230387193A1 (en) Silicon carbide semiconductor device
US20230299131A1 (en) Superjunction semiconductor device
JP2012064796A (ja) 半導体装置の製造方法および半導体装置
KR20000025457A (ko) 고내압 전력용 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220812

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20240130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240507

R150 Certificate of patent or registration of utility model

Ref document number: 7486483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150