JP2012064796A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】電気特性の耐圧のバラツキを抑制し、ＥＳＤ耐量が高く、逆方向漏れ電流の少ない半導体装置を提供する。
【解決手段】本発明の半導体装置の製造方法は、ショットキーバリアを構成する第２導電型半導体層を形成する工程が、低濃度第１導電型半導体層の形成領域に矩形の開口をもつように、マスクパターンを形成し、前記矩形の長手方向に対して水平であって、前記矩形の短手方向に対して所定角をもつように、斜めイオン注入を行うことで、前記低濃度第１導電型半導体層内で前記第２導電型半導体層の短手方向底部が揃うように不純物を注入する工程を含む。
【選択図】図５

Description

本発明は、半導体装置の製造方法および半導体装置に係り、特にショットキーバリアダイオードの耐圧特性のバラツキの改善に関するものである。

仕事関数の異なる半導体（基板）と金属（層）との接触により形成されるショットキー接合は、その障壁により整流作用を有するため、ショットキーバリアダイオードとしてよく知られている。このショットキーバリアダイオードは、順方向の電圧降下が低く高速応答特性に優れていることからスイッチング電源として広く用いられている。また、スイッチング電源では、整流を行うショットキーバリアダイオードの順方向降下電圧が電源効率を決定する大きな要因となっている。このため、この順方向電圧の降下をできる限り小さくすることが望まれている。さらに、回路設計上、定格電圧以上の耐圧がショットキーバリアダイオードに要求されることが多い。

例えば、図１１に示すように、ｎ^＋型半導体基板３１にｎ⁻型半導体層３２を積層し、その表面とショットキー接合を形成するショットキー金属層３６を設けたショットキーバリアダイオードを想定する。この金属層は例えばＴｉである。更に金属層全面を覆うようにアノード電極３７となるＡｌ層を設ける。半導体基板外周には耐圧を確保するためにｐ^＋型不純物を拡散したガードリング３４が設けられ、その一部がショットキー金属層３６とコンタクトする。

ところで、このショットキー接合におけるショットキー障壁の高さ、すなわち仕事関数差（以下この仕事関数差をφＢｎと称する）は、ショットキーバリアダイオードの特性を決定する要因となる。また、このφＢｎは金属に固有の値である。

ショットキーバリアダイオードの金属層側に正の電圧を印加すると電流が流れ、このときの電圧が順方向電圧ＶＦである。一方その逆方向、すなわちｎ型シリコン側に正、金属層側に負の電圧を印加すると電流は流れないあるショットキーバリアダイオードについて考えた場合、φＢｎが大きくなると、ショットキーバリアダイオードの順方向電圧ＶＦが高くなり、逆に逆方向電圧時のリーク電流ＩＲは低減する。すなわち順方向電圧ＶＦとリーク電流ＩＲはトレードオフの関係にある。

そこで、図１２に示すように、ｎ⁻型シリコン層２に複数のｐ^＋型領域１０７を設けた構造が広く用いられている。これはｐｎ接合により逆方向電圧印加時に空乏層を広げ、これによりショットキー接合領域でリーク電流が発生してもカソード側への漏れを抑制できるものである。

例えば耐圧が４０Ｖ程度の場合はｎ⁻型シリコン層２は１Ω・ｃｍ程度、６００Ｖ程度の装置の場合はｎ⁻型シリコン層２は３０Ω・ｃｍ程度の比抵抗が必要となる。ｐ^＋型領域１０７の深さは、必要とする耐圧によるが、いずれの場合も１μｍ程度である。（例えば、特許文献１参照。）。

前述の如く図１１のショットキーバリアダイオードにおいては、φＢｎが高ければＶＦは高くなり、ＩＲは下がるトレードオフの関係にある。また、φＢｎが同じ場合、ショットキー接合面積により、ＶＦおよびＩＲの値が変動する。

そこで、ｎ⁻型半導体層３２の比抵抗ρを下げることにより電流経路の抵抗値を低減し、低ＶＦ化を図ることができる。
しかし、この方法では、耐圧を決定するｐ^＋型領域からなるガードリング３４下方のｎ⁻型半導体層３２の比抵抗も下がることになる。従って空乏層の延びが不十分となり、所定の耐圧が確保できない問題となる。

このように、ショットキーバリアダイオードではショットキー接合面積、ショットキー金属層、半導体層の比抵抗等を適宜選択し、所望の特性に近づけている。しかし、所定のＶＦ特性およびＩＲ特性が得られ、かつ所定の耐圧を確保するということは非常にコントロールが困難であり、いずれかを多少犠牲にして設計がなされるというのが実情である。

そこで、ｎ^＋型半導体基板に達するｎ⁻型半導体層に複数のピラー状のｐ型半導体領域（ジャンクションバリア）を、基板に到達する深さで所定の間隔で設けることにより、逆方向電圧印加時にはｐ型半導体領域から空乏層が基板の水平方向に広がるようにした構造が提案されている（特許文献２）。この構造では、ｐ型半導体領域の内部へも空乏層が広がるため、ｎ⁻型シリコン層２はほぼ空乏化した領域となる。空乏層はｐ型半導体領域の深さ方向（基板垂直方向）に沿ってほぼ均一に広がってピンチオフし、電界強度を一定に保つことが出来る。そしてショットキー接合界面にかかる電界を緩和して逆方向の漏れ電流を抑制することができる。

ところで、この構成において、イオン注入により深いｐ型半導体領域（ジャンクションバリア）を形成しようとすると、横方向の拡がりが大きくなるという問題がある。たとえば通常の注入条件で深さ５μｍのｐ型半導体領域を形成した場合の横拡がりは０．５μｍ程度となってしまい、実用上使用不能である。このため、深く細くｐ型半導体領域を形成しようとすると、トレンチを掘る必要がある。トレンチ工程を増やすことで、拡散コストが高くなる。またドライエッチングによるダメージも大きくなるという問題があった。
また、加速電圧を上げることでｐ型半導体領域を深く形成することはできるが、レジストを厚くする必要がある。たとえば１５０ｋｅＶの注入条件を用いる場合に、突き抜けなしで耐えうる最低レジスト厚みは８００ｎｍである。しかしながら８００ｎｍ以上のレジストパターンを形成しようとするとリソグラフィの限界から、幅０．２μｍ以下の微細パターンを形成するのは困難である。

また、図１２の構造においては、ｐ^＋型領域１０７はその深さは例えば１μｍ程度とｎ⁻型シリコン層２の深さに対して十分浅い。また、所定の耐圧を確保するためにｎ⁻型シリコン層２の不純物濃度は低くしてあり、ｐ^＋型領域１０７を設けることにより電流経路が狭まると低ＶＦ化が進まないという問題もある。

本願出願人は、前述の問題解決を図ったＥＳＤ耐量が高く、逆方向漏れ電流の少ないショットキーバリアダイオードを提案した（特許文献３）。

特開２０００−２６１００４号公報 （第２−４頁、第１、３図） 特開２００５−２４３７２６号公報 特開２００９−５９７６５号公報

ところで、前記従来の構成ではジャンクションバリアによるピンチオフ効果を高めるためには、空乏層の伸びを確実にするために、ｐ型領域の濃度をｎ⁻型シリコン層濃度と同程度まで低減しなければならない。しかしながらそれにより、素子のＥＳＤ（静電破壊）耐量が低下するという問題があった。
また、チャンネリング効果により、特定の方位に沿ってイオンが深く注入され、注入深さにばらつきが生じ易いという問題があった。つまり図１３に示すように、レジストパターンＲをマスクとしてイオン注入を行った場合、ｐ型領域の深さ方向（基板垂直方向）の長さＴ_０にばらつきが生じやすい。このようにｐ型領域の深さ方向（基板垂直方向）の長さＴ_０がばらつくと、ｐ型領域１０７からｎ^＋型シリコン基板１までの距離Ｔ_１もばらつくことになる。このため、ｐ型領域１０７からｎ^＋型シリコン基板１までの距離Ｔ_１すなわちEpi層中の空乏層の伸びしろもばらつくことになり、結果的に耐圧のばらつきが大きくなる。

本発明は、前記実情に鑑みてなされたもので、電気特性の耐圧のバラツキを抑制し、ＥＳＤ耐量が高く、逆方向漏れ電流の少ないショットキーバリアダイオードを提供することを目的とする。

上記目的を達成するために、本発明の半導体装置の製造方法は、第１導電型半導体層上に、前記第１導電型半導体層より低い不純物濃度の低濃度第１導電型半導体層とが積層された半導体基体を形成する工程と、前記低濃度第１導電型半導体層の表面から所定間隔を持つように形成された第２導電型半導体層と、前記低濃度第１導電型半導体層の表面で前記第２導電型半導体層を囲むように環状に形成された第２導電型半導体からなるガードリングとを形成する工程と、前記低濃度第１導電型半導体層及び前記第２導電型半導体層に接するように金属層を形成する工程とを具備したショットキーバリアダイオードの製造方法であって、前記第２導電型半導体層を形成する工程が、前記低濃度第１導電型半導体層の形成領域に矩形の開口をもつ、マスクパターンを用い、前記矩形の長手方向に対して水平であって、前記矩形の短手方向に対して所定角をもつように、斜めイオン注入を行うことで、前記低濃度第１導電型半導体層内で前記第２導電型半導体層の短手方向底部が揃うように不純物を注入する工程を含む。

また本発明は、上記半導体装置の製造方法において、マスクパターンがストライプ状の開口を有し、不純物を注入する工程は、マスクパターンの前記ストライプ状の開口の長手方向に対して平行で、かつストライプの幅方向に所定角を持つように斜めイオン注入を行う工程を含む。

また本発明は、上記半導体装置の製造方法において、前記不純物を注入する工程は、前記第２導電型半導体層が、前記ガードリングに到達するように、前記ストライプ状の開口の長手方向に対して平行で、かつストライプの幅方向に所定角を持つようなマスクパターンを用いて斜めイオン注入を行う工程を含む。

また本発明は、上記半導体装置の製造方法において、前記不純物を注入する工程は、前記所定角の１°から２°であるものを含む。

また本発明は、上記半導体装置の製造方法で形成され、第１導電型半導体層と、前記第１導電型半導体層上に積層され、前記第１導電型半導体層より低い不純物濃度の低濃度第１導電型半導体層と、前記低濃度第１導電型半導体層の表面に所定間隔をもって矩形の領域を残して形成された第２導電型半導体層と、前記低濃度第１導電型半導体層の表面で前記第２導電型半導体層を囲むように環状に形成された第２導電型半導体からなるガードリングと、前記低濃度第１導電型半導体層及び前記第２導電型半導体層に接するように配設された金属層とを具備した半導体装置であって、前記第２導電型半導体層の底部の深さが一定であるものを含む。

また本発明は、上記半導体装置において、前記第２導電型半導体層は、ストライプ状であるものを含む。

ジャンクションバリアの微細幅を変化することなく、チャンネリング効果の抑制により形成された第２導電型の半導体層の深さを制御することができ電気特性バラツキを低減することができる。また、Ｔｉｌｔ角をつけたことでジャンクションバリアのストライプに垂直方向に形成されたガードリングが非対称に形成されることになるが、Ｔｗｉｓｔ角を１８０度対称にして２ステップで注入することによってガードリングを対称的に形成することを可能とし、電気特性バラツキを低減することができる。

本発明の実施の形態に係るショットキーバリアダイオードの構成を示す断面図 本発明の実施の形態に係るショットキーバリアダイオードの製造工程を示す断面図 Ｔｉｌｔ角とＴｗｉｓｔ角との定義を示す図 本発明の実施の形態に係るショットキーバリアダイオードの構成を示す表面図と２ステップ注入時のＴｗｉｓｔ角の向きを示す図 イオン注入後のジャンクションバリア７の形成状況を示す模式図であり、（ａ）は１ステップ目のイオン注入後のジャンクションバリア７の形成状況を示す図、（ｂ）は２ステップ目のイオン注入後のジャンクションバリア７の形成状況を示す図 本発明の実施の形態に係るショットキーバリアダイオードのガードリング及びジャンクションバリアを形成するためのイオン注入工程を示す説明図であり、（ａ）はマスク、（ｂ）は注入後のガードリング及びジャンクションバリアを示す平面図 Ｔｉｌｔ角と耐圧との関係を示す図 本発明の変形例に係るショットキーバリアダイオードのガードリング及びジャンクションバリアを示す平面図 本発明の変形例に係るショットキーバリアダイオードのガードリング及びジャンクションバリアを示す平面図 本発明の変形例に係るショットキーバリアダイオードのガードリング及びジャンクションバリアを示す平面図 従来例のショットキーバリアダイオードの構成を示す断面図 従来例のショットキーバリアダイオードの構成を示す断面図 従来例のショットキーバリアダイオードにおけるイオン注入後のジャンクションバリア７の形成状況を示す模式図

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
図１は、本発明の実施の形態に係るショットキーバリアダイオードの断面図である。本実施の形態のショットキーバリアダイオードは、ストライプ状の開口を有するマスクパターンを用い、ストライプ状の開口の長手方向に対して平行で、かつストライプの幅方向に１°の傾き角を持つように対称な２方向から斜めイオン注入を行うことで、深さの均一なジャンクションバリア７を形成したことを特徴とするものである。このショットキーバリアダイオードは、表面に第１導電型の半導体層として低濃度であるｎ⁻型シリコン層２を有するｎ^＋型シリコン基板１と、前記ｎ⁻型シリコン層２の表面から所定の深さに設けられたジャンクションバリア７としてのストライプ状に設けられた複数の第２導電型半導体層であるｐ型領域と、前記ｎ⁻型シリコン層２の表面でジャンクションバリア７を囲むように環状に形成された第２導電型半導体層であるｐ型領域からなるガードリング６と、前記ｎ⁻型シリコン層２及びジャンクションバリア７に接するように配設されたショットキーメタル４およびこの上層に形成された電極５としての金属層とを具備している。このショットキーバリアダイオードでは、ストライプ状に形成された複数のジャンクションバリアの幅が微細であり、ジャンクションバリアの幅は≦０．５μｍである。

ここでは、ｎ^＋型シリコン基板１の表面に形成されたｎ⁻型シリコン層２上に開口部を備えた酸化シリコン膜３がその開口部からｎ⁻型シリコン層２表面が露出するよう形成されている。そして、この露出したｎ⁻型シリコン層２表面にニッケル、チタン、モリブデン、タングステン、クロムなどからなるショットキーメタル４がショットキー接触状態を構成している。なおこのショットキーメタルは蒸着法やスパッタリング法などで形成される。またｎ⁻型シリコン層２の表面にはイオン注入法などでボロンを注入することで形成された高濃度ｐ型領域であるガードリング６が環状に形成され、アルミニウムなどの導電性膜からなる電極５がショットキーメタル４上を被覆している。さらに、ｎ^＋型シリコン基板１のｎ⁻型シリコン層２と相対向する側にはオーミック接続された金、銀などからなる電極８が形成されている。

次にこのショットキーバリアダイオードの製造方法について説明する。
図２（ａ）乃至（ｃ）はこのショットキーバリアダイオードの製造工程を示す図である。なお、本実施の形態では、ストライプ状にジャンクションバリア７としての複数の第２導電型の半導体領域を斜めイオン注入工程で形成し、イオン注入の傾斜角の最適化と傾斜の向きの最適化と２ステップ注入によって製造することで、製造されたショットキーバリアダイオードの電気特性のバラツキが低減するようにしたことを特徴とする。他の工程は通例の方法に従うためここでは簡単に説明する。

まず、図２（ａ）に示すように、ｎ^＋型シリコン基板１表面にエピタキシャル成長法により、低濃度であるｎ⁻型シリコン層２を形成し、この上層にレジストＲを塗布しフォトリソグラフィによりレジストパターンＲを形成する。
この後図２（ｂ）に示すように、このレジストパターンＲをマスクとして、ガードリング６およびジャンクションバリア７を形成するための斜めイオン注入を行う。

ここで、ガードリング６とジャンクションバリア７とは同一の注入条件で傾き方向のみを対称に変化させた斜めイオン注入を順次２ステップで行うことによって形成される。これにより、イオン注入の傾斜角によってジャンクションバリア７の幅が変化しなくなるような傾斜の向きに設定される。そしてイオン注入後レジストパターンＲを除去し、拡散のためのアニール工程を経て、ガードリング６とジャンクションバリア７とを形成する。

さらに図２（ｃ）に示すように、表面に酸化シリコン膜３を形成しこれをフォトリソグラフィによりパターニングし、開口を形成しガードリング６とジャンクションバリア７の形成された、ｎ⁻型シリコン層２にコンタクトするようにショットキーメタル４および電極５を形成しパターニングする。そして必要に応じて保護膜（図示せず）を形成し、ショットキーバリアダイオードを完成した。

他の工程については前記実施の形態と同様に形成される。従来例のショットキーバリアダイオードと本実施の形態のショットキーバリアダイオードの相違点はイオン注入工程の注入方法のみである。他は従来例と同様に形成されている。

前記ジャンクションバリアおよびガードリングを形成する工程では、前記ジャンクションバリアを形成するために図３（ａ）乃至（ｂ）に示すウェハ法線とビーム軌道のなすＴｉｌｔ角γとウェハへのビーム投影線とウェハ上の基準線とのなすＴｗｉｓｔ角θを最適条件に設定して斜めイオン注入を２ステップで行う。この時の１ステップ目と２ステップ目のＴｉｌｔ角は同じで、Ｔｗｉｓｔ角を１８０度対称にしている。また、ビーム投影線は図２（ａ）を表面方向から示した図４のジャンクションバリア７のストライプに平行になるようにＴｗｉｓｔ角θを設定する。

図５はイオン注入後のジャンクションバリア７の形成状況を示す模式図であり，（ａ）は１ステップ目のイオン注入後のジャンクションバリア７の形成状況を示す図、（ｂ）は２ステップ目のイオン注入後のジャンクションバリア７の形成状況を示す図である。
この図と図１２に示した従来の斜めイオン注入を行わない場合のイオン注入後のジャンクションバリア７の形成状況を示す図とを比較することで、注入深さのばらつきが大幅に低減されていることがわかる。

図６に、本発明の実施の形態に係るショットキーバリアダイオードのガードリング及びジャンクションバリアを形成するためのイオン注入工程を示す説明図を示す。（ａ）はマスク、（ｂ）は注入後のガードリング及びジャンクションバリアを示す平面図である。ガードリングは注入後に上下左右対称となるようにガードリングとなる部分のマスクの開口幅の縦横比を調整しておくようにする。つまり斜めイオン注入を行う面に平行な方向よりも、垂直な方向で開口幅がより狭くなるようにマスクを形成している。これにより図６（ｂ）に示すように、全体にわたり均一な幅のガードリングが形成される。

この構成によれば、ジャンクションバリア７の微細幅を変化することなく、チャネリング効果の抑制により形成された第２導電型の半導体領域の深さを制御することができ電気特性バラツキを低減することができる。また、Ｔｉｌｔ角をつけたとこで図４のジャンクションバリア７のストライプに垂直方向に形成されたガードリング６が非対称に形成されるが、Ｔｗｉｓｔ角を１８０度対称にして２ステップで注入することによってガードリング６を対称的に形成することができ、電気特性バラツキを低減することができる。

マスクとしてはフォトレジストや酸化シリコン、窒化シリコンなどを用いる。
２ステップで注入する時の１ステップ目のドーズ量と２ステップ目のドーズ量は同じで、それぞれのドーズ量値は１ステップのみで注入し第２導電型の半導体領域からなるガードリング６およびジャンクションバリア７を不純物濃度１×１０¹³／ｃｍ³〜１×１０¹⁴／ｃｍ³で形成するためのドーズ量値の半分とする。

なお、以下の条件でＴｉｌｔ角と耐圧との関係を測定した。
注入条件：イオン種＝ボロン
注入エネルギー＝１５０ｋｅＶ
ドーズ量＝１．８ｅ１３ｃｍ^２（９ｅ１２ｃｍ^２を２ステップでトータル１．８ｅ１３ｃｍ^２にした）
ｎ⁻型シリコン層不純物濃度＝５ｅ１５ｃｍ³
ｎ⁻型シリコン層厚み＝５．０μｍ
ショットキー障壁＝０．６５ｅＶ
チップサイズ＝１．４×１．４ｍｍ^２
有効面積＝７５％
耐圧測定条件：逆方向電流ＩＲ＝５ｍＡ
ｎ数＝４９
その結果を表１及び図７に示す。

この結果からＴｉｌｔ角を１度以上にすることで耐圧バラツキを低減でき、またＴｉｌｔ角が１度の時に最も耐圧値が高くなることがわかる。Ｔｉｌｔ角が０度のとき同等以上の耐圧値が出せるＴｉｌｔ角は１度と２度である。以上のことから、本発明ではＴｉｌｔ角を１度〜２度が好適である。

以上説明したように、上記構成によれば、Ｔｉｌｔ角を１度〜２度にしてＴｗｉｓｔ角を１８０度対称にして２ステップで注入することによって耐圧バラツキを低減でき、且つ耐圧を高くすることが可能となる。さらに、逆方向漏れ電流ＩＲなど他の電気特性のバラツキ低減にも効果がある。

なお、前記実施の形態では、ガードリング及びジャンクションバリアを形成するためのマスクパターンを図６（ａ）に示すように正方形の枠状部内にストライプパターンを形成したものとしたが、適宜変形可能である。
図８は正方形の枠状をなすガードリング６から離間して平行なストライプ状のジャンクションバリア７を形成した例である。
図９は正方形の枠状をなすガードリング６に沿って所定距離だけ離間して平行な正方形の枠状をなすジャンクションバリア７を４重に形成した例である。
図１０は正方形の枠状をなすガードリング６に沿って所定距離だけ離間して平行な正方形の枠状をなすジャンクションバリア７内にドットを配列した例である。
いずれの場合もイオン注入後にこの形状となるように、イオン注入の傾斜角を考慮してマスクの縦横比を調整したマスクを用いる必要がある。

また、前記実施の形態では、ショットキーメタル層として、ニッケル、モリブデン、チタン、タングステン、クロムを用いたがこのほか、バナジウム、パラジウム、白金等の各種金属から選択可能であり、また成膜方法についても、真空蒸着やスパッタリングなどの方法が適用可能である。

また、前記実施の形態では、ショットキーメタル４と電極５との２層構造で構成したが、材料の選択により、低抵抗でかつ最適範囲の仕事関数を持つ材料を選択することができれば単層構造で構成することも可能である。

以上、本発明の実施例を示したが、本発明の実施の形態は上述した図面及び記述に限定されるものではない。

本発明は、耐圧を確実に確保しながら、電気特性バラツキを低減することができるショットキーバリアダイオードとして有用である。

１ ｎ^＋型シリコン基板
２ ｎ⁻型シリコン層
３ 酸化シリコン膜
４ ショットキーメタル
５ 電極
６ ガードリング
７ ジャンクションバリア
８ 電極

Claims (6)

1. 第１導電型半導体層上に、
   前記第１導電型半導体層より低い不純物濃度の低濃度第１導電型半導体層とが積層された半導体基体を形成する工程と、
   前記低濃度第１導電型半導体層の表面から所定間隔を持つように形成された第２導電型半導体層を形成する工程と、
   前記低濃度第１導電型半導体層の表面で前記第２導電型半導体層を囲むように環状に形成された第２導電型半導体からなるガードリングとを形成する工程と、
   前記低濃度第１導電型半導体層及び前記第２導電型半導体層に接するように金属層を形成する工程とを具備した半導体装置の製造方法であって、
   前記第２導電型半導体層を形成する工程が、
   前記低濃度第１導電型半導体層の形成領域に矩形の開口をもつ、マスクパターンを用い、前記矩形の長手方向に対して水平であって、前記矩形の短手方向に対して所定角をもつように、斜めイオン注入を行うことで、前記低濃度第１導電型半導体層内で前記第２導電型半導体層の短手方向底部が揃うように不純物を注入する工程を含む半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法であって、
   前記マスクパターンがストライプ状の開口を有し、
   前記不純物を注入する工程は、前記マスクパターンの前記ストライプ状の開口の長手方向に対して平行で、かつストライプの幅方向に所定角を持つように斜めイオン注入を行う工程を含む半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法であって、
   前記不純物を注入する工程は、前記第２導電型半導体層が、前記ガードリングに到達するように、前記ストライプ状の開口の長手方向に対して平行で、かつストライプの幅方向に所定角を持つようなマスクパターンを用いて斜めイオン注入を行う工程を含む半導体装置の製造方法。
4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法であって、
   前記不純物を注入する工程は、前記所定角の１°から２°である半導体装置の製造方法。
5. 請求項１乃至４のいずれか１項に記載の方法で形成され、
   第１導電型半導体層と、
   前記第１導電型半導体層上に積層され、前記第１導電型半導体層より低い不純物濃度の低濃度第１導電型半導体層と、
   前記低濃度第１導電型半導体層の表面に所定間隔をもって矩形の領域を残して形成された第２導電型半導体層と、
   前記低濃度第１導電型半導体層の表面で前記第２導電型半導体層を囲むように環状に形成された第２導電型半導体からなるガードリングと、
   前記低濃度第１導電型半導体層及び前記第２導電型半導体層に接するように配設された金属層とを具備した半導体装置であって、
   前記第２導電型半導体層の底部の深さが一定である半導体装置。
6. 請求項５記載の半導体装置であって、
   前記第２導電型半導体層は、ストライプ状である半導体装置。

Images