CN112864255A - 一种肖特基二极管结构及其制造方法 - Google Patents

一种肖特基二极管结构及其制造方法 Download PDF

Info

Publication number
CN112864255A
CN112864255A CN202110298551.0A CN202110298551A CN112864255A CN 112864255 A CN112864255 A CN 112864255A CN 202110298551 A CN202110298551 A CN 202110298551A CN 112864255 A CN112864255 A CN 112864255A
Authority
CN
China
Prior art keywords
layer
drift
groove
semiconductor substrate
diode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110298551.0A
Other languages
English (en)
Inventor
侯欣蓝
张清纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guanghua Lingang Engineering Application Technology Research and Development Shanghai Co Ltd
Original Assignee
Guanghua Lingang Engineering Application Technology Research and Development Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guanghua Lingang Engineering Application Technology Research and Development Shanghai Co Ltd filed Critical Guanghua Lingang Engineering Application Technology Research and Development Shanghai Co Ltd
Priority to CN202110298551.0A priority Critical patent/CN112864255A/zh
Priority to PCT/CN2021/083484 priority patent/WO2022193357A1/zh
Publication of CN112864255A publication Critical patent/CN112864255A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种肖特基二极管结构及其制造方法。肖特基二极管结构包括：半导体衬底层；位于半导体衬底层上的漂移层，漂移层中具有背向半导体衬底层一侧的多个间隔的凹槽，多个凹槽沿着第一方向排布；掺杂层，掺杂层位于凹槽沿着第一方向的同一单侧侧部的漂移层中，掺杂层的导电类型与漂移层的导电类型相反；肖特基接触电极，位于漂移层背向半导体衬底层的一侧且填充在凹槽中。本发明提供的肖特基二极管结构导通电阻较低且维持器件较小的尺寸。

Description

一种肖特基二极管结构及其制造方法
技术领域
本发明涉及半导体领域，具体涉及一种肖特基二极管结构及其制造方法。
背景技术
结势垒肖特基(JunctionBarrierSchottky，JBS)二极管是一种开关二极管。当JBS二极管正向偏置时，JBS的正向特性类似肖特基势垒二极管(SchottkyBarrierDiode，SBD)，当JBS反向偏置时，JBS的反向特性类似PIN二极管(在普通二极管的P型半导体材料和N型半导体材料之间加入一薄层低掺杂的本征(Intrinsic)半导体层，组成的这种P-I-N结构的二极管就是PIN二极管)，因此同时具备PIN二极管和SBD的优点，即低的开启电压、高的击穿电压以及较高开关速度等，在高压和高速等领域具有广阔的应用前景。JBS二极管具有较低的反向漏电流，提高JBS二极管的工作性能是本领域的重要研究目标。
然而，现有技术中无法同时兼顾导通电阻的降低和维持器件较小的尺寸。
发明内容
因此，本发明提供一种肖特基二极管结构及其制造方法，以降低导通电阻同时兼顾维持器件较小的尺寸。
本发明提供一种肖特基二极管结构，包括：半导体衬底层；位于半导体衬底层上的漂移层，漂移层中具有背向半导体衬底层一侧的多个间隔的凹槽，多个凹槽沿着第一方向排布；掺杂层，掺杂层分别位于多个凹槽沿着第一方向的同一单侧侧部的漂移层中，掺杂层的导电类型与漂移层的导电类型相反；肖特基接触电极，位于漂移层背向半导体衬底层的一侧且填充凹槽。
可选的，对于位于凹槽侧部的掺杂层，掺杂层在第一方向上的横向尺寸为0.5μm～1μm。
可选的，掺杂层自凹槽的一侧侧部的漂移层延伸至凹槽的部分底部的漂移层中。
可选的，对于位于凹槽部分底部的漂移层中的掺杂层，掺杂层在第一方向上的尺寸小于或等于凹槽的底面在第一方向上的尺寸。
可选的，对于位于凹槽部分底部的漂移层中的掺杂层，掺杂层的纵向尺寸为0.5μm～1μm。
可选的，肖特基二极管结构还包括：阻挡层；凹槽的内壁包括第一区域和第二区域，第一区域为掺杂层朝向凹槽的表面，阻挡层至少覆盖凹槽的内壁的第二区域的表面；肖特基接触电极覆盖阻挡层。
可选的，阻挡层的厚度为500埃～2000埃。
可选的，阻挡层至少覆盖漂移层朝向凹槽的表面。
本发明还提供一种肖特基二极管结构的制造方法，包括以下步骤：提供半导体衬底层；在半导体衬底层一侧表面形成漂移层；在漂移层中形成背向半导体衬底层一侧的多个间隔的凹槽，多个凹槽沿着第一方向排布；在凹槽沿着第一方向的同一单侧侧部的漂移层中形成掺杂层，掺杂层的导电类型与漂移层的导电类型相反；形成掺杂层之后，形成肖特基接触电极，肖特基接触电极位于漂移层背向半导体衬底层的一侧且填充凹槽。
可选的，在形成多个间隔的所述凹槽之前，在所述漂移层的表面形成图形化的掩膜层；
在所述漂移层中形成背向所述半导体衬底层一侧的多个间隔的所述凹槽的步骤为：以图形化的掩膜层为掩膜刻蚀漂移层以形成多个间隔的凹槽；
在多个凹槽沿着第一方向的同一单侧侧部的漂移层中分别形成掺杂层的步骤包括：以图形化的掩膜层为掩膜对凹槽进行倾斜离子注入；
在形成肖特基接触电极之前，去除图形化的掩膜层。
可选的，所述凹槽的内壁表面包括第一区域和第二区域，所述第一区域为所述掺杂层朝向所述凹槽的表面；肖特基二极管结构的制造方法还包括：在形成肖特基接触电极之前，至少在所述凹槽的的内壁第二区域的表面形成阻挡层。
本发明的有益效果在于：
1.本发明提供的肖特基二极管结构，包括位于半导体衬底层上的漂移层，漂移层背向半导体衬底层一侧具有多个间隔的沿第一方向排布的凹槽；还包括掺杂层，掺杂层位于凹槽沿第一方向的同一单侧侧部的漂移层中，与漂移层导电类型相反，肖特基接触电极位于漂移层背向半导体衬底层一侧且填充凹槽。通过掺杂层位于凹槽沿第一方向的同一单侧侧部的漂移层中的设置，使得相比于凹槽侧部全部包覆掺杂层的设计，相邻掺杂层之间的间距增大，相邻掺杂层之间的漂移层宽度变大，相应的，这部分漂移层与肖特基接触电极的接触面积变大，进而使得导通电阻得到减小。同时，没有增加器件的尺寸，在减小导通电阻的基础上维持了器件较小的尺寸，实现了两者的兼顾。
2.本发明提供的肖特基二极管结构，对于位于凹槽侧部的掺杂层，在第一方向上的横向尺寸为0.5μm～1μm。若横向尺寸过大，则相邻掺杂层之间的距离较小，相邻掺杂层之间的导通电阻的横截面积较小，相应的导通电阻较大；若横向尺寸过小，则相邻掺杂层之间的肖特基接触电极尺寸大，肖特基接触电极与漂移层肖特基接触产生的电场强度大，反向漏电流会随之增大。横向尺寸在0.5μm～1μm范围内，可以在较小的导通电阻和较小的反向漏电流之间取得平衡。
3.本发明提供的肖特基二极管结构，掺杂层还自凹槽的一侧侧部的漂移层延伸至凹槽的部分底部的漂移层中，这样使得凹槽侧部的掺杂层和凹槽底部的掺杂层在纵向上总的尺寸得到增加，随着总的纵向尺寸增加，各个掺杂层与漂移层形成的耗尽层在纵向上的区域尺寸增加，相邻的掺杂层形成的耗尽层在横向上连通的部分的尺寸也相应增加，从而使得肖特基接触电极与漂移层接触处产生的电场减小，相应的可以使得反向漏电流得到降低，器件的工作性能得到提升。
4.本发明提供的肖特基二极管结构，对于位于凹槽部分底部的漂移层中的掺杂层，在第一方向上的尺寸小于或等于凹槽的底面在第一方向上的尺寸。这样的尺寸范围，可以在较小的导通电阻和较小的电场强度之间取得平衡。
5.本发明提供的肖特基二极管结构，对于位于凹槽部分底部的漂移层中的掺杂层，掺杂层的纵向尺寸为0.5μm～1μm。如纵向尺寸过大，则对离子注入所应用的能量要求高，工艺成本过高；如纵向尺寸过小，则肖特基接触电极与漂移层接触处产生的电场过大，反向漏电流会相应增大。纵向尺寸在0.5μm～1μm的范围内，可在较小的反向漏电流和较简单的加工难度之间取得平衡。
6.本发明提供的肖特基二极管结构，还包括位于凹槽的内壁的阻挡层，肖特基接触电极覆盖阻挡层。即使凹槽的内壁和底面的表面通常由于蚀刻工艺的原因使得表面是粗糙的表面，但是通过阻挡层的设置，使得肖特基接触电极在凹槽内与漂移层不产生接触，避免粗糙的表面会降低肖特基接触电极与漂移层的肖特基接触势垒，进而避免肖特基接触电极在凹槽侧部与漂移层接触的位置处产生较大的电场，从而避免产生较大的反向漏电流。此外，凹槽的内壁包括第一区域和第二区域，第一区域为掺杂层朝向凹槽的表面，阻挡层至少覆盖凹槽的内壁的第二区域的表面，肖特基接触电极覆盖阻挡层。可以保证凹槽内的肖特基电极与漂移层无法产生接触，从而在阻挡层覆盖的区域不会产生电流通过，在这一区域极大减小了反向漏电流的产生的可能性。
7.本发明提供的肖特基二极管结构，阻挡层的厚度为500埃～2000埃。若阻挡层厚度过小，则阻挡效果不佳，在施加电压电流较大的情况下可能发生击穿；若阻挡层厚度过大则影响器件尺寸。阻挡层的厚度在500埃～2000埃的范围内可在较小的器件尺寸和较佳的阻挡效果之间取得平衡。
8.本发明提供的肖特基二极管结构的制造方法，可制造本发明提供的肖特基二极管结构，通过掺杂层位于凹槽沿第一方向的同一单侧侧部的漂移层中的设置，使得相比于凹槽侧部全部包覆掺杂层的设计，相邻掺杂层之间的间距增大，相邻掺杂层之间的漂移层宽度变大，相应的，这部分漂移层与肖特基接触电极的接触面积变大，进而使得导通电阻得到减小。同时，没有增加器件的尺寸，在减小导通电阻的基础上维持了器件较小的尺寸，实现了两者的兼顾。
9.本发明提供的肖特基二极管结构的制造方法，在形成多个间隔的所述凹槽之前，在所述漂移层的表面形成图形化的掩膜层；在所述漂移层中形成背向所述半导体衬底层一侧的多个间隔的所述凹槽的步骤为：以图形化的掩膜层为掩膜刻蚀所述半导体衬底层以形成多个间隔的所述凹槽；在多个所述凹槽沿着第一方向的同一单侧侧部的漂移层中分别形成掺杂层的步骤包括：以所述图形化的掩膜层为掩膜对所述凹槽进行倾斜离子注入；在形成所述肖特基接触电极之前，去除所述图形化的掩膜层。如此可以实现掺杂层仅位于凹槽的单侧侧部和底部的漂移层中，并且形成掺杂层的横向尺寸以及在第一方向上覆盖凹槽底部的面积比例可控。
10.本发明提供的肖特基二极管结构的制造方法，在形成肖特基接触电极之前，至少在凹槽的的内壁第二区域的表面形成阻挡层。即使凹槽的内壁和底面的表面通常由于蚀刻工艺的原因使得表面是粗糙的表面，但是通过阻挡层的设置，使得肖特基接触电极在凹槽内与漂移层不产生接触，避免粗糙的表面会降低肖特基接触电极与漂移层的肖特基接触势垒，进而避免肖特基接触电极在凹槽侧部与漂移层接触的位置处产生较大的电场，从而避免产生较大的反向漏电流。此外，至少在凹槽的内壁第二区域的表面形成阻挡层可以保证凹槽内的肖特基电极与漂移层无法产生接触，从而在阻挡层覆盖的区域不会产生电流通过，在这一区域极大减小了反向漏电流的产生的可能性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种肖特基二极管结构的结构示意图；
图2-图6为本发明一实施例的肖特基二极管结构的制造过程中各个步骤的状态示意图。
具体实施方式
参考图1，一种肖特基二极管结构，包括：半导体衬底层100；位于半导体衬底层100上的漂移层200，漂移层200中具有背向半导体衬底层100一侧的多个间隔的凹槽，多个凹槽沿着第一方向X排布；掺杂层201’，掺杂层201’位于凹槽侧部和底部的漂移层中，掺杂层201’的导电类型与漂移层200的导电类型相反；肖特基接触电极300，肖特基接触电极300位于漂移层200背向半导体衬底层100的一侧且填充在凹槽中。此外还包括位于凹槽表面的阻挡层202以及半导体衬底层100背向漂移层200一侧的电极400。这样的肖特基二极管结构，具有较低的反向漏电流；为了提高其工作性能，如单纯的增加两个相邻的掺杂层201’之间的距离，虽然可以提高相邻掺杂层201’之间的电阻的横截面积，使得导通电阻降低，但是相应的器件尺寸也被加大，因此如何兼顾导通电阻的降低和维持器件较小是本领域的重要研究目标。
故而本发明提供一种肖特基二极管结构，包括：半导体衬底层；位于半导体衬底层上的漂移层，漂移层中具有背向半导体衬底层一侧的多个间隔的凹槽，多个凹槽沿着第一方向排布；掺杂层，掺杂层位于凹槽沿着第一方向的同一单侧侧部的漂移层中，掺杂层的导电类型与漂移层的导电类型相反；肖特基接触电极，位于漂移层背向半导体衬底层的一侧且填充凹槽。以在不增加器件尺寸的前提下降低肖特基二极管的导通电阻。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
参考图6，本实施例提供一种肖特基二极管结构，包括：
半导体衬底层100。
位于半导体衬底层100上的漂移层200，漂移层200中具有背向半导体衬底层100一侧的多个间隔的凹槽，多个间隔的凹槽沿着第一方向X排布。
多个掺杂层201，掺杂层201分别位于多个凹槽沿着第一方向X的同一单侧侧部的漂移层200中，掺杂层201的导电类型与漂移层200的导电类型相反。
肖特基接触电极300，位于漂移层200背向半导体衬底层100的一侧且填充凹槽。
具体的，漂移层200可以为N型掺杂的SiC层；半导体衬底层100可以为重掺杂的N型SiC层；掺杂层201可以为重掺杂的P型半导体层。
本实施例提供的肖特基二极管结构，通过掺杂层201位于凹槽沿第一方向X的同一单侧侧部的漂移层200中的设置，使得相比于如图1所示的凹槽侧部全部包覆掺杂层201’的设计，相邻掺杂层201之间的间距增大，相邻掺杂层201之间的漂移层200宽度变大，相应的，这部分漂移层200与肖特基接触电极300的接触面积变大，进而使得导通电阻得到减小。同时，没有增加器件的尺寸，在减小导通电阻的基础上维持了器件较小的尺寸，实现了两者的兼顾。
进一步的，对于位于凹槽侧部的掺杂层201，掺杂层201在第一方向X上的横向尺寸为0.5μm～1μm。例如可以为0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm。
本实施例提供的肖特基二极管结构，对于位于凹槽侧部的掺杂层201，在第一方向X上的横向尺寸为，0.5μm～1μm。若横向尺寸过大，则相邻掺杂层201之间的距离较小，相邻掺杂层之间的导通电阻的横截面积较小，相应的相邻掺杂层201之间的导通电阻较大；若横向尺寸过小，则相邻掺杂层201之间的肖特基接触电极300尺寸过大，其与漂移层200肖特基接触产生的电场强度大，反向漏电流会随之增大。横向尺寸在0.5μm～1μm范围内，可以在较小的导通电阻和较小的反向漏电流之间取得平衡。
进一步的，掺杂层201自凹槽的一侧侧部的漂移层200延伸至凹槽的部分底部的漂移层200中，这样使得凹槽侧部的掺杂层201和凹槽底部的掺杂层201在纵向上总的尺寸得到增加，随着总的纵向尺寸增加，各个掺杂层201与漂移层200形成的耗尽层在纵向上的区域尺寸增加，相邻的掺杂层201形成的耗尽层在横向上连通的部分的尺寸也相应增加，从而使得肖特基接触电极300与漂移层200接触处产生的电场减小，相应的可以使得反向漏电流得到降低，器件的工作性能得到提升。
具体的，对于位于凹槽部分底部的漂移层200中的掺杂层201，掺杂层201在第一方向X上的尺寸小于或等于凹槽的底面在第一方向X上的尺寸。例如可以为，掺杂层201在第一方向X上的尺寸等于凹槽的底面在第一方向X上的尺寸，或是掺杂层201在第一方向X上的尺寸等于凹槽的底面在第一方向X上的尺寸的1/2。这样的尺寸范围，可以在较小的导通电阻和较小的电场强度之间取得平衡。
对于位于凹槽部分底部的漂移层200中的掺杂层201，掺杂层201的纵向尺寸为0.5μm～1μm。例如可以为0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm。如纵向尺寸过大，则对离子注入所应用的能量要求高，工艺成本过高；如纵向尺寸过小，则肖特基接触电极300与漂移层200接触处产生的电场过大，反向漏电流会相应增大。纵向尺寸在0.5μm～1μm的范围内，可在较小的反向漏电流和较简单的加工难度之间取得平衡。
进一步的，肖特基二极管结构还包括：阻挡层202，阻挡层202位于凹槽的内壁。肖特基接触电极300覆盖阻挡层202。由于凹槽的内壁和底面的表面通常由于蚀刻工艺的原因使得表面是粗糙的表面，粗糙的表面会降低肖特基接触电极300与漂移层200的肖特基接触势垒，使得肖特基接触电极300在凹槽侧部与漂移层200接触的位置处产生较大的电场，从而产生较大的反向漏电流。通过阻挡层202的设置，使得肖特基接触电极300在凹槽内与漂移层200不产生接触，从而极大减小反向漏电流产生的可能性。
具体的，凹槽的内壁包括第一区域和第二区域，第一区域为掺杂层201朝向凹槽的表面，阻挡层202至少覆盖凹槽的内壁的第二区域的表面；肖特基接触电极300覆盖凹槽中的阻挡层202。如此设置，可以保证凹槽内的肖特基接触电极300与漂移层200无法产生接触，从而在阻挡层202覆盖的区域不会产生电流通过，在这一区域极大减小了反向漏电流的产生的可能性。
具体的，阻挡层202的厚度为500埃～2000埃。例如可以为500埃、1000埃、1500埃、2000埃。若阻挡层202厚度过小，则阻挡效果不佳，在施加电压电流较大的情况下可能发生击穿；若阻挡层202厚度过大则影响器件尺寸。阻挡层的厚度在500埃～2000埃的范围内可在较小的器件尺寸和较佳的阻挡效果之间取得平衡。
此外，本实施例的肖特基二极管结构，还包括位于衬底层100背向漂移层200一侧的电极400。
对于在平行于衬底层的平面内垂直第一方向X的第二方向上，掺杂层同样满足上述第一方向上的特征(图中未示出)。即，在第二方向上，沿着第二方向还排布了多个间隔的凹槽，掺杂层201还延伸至多个凹槽沿着第二方向的同一单侧侧部的漂移层中。使得在第二方向上，相邻掺杂层之间的漂移层宽度变大，相应的，这部分漂移层与肖特基接触电极的接触面积变大，进而使得导通电阻得到减小。同时，没有增加器件的尺寸，在减小导通电阻的基础上维持了器件较小的尺寸，实现了两者的兼顾。
实施例2
参考图2-图6，本实施例还提供一种肖特基二极管结构的制造方法，包括以下步骤：
参考图2，提供半导体衬底层100。在半导体衬底层100一侧表面形成漂移层200。
参考图3，在漂移层200中形成背向半导体衬底层100一侧的多个间隔的凹槽500，多个凹槽500沿着第一方向X排布。
参考图4，在凹槽500沿着第一方向X的同一单侧侧部的漂移层200中形成掺杂层201，掺杂层201的导电类型与漂移层200的导电类型相反。
参考图6，形成掺杂层201之后，形成肖特基接触电极300，肖特基接触电极300位于漂移层200背向半导体衬底层100的一侧且填充凹槽500。
本实施例提供的肖特基二极管结构的制造方法，可制造如上述实施例1中提供的肖特基二极管结构，通过掺杂层201位于凹槽500沿第一方向X的同一单侧侧部的漂移层200中的设置，使得相比于如图1所示的凹槽500侧部全部包覆掺杂层201’的设计，间隔的相邻掺杂层201之间的间距被增大，间隔的相邻掺杂层201之间的漂移层200宽度变大，相应的，这部分漂移层200与肖特基接触电极300的接触面积变大，进而使得导通电阻得到减小，从而提高器件的工作性能。
具体的，在形成多个间隔的凹槽500之前，在漂移层200的表面形成图形化的掩膜层(图中未示出)。
在漂移层200中形成背向半导体衬底层100一侧的多个间隔的凹槽500的步骤为：以图形化的掩膜层为掩膜刻蚀漂移层以形成多个间隔的凹槽500。
在多个凹槽500沿着第一方向的同一单侧侧部的漂移层中分别形成掺杂层的步骤包括：以图形化的掩膜层为掩膜，通过离子注入的方法对凹槽500进行倾斜注入；在形成肖特基接触电极之前，去除图形化的掩膜层。
其中，倾斜注入的步骤，可以是将待加工的器件倾斜，离子注入保持垂直注入的方向不变，实现凹槽500单侧侧部和部分底部的离子注入，形成掺杂层201。也可以是保持待加工的器件不动，改变离子注入的方向，实现凹槽500单侧侧部和部分底部的离子注入，形成掺杂层201。
离子注入的步骤还可以是，通过掩膜的手段，遮盖部分的漂移层表面，实现凹槽500单侧侧部和部分底部的离子注入，形成掺杂层201。采用这样的方法实现掺杂层201的形成，可以实现掺杂层201仅位于凹槽500的单侧侧部和底部的漂移层200中，并且形成掺杂层201的横向尺寸以及在第一方向X上覆盖凹槽500底部的面积比例可控。
此外，在其他一些实施例中，也可以是在形成凹槽500之前先在漂移层200表面形成第一掩膜层，图形化第一掩膜层及漂移层200形成凹槽后去除第一掩膜层，然后在形成掺杂层201之前在漂移层200表面形成第二掩膜层，图形化第二掩膜层后再进行离子注入的倾斜注入，之后再去除第二掩膜层。
因此，掩膜层的具体使用次数和是否额外制造，可根据实际工艺需求确定，并且不仅局限于上述的两种方式。
在本实施例中，凹槽500的内壁表面包括第一区域和第二区域，第一区域为掺杂层201朝向凹槽500的表面。参考图5，肖特基二极管结构的制造方法还包括：在形成肖特基接触电极之前，至少在凹槽500的内壁第二区域的表面形成阻挡层202。
通过形成阻挡层202，使得凹槽500内的肖特基接触电极300与漂移层200被间隔开。由于凹槽500的内壁和底面的表面通常由于蚀刻工艺的原因使得表面是粗糙的表面，粗糙的表面会降低肖特基接触电极300与漂移层200的肖特基接触势垒，使得肖特基接触电极300在第二区域与漂移层200接触的位置处产生的电场较大，会产生较大的反向漏电流。通过形成阻挡层202，且至少覆盖凹槽500位于第二区域中的内壁表面，使得肖特基接触电极在凹槽500内与漂移层不产生接触，极大降低反向漏电流产生的可能性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种肖特基二极管结构，其特征在于，包括：
半导体衬底层；
位于所述半导体衬底层上的漂移层，所述漂移层中具有背向所述半导体衬底层一侧的多个间隔的凹槽，多个间隔的凹槽沿着第一方向排布；
多个掺杂层，所述掺杂层分别位于多个所述凹槽沿着第一方向的同一单侧侧部的漂移层中，所述掺杂层的导电类型与所述漂移层的导电类型相反；
肖特基接触电极，位于漂移层背向所述半导体衬底层的一侧且填充所述凹槽。
2.根据权利要求1所述的肖特基二极管结构，其特征在于，对于位于所述凹槽侧部的掺杂层，所述掺杂层在第一方向上的横向尺寸为0.5μm～1μm。
3.根据权利要求1所述的肖特基二极管结构，其特征在于，所述掺杂层自所述凹槽的一侧侧部的漂移层延伸至凹槽的部分底部的漂移层中。
4.根据权利要求3所述的肖特基二极管结构，其特征在于，对于位于所述凹槽部分底部的漂移层中的掺杂层，所述掺杂层在第一方向上的尺寸小于或等于所述凹槽的底面在第一方向上的尺寸。
5.根据权利要求3所述的肖特基二极管结构，其特征在于，对于位于所述凹槽部分底部的漂移层中的掺杂层，所述掺杂层的纵向尺寸为0.5μm～1μm。
6.根据权利要求1所述的肖特基二极管结构，其特征在于，还包括：阻挡层；所述凹槽的内壁包括第一区域和第二区域，所述第一区域为所述掺杂层朝向所述凹槽的表面，所述阻挡层至少覆盖所述凹槽的内壁的第二区域的表面；所述肖特基接触电极覆盖所述阻挡层。
7.根据权利要求6所述的肖特基二极管结构，其特征在于，所述阻挡层的厚度为500埃～2000埃。
8.一种权利要求1-7中任一项的肖特基二极管结构的制造方法，其特征在于，包括以下步骤：
提供半导体衬底层；
在所述半导体衬底层一侧表面形成漂移层；
在所述漂移层中形成背向所述半导体衬底层一侧的多个间隔的凹槽，多个凹槽沿着第一方向排布；
在多个所述凹槽沿着第一方向的同一单侧侧部的漂移层中分别形成掺杂层，所述掺杂层的导电类型与所述漂移层的导电类型相反；
形成掺杂层之后，形成肖特基接触电极，所述肖特基接触电极位于漂移层背向所述半导体衬底层的一侧且填充所述凹槽。
9.根据权利要求8所述的肖特基二极管结构的制造方法，其特征在于，在形成多个间隔的所述凹槽之前，在所述漂移层的表面形成图形化的掩膜层；
在所述漂移层中形成背向所述半导体衬底层一侧的多个间隔的所述凹槽的步骤为：以图形化的掩膜层为掩膜刻蚀所述漂移层以形成多个间隔的所述凹槽；
在多个所述凹槽沿着第一方向的同一单侧侧部的漂移层中分别形成掺杂层的步骤包括：以所述图形化的掩膜层为掩膜通过离子注入的方法对所述凹槽进行倾斜离子注入；
在形成所述肖特基接触电极之前，去除所述图形化的掩膜层。
10.根据权利要求8所述的肖特基二极管结构的制造方法，其特征在于，所述凹槽的内壁表面包括第一区域和第二区域，所述第一区域为所述掺杂层朝向所述凹槽的表面；
所述肖特基二极管结构的制造方法还包括：在形成肖特基接触电极之前，至少在所述凹槽的的内壁第二区域的表面形成阻挡层。
CN202110298551.0A 2021-03-19 2021-03-19 一种肖特基二极管结构及其制造方法 Pending CN112864255A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110298551.0A CN112864255A (zh) 2021-03-19 2021-03-19 一种肖特基二极管结构及其制造方法
PCT/CN2021/083484 WO2022193357A1 (zh) 2021-03-19 2021-03-29 一种肖特基二极管结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110298551.0A CN112864255A (zh) 2021-03-19 2021-03-19 一种肖特基二极管结构及其制造方法

Publications (1)

Publication Number Publication Date
CN112864255A true CN112864255A (zh) 2021-05-28

Family

ID=75993725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110298551.0A Pending CN112864255A (zh) 2021-03-19 2021-03-19 一种肖特基二极管结构及其制造方法

Country Status (2)

Country Link
CN (1) CN112864255A (zh)
WO (1) WO2022193357A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582981A (zh) * 2022-04-24 2022-06-03 深圳芯能半导体技术有限公司 一种多沟槽型碳化硅jbs器件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
CN103378178B (zh) * 2012-04-30 2017-04-26 朱江 一种具有沟槽结构肖特基半导体装置及其制备方法
US9018698B2 (en) * 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
CN104134702A (zh) * 2014-07-22 2014-11-05 苏州硅能半导体科技股份有限公司 增强型沟槽式肖特基二极管整流器件及其制造方法
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
CN110197852B (zh) * 2019-05-29 2021-07-09 西安电子科技大学 一种半沟槽离子注入的混合PiN肖特基二极管
CN110212021B (zh) * 2019-05-29 2021-04-13 西安电子科技大学 一种集成金属氧化物半导体的混合PiN肖特基二极管
CN110190117B (zh) * 2019-05-29 2021-04-06 西安电子科技大学 一种改善正向特性的槽型混合PiN肖特基二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582981A (zh) * 2022-04-24 2022-06-03 深圳芯能半导体技术有限公司 一种多沟槽型碳化硅jbs器件及其制备方法

Also Published As

Publication number Publication date
WO2022193357A1 (zh) 2022-09-22

Similar Documents

Publication Publication Date Title
US10056450B2 (en) Semiconductor device
US6639278B2 (en) Semiconductor device
CN108074924B (zh) 半导体装置
US7691694B2 (en) Silicon carbide semiconductor device having junction field effect transistor and method for manufacturing the same
US11069529B2 (en) Semiconductor device with at least one lower-surface side lifetime control region
US6740951B2 (en) Two-mask trench schottky diode
US20130248882A1 (en) Semiconductor device
US20060186506A1 (en) Schottky barrier diode and manufacturing method thereof
CN107579121B (zh) 肖特基势垒二极管及其制造方法
CN113314603A (zh) 半导体装置
KR20120103655A (ko) 전력 반도체 디바이스
JP2005229071A (ja) ショットキーバリアダイオード
CN112864255A (zh) 一种肖特基二极管结构及其制造方法
US20150255629A1 (en) Semiconductor device
CN214411214U (zh) 一种肖特基二极管结构
KR102170068B1 (ko) 바이폴라 논-펀치-스루 전력 반도체 디바이스
CN115020498A (zh) 肖特基势垒二极管及其制造方法
US8237239B2 (en) Schottky diode device and method for fabricating the same
CN116344591B (zh) 具有jbs晶胞结构的碳化硅半导体器件
CN220172134U (zh) 一种具有jbs晶胞结构的碳化硅半导体器件
JP2012064796A (ja) 半導体装置の製造方法および半導体装置
KR20190071333A (ko) 반도체 소자 및 그 제조 방법
US11990553B2 (en) Merged PiN Schottky (MPS) diode and method of manufacturing the same
US11488951B2 (en) Semiconductor device
EP4246596A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination