JP2020092282A - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP2020092282A JP2020092282A JP2020029412A JP2020029412A JP2020092282A JP 2020092282 A JP2020092282 A JP 2020092282A JP 2020029412 A JP2020029412 A JP 2020029412A JP 2020029412 A JP2020029412 A JP 2020029412A JP 2020092282 A JP2020092282 A JP 2020092282A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- schottky barrier
- barrier diode
- layer
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
たとえば、特許文献1の図1は、SiCが採用されたショットキーバリアダイオードを開示している。当該ショットキーバリアダイオードは、n型4H−SiCバルク基板と、バルク基板上に成長したn型のエピタキシャル層と、エピタキシャル層の表面に形成され、エピタキシャル層の表面を部分的に露出させる酸化膜と、酸化膜の開口内に形成され、エピタキシャル層に対してショットキー接合するショットキー電極とを備えている。
<ショットキーバリアダイオードの全体構成>
図1(a)(b)は、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図であって、図1(a)が全体図、図1(b)が要部拡大図である。図2は、図1(a)(b)に示すショットキーバリアダイオードの断面図であって、図1(b)の切断線A−Aでの切断面を示す。図3は、図2のトレンチの拡大図である。
SiC基板2の裏面3には、その全域を覆うようにオーミック電極としてのカソード電極4が形成されている。カソード電極4は、n型のSiCとオーミック接触する金属(たとえば、Ti/Ni/Ag)からなる。
SiCエピタキシャル層6は、バッファ層7と、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10の3層構造のドリフト層とがSiC基板2の表面5からこの順に積層されて形成された構造を有している。バッファ層7は、SiCエピタキシャル層6の裏面11を形成しており、SiC基板2の表面5に接している。一方、表面ドリフト層10は、SiCエピタキシャル層6の表面12を形成している。
0.01L<R<10L・・・(1)
式(1)において、Lはトレンチ17の幅方向に沿って対向するエッジ部24間の直線距離を示している(単位は、μm、nm、m等、長さの単位であれば特に制限されない)。具体的には、SiCエピタキシャル層6の表面12に対して平行な底面19の幅であって、トレンチ17の幅Wからエッジ部24の幅を差し引いた値である。
曲率半径Rは、たとえば、台形トレンチ17の断面をSEM(Scanning Electron Microscope:走査型電子顕微鏡)で撮影し、得られたSEM画像のエッジ部24の曲率を測定することにより求めることができる。
フィールド絶縁膜16上には、ショットキー電極としてのアノード電極27が形成されている。
第1電極28は、各単位セル18頂部における、互いに隣り合う台形トレンチ17の開口端の周縁部30で挟まれた中央部31において、台形トレンチ17の長手方向に沿って直線状に形成されている。
このp型層49は、p型層23と同一の工程で形成されるものであって、p型層23と同じ不純物濃度(たとえば、1×1017〜5×1018cm−3)および厚さを有している。
このショットキーバリアダイオード1では、アノード電極27に正電圧、カソード電極4に負電圧が印加される順方向バイアス状態になることにより、カソード電極4からアノード電極27へと、SiCエピタキシャル層6のアクティブ領域13を介して電子(キャリア)が移動して電流が流れる。
閾値電圧Vthは、たとえば、ショットキーバリアダイオード1のI−V特性を示すグラフ(X軸:電圧、Y軸:電流)において、I−V曲線の直線部の延長線とX軸との交点が示す電圧値から求めることができる。
さらに、ショットキーバリアダイオード1のオン抵抗Ron・Aは、0.3mΩ・cm2〜3mΩ・cmである。
<トレンチ構造の導入効果>
図4〜図15を参照して、SiCエピタキシャル層6に台形トレンチ17およびp型層23を形成することによる逆方向リーク電流Jrおよび閾値電圧Vthの低減効果について説明する。なお、図5のトレンチは矩形トレンチ17´であり、図6のトレンチはU字トレンチ17´´である。
・n+型SiC基板2:濃度が1×1019cm−3 厚さが1μm
・n−型SiCエピタキシャル層6:濃度が1×1016cm−3 厚さが5μm
・トレンチ17、17´および17´´:深さが1.05μm
・底壁20のエッジ部24の曲率半径R:
・p型層23:濃度が1×1018cm−3
そして、図4〜図9それぞれの構造を有するショットキーバリアダイオード1のアノード−カソード間に逆方向電圧(600V)を印加したときの、SiCエピタキシャル層6内の電界強度分布をシミュレーションした。なお、シミュレータとして、Synopsys社製のTCAD(製品名)を使用した。
まず、n+型SiC基板(濃度=1×1019cm−3 厚さ=250μm チップサイズ=1.75mm□)上に、n−型SiCエピタキシャル層(濃度=1×1016cm−3 厚さT=5μm)を成長させた後、所定の形状にパターニングされたハードマスク(SiO2)を介して、SiCエピタキシャル層の表面から内部へ向かってアルミニウム(Al)イオンを、注入エネルギ=360keV、ドーズ量=2.0×1012cm−2、注入エネルギ=260keV、ドーズ量=1.5×1013cm−2、注入エネルギ=160keV、ドーズ量=1.0×1013cm−2、注入エネルギ=60keV、ドーズ量=2.0×1015cm−2、注入エネルギ=30keV、ドーズ量=1.0×1015cm−2で多段注入した。その後、SiCエピタキシャル層を1775℃で3分間、熱処理(アニール処理)した。これにより、SiCエピタキシャル層の表層部に、p型SiCからなるJBS構造およびガードリングを同時に形成した。そして、SiCエピタキシャル層の表面にフィールド絶縁膜(SiO2 厚さ=15000Å)を形成し、所定の大きさのアクティブ領域が露出するようにパターニングした後、アノード電極(Mo)を形成した。アノード電極の形成後、SiC基板の裏面に、カソード電極を形成した。
そして、各ショットキーバリアダイオードの閾値電圧Vthと、逆方向リーク電流Jr、オン抵抗Ron・Aおよび降伏電圧VBとの関係を、図13〜図15にそれぞれ示す。また、各特性の具体的な値を、下記表1に示す。
<SiC−pnダイオード内蔵の効果>
次に、図16を参照して、p型層23にコンタクト部26を形成して、SiCエピタキシャル層6にpnダイオード25を内蔵させたときの効果について説明する。
図1(a)(b)および図2の構造のショットキーバリアダイオードに対して、順方向電圧を1V〜7Vまで変化させながら印加することにより通電試験を行った。そして、印加電圧を1V〜7Vまで変化させたときのショットキーバリアダイオードのpn接合部に流れる電流の変化量を評価した。
図16に示すように、p型層23にコンタクト部26が形成されていないpn接合部では、印加電圧が4Vを超えるあたりから電流がほとんど増加せずにほぼ一定であった。
これにより、図1(a)(b)および図2において、ショットキーバリアダイオード1に並列に設けられたpnダイオード25にアノード電極27(ショットキー電極)をオーミック接合させておけば、ショットキーバリアダイオードに大きなサージ電流が流れても、内蔵pnダイオード25をオンさせて、当該サージ電流の一部を内蔵pnダイオード25に流すことができることが確認できた。その結果、ショットキーバリアダイオード1に流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオード1の熱破壊を防止することができることが確認できた。
<2つのショットキー電極(第1電極および第2電極)>
次に、図17および図18を参照して、2つのショットキー電極(第1電極28および第2電極29)を設けたことによる逆方向リーク電流Jrおよび閾値電圧Vthの低減の効率化について説明する。
前述したように、本実施形態のショットキーバリアダイオード1では、台形トレンチ17を形成し、さらに台形トレンチ17の底壁20および側壁22にp型層23を形成することにより、単位セル18の表面12における電界強度を弱めることができる。したがって、単位セル18の表面12に分布する電界強度は、絶対値としては逆方向リーク電流Jrの増加を招くものではないが、単位セル18の中央部31と周縁部30との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。
これにより、逆方向電圧印加時に相対的に高い電界がかかる単位セル18の中央部31では、第1電極28(ポリシリコン)とSiCエピタキシャル層6との間の高いショットキー障壁(第2ショットキー障壁)により逆方向リーク電流Jrを抑制することができる。
<SiCエピタキシャル層の不純物濃度>
次に、図19を参照して、SiC基板2およびSiCエピタキシャル層6の不純物濃度の大きさについて説明する。
図19に示すように、SiC基板2およびSiCエピタキシャル層6は、いずれもn型不純物を含有するn型SiCからなる。それらの不純物濃度の大小関係は、SiC基板2>バッファ層7>ドリフト層8〜10である。
ドリフト層8〜10の濃度は、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10それぞれの界面を境に段階的に変化している。つまり、各界面に対して表面12側の層と裏面11側の層との間に濃度差がある。
低抵抗ドリフト層9の濃度は、ベースドリフト層8の濃度よりも高く、たとえば、その厚さ方向に沿って、5×1015〜5×1017cm−3で一定である。なお、低抵抗ドリフト層9の濃度は、図19の破線で示すように、SiCエピタキシャル層6の裏面11から表面へ向かうにしたがって、約3×1017cm−3から約5×1015cm−3まで連続的に減少していてもよい。
図1(a)(b)および図2に示すように、ストライプ状の台形トレンチ17で区画された単位セル18(ラインセル)では電流を流すことができる領域(電流経路)が台形トレンチ17のピッチPの幅に制約されるので、SiCエピタキシャル層6における単位セル18を形成する部分の不純物濃度が低いと、単位セル18の抵抗値が高くなるおそれがある。
<トレンチおよびp型層の形成方法>
次に、図20A〜図20Dを参照して、図2に示す台形トレンチ17を一例として挙げて、台形トレンチ17およびp型層23の形成方法について説明する。
まず、図20Aに示すように、SiC基板2の上に、バッファ層7、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10をこの順にエピタキシャル成長させる。
また、ハードマスク35の厚さを適切に調整することにより、設計通りの台形トレンチ17を精密に形成できるとともに、イオン注入の際には、台形トレンチ17以外の箇所(たとえば、単位セル18の頂部)に不純物が注入されることを防止することができる。よって、アノード電極27とのショットキー接合のためのn型の領域を確保することができる。
<トレンチとSiC結晶構造との関係>
次に、図21を参照して、トレンチとSiC結晶構造との関係について説明する。
本実施形態のショットキーバリアダイオード1に使用されるSiCには、結晶構造の違いにより、3C−SiC、4H−SiC、6H−SiCなどの種類がある。
これらのうち、4H−SiCの結晶構造は、六方晶系で近似することができ、1つのシリコン原子に対して4つの炭素原子が結合している。4つの炭素原子は、シリコン原子を中央に配置した正四面体の4つの頂点に位置している。これらの4つの炭素原子は、1つのシリコン原子が炭素原子に対して[0001]軸方向に位置し、他の3つの炭素原子がシリコン原子族原子に対して[000−1]軸側に位置している。
[1−100]軸を法線とする六角柱の側面がそれぞれ(1−100)面であり、隣り合わない一対の稜線を通り、[11−20]軸を法線とする面が(11−20)面である。これらは、(0001)面および(000−1)面に対して直角な結晶面である。
<トレンチの断面形状の変形例>
次に、図22(a)〜(f)を参照して、台形トレンチ17の断面形状の変形例について説明する。
台形トレンチ17では、たとえば、図22(a)に示すように、コンタクト部26が、p型層23と同様に、底壁20からエッジ部24を経て台形トレンチ17の開口端に至るまで、台形トレンチ17の内面全体にわたって形成されていてもよい。
たとえば、台形トレンチは、側面21の全部が傾斜している必要はなく、たとえば、図22(b)(c)の選択的台形トレンチ41のように、側面39の一部(側面39の下部42)が選択的に台形(テーパ形状)になっており、側面39の他の部分(側面39の上部43)は、底面19に対して90°の角度を形成していてもよい。この場合、p型層23は、選択的台形トレンチ41の底壁20からエッジ部24を経て側面39の下部42(台形部)のみに形成されている。また、コンタクト部26は、図22(b)に示すように、選択的台形トレンチ41の底壁20のみに形成されていてもよいし、図22(c)に示すように、p型層23と同様に、選択的台形トレンチ41の底壁20からエッジ部24を経て側面39の下部42の上端に至るまで形成されていてもよい。
また、図22(b)の選択的台形トレンチ41は、たとえば、図23A〜図23Dに示す工程により形成することができる。
次に、図23Bに示すように、たとえばCVD法により、SiCエピタキシャル層6の表面12にSiO2からなるハードマスク38を形成する。ハードマスク38の厚さは、好ましくは、1μm〜3μmである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク38をパターニングする。このとき、ハードマスク38の厚さに対してエッチング量(厚さ)が1.5〜2倍となるようにエッチング条件を設定する。具体的には、ハードマスク38の厚さが1μm〜3μmである場合には、エッチング量が1.5μm〜6μmとなるように、エッチング条件(ガス種、エッチング温度)を設定する。このエッチング条件は、図20Bの工程でハードマスク35をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク38の開口40の側壁下部に、SiCエピタキシャル層6の表面12に対して角度θ1(91°〜100°>90°)で傾斜し、エッジ部37(図20B参照)よりも小さいエッジ部44を形成することができる。
まず、図24Aに示すように、SiC基板2の上に、バッファ層7、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10をこの順にエピタキシャル成長させる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、本発明の一例として、SiCエピタキシャル層6にトレンチが形成されたショットキーバリアダイオードのバリエーションを示したが、本発明は、トレンチが形成されているものに限らず、閾値電圧Vthが0.3V〜0.7Vであり、定格電圧VRにおけるリーク電流Jrが1×10−9A/cm2〜1×10−4A/cm2である半導体装置であれば、その形状は特に制限されるものではない。たとえば、前述のJBS構造、プレーナ構造および擬似JBS構造であってもよい。
また、エピタキシャル層は、SiCからなるエピタキシャル層に限らず、SiC以外のワイドバンドギャップ半導体、たとえば絶縁破壊電界が2MV/cmよりも大きい半導体であって、具体的には、GaN(絶縁破壊電界が約3MV/cmであり、バンドギャップの幅が約3.42eV)、ダイヤモンド(絶縁破壊電界が約8MV/cmであり、バンドギャップの幅が約5.47eV)などであってもよい。
具体的には、図26の絶縁膜57は、その上面がSiCエピタキシャル層6の表面12と面一になるように、台形トレンチ17の底面19から台形トレンチ17の開口端まで埋め込まれており、底面19および側面21の全面に接している。
図28の絶縁膜59は、台形トレンチ17の内部に空間を残すように、底壁20からエッジ部24を経て台形トレンチ17の開口端に至る薄膜状に形成されている。これにより、台形トレンチ17の底面19および側面21の全面に接している。
図30の絶縁膜61は、台形トレンチ17の内部に空間を残すように、底壁20からエッジ部24を経て、側面21における台形トレンチ17の深さ方向中間部に至る薄膜状に形成されている。これにより、台形トレンチ17の底面19の全面および側面21の一部に接している。
さらに図31の例においては、n型の表面ドリフト層10の一部をp型化したp型表面層10´に置き換え、当該p型表面層10´にアノード電極27を接触させることにより、p型表面層10´およびn型SiCエピタキシャル層6(低抵抗ドリフト層9)によって構成されるpnダイオード62を設けることができる。これにより、図16で示したpnダイオード25と同様の効果を得ることができる。また、図32の例においては、p型層23が台形トレンチ17の深さ方向中間部までしか形成されておらず、当該p型層23は、絶縁膜58によって覆い隠されている。この場合でも図31と同様に、n型の表面ドリフト層10の一部をp型化したp型表面層10´に置き換え、当該p型表面層10´にアノード電極27を接触させることにより、pnダイオード62を設けることができる。
また、p型層23を形成するためのp型不純物としては、たとえば、Al(アルミニウム)などを使用することもできる。
本発明の半導体装置(半導体パワーデバイス)は、たとえば、電気自動車(ハイブリッド車を含む)、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置(とくに自家発電装置)が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
なお、前述の実施形態の内容から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
たとえば、半導体装置は、表面および裏面を有し、前記表面側に側壁および底壁を有するトレンチが形成されたワイドバンドギャップ半導体からなる第1導電型の半導体層と、前記半導体層の表面に接するように形成されたショットキー電極と、前記ショットキー電極の周囲を取り囲むように形成されたフィールド領域と、前記フィールド領域に、前記ショットキー電極を取り囲むように形成された環状トレンチとを含み、閾値電圧Vthが0.3V〜0.7Vであり、定格電圧VRにおけるリーク電流Jrが1×10−9A/cm2〜1×10−4A/cm2であり、前記環状トレンチは、互いに間隔を空けて複数設けられ、前記複数の環状トレンチの間隔は、前記ショットキー電極に近い側から遠い側へ向かうにしたがって大きくなっている。
また、前記半導体装置のオン抵抗Ron・Aが0.3mΩ・cm2〜3mΩ・cm2であることが好ましい。
0.01L<R<10L・・・(1)
(ただし、式(1)において、Lはトレンチの幅方向に沿って対向するエッジ部間の直線部分の直線距離を示している。)
ワイドバンドギャップ半導体は、シリコンに比べて非常に高い降伏電圧VBを有しており、そのようなワイドバンドギャップ半導体を用いた半導体装置は、高い耐圧性能を発揮することができる。これは、ワイドバンドギャップ半導体が、シリコンに比べて絶縁破壊電界強度が非常に高いことに由来する。そのため、ショットキーバリアダイオード構造を用いて比較的高い定格電圧VRのデバイスの設計が可能である。
したがって、このような構造の半導体層の表面にショットキー電極をショットキー接合させ、当該ショットキー電極と半導体層との間のショットキー障壁の高さ(バリアハイト)を低くしたショットキーバリアダイオードでは、降伏電圧VBに近い逆方向電圧が印加されると、半導体層の表面での電界強度が強いため、当該ショットキー障壁を越えて流れる逆方向リーク電流Jrを低減することは困難である。
そこで、前記半導体装置によれば、トレンチの底壁のエッジ部の曲率半径Rを0.01L<R<10Lを満たすようにすることにより、トレンチの底壁のエッジ部に集中する電界を緩和して、耐圧を向上させることができる。むろん、半導体層の表面側にトレンチが形成されているので、半導体層の表面における電界強度を弱めることができる。これにより、半導体層の表面に接するショットキー電極と半導体層との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、逆方向リーク電流Jrを1×10−9A/cm2〜1×10−4A/cm2にすることができる。その結果、逆方向リーク電流Jrを低減できながら、バリアハイトを低くして閾値電圧Vthを0.3V〜0.7Vにすることができる。
すなわち、前記半導体装置ではさらに、トレンチの底壁および底壁のエッジ部に第2導電型(たとえば、p型)の電界緩和部が形成されていることが好ましい。これにより、半導体装置全体としての逆方向リーク電流Jrをさらに低減することができる。すなわち、降伏電圧VBに近い逆方向電圧を印加しても逆方向リーク電流Jrをさらに低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。
なお、前記半導体装置においてショットキー電極とは、半導体層との間にショットキー障壁を形成する金属電極、半導体層のバンドギャップとは異なるバンドギャップを有する異種半導体からなり、半導体層に対してヘテロ接合(バンドギャップ差を利用して半導体層との間に電位障壁を形成する接合)する半導体電極のいずれをも含む概念である。以下、この項においては、ショットキー接合およびヘテロ接合を総称して「ショットキー接合」とし、ショットキー障壁およびヘテロ接合により形成される電位障壁(ヘテロ障壁)を総称して「ショットキー障壁」とし、金属電極および半導体電極を総称して「ショットキー電極」とする。
テーパトレンチであれば、側壁が底壁に対して90°で直角に立つ場合よりも、半導体装置の耐圧を一層向上させることができる。
さらに、テーパトレンチでは、底壁だけでなく、側壁の全部または一部もトレンチの開放端に対して対向することとなる。そのため、たとえばトレンチを介して第2導電型不純物を半導体層に注入する場合に、トレンチの開放端からトレンチ内に入射した不純物を、トレンチの側壁に確実に当てることができる。その結果、前述の電界緩和部を容易に形成することができる。
また、前記半導体装置では、前記ショットキー電極が、前記トレンチに埋め込まれるように形成されており、前記電界緩和部は、前記トレンチの底面を形成する部分に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有することが好ましい。
そこで上記のように、逆方向電圧印加時における半導体層の電界分布に応じてショットキー電極を適正に選択しておけば、逆方向電圧印加時に相対的に高い第2電界がかかる第2部分では、比較的高い第2ショットキー障壁によりリーク電流を抑制することができる。一方、相対的に低い第1電界がかかる第1部分では、ショットキー障壁の高さを低くしても逆方向リーク電流が当該ショットキー障壁を越えるおそれが少ないので、比較的低い第1ショットキー障壁とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。よって、この構成により、逆方向リーク電流Jrおよび閾値電圧Vthの低減を効率よく行うことができる。
また、前記半導体装置では、前記半導体層が、第1不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第1不純物濃度に対して相対的に高い第2不純物濃度を有する低抵抗ドリフト層とを含む場合、前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画していることが好ましい。
この構成により、半導体層の表層部の不純物濃度を小さくすることができるので、逆方向電圧印加時に半導体層の表層部にかかる電界強度を低減することができる。その結果、逆方向リーク電流Jrを一層低減することができる。
また、前記トレンチは、ストライプ状に形成されたストライプトレンチを含んでいてもよく、格子状に形成された格子トレンチを含んでいてもよい。
また、前記半導体装置のチップサイズは、0.5mm/□〜20mm/□であってもよい。
また、前記半導体装置では、閾値電圧Vthが0.3V〜0.7Vであり、定格電圧VRにおけるリーク電流Jrが1×10−9A/cm2〜1×10−4A/cm2であり、
前記半導体装置の降伏電圧VBが700V以上であり、前記半導体装置のオン抵抗Ron・Aが0.3mΩ・cm2〜3mΩ・cm2であってもよい。
2 SiC基板
6 SiCエピタキシャル層
7 バッファ層
8 ベースドリフト層
9 低抵抗ドリフト層
10 表面ドリフト層
11 (SiCエピタキシャル層の)裏面
12 (SiCエピタキシャル層の)表面
17 台形トレンチ
18 単位セル
19 (トレンチの)底面
20 (トレンチの)底壁
21 (トレンチの)側面
22 (トレンチの)側壁
23 p型層
24 エッジ部
25 pnダイオード
26 コンタクト部
27 アノード電極
28 第1電極
29 第2電極
30 (単位セルの)周縁部
31 (単位セルの)中央部
41 選択的台形トレンチ
42 (選択的台形トレンチの)側面の下部
43 (選択的台形トレンチの)側面の上部
45 U字トレンチ
55 格子トレンチ
56 単位セル
Claims (15)
- ワイドバンドギャップ半導体からなる第1導電型の半導体基板と、
前記半導体基板の表面に等間隔にストライプ状に形成された複数の凹部と、
各前記凹部の底部に形成された第2導電型の不純物領域と、
前記半導体基板に接するように形成されたショットキー電極と、
前記ショットキー電極の周縁に形成され、前記複数の凹部を露出させる開口が形成された絶縁膜と、
平面視において、前記複数の凹部を取り囲み、前記ショットキー電極の外側終端に跨って形成された環状の第2凹部と、
前記第2凹部の底部に形成された環状の第2導電型の不純物領域とを備え、
前記複数の凹部で挟まれることによって区画されてストライプ状に形成された単位セルは第1方向に走査しており、平面視における前記半導体基板の角部の近傍で、その長さが段階的に短くなり、前記第1方向に直交する第2方向における両端においてもっとも短くなるように形成されており、
前記環状の第2導電型の不純物領域は、前記ショットキー電極の外側終端に跨って形成された第1不純物領域を含み、
平面視において、前記第2導電型の不純物領域の周縁に前記第1不純物領域が接続されていることを特徴とする、ショットキーバリアダイオード。 - 前記半導体基板はSiC基板であることを特徴とする、請求項1記載のショットキーバリアダイオード。
- 前記第1不純物領域は、前記ショットキー電極と、前記絶縁膜のいずれもの下部にわたって形成されていることを特徴とする、請求項1または2に記載のショットキーバリアダイオード。
- 前記第1導電型がn型であり、前記第2導電型がp型であることを特徴とする、請求項1〜3のいずれかに記載のショットキーバリアダイオード。
- 前記環状の第2導電型の不純物領域は複数形成されていることを特徴とする、請求項1〜4のいずれか一項に記載のショットキーバリアダイオード。
- 前記複数の環状の第2導電型の不純物領域は、前記ストライプ状に形成された第2導電型の不純物領域と分離された第2不純物領域を含む、請求項5に記載のショットキーバリアダイオード。
- 降伏電圧が700V〜900Vであることを特徴とする、請求項1〜6のいずれかに記載のショットキーバリアダイオード。
- 閾値電圧が0.6V〜0.65Vであることを特徴とする、請求項1〜7のいずれかに記載のショットキーバリアダイオード。
- 定格電圧におけるリーク電流が1×10-6A/cm2〜1×10-4A/cm2であることを特徴とする、請求項1〜8のいずれかに記載のショットキーバリアダイオード。
- オン抵抗が1mΩ・cm2〜1.5mΩ・cm2であることを特徴とする、請求項1〜9のいずれかに記載のショットキーバリアダイオード。
- 前記半導体基板は4H-SiCの結晶構造を有することを特徴とする、請求項1〜10のいずれかに記載のショットキーバリアダイオード。
- 前記単位セルは、平面視において、前記半導体基板の中央を起点にした線対称構造であることを特徴とする、請求項1〜11のいずれかに記載のショットキーバリアダイオード。
- 絶縁破壊電界が1MV/cmよりも大きいことを特徴とする、請求項1〜12のいずれかに記載のショットキーバリアダイオード。
- 前記半導体基板は、第1不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第1不純物濃度に対して相対的に高い第2不純物濃度を有する低抵抗ドリフト層を有することを特徴とする、請求項1〜13のいずれかに記載のショットキーバリアダイオード。
- 前記ベースドリフト層の前記第1不純物濃度は、前記半導体基板の裏面から表面へ向かうにしたがって減少することを特徴とする、請求項14に記載のショットキーバリアダイオード。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020029412A JP2020092282A (ja) | 2020-02-25 | 2020-02-25 | ショットキーバリアダイオード |
JP2021160051A JP7166416B2 (ja) | 2020-02-25 | 2021-09-29 | ショットキーバリアダイオード |
JP2022170863A JP7455925B2 (ja) | 2020-02-25 | 2022-10-25 | ショットキーバリアダイオード |
JP2024038524A JP2024069415A (ja) | 2020-02-25 | 2024-03-13 | ショットキーバリアダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020029412A JP2020092282A (ja) | 2020-02-25 | 2020-02-25 | ショットキーバリアダイオード |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018149453A Division JP6667584B2 (ja) | 2018-08-08 | 2018-08-08 | ショットキーバリアダイオード |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021160051A Division JP7166416B2 (ja) | 2020-02-25 | 2021-09-29 | ショットキーバリアダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020092282A true JP2020092282A (ja) | 2020-06-11 |
Family
ID=71013118
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020029412A Pending JP2020092282A (ja) | 2020-02-25 | 2020-02-25 | ショットキーバリアダイオード |
JP2021160051A Active JP7166416B2 (ja) | 2020-02-25 | 2021-09-29 | ショットキーバリアダイオード |
JP2022170863A Active JP7455925B2 (ja) | 2020-02-25 | 2022-10-25 | ショットキーバリアダイオード |
JP2024038524A Pending JP2024069415A (ja) | 2020-02-25 | 2024-03-13 | ショットキーバリアダイオード |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021160051A Active JP7166416B2 (ja) | 2020-02-25 | 2021-09-29 | ショットキーバリアダイオード |
JP2022170863A Active JP7455925B2 (ja) | 2020-02-25 | 2022-10-25 | ショットキーバリアダイオード |
JP2024038524A Pending JP2024069415A (ja) | 2020-02-25 | 2024-03-13 | ショットキーバリアダイオード |
Country Status (1)
Country | Link |
---|---|
JP (4) | JP2020092282A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261295A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法 |
JP2006186040A (ja) * | 2004-12-27 | 2006-07-13 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
JP2007036052A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体整流素子 |
JP2009105200A (ja) * | 2007-10-23 | 2009-05-14 | Hitachi Ltd | ジャンクションバリアショットキーダイオード |
WO2009116444A1 (ja) * | 2008-03-17 | 2009-09-24 | 三菱電機株式会社 | 半導体装置 |
JP2010062513A (ja) * | 2008-08-05 | 2010-03-18 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2010074058A (ja) * | 2008-09-22 | 2010-04-02 | Nippon Inter Electronics Corp | Jbsの製造方法 |
JP2010219515A (ja) * | 2009-02-20 | 2010-09-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2011096757A (ja) * | 2009-10-28 | 2011-05-12 | Mitsubishi Electric Corp | 炭化珪素半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19723176C1 (de) * | 1997-06-03 | 1998-08-27 | Daimler Benz Ag | Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung |
US7199442B2 (en) * | 2004-07-15 | 2007-04-03 | Fairchild Semiconductor Corporation | Schottky diode structure to reduce capacitance and switching losses and method of making same |
JP5560519B2 (ja) * | 2006-04-11 | 2014-07-30 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP4333782B2 (ja) * | 2007-07-05 | 2009-09-16 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP2009094433A (ja) * | 2007-10-12 | 2009-04-30 | National Institute Of Advanced Industrial & Technology | 炭化珪素装置 |
JP2009130266A (ja) * | 2007-11-27 | 2009-06-11 | Toshiba Corp | 半導体基板および半導体装置、半導体装置の製造方法 |
-
2020
- 2020-02-25 JP JP2020029412A patent/JP2020092282A/ja active Pending
-
2021
- 2021-09-29 JP JP2021160051A patent/JP7166416B2/ja active Active
-
2022
- 2022-10-25 JP JP2022170863A patent/JP7455925B2/ja active Active
-
2024
- 2024-03-13 JP JP2024038524A patent/JP2024069415A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261295A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法 |
JP2006186040A (ja) * | 2004-12-27 | 2006-07-13 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
JP2007036052A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体整流素子 |
JP2009105200A (ja) * | 2007-10-23 | 2009-05-14 | Hitachi Ltd | ジャンクションバリアショットキーダイオード |
WO2009116444A1 (ja) * | 2008-03-17 | 2009-09-24 | 三菱電機株式会社 | 半導体装置 |
JP2010062513A (ja) * | 2008-08-05 | 2010-03-18 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2010074058A (ja) * | 2008-09-22 | 2010-04-02 | Nippon Inter Electronics Corp | Jbsの製造方法 |
JP2010219515A (ja) * | 2009-02-20 | 2010-09-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2011096757A (ja) * | 2009-10-28 | 2011-05-12 | Mitsubishi Electric Corp | 炭化珪素半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022002333A (ja) | 2022-01-06 |
JP7455925B2 (ja) | 2024-03-26 |
JP2024069415A (ja) | 2024-05-21 |
JP2022191488A (ja) | 2022-12-27 |
JP7166416B2 (ja) | 2022-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10964825B2 (en) | Semiconductor device | |
JP5881322B2 (ja) | 半導体装置 | |
JP6529567B2 (ja) | 半導体装置 | |
JP6844163B2 (ja) | 炭化珪素半導体装置 | |
JP6090763B2 (ja) | 半導体装置 | |
US10622446B2 (en) | Silicon carbide based power semiconductor device with low on voltage and high speed characteristics | |
US20180040690A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5999678B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017063237A (ja) | 半導体装置 | |
JP7455925B2 (ja) | ショットキーバリアダイオード | |
JP6667584B2 (ja) | ショットキーバリアダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210805 |