JP2010062513A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010062513A
JP2010062513A JP2008317497A JP2008317497A JP2010062513A JP 2010062513 A JP2010062513 A JP 2010062513A JP 2008317497 A JP2008317497 A JP 2008317497A JP 2008317497 A JP2008317497 A JP 2008317497A JP 2010062513 A JP2010062513 A JP 2010062513A
Authority
JP
Japan
Prior art keywords
type
semiconductor substrate
region
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008317497A
Other languages
English (en)
Other versions
JP5546759B2 (ja
Inventor
Hirokazu Fujiwara
広和 藤原
Masaki Konishi
正樹 小西
Takeo Yamamoto
武雄 山本
Hidekazu Okuno
英一 奥野
Takeshi Endo
剛 遠藤
Yukihiko Watanabe
行彦 渡辺
Takashi Katsuno
高志 勝野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2008317497A priority Critical patent/JP5546759B2/ja
Priority to DE102009034953.7A priority patent/DE102009034953B4/de
Priority to US12/461,205 priority patent/US8168485B2/en
Publication of JP2010062513A publication Critical patent/JP2010062513A/ja
Application granted granted Critical
Publication of JP5546759B2 publication Critical patent/JP5546759B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

【課題】 ジャンクションバリアショットキダイオード構造の特性を向上する。
【解決手段】 半導体装置の製造方法は、ｎ型の半導体基板にｐ型半導体領域をその上面の一部に露出するように形成するｐ型領域形成工程と、半導体基板の上面に露出するｎ型半導体領域にショットキ接触するショットキ電極を形成する第１電極形成工程と、半導体基板の上面に露出するｐ型半導体領域にオーミック接触するオーミック電極を形成する第２電極形成工程を備えている。オーミック電極は、ショットキ電極とは異なる材料によって形成される。そして、第１電極形成工程は、第２電極形成工程よりも先に実施される。
【選択図】図１

Description

本発明は、半導体装置に関する。特に、ショットキバリアダイオード構造部とｐｎダイオード構造部が形成された半導体装置に関する。
ジャンクションバリアショットキダイオード構造を有する半導体装置が知られている。ジャンクションバリアショットキダイオード構造では、ショットキバリアダイオード構造部とｐｎダイオード構造部が、互いに隣接するように形成されている。
この種の半導体装置では、逆方向バイアス時において、ｐｎダイオード構造部で発生する空乏層がショットキバリアダイオード構造部まで伸びることから、ショットキバリアダイオード構造部におけるリーク電流やサージ耐力の低さが改善される。一方、順方向バイアス時においては、ショットキバリアダイオード構造部によって、低いオン抵抗や高速な逆回復時間が実現される。
特許文献１に、ジャンクションバリアショットキダイオード構造を有する半導体装置が記載されている。この半導体装置は、上面に露出するｐ型半導体領域を有するｎ型の半導体基板を有している。半導体基板の上面には、アルミニウム及びニッケルの合金からなる電極が形成されている。この電極は、半導体基板の上面に露出するｎ型半導体領域にショットキ接触しているとともに、半導体基板の上面に露出するｐ型半導体領域にオーミック接触している。
特許文献２にも、ジャンクションバリアショットキダイオード構造を有する半導体装置が記載されている。この半導体装置は、上面にメサ状のｐ型半導体領域を有するｎ型の半導体基板を備えている。半導体基板の上面には、ショットキ電極とオーミック電極がそれぞれ形成されている。ショットキ電極は、半導体基板の上面に露出するｎ型半導体領域にショットキ接触している。オーミック電極は、半導体基板の上面に露出するｐ型半導体領域にオーミック接触している。
特表２００３−５１０８１７号公報 米国特許第７，２７４，０８３号明細書
特許文献１の半導体装置では、半導体基板のｎ型半導体領域にショットキ接触するショットキ電極と、半導体基板のｐ型半導体領域にオーミック接触するオーミック電極を、単一種類の材料で形成している。この構造であると、ショットキ電極に必要とされる特性とオーミック電極に必要とされる特性の両者を満たすことは難しい。
特許文献２の半導体装置では、ショットキ電極とオーミック電極が区別して形成されている。しかしながら、特許文献２の半導体装置では、先にオーミック電極が形成され、その後にショットキ電極が形成されている。この形成手順であると、ショットキ電極を形成する際に、半導体基板の表面にオーミック電極の材料が残存するおそれがある。半導体基板とショットキ電極とのショットキ接触性は、その間に異質な物質が介在することによって大きく変化し、例えばリーク電流の増大といった問題を引き起こす。
上記の問題を鑑み、本発明は、ジャンクションバリアショットキダイオード構造を有する半導体装置の特性を向上し得る技術を提供する。
本発明は、半導体装置の製造方法に具現化される。この製造方法は、ｎ型の半導体基板にｐ型半導体領域をその上面の一部に露出するように形成するｐ型領域形成工程と、半導体基板の上面に露出するｎ型半導体領域にショットキ接触するショットキ電極を形成する第１電極形成工程と、半導体基板の上面に露出するｐ型半導体領域にオーミック接触するオーミック電極を形成する第２電極形成工程を備えている。ここで、オーミック電極は、ショットキ電極とは異なる材料によって形成される。そして、前記した第１電極形成工程は、前記した第２電極形成工程よりも先に実施される。
この製造方法によると、半導体基板とショットキ電極の間に、オーミック電極の材料が介在することがない。それにより、特性の優れた半導体装置を製造することができる。
前記した第２電極形成工程で形成されるオーミック電極は、第１電極形成工程で形成されるショットキ電極の少なくとも一部を、上方から覆うことが好ましい。
本発明に係る製造方法では、ショットキ電極の形成後に、オーミック電極の形成を行う。そのことから、ショットキ電極を上方から覆うように、オーミック電極を形成することができる。オーミック電極がショットキ電極を覆うことにより、ショットキ電極とオーミック電極が一体化された構造となり、両者の導通性を十分に確保することができる。
前記した第１電極形成工程は、ｐ型領域形成工程よりも先に行うこともできるし、ｐ型領域形成工程よりも後に行うこともできる。ただし、ｐ型領域形成工程では、半導体基板にｐ型不純物を導入する際に、半導体基板の表面にマスクを形成することがある。そのことから、ｐ型不純物の導入を行った後にショットキ電極を形成する手順では、ショットキ電極を形成する際に、半導体基板の表面にマスクの材料が残存するおそれがある。
そのことから、前記した第１電極形成工程は、ｐ型領域形成工程よりも先に実施されることが好ましい。
さらに、第１電極形成工程をｐ型領域形成工程よりも先に実施すると、ｐ型領域形成工程では、第１電極形成工程で形成されたショットキ電極をマスクに用いて、半導体基板にｐ型不純物の導入を行うことが可能となる。この場合、ｐ型不純物の導入を行うためのマスクを必ずしも形成する必要がなくなる。
具体的には、第１電極形成工程において、半導体基板の上面の一部又は全部にショットキ電極を形成する工程と、形成したショットキ電極に半導体基板の上面を露出する開口を形成する工程を実施する。次いで、ｐ型領域形成工程では、ショットキ電極に形成した開口を通じて、半導体基板の上面からｐ型不純物の導入を行う。そして、第２電極形成工程では、ショットキ電極に形成した開口を通じて、半導体基板の上面に前記オーミック電極を形成する。この手法によると、半導体基板の上面にｐ型半導体領域が形成される範囲と、半導体基板の上面にオーミック電極が形成される範囲を、正確に一致させることができる。
前記した半導体基板には、ｎ型不純物を比較的に低濃度に含むドリフト層と、ｎ型不純物を比較的に高濃度に含むコンタクト層が、その上面側から順に形成されていることが好ましい。この場合、ドリフト層では、上面側におけるｎ型不純物の濃度よりも、コンタクト層側におけるｎ型不純物の濃度の方が、高くなっていることが好ましい。
半導体装置において、ｐ型半導体領域とオーミック電極とのオーミック接触性は、ｐ型半導体領域の不純物濃度が高いほど良化する。その一方において、ｐ型半導体領域の不純物濃度を高めていくと、ｐ型半導体領域内に結晶欠陥が発生して結晶構造を劣化させてしまう。この場合、ｐ型半導体領域とそれに隣接するｎ型半導体領域との境界面に結晶欠陥が存在すれば、ｐｎダイオード構造部におけるリーク電流が増大してしまい、半導体装置の性能が著しく低下することになる。
上記の事象を鑑み、前記したｐ型領域形成工程で形成するｐ型半導体領域は、ｐ型不純物を比較的に高濃度に含む第１部分領域と、ｐ型不純物を比較的に低濃度に含む第２部分領域を有することが好ましい。この場合、第１部分領域は、半導体基板の上面に露出するとともに、半導体基板のｎ型半導体領域から離間していることが好ましい。そして、第２部分領域は、第１部分領域の周囲に位置するとともに、半導体基板のｎ型半導体領域に隣接していることが好ましい。
上記したｐ型半導体領域の構造によると、ｐ型不純物を比較的に高濃度に含む第１部分領域によって、オーミック電極との良好なオーミック接触性が実現されるとともに、ｐ型不純物を比較的に低濃度に含む第２部分領域によって、ｎ型半導体領域との境界面に結晶欠陥が生成されることが防止され、ｐｎダイオード構造部におけるリーク電流の増大を抑制することができる。
上記したｐ型半導体領域の構造を実現する場合、前記したｐ型領域形成工程は、半導体基板の上面に、ｐ型半導体領域の形成範囲よりも狭い開口を有するマスクを形成する工程と、そのマスクの開口を通じて、半導体基板に第１種類のｐ型不純物を導入する工程と、同じマスクの開口を通じて、半導体基板に第１種類のｐ型不純物よりも拡散係数が高い第２種類のｐ型不純物を導入する工程と、半導体基板に導入した第１種類及び第２種類のｐ型不純物を熱拡散させる熱処理工程と、を備えることが好ましい。
この製造方法では、二種類のｐ型不純物を、半導体基板の同一領域に導入し、熱拡散させる。二種類のｐ型不純物は、拡散係数が互いに異なることから、熱拡散する範囲が互いに異なる。即ち、第１種類のｐ型半導体よりも、第２種類のｐ型半導体の方が、拡散係数が高いことから、熱拡散する範囲が広くなる。その結果、形成されるｐ型半導体領域の一部には、第１種類及び第２種類のｐ型不純物の両者が存在し、ｐ型不純物を比較的に高濃度に含む第１部分領域が形成される。そして、第１部分領域の周囲には、第２種類のｐ型不純物のみが存在し、ｐ型不純物を比較的に低濃度に含む第２部分領域が形成される。
この製造方法によると、濃度差を有する第１部分領域と第２部分領域を形成する際に、マスクを共通化することができ、第１部分領域を形成するためのマスクと、第２部分領域を形成するためのマスクを、それぞれ用意する必要がない。
上記したｐ型半導体領域の構造を実現する場合、他の手法として、前記したｐ型領域形成工程は、半導体基板の上面に、ｐ型半導体領域の形成範囲よりも狭い開口を有するマスクを形成する工程と、そのマスクの開口を通じて、半導体基板にｐ型不純物を導入する工程と、そのｐ型不純物の導入後、マスクに等方性エッチングを行い、その開口を拡大させる工程と、マスクの拡大後の開口を通じて、半導体基板にｐ型不純物を導入する工程と、を備えることが好ましい。
この製造方法では、マスクの開口を通じて一度目のｐ型不純物の導入を行い、等方性エッチングによってマスクの開口を拡大させ、その拡大させた開口を通じて二度目のｐ型不純物の導入を行う。その結果、形成されるｐ型半導体領域の一部には、ｐ型不純物の導入が二度に亘って行われ、ｐ型不純物を比較的に高濃度に含む第１部分領域が形成される。そして、第１部分領域の周囲には、ｐ型不純物の導入が一度のみ行われ、ｐ型不純物を比較的に低濃度に含む第２部分領域が形成される。
この製造方法によると、濃度差を有する第１部分領域と第２部分領域を形成する際に、一度目のｐ型不純物の導入で用いたマスクを、二度目のｐ型不純物の導入にも有効に利用することができる。二度目のｐ型不純物を導入する際に、一度目のｐ型不純物の導入で用いたマスクを除去する必要がなく、また、二度目のｐ型不純物の導入に用いるマスクを新規に形成する必要もない。
本発明に係る半導体装置の製造方法は、半導体基板が炭化珪素（ＳｉＣ）で構成される半導体装置の製造に好適に用いることができる。
本発明の技術により、下記の特徴を有する新規で有用な半導体装置を具現化することができる。この半導体装置は、上面の一部にｐ型半導体領域が露出するｎ型の半導体基板と、前記した半導体基板の上面に露出するｎ型半導体領域にショットキ接触しているショットキ電極と、前記半導体基板の上面に露出するｐ型半導体領域にオーミック接触しているオーミック電極を備えている。オーミック電極は、ショットキ電極と異なる材料で形成されているとともに、ショットキ電極の少なくとも一部を上方から覆う構造を有している。
上記した半導体装置は、ショットキ電極をオーミック電極よりも先に形成する技術により、初めて得られる電極構造を有している。即ち、この半導体装置は、上記した製造方法によって初めて得られるものであり、半導体基板とショットキ電極との間で安定したショットキ接触性を示すものとなる。
本発明により、ジャンクションバリアショットキダイオード構造を有する半導体装置において、ショットキバリアダイオード構造部のリーク電流を低減し、その特性を有意に向上することができる。
最初に、本発明の好適な実施形態を列記する。
（形態１） 半導体基板は、六方晶構造の４Ｈ−ＳｉＣ又は６Ｈ−ＳｉＣであることが好ましい。
（形態２） オーミック電極は、ショットキ電極の全体を上方から覆っており、半導体基板の上面に形成された上面電極の大部分を構成していることが好ましい。
（形態３） ショットキ電極とそれを覆うオーミック電極は、他の導電性材料を介することなく直接的に接触していることが好ましい。ただし、オーミック電極は、他の導電性材料を介してショットキ電極を覆っていてもよく、オーミック電極とショットキ電極が、の導電性材料を介して電気的に接続されていてもよい。
（形態４） ｐ型半導体領域は、基板面内の少なくとも一方向に沿って、繰り返し（断続的に）形成されていることが好ましい。例えば、ｐ型半導体領域が基板面内の一方向に沿って繰り返し存在するように、ｐ型半導体領域をストライプ状に形成することが好ましい。あるいは、ｐ型半導体領域が基板面内の二方向に沿って繰り返し存在するように、ｐ型半導体領域を格子状に形成することも好ましい。さらに、ｐ型半導体領域が基板面内の三方向に沿って繰り返し存在するように、ｐ型半導体領域をハニカム状に形成することも好ましい。
（形態５） オーミック電極は、アルミニウム又はニッケルを用いて形成することが好ましい。
（形態６） ショットキ電極は、ニッケル、チタン、モリブデンのいずれかを用いて形成することが好ましい。ただし、オーミック電極をニッケルによって形成する場合は、ショットキ電極をチタン又はモリブデンで形成することが好ましい。
（第１実施例）
本発明の第１実施例について図面を参照して説明する。図１は、本発明の第１実施例である半導体装置１０の構造を示す断面図である。半導体装置１０は、ショットキバリアダイオード構造部１２とｐｎダイオード構造部１４が交互に形成された、いわゆるジャンクションバリアショットキダイオード（ＪＢＳ）である。
図１に示すように、半導体装置１０は、主に、半導体基板３０と、半導体基板３０の上面３０ａに形成された上部電極２０と、半導体基板３０の下面３０ｂに形成された下部電極５０を備えている。
半導体基板３０は、六方晶の結晶構造を有する炭化珪素の結晶体（典型的には４Ｈ−ＳｉＣ又は６Ｈ−ＳｉＣ）である。半導体基板３０は、ｎ型の不純物がドープされたｎ型半導体結晶（一部は除く）である。半導体基板３０は、その下面３０ｂ側から順に、ｎ型の不純物を高濃度に含むコンタクト層３２と、ｎ型の不純物を低濃度に含むドリフト層３４を有している。本実施例の半導体装置１０では、一例として、ｎ型の不純物に窒素（Ｎ）が用いられている。また、コンタクト層３２の不純物濃度は５×１０１８／ｃｍ３に調整されており、ドリフト層３４の不純物濃度は５×１０１５／ｃｍ３に調整されている。また、ドリフト層３４の厚みは１３μｍである。
半導体基板３０には、ｐ型半導体領域３６が形成されている。ｐ型半導体領域３６は、半導体基板３０のうち、ｐｎダイオード構造部１４となる範囲に形成されている。ｐｎダイオード構造部１４では、半導体基板３０の下面３０ｂから上面３０ａまでの間に、ｎ型半導体領域（コンタクト層３２及びドリフト層３４）とｐ型半導体領域３６が積層されている。一方、ショットキバリアダイオード構造部１２となる範囲では、半導体基板３０の下面３０ｂから上面３０ａまでの間に、ｎ型半導体領域（コンタクト層３２及びドリフト層３４）のみが存在する構造となっている。
ｐ型半導体領域３６は、ドリフト層３４の上層部分に形成されており、半導体基板３０の上面３０ａに露出している。本実施例の半導体装置１０では、一例として、ｐ型の不純物にアルミニウム（Ａｌ）が用いられており、その不純物濃度は１．０×１０１９／ｃｍ３に調整されている。
図２は、図１中のII−II線断面図であり、半導体基板３０の上面３０ａを示している。図１、図２に示すように、ｐ型半導体領域３６は、図中の左右方向に沿って、ストライプ状に形成されている。それにより、半導体基板３０の上面３０ａには、図中の左右方向に沿って、ドリフト層３４とｐ型半導体領域３６が交互に露出している。
図３は、図１中のIII部分を拡大して示している。本実施例の半導体装置１０では、一例として、ｐ型半導体領域３６の幅Ａが２μｍとなっており、ｐ型半導体領域３６のピッチ（間隔）Ｂが２μｍとなっており、その厚みＤが０．５μｍとなっている。ただし、ｐ型半導体領域３６の各寸法は、これらの数値に限定されない。
さらに、ｐ型半導体領域３６を形成するパターンは、本実施例のようなストライプ状に限定されない。例えばｐ型半導体領域３６は、格子状のパターンで形成してもよいし、ハニカム状のパターンで形成してもよい。ｐ型半導体領域３６を格子状のパターンで形成した場合、半導体基板３０の上面３０ａには、直交する二方向に沿ってｐ型半導体領域とｎ型半導体領域が規則的に露出する。ｐ型半導体領域３６をハニカム状のパターンで形成した場合、半導体基板３０の上面３０ａには１２０度間隔の三方向に沿ってｐ型の半導体領域とｎ型の半導体領域が規則的に露出する。ｐ型半導体領域３６を形成するパターンは、ｐ型半導体領域３６から伸びる空乏層を考慮して様々に設計可能であり、いわゆるスーパージャンクション構造を実現する様々なパターンを用いることができる。
次に、上部電極２０について説明する。図１、図３に示すように、上部電極２０は、主に、第１種類の金属材料で形成されたショットキ電極２２と、第２種類の金属材料で形成されたオーミック電極２４によって構成されている。即ち、ショットキ電極２２とオーミック電極２４は、互いに異なる金属材料によって形成されている。ショットキ電極２２は、半導体基板３０の上面３０ａに露出するドリフト層３４にショットキ接触している。一方、オーミック電極２４は、半導体基板３０の上面３０ａに露出するｐ型半導体領域３６にオーミック接触している。オーミック電極２４は、ショットキ電極２２よりも厚く形成されており、ショットキ電極２２を上方から覆っている。ショットキ電極２２とオーミック電極２４は直接的に接触しており、ショットキ電極２２とオーミック電極２４は電気的に導通している。なお、ショットキ電極２２とオーミック電極２４の間には、他の導電性材料を介在させることもできる。即ち、オーミック電極２４が他の導電性材料を介してショットキ電極２２を上方から覆う構造とすることもできる。ここで、オーミック電極２４がショットキ電極２２を上方から覆う構造は、後述する半導体装置１０の製造方法に起因するものである。
図４に、一例として、オーミック電極２４とショットキ電極２２に採用可能な材料の組み合わせを示す。図４に示すように、オーミック電極２４は、アルミニウム（Ａｌ）又はニッケル（Ｎｉ）によって形成することができる。ただし、オーミック電極２４をニッケルで形成する場合、オーミックコンタクト性を安定させるために、アニール処理（４００℃以上）を行う必要がある。一方、ショットキ電極２２は、ニッケル（Ｔｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）によって形成することができる。ただし、オーミック電極２４をニッケルで形成する場合、ショットキ電極２２はチタン又はモリブデンで形成する必要がある。その理由を以下に説明する。
先に説明したように、オーミック電極２４をニッケルで形成した場合、アニール処理を行う必要がある。一方、詳しくは後述するが、本実施例の半導体装置１０は、ショットキ電極２２がオーミック電極２４よりも必ず先に形成される。そのことから、オーミック電極２４の熱処理を行う時点では、ショットキ電極２２が必ず存在することになり、ショットキ電極２２も合わせてアニール処理を受けることになる。このとき、ニッケルで形成されたショットキ電極２２は、ショットキ特性を維持することができない。即ち、オーミック電極２４と同様に、半導体基板３０の上面３０ａにオーミック接触してしまう。
なお、本実施例のショットキ電極２２はモリブデンによって形成されており、本実施例のオーミック電極２４はアルミニウムによって形成されている。
下部電極５０は、半導体基板３０のコンタクト層３２にオーミック接触している。下部電極５０には、一般的なオーミック接触電極の構造を採用することができる。具体的には、下部電極５０は、Ｔｉ／Ｎｉ／Ａｕの積層構造や、ＮｉＳｉ／Ｎｉ／Ａｕの積層構造とすることができる。
以上のように、本実施例の半導体装置１０では、ショットキバリアダイオード構造部１２とｐｎダイオード構造部１４が、基板面内の一方向に沿って交互に形成されている。なお、ここでいうショットキバリアダイオード構造部１２とは、半導体基板３０の上面３０ａにｎ型半導体領域（ドリフト層３４）が露出し、上部電極２０にショットキ電極２２が形成されている範囲である。一方、ｐｎダイオード構造部１４とは、半導体基板３０の上面３０ａにｐ型半導体領域３６が露出し、上部電極２０にオーミック電極２４が形成された範囲である。
半導体装置１０に逆方向バイアスを印加した場合（上部電極２０が低電位）、ｐ型半導体領域３６とドリフト層３４の間のｐｎ接合面から空乏層が伸び、ショットキ電極２２が接合されたドリフト層３４が空乏化される。それにより、ショットキバリアダイオード構造部１２における漏れ電流の発生やサージ耐力不足が改善される。一方、順方向バイアス時には、ショットキバリアダイオード構造部１２によって、順方向電圧降下（オン抵抗）が抑制される。
なお、ドリフト層３４の不純物の濃度を比較的に低くすると、即ち、ｐ型半導体領域３６の周囲のｎ型不純物の濃度を比較的に低くすると、逆方向バイアス時にｐｎ接合面から空乏層が伸びやすくなる。例えば、ドリフト層３４の不純物濃度を５×１０１５ｃｍ３とした場合、空乏層の広がり幅は０．７３μｍとなる。そのことから、ｐ型半導体領域３６のピッチＢ（図３参照）を最大１．４６μｍまで広げることができる（本実施例では１．４μｍ）。さらに、例えばドリフト層３４の不純物濃度を５×１０１４ｃｍ３とした場合は、空乏層の広がり幅が２．３１μｍとなることから、ｐ型半導体領域３６のピッチＢを４．６２μｍまで広げることが可能となる。ｐ型半導体領域３６のピッチＢを広げられると、ショットキバリアダイオード構造部１２の面積が拡大することになり、半導体装置１０のオン抵抗を低く抑えることができる。ただし、半導体基板３０の不純物濃度を過度に低下させると、半導体基板３０のオン抵抗が増してしまう。そのことから、ドリフト層３４の不純物濃度を厚み方向に変化させることも有効である。即ち、ｐ型半導体領域３６の周囲ではｎ型不純物の濃度を比較的に低くし、ｐ型半導体領域３６から離れた位置ではｎ型不純物の濃度を比較的に高くすることによって、半導体装置１０のオン抵抗を顕著に低下させることが可能となる。そのために、ドリフト層３４では、上面３０ａ側におけるｎ型不純物の濃度よりも、下面３０ｂ側（コンタクト層３２側）におけるｎ型不純物の濃度の方を、高くしておくことが好ましい。この場合、ドリフト層３４のｎ型不純物の濃度を、厚み方向に段階的に変化させてもよいし、厚み方向に連続的に変化させてもよい。
（第１実施例の半導体装置１０の第１の製造方法）
半導体装置１０の第１の製造方法について説明する。図５は、半導体装置１０の第１の製造方法の流れを示すフローチャートである。以下、図５に示すフローチャートに沿って、半導体装置１０の第１の製造方法について詳細に説明する。なお、この製造方法では、一般的な製造方法と同様に、単一のウエハから複数の半導体装置１０が同時に製造される。
先ず、ステップＳ１０では、図６に示すように、炭化珪素からなるｎ型の半導体基板３０を準備する。半導体基板３０の結晶構造は、例えば六方晶（４Ｈ構造や６Ｈ構造）が好ましい。半導体基板３０には、その下面３０ｂ側から順に、ｎ型の不純物を高濃度に含むコンタクト層３２と、ｎ型の不純物を低濃度に含むドリフト層３４を形成する。半導体基板３０の製造方法は特に限定されない。本実施例では、コンタクト層３２となるｎ型の炭化珪素ウエハ（４Ｈ構造）を用意し、その上にドリフト層３４をエピタキシャル結晶成長させている。ここで、炭化珪素ウエハの不純物濃度は５×１０１８／ｃｍ３とし、ドリフト層３４の不純物濃度は５×１０１５／ｃｍ３とする。また、成長させるドリフト層３４の厚みは１３μｍとする。
次に、ステップＳ２０では、図７に示すように、半導体基板３０の上面３０ａに、ショットキ電極膜２２ｆを形成する。ショットキ電極膜２２ｆは、ショットキ電極２２となる金属膜である。本実施例では、ショットキ電極膜２２ｆとしてモリブデン膜を形成する。ショットキ電極膜２２ｆは、例えば真空蒸着法によって形成することができる。
次に、ステップＳ３０では、図８に示すように、ショットキ電極膜２２ｆの一部を除去し、複数の開口部２２ｈを形成するエッチング処理を行う。この処理は、フォトリソグラフィによりパターニングしたマスク１０１を形成した後、反応性イオンエッチング（ＲＩＥ）によって行うことができる。ショットキ電極膜２２ｆに形成する開口部２２ｈの位置は、後の工程でｐ型半導体領域３６を形成する範囲に対応させる。従って、本実施例の製造方法では、開口部２２ｈをストライプ状に形成する。ここで、開口部の幅Ｂはｐ型半導体領域３６のピッチＢ（図３参照）に等しく、開口部のピッチ（間隔）Ａはｐ型半導体領域３６の幅Ａ（図３参照）に等しい。このステップＳ３０の工程より、ショットキ電極２２の大部分の成形（周縁部を除く）が完了する。開口部２２ｈを形成した後、マスク１０１は取り除いておく。
次に、ステップＳ４０では、図９に示すように、半導体基板３０にその上面３０ａからｐ型不純物（アルミニウム）を導入し、ｐ型半導体領域３６の形成を行う。ｐ型不純物の導入は、例えばイオン注入によって行うことができる。ｐ型不純物は、ショットキ電極２２に形成された開口部２２ｆを通じて半導体基板３０に導入される。即ち、このｐ型不純物の導入では、開口部２２ｆを有するショットキ電極２２がマスクとして用いられる。そのことから、ｐ型半導体領域３６を形成する際に、マスクを別途設ける必要がない。また、ショットキ電極２２に開口部２２ｆが形成された範囲は、後の工程でオーミック電極２４が形成される範囲でもある。従って、ショットキ電極２２をマスクに用いてｐ型不純物の導入を行うと、ｐ型半導体領域３６が形成される範囲と、オーミック電極２４が形成される範囲を、正確に一致させることができる。なお、ｐ型半導体領域３６に対してオーミック電極２４が小さく形成されると、両者の接触面積が十分に確保されず、コンタクト抵抗が上昇してしまう。逆に、ｐ型半導体領域３６に対してオーミック電極２４が大きく形成されると、オーミック電極２４がドリフト層３４に接触してリーク電流が増加してしまう。
ｐ型不純物の導入後、半導体基板３０を約９００℃まで加熱するアニール処理を実施する。このアニール処理により、導入されたｐ型不純物が活性化するとともに、ショットキ電極２２の特定を安定化させることができる。
次に、ステップＳ５０では、図１０に示すように、半導体基板３０の上面３０ａに、オーミック電極２４を形成する。オーミック電極２４は、例えばアルミニウムであれば、スパッタリングによって形成することができる。オーミック電極２４は、ショットキ電極２２よりも十分に厚く形成する。それにより、ショットキ電極２２の略全体が、オーミック電極２４によって上方から覆われる。オーミック電極２４は、ショットキ電極２２をほぼ完全に囲繞し、上部電極２０の大部分を構成する。
次に、ステップＳ６０では、図１１に示すように、上部電極２０の周縁部２０ｃを除去し、ウエハ上で隣接し合う半導体装置１０の上部電極２０を個々に分離する。
次に、ステップＳ７０において下部電極５０を形成することにより、図１に示す半導体装置１０の構造を得ることができる。
上記したように、本実施例の製造方法では、ショットキ電極２２を形成した後に、オーミック電極２４を形成している。そのことから、ショットキ電極２２とドリフト層３４との間に、異質な物質が無用に残存することがない。
即ち、例えばオーミック電極２４を先に形成し、その後にショットキ電極２２を形成する場合を想定する。この場合、先ず、半導体基板３０に、ｐ型半導体領域３６を形成する。次いで、半導体基板３０の上面３０ａに、オーミック電極膜（アルミニウム膜）を形成する。次いで、オーミック電極膜の一部を除去し、ドリフト層３４を露出させる。次いで、露出させたドリフト層３４の表面に、ショットキ電極２２を形成する。この手順であると、ドリフト層３４の表面に、オーミック電極２４の材料（アルミニウム）が残存するおそれがある。ドリフト層３４の表面にオーミック電極２４の材料が残存していると、ショットキ電極２２とのショットキ接触性に影響を与え、例えばリーク電流の増加といった問題が発生する。この問題を解決するためには、オーミック電極膜を形成する際に、例えばドリフト層３４の表面をマスクによって覆っておくことが考えられる。しかしながら、そのマスクを形成するための工程を別に設ける必要があるとともに、そのマスクの材料がドリフト層３４の表面に残存するといった新たな問題も発生する。
その一方において、本実施例の第１の製造方法のように、ショットキ電極２２をオーミック電極２４よりも先に形成する手順であると、ショットキ電極２２とドリフト層３４との間に異質な物質が残存するおそれがない。それにより、ショットキ電極２２の特性が安定し、特性の優れた半導体装置１０を製造することが可能となる。
（第１実施例の半導体装置１０の第２の製造方法）
半導体装置１０の第２の製造方法について説明する。図１２は、半導体装置１０の第２の製造方法の流れを示すフローチャートである。以下、図１２に示すフローチャートに沿って、半導体装置１０の第１の製造方法について詳細に説明する。この製造方法においても、一般的な製造方法と同様に、単一のウエハから複数の半導体装置１０が同時に製造される。
先ず、ステップＳ１１０では、先に説明した第１の製造方法のステップＳ１０と同様に、炭化珪素からなるｎ型の半導体基板３０を準備する（図６参照）。
次に、ステップＳ１２０では、半導体基板３０にその上面３０ａからｐ型不純物（アルミニウム）を導入し、ｐ型半導体領域３６の形成を行う。ｐ型不純物の導入は、マスク（ＳｉＯ２）１０３を形成した後、例えばイオン注入によって行うことができる。ｐ型不純物は、マスク１０３に形成された開口部１０３ｈを通じて半導体基板３０に導入される。
次に、ステップＳ１３０では、図１４に示すように、半導体基板３０の上面３０ａに、ショットキ電極膜２２ｆを形成する。ショットキ電極膜２２ｆの形成は、先に説明した第１の製造方法のステップＳ２０と同様に行うことができる。
次に、ステップＳ１４０では、図１５に示すように、ショットキ電極膜２２ｆの一部を除去し、複数の開口部２２ｈを形成するエッチング処理を行う。この処理は、フォトリソグラフィによりパターニングしたマスク１０４を形成した後、反応性イオンエッチング（ＲＩＥ）によって行うことができる。ショットキ電極膜２２ｆに形成する開口部２２ｈの位置は、ｐ型半導体領域３６を形成した範囲に対応させる。即ち、開口部２２ｈは、ストライプ状に形成される。開口部２２ｈを形成した後、マスク１０４は取り除いておく。
ｐ型不純物の導入後、半導体基板３０を約９００まで加熱するアニール処理を実施する。このアニール処理により、導入されたｐ型不純物が活性化するとともに、ショットキ電極２２の特定を安定化させることができる。
次に、ステップＳ１５０では、図１６に示すように、半導体基板３０の上面３０ａに、オーミック電極２４を形成する。オーミック電極２４の形成は、先に説明した第１の製造方法のステップＳ１５０と同様に行うことができる。
次に、ステップＳ１６０では、先に説明した第１の製造方法のステップＳ１０と同様に、上部電極２０の周縁部２０ｃを除去する（図１１参照）。
次に、ステップＳ１７０において下部電極５０を形成することにより、図１に示す半導体装置１０の構造を得ることができる。
上記した第２の製造方法では、先に説明した第１の製造方法と異なり、ｐ型半導体領域３６の形成が、ショットキ電極２２の形成よりも先に行われる。このように、本実施例の半導体装置１０は、ｐ型半導体領域３６の形成を形成した後に、ショットキ電極２２を形成することもできる。ただし、第２の製造方法においても、ショットキ電極２２を形成した後に、オーミック電極２４の形成は行われる。そのことから、ショットキ電極２２とドリフト層３４との間に、オーミック電極２４の材料（アルミニウム）が残存することがない。
（第２実施例）
本発明の第２実施例について図面を参照して説明する。図１７は、本発明の第２実施例である半導体装置１１０の構造を示す断面図である。図１８は、図１７中のXVIII部の拡大図を示す。半導体装置１１０は、第１実施例の半導体装置１０と同じく、ショットキバリアダイオード構造部１１２とｐｎダイオード構造部１１４が交互に形成された、いわゆるジャンクションバリアショットキダイオード（ＪＢＳ）である。
図１７、図１８に示すように、第２実施例の半導体装置１１０は、そのｐ型半導体領域１３６の内部構造を除いて、第１実施例の半導体装置１０と同じ構造を有している。以下では、ｐ型半導体領域１３６の構造について詳細に説明し、他の構造については重複して説明することを避けることとする。
図１８に示すように、第２実施例のｐ型半導体領域１３６には、ｐ型不純物を極高濃度に含む第１部分領域１３６ａと、ｐ型不純物を高濃度に含む第２部分領域１３６ｂが設けられている。第１部分領域１３６ａには、アルミニウムとボロンの二種類のｐ型不純物が存在しており、その不純物濃度は１．０×１０２０／ｃｍ３となっている。一方、第２部分領域１３６ｂには、ボロンのみの一種類のｐ型不純物が存在しており、その不純物濃度は１．０×１０１９／ｃｍ３となっている。
ここで、第１部分領域１３６ａには二種類のｐ型不純物が存在し、第２部分領域１３６ｂには一種類のみのｐ型不純物が存在するのは、後段において説明する製造方法に起因するものである。半導体装置１１０の機能の観点から言えば、第１部分領域１３６ａに二種類のｐ型不純物が存在する必要は必ずしもない。即ち、第１部分領域１３６ａと第２部分領域１３６ｂの両者において、一種類のみのｐ型不純物が存在する構成とすることも可能である。本明細書の後段には、第２実施例の半導体装置１１０に関して、第１及び第２の二つの製造方法が例示されている。そのうち、第１の製造方法で半導体装置１１０を製造した場合には、第１部分領域１３６ａに二種類のｐ型不純物が存在し、第２部分領域１３６ｂに一種類のみのｐ型不純物が存在する構成となる。それに対して、第２の製造方法で半導体装置１１０を製造した場合には、第１部分領域１３６ａと第２部分領域１３６ｂの両者に、一種類のみのｐ型不純物が存在する構成となる。
ｐ型半導体領域１３６では、概して、第１部分領域１３６ａが中央部分に位置しており、第２部分領域１３６ｂが周縁部分に位置している。第１部分領域１３６ａは、半導体基板１３０の上面１３０ａに露出しており、オーミック電極１２４にオーミック接触している。第１部分領域１３６ａは、半導体基板１３０内では第２部分領域１３６ｂに取り囲まれており、ドリフト層３４から離間している。第２部分領域１３６ｂは、第１部分領域１３６ａの周囲に位置しており、ドリフト層１３４に隣接している。また、第２部分領域１３６ｂは、半導体基板１３０の上面１３０ａに露出しており、オーミック電極１２４にオーミック接触している。
ここで、図１８を参照し、ｐ型半導体領域１３６の具体的な設計値を一例として説明する。第１部分領域１３６ａは、その幅Ａ１を１μｍとし、その厚み（深さ）Ｄ１を０．７μｍとすることができる。第１部分領域１３６ａは、その幅Ａ２を２μｍとし、その厚み（深さ）Ｄ２を１．５μｍとすることができる。この場合、ｐ型半導体領域１３６のピッチ（間隔）Ｂは、例えば１．４μｍとすることができる。
以上のように、第２実施例のｐ型半導体領域１３６には、オーミック電極１２４にオーミック接触する部分に、ｐ型不純物を極高濃度に含む第１部分領域１３６ａが形成されている。ｐ型半導体領域１３６とオーミック電極１２４とのオーミック接触性は、ｐ型半導体領域１３６の不純物濃度が高いほど良化する。そのことから、ｐ型不純物を極高濃度に含む第１部分領域１３６ａによって、ｐ型半導体領域１３６とオーミック電極１２４との間に良好なオーミック接触性が実現される。
ただし、第１部分領域１３６ａには、ｐ型不純物を極高濃度に導入したことにより、比較的に多くの結晶欠陥が存在する。このような結晶欠陥が、ドリフト層１３４との境界面に位置すると、ｐｎダイオード構造部１１４におけるリーク電流が増大してしまい、半導体装置１１０の性能が著しく低下することになる。しかしながら、第１部分領域１３６ａとドリフト層１３４との間には、ｐ型不純物の濃度を第１部分領域１３６ａよりも低下させた第２部分領域１３６ｂが設けられている。即ち、ドリフト層１３４との境界面付近では、ｐ型不純物の濃度が比較的に低く抑えられている。そのことから、ドリフト層１３４との境界面付近では、結晶欠陥の発生も抑制されているので、リーク電流の増大といった問題が生じることがない。
（第２実施例の半導体装置１１０の第１の製造方法）
第２実施例の半導体装置１１０の第１の製造方法について説明する。図１９は、第２実施例の半導体装置１１０の第１の製造方法の流れを示すフローチャートである。以下、図１９に示すフローチャートに沿って、半導体装置１１０の第１の製造方法について詳細に説明する。この製造方法においても、一般的な製造方法と同様に、単一のウエハから複数の半導体装置１１０が同時に製造される。
先ず、ステップＳ２１０では、図２０に示すように、炭化珪素からなるｎ型の半導体基板１３０を準備する。半導体基板１３０の結晶構造は、例えば六方晶（４Ｈ構造や６Ｈ構造）が好ましい。準備する半導体基板１３０には、ｎ型の不純物を高濃度に含むコンタクト層１３２と、ｎ型の不純物を低濃度に含むドリフト層１３４を形成しておく。準備する半導体基板１３０の製造方法は特に限定されない。本実施例では、コンタクト層１３２となるｎ型の炭化珪素ウエハ（４Ｈ構造）を用意し、その上にドリフト層１３４をエピタキシャル結晶成長させている。ここで、炭化珪素ウエハの不純物濃度は５×１０１８／ｃｍ３とし、ドリフト層１３４の不純物濃度は５×１０１５／ｃｍ３とする。また、成長させるドリフト層１３４の厚みは１３μｍとする。
次に、ステップＳ２２０では、図２１に示すように、半導体基板１３０の上面１３０ａに、複数の開口２０２ｈを有するマスク２０２を形成する。このマスク２０２は、例えば厚さ２．５μｍの酸化シリコン膜に、フォトレジストマスク２０４を用いてＩＣＰエッチングによりパターニングを行うことで形成することができる。このときマスク２０２には、ｐ型半導体領域１３６の第１部分領域１３６ａに合わせて、複数の開口２０２ｈを形成する。例えば開口２０２ｈの幅は、第１部分領域１３６ａの幅Ａ１と略等しくする。
次に、ステップＳ２３０では、図２２に示すように、マスク２０２の開口２０２ｈを通じて、半導体基板１３０に、ｐ型不純物であるアルミニウムをイオン注入する。アルミニウムを注入する領域は、第１部分領域１３６ａを形成する領域（形成予定領域）に略等しくする。注入するアルミニウムの濃度は、第１部分領域１３６ａの濃度に合わせ、ここでは１．０×１０２０／ｃｍ３とする。
次に、ステップＳ２４０では、図２３に示すように、同じマスク２０２の開口２０２ｈを通じて、半導体基板１３０に、ｐ型不純物であるボロンをイオン注入する。ボロンを注入する領域は、第１部分領域１３６ａを形成する領域に略等しくする。即ち、ボロンを注入する領域は、先にアルミニウムを注入した領域と略等しい。一方、注入するボロンの濃度は、第２部分領域１３６ｂ濃度に合わせ、ここでは１．０×１０１９／ｃｍ３とする。ボロンの注入後、マスク２０２はフッ酸によって除去しておく。
次に、ステップＳ２５０では、図２４に示すように、熱処理装置２０６を用い、半導体基板１３０にアニール処理を行う。アニール処理の処理温度は、例えば１５００℃とするとよい。それにより、先にイオン注入したアルミニウムとボロンを活性化させ、熱拡散させる。
アルミニウムとボロンは、異種のｐ型不純物であり、熱拡散させたときの拡散係数が互いに異なる。具体的には、炭化珪素中において、ボロンの拡散係数は２．５×１０−１３ｃｍ２／秒であり、アルミニウムの拡散係数は３．０×１０−１４ｃｍ２／秒であり、ボロンの拡散係数はアルミニウムの拡散係数よりも十分に（１０倍以上）高い。従って、ボロンが熱拡散する範囲は、アルミニウムが熱拡散する範囲よりも有意に広くなる。その結果、アルミニウムとボロンをイオン注入した領域には、アルミニウムとボロンの両者が存在し、ｐ型不純物を比較的に高濃度に含む第１部分領域１３６ａが形成される。そして、第１部分領域１３６ａの周囲には、ボロンのみが熱拡散して存在し、ｐ型不純物を比較的に低濃度に含む第２部分領域１３６ｂが形成される。
このように、拡散係数の異なる二種類のｐ型不純物を用いることにより、濃度差を有する第１部分領域１３６ａと第２部分領域１３６ｂを、共通のマスク２０２を用いて形成することができる。なお、本実施例ではボロンとアルミニウムの組み合わせを採用しているが、この組み合わせに限定されるものではなく、拡散係数が互いに異なる異種の材料であればよい。また、二種類のｐ型不純物を半導体基板１３０に導入する際には、いずれを先に導入してもよいし、あるいは、同時に導入することも可能である。
次に、ステップＳ２６０では、図２５に示すように、半導体基板１３０の上面１３０ａに、ショットキ電極１２２を形成する。ショットキ電極１２２は、第１実施例と同じく、例えばモリブデンによって形成することができる。また、ショットキ電極１２２の形成後は、ショットキ電極の特性を安定させるために、アニール処理を実施するとよい。
次に、ステップＳ２７０では、図２６に示すように、半導体基板１３０の上面１３０ａに、オーミック電極１２４を形成する。また、半導体基板１３０の下面１３０ｂに、下部電極１５０を形成する。オーミック電極１２４及び下部電極１５０は、例えばアルミニウムによって形成することができる。オーミック電極１２４は、ショットキ電極１２２よりも十分に厚く形成する。それにより、ショットキ電極１２２の略全体を、オーミック電極１２４が上方及び側方から覆う構造とする。
最後に、ショットキ電極１２２とオーミック電極１２４の特性を安定させるために、アニール処理を実施する。以上により、第２実施例の半導体装置１１０の素子構造が完成する。
以上のように、この製造方法では、ｐ型半導体領域１３６を形成する際（Ｓ２２０〜Ｓ２５０）に、二種類のｐ型不純物の拡散係数の差を利用することで、ｐ型半導体領域１３６の中央部分と周辺部分の間の濃度差を実現している。この製造方法によると、濃度差を有する第１部分領域１３６ａと第２部分領域１３６ｂを形成する際に、マスクを共通化することができ、第１部分領域１３６ａを形成するためのマスクと、第２部分領域１３６ｂを形成するためのマスクを、それぞれ用意する必要がない。
（第２実施例の半導体装置１１０の第２の製造方法）
第２実施例の半導体装置１１０の第２の製造方法について説明する。図２７は、第２実施例の半導体装置１１０の第２の製造方法の流れを示すフローチャートである。以下、図２７に示すフローチャートに沿って、半導体装置１１０の第２の製造方法について詳細に説明する。この製造方法においても、一般的な製造方法と同様に、単一のウエハから複数の半導体装置１１０が同時に製造される。
先ず、ステップＳ３１０では、図２８に示すように、炭化珪素からなるｎ型の半導体基板１３０を準備する。このステップＳ３１０は、先に説明した第１の製造方法のステップＳ２１０と同じ工程であり、準備する半導体基板１３０も同じものである。
次に、ステップＳ３２０では、図２９に示すように、炭化珪素からなるｎ型の半導体基板１３０を準備する。このステップＳ３１０は、先に説明した第１の製造方法のステップＳ２１０と同じ工程であり、準備する半導体基板１３０も同じものである。
次に、ステップＳ３２０では、図３０に示すように、半導体基板１３０の上面１３０ａに、複数の開口２０２ｈを有するマスク２０２を形成する。このステップＳ３２０は、先に説明した第１の製造方法のステップＳ２２０と同じ工程であり、形成するマスク２０２も同じものである。即ち、マスク２０２は、酸化シリコンで形成することができ、その暑さを例えば２．５μｍとすることができる。また、マスク２０２には、ｐ型半導体領域１３６の第１部分領域１３６ａに合わせて、複数の開口２０２ｈを形成する。
次に、ステップＳ３３０では、図３０に示すように、マスク２０２の開口２０２ｈを通じて、半導体基板１３０に、ｐ型不純物であるアルミニウムをイオン注入する。アルミニウムを注入する領域は、第１部分領域１３６ａを形成する領域（形成予定領域）に略等しくする。また、注入するアルミニウムの濃度は、第１部分領域１３６ａの濃度に合わせ、ここでは１．０×１０２０／ｃｍ３とする。なお、このステップＳ３３０では、アルミニウムに代えて、他のｐ型不純物をイオン注入してもよい。
次に、ステップＳ３４０では、図３１に示すように、マスク２０２に対して等方性のウエットエッチングを実施する。このウエットエッチングは、マスク２０２を完全に除去するものではなく、マスク２０２をその表面側から部分的に除去し、マスク２０２の開口２０２ｈを拡大させるものである。このウエットエッチングにより、マスク２０２の開口２０２ｈを、第２部分領域１３６ｂを含めたｐ型半導体領域１３６の大きさに対応するまで拡大する。即ち、開口２０２ｈの幅については、第２部分領域１３６ｂの幅Ａ２に略等しくなるまで、マスク２０２のウエットエッチングを実施する。なお、開口２０２ｈは、幅方向だけでなく、長手方向にも拡大する。
ここで、ウエットエッチングに用いるエッチャントは、マスク２０２を形成した材料に応じて適宜選択するとよい。例えば、マスク２０２を形成した材料が酸化シリコンである場合、エッチャントにはフッ酸を用いることが好ましい。また、このステップＳ３４０では、ウエットエッチングに限られず、マスク２０２を等方的にエッチングできるものであれば、反応ガスを用いたドライエッチングを実施してもよい。
次に、ステップＳ３５０では、図３２に示すように、マスク２０２の拡大された開口２０２ｈを通じて、ｐ型不純物であるアルミニウムをイオン注入する。アルミニウムを注入する領域は、第２部分領域１３６ｂを含むｐ型半導体領域１３６全体の形成予定領域に略等しくする。注入するアルミニウムの濃度は、第２部分領域１３６ｂの濃度に合わせ、ここでは１．０×１０１９／ｃｍ３とする。なお、このステップＳ３５０では、アルミニウムに代えて、他のｐ型不純物をイオン注入してもよい。また、先のステップＳ３３０に対して、同種のｐ型不純物を用いてもよいし、異種のｐ型不純物を用いてもよい。
その後、半導体基板１３０にアニール処理を行い、イオン注入したアルミニウムイオンを活性化させ、結晶構造内に拡散させる。その結果、半導体基板１３０に、複数のｐ型半導体領域１３６が形成される。形成されたｐ型半導体領域１３６には、その一部に、アルミニウムの導入が二度に亘って行われ、アルミニウムを比較的に高濃度に含む第１部分領域１３６ａが形成される。そして、第１部分領域１３６ａの周囲には、アルミニウムの導入が一度のみ行われ、アルミニウムを比較的に低濃度に含む第２部分領域１３６ｂが形成される。
次に、ステップＳ３６０では、図３３に示すように、半導体基板１３０の上面１３０ａに、ショットキ電極１２２を形成する。ショットキ電極１２２は、第１実施例と同じく、例えばモリブデンによって形成することができる。また、ショットキ電極１２２の形成後は、ショットキ電極の特性を安定させるために、アニール処理を実施するとよい。
次に、ステップＳ３７０では、図３４に示すように、半導体基板１３０の上面１３０ａに、オーミック電極１２４を形成する。また、半導体基板１３０の下面１３０ｂに、下部電極１５０を形成する。オーミック電極１２４及び下部電極１５０は、例えばアルミニウムによって形成することができる。オーミック電極１２４は、ショットキ電極１２２よりも十分に厚く形成する。それにより、ショットキ電極１２２の略全体を、オーミック電極１２４が上方及び側方から覆う構造とする。
最後に、ショットキ電極１２２とオーミック電極１２４の特性を安定させるために、アニール処理を実施する。以上により、第２実施例の半導体装置１１０の素子構造が完成する。
以上のように、この製造方法では、濃度差を有する第１部分領域１３６ａと第２部分領域１３６ｂを形成する際に、注入領域を変化させながら、アルミニウムのイオン注入を二度実施する。ここで、一度目のイオン注入で用いたマスクを、等方性エッチングによって加工し、二度目のイオン注入にも利用する。そのことから、二度目のイオン注入の際に、一度目のイオン注入で用いたマスクを除去する必要がなく、また、二度目のイオン注入に用いるマスクを新規に形成する必要もない。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例の半導体装置の構造を示す断面図。 図１中のII−II線断面図。 図１中のIII部の拡大図。 オーミック電極とショット電極の材料を例示する表。 第１実施例の半導体装置の第１の製造方法の流れを示すフローチャート。 半製品状態の半導体装置を示す図（ステップＳ１０、Ｓ１１０）。 半製品状態の半導体装置を示す図（ステップＳ２０）。 半製品状態の半導体装置を示す図（ステップＳ３０）。 半製品状態の半導体装置を示す図（ステップＳ４０）。 半製品状態の半導体装置を示す図（ステップＳ５０）。 半製品状態の半導体装置を示す図（ステップＳ６０、Ｓ１６０）。 第１実施例の半導体装置の第２の製造方法の流れを示すフローチャート。 半製品状態の半導体装置を示す図（ステップＳ１２０）。 半製品状態の半導体装置を示す図（ステップＳ１３０）。 半製品状態の半導体装置を示す図（ステップＳ１４０）。 半製品状態の半導体装置を示す図（ステップＳ１５０）。 第２実施例の半導体装置の構造を示す断面図。 図１７中のXVIII部の拡大図。 第２実施例の半導体装置の第１の製造方法の流れを示すフローチャート。 半製品状態の半導体装置を示す図（ステップＳ２１０）。 半製品状態の半導体装置を示す図（ステップＳ２２０）。 半製品状態の半導体装置を示す図（ステップＳ２３０）。 半製品状態の半導体装置を示す図（ステップＳ２４０）。 半製品状態の半導体装置を示す図（ステップＳ２５０）。 半製品状態の半導体装置を示す図（ステップＳ２６０）。 完成した半導体装置を示す図（ステップＳ２７０）。 第２実施例の半導体装置の第２の製造方法の流れを示すフローチャート。 半製品状態の半導体装置を示す図（ステップＳ３１０）。 半製品状態の半導体装置を示す図（ステップＳ３２０）。 半製品状態の半導体装置を示す図（ステップＳ３３０）。 半製品状態の半導体装置を示す図（ステップＳ３４０）。 半製品状態の半導体装置を示す図（ステップＳ３５０）。 半製品状態の半導体装置を示す図（ステップＳ３６０）。 半製品状態の半導体装置を示す図（ステップＳ３７０）。
符号の説明
１０、１１０：半導体装置
１２、１１２：ショットキバリアダイオード構造部
１４、１１４：ｐｎダイオード構造部
２０、１２０：上部電極
２０ｃ：周縁部
２２、１２２：ショットキ電極
２４、１２４：オーミック電極
３０、１３０：半導体基板
３０ａ、１３０ａ：半導体基板の上面
３０ｂ、１３０ｂ：半導体基板の下面
３２、１３２：コンタクト層
３４、１３４：ドリフト層
３６、１３６：ｐ型半導体領域
１３６ａ：ｐ型半導体領域の第１部分領域
１３６ｂ：ｐ型半導体領域の第２部分領域
５０、１５０：下部電極

Claims (15)

  1. 半導体装置の製造方法であって、
    ｎ型の半導体基板にｐ型半導体領域をその半導体基板の上面の一部に露出するように形成するｐ型領域形成工程と、
    前記半導体基板の上面に露出するｎ型半導体領域にショットキ接触するショットキ電極を形成する第１電極形成工程と、
    前記半導体基板の上面に露出するｐ型半導体領域にオーミック接触するオーミック電極を、ショットキ電極とは異なる材料によって形成する第２電極形成工程を備え、
    前記第１電極形成工程は、前記第２電極形成工程よりも先に実施されることを特徴とする半導体装置の製造方法。
  2. 前記第２電極形成工程で形成されるオーミック電極は、前記第１電極形成工程で形成されるショットキ電極の少なくとも一部を、上方から覆うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１電極形成工程は、前記ｐ型領域形成工程よりも先に実施されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記ｐ型領域形成工程では、前記第１電極形成工程で形成したショットキ電極をマスクに用いて、ｐ型不純物の導入を行うことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１電極形成工程は、前記半導体基板の上面の一部又は全部に前記ショットキ電極を形成する工程と、形成した前記ショットキ電極に前記半導体基板の上面を露出する開口を形成する工程を有し、
    前記ｐ型領域形成工程では、前記ショットキ電極に形成した開口を通じて、前記半導体基板の上面からｐ型不純物の導入を行い、
    前記第２電極形成工程では、前記ショットキ電極に形成した開口を通じて、前記半導体基板の上面に前記オーミック電極を形成する、
    ことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記半導体基板には、ｎ型不純物を比較的に低濃度に含むドリフト層と、ｎ型不純物を比較的に高濃度に含むコンタクト層が、その上面側から順に形成されており、
    前記ドリフト層では、上面側におけるｎ型不純物の濃度よりも、コンタクト層側におけるｎ型不純物の濃度の方が、高くなっていることを特徴とする請求項１から５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記ｐ型領域形成工程で形成するｐ型半導体領域は、ｐ型不純物を比較的に高濃度に含む第１部分領域と、ｐ型不純物を比較的に低濃度に含む第２部分領域を有し、
    前記第１部分領域は、前記半導体基板の上面に露出するとともに、前記半導体基板のｎ型半導体領域から離間しており、
    前記第２部分領域は、前記第１部分領域の周囲に位置するとともに、前記半導体基板のｎ型半導体領域に隣接していることを特徴とする請求項１から６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記ｐ型領域形成工程は、
    前記半導体基板の上面に、ｐ型半導体領域の形成範囲よりも狭い開口を有するマスクを形成する工程と、
    前記マスクの開口を通じて、前記半導体基板に第１種類のｐ型不純物を導入する工程と、
    前記マスクの開口を通じて、前記半導体基板に第１種類のｐ型不純物よりも拡散係数が高い第２種類のｐ型不純物を導入する工程と、
    前記半導体基板に導入した第１種類及び第２種類のｐ型不純物を熱拡散させる熱処理工程と、
    を備えることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記ｐ型領域形成工程は、
    前記半導体基板の上面に、ｐ型半導体領域の形成範囲よりも狭い開口を有するマスクを形成する工程と、
    前記マスクの開口を通じて、前記半導体基板にｐ型不純物を導入する工程と、
    前記ｐ型不純物の導入後、前記マスクに等方性エッチングを行い、その開口を拡大させる工程と、
    前記マスクの拡大後の開口を通じて、前記半導体基板にｐ型不純物を導入する工程と、
    を備えることを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 前記半導体基板は、炭化珪素で構成されていることを特徴とする請求項１から９のいずれか一項に記載の半導体装置の製造方法。
  11. 請求項１から１０のいずれか一項に記載の製造方法によって製造された半導体装置。
  12. 上面の一部にｐ型半導体領域が露出するｎ型の半導体基板と、
    前記半導体基板の上面に露出するｎ型半導体領域にショットキ接触しているショットキ電極と、
    前記半導体基板の上面に露出するｐ型半導体領域にオーミック接触しているオーミック電極を備え、
    前記オーミック電極は、前記ショットキ電極と異なる材料で形成されているとともに、前記ショットキ電極の少なくとも一部を上方から覆う構造を有することを特徴とする半導体装置。
  13. 前記ｐ型半導体領域は、ｐ型不純物を比較的に高濃度に含む第１部分領域と、ｐ型不純物を比較的に低濃度に含む第２部分領域を有し、
    前記第１部分領域は、前記半導体基板の上面に露出するとともに、前記半導体基板のｎ型半導体領域から離間しており、
    前記第２部分領域は、前記第１部分領域の周囲に位置するとともに、前記半導体基板のｎ型半導体領域に隣接していることを特徴とする請求項１２に記載の半導体装置。
  14. 前記第１部分領域には、第１種類のｐ型不純物と、前記第１種類のｐ型不純物よりも拡散係数が高い第２種類のｐ型不純物が存在し、
    前記第２部分領域には、前記第１種類及び前記第２種類のｐ型不純物のうち、前記第２種類のｐ型不純物のみが存在することを特徴とする請求項１３に記載の半導体装置。
  15. 前記第１種類のｐ型不純物は、アルミニウムであり、
    前記第２種類のｐ型不純物は、ボロンであることを特徴とする請求項１４に記載の半導体装置。
JP2008317497A 2008-08-05 2008-12-12 半導体装置及びその製造方法 Expired - Fee Related JP5546759B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008317497A JP5546759B2 (ja) 2008-08-05 2008-12-12 半導体装置及びその製造方法
DE102009034953.7A DE102009034953B4 (de) 2008-08-05 2009-07-28 Halbleitervorrichtung und Verfahren zu deren Fertigung
US12/461,205 US8168485B2 (en) 2008-08-05 2009-08-04 Semiconductor device making method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008201495 2008-08-05
JP2008201495 2008-08-05
JP2008317497A JP5546759B2 (ja) 2008-08-05 2008-12-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010062513A true JP2010062513A (ja) 2010-03-18
JP5546759B2 JP5546759B2 (ja) 2014-07-09

Family

ID=41501546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008317497A Expired - Fee Related JP5546759B2 (ja) 2008-08-05 2008-12-12 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8168485B2 (ja)
JP (1) JP5546759B2 (ja)
DE (1) DE102009034953B4 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119585A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 半導体装置の製造方法
JP2011258662A (ja) * 2010-06-07 2011-12-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法、及び半導体装置
JP2012044006A (ja) * 2010-08-19 2012-03-01 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2012044005A (ja) * 2010-08-19 2012-03-01 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2012199537A (ja) * 2011-03-07 2012-10-18 Shindengen Electric Mfg Co Ltd ショットキーバリアダイオード
JP2013168549A (ja) * 2012-02-16 2013-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
JP2017152523A (ja) * 2016-02-24 2017-08-31 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP2018010988A (ja) * 2016-07-14 2018-01-18 トヨタ自動車株式会社 半導体装置とその製造方法
JP2020092282A (ja) * 2020-02-25 2020-06-11 ローム株式会社 ショットキーバリアダイオード
US10964825B2 (en) 2011-07-28 2021-03-30 Rohm Co., Ltd. Semiconductor device
US11929400B2 (en) 2019-07-29 2024-03-12 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
KR101051578B1 (ko) * 2009-09-08 2011-07-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR101702982B1 (ko) * 2010-07-19 2017-02-06 삼성에스디아이 주식회사 태양 전지 및 그 제조 방법
DE112013003692T5 (de) * 2012-03-30 2015-04-09 Mitsubishi Electric Corporation Halbleitervorrichtung
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
EP3038162B1 (en) * 2014-12-24 2019-09-04 ABB Schweiz AG Junction barrier Schottky rectifier
US9502522B1 (en) * 2016-02-29 2016-11-22 Chongqing Pingwei Enterprise Co., Ltd. Mass production process of high voltage and high current Schottky diode with diffused design
JP6786956B2 (ja) 2016-08-25 2020-11-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7427886B2 (ja) 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11309438B2 (en) 2019-12-10 2022-04-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7371507B2 (ja) 2020-01-22 2023-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
CN113410138B (zh) * 2021-06-15 2023-06-30 西安微电子技术研究所 一种低漏电SiC肖特基二极管及其制作方法
EP4340035A1 (en) * 2022-09-15 2024-03-20 Nexperia B.V. Mps diode having non-uniformly spaced wells and method for manufacturing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5649461B2 (ja) * 1976-12-27 1981-11-21
JPS58188158A (ja) * 1982-04-27 1983-11-02 Nec Corp 半導体装置とその製造方法
JPH0786621A (ja) * 1993-09-09 1995-03-31 Sansha Electric Mfg Co Ltd 複合ダイオード
JP2002359378A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2003510817A (ja) * 1999-09-22 2003-03-18 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
JP2005243715A (ja) * 2004-02-24 2005-09-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007324218A (ja) * 2006-05-30 2007-12-13 Toshiba Corp 半導体整流素子
JP2008103436A (ja) * 2006-10-18 2008-05-01 Rohm Co Ltd ショットキーバリアダイオードおよびその製造方法
WO2008053627A1 (en) * 2006-11-02 2008-05-08 Sumitomo Electric Industries, Ltd. OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
EP1203410B1 (de) * 1999-08-06 2011-11-02 Infineon Technologies AG Halbleitererzeugnis mit einem schottky-kontakt
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP2005191227A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7274083B1 (en) 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
JP4396724B2 (ja) * 2007-04-18 2010-01-13 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5649461B2 (ja) * 1976-12-27 1981-11-21
JPS58188158A (ja) * 1982-04-27 1983-11-02 Nec Corp 半導体装置とその製造方法
JPH0786621A (ja) * 1993-09-09 1995-03-31 Sansha Electric Mfg Co Ltd 複合ダイオード
JP2003510817A (ja) * 1999-09-22 2003-03-18 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
JP2002359378A (ja) * 2001-03-28 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2005243715A (ja) * 2004-02-24 2005-09-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007324218A (ja) * 2006-05-30 2007-12-13 Toshiba Corp 半導体整流素子
JP2008103436A (ja) * 2006-10-18 2008-05-01 Rohm Co Ltd ショットキーバリアダイオードおよびその製造方法
WO2008053627A1 (en) * 2006-11-02 2008-05-08 Sumitomo Electric Industries, Ltd. OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119585A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 半導体装置の製造方法
JP2011258662A (ja) * 2010-06-07 2011-12-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法、及び半導体装置
JP2012044006A (ja) * 2010-08-19 2012-03-01 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2012044005A (ja) * 2010-08-19 2012-03-01 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
JP2012199537A (ja) * 2011-03-07 2012-10-18 Shindengen Electric Mfg Co Ltd ショットキーバリアダイオード
US11355651B2 (en) 2011-07-28 2022-06-07 Rohm Co., Ltd. Semiconductor device
US10964825B2 (en) 2011-07-28 2021-03-30 Rohm Co., Ltd. Semiconductor device
US11664465B2 (en) 2011-07-28 2023-05-30 Rohm Co., Ltd. Semiconductor device
JP2013168549A (ja) * 2012-02-16 2013-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
JP2017152523A (ja) * 2016-02-24 2017-08-31 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP2018010988A (ja) * 2016-07-14 2018-01-18 トヨタ自動車株式会社 半導体装置とその製造方法
US11929400B2 (en) 2019-07-29 2024-03-12 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2020092282A (ja) * 2020-02-25 2020-06-11 ローム株式会社 ショットキーバリアダイオード
JP2022002333A (ja) * 2020-02-25 2022-01-06 ローム株式会社 ショットキーバリアダイオード
JP7166416B2 (ja) 2020-02-25 2022-11-07 ローム株式会社 ショットキーバリアダイオード
JP2022191488A (ja) * 2020-02-25 2022-12-27 ローム株式会社 ショットキーバリアダイオード
JP7455925B2 (ja) 2020-02-25 2024-03-26 ローム株式会社 ショットキーバリアダイオード

Also Published As

Publication number Publication date
US8168485B2 (en) 2012-05-01
JP5546759B2 (ja) 2014-07-09
DE102009034953A1 (de) 2010-02-11
US20100032730A1 (en) 2010-02-11
DE102009034953B4 (de) 2022-03-03

Similar Documents

Publication Publication Date Title
JP5546759B2 (ja) 半導体装置及びその製造方法
JP2009158519A (ja) 半導体装置及びその製造方法
JP5665912B2 (ja) 半導体装置及びその製造方法
JP5763514B2 (ja) スイッチング素子の製造方法
JP2007036052A (ja) 半導体整流素子
JP2009224603A (ja) ダイオードの製造方法
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
JP5047133B2 (ja) 半導体装置の製造方法
JP6125748B2 (ja) 半導体装置
JP2009224485A (ja) ダイオードとその製造方法
JP5669712B2 (ja) 半導体装置の製造方法
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
JP4532853B2 (ja) 半導体装置
JP5377548B2 (ja) 半導体整流装置
JP5665361B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
JP6138619B2 (ja) 半導体装置の製造方法および半導体装置
US8901622B2 (en) Semiconductor device and method for fabricating the same
US10854762B2 (en) Semiconductor device
US9041143B2 (en) Semiconductor devices
JP2007184439A (ja) 半導体装置
JP7276078B2 (ja) ショットキーバリアダイオードとその製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
JP5806129B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140514

R151 Written notification of patent or utility model registration

Ref document number: 5546759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees