JP6138619B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP6138619B2 JP6138619B2 JP2013157692A JP2013157692A JP6138619B2 JP 6138619 B2 JP6138619 B2 JP 6138619B2 JP 2013157692 A JP2013157692 A JP 2013157692A JP 2013157692 A JP2013157692 A JP 2013157692A JP 6138619 B2 JP6138619 B2 JP 6138619B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- gate region
- gate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 40
- 238000005468 ion implantation Methods 0.000 claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 34
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 7
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 43
- 229910052814 silicon oxide Inorganic materials 0.000 description 43
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 24
- 239000010936 titanium Substances 0.000 description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 238000001459 lithography Methods 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 238000000137 annealing Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000010374 somatic cell nuclear transfer Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 102100032912 CD44 antigen Human genes 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 108010069264 keratinocyte CD44 Proteins 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
実施の形態1における縦型JFETを有する半導体装置を図1〜図3を用いて説明する。なお、実施の形態1で用いる基板には、シリコン単体よりもバンドギャップの広い材料として、例えば炭化シリコン(SiC)を用いている。
実施の形態2が前述した実施の形態1と相違する点は、縦型JFETのゲート領域の上面にシリサイド層が形成されていることである。すなわち、実施の形態2における縦型JFETを有する半導体装置の基本的な構成は、前述した実施の形態1における縦型JFETを有する半導体装置と同一である。しかし、実施の形態2における縦型JFETでは、ゲート領域の上面にシリサイド層が形成されている。
DE ドレイン電極
DR ドレイン領域
EPI エピタキシャル層
FR ドリフト領域
GCNT ゲートコンタクトホール
GE ゲート電極
GP ゲートパッド
GR,GR1,GR2 ゲート領域
ISL 層間絶縁膜
Lch,Lch1,Lch2 チャネル長
NSD,NSG,NSPG,NSS ニッケルシリサイド(NiSi)膜
PGR ゲート引出し領域
RP1,RP2 レジストパターン
SCNT ソースコンタクトホール
SE ソース電極
SO1〜SO6 酸化シリコン膜
SP ソースパッド
SR ソース領域
SUB 基板
TC スルーホール
TE ターミネーション領域
TN 窒化チタン膜
Wch チャネル幅
Claims (13)
- (a)炭化シリコンからなる第1導電型の基板を準備する工程、
(b)前記基板の表面に前記第1導電型のエピタキシャル層を形成する工程、
(c)第1イオン注入により、前記第1導電型の不純物を前記エピタキシャル層に導入して、前記エピタキシャル層の上面から第1深さを有するソース領域を形成する工程、
(d)第2イオン注入により、前記第1導電型と異なる第2導電型の不純物を前記ソース領域の下の前記エピタキシャル層に導入して、複数のゲート領域を第1方向に互いに離間して形成する工程、
(e)第1エッチングにより、前記ゲート領域の上面の上に位置する前記ソース領域を除去する工程、
(f)前記(e)工程の後、前記ゲート領域の側面のエッチング速度が前記ゲート領域の中央のエッチング速度よりも遅い第2エッチングにより、前記ゲート領域の上面を加工する工程、
(g)前記ソース領域と電気的に接続するソース電極を形成する工程、
(h)前記ゲート領域と電気的に接続するゲート電極を形成する工程、
(i)前記基板の裏面と電気的に接続するドレイン電極を形成する工程、
を含む、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(e)工程では、前記ゲート領域の上面は、前記基板の表面に対して平行に形成され、
前記(f)工程では、前記ゲート領域の上面は、前記第1方向に沿った断面において、前記ゲート領域の側面から前記ゲート領域の中央に向かって低くなる傾斜を有して形成される、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(d)工程では、前記ゲート領域の下面は、前記基板の表面に対して平行に形成され、前記ゲート領域の側面は、前記基板の表面に対して垂直に形成される、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(f)工程では、前記第1方向に沿った断面において、前記ゲート領域の上面の形状は、V字形状、U字形状、または中央部分が前記基板の表面に対して平行で、前記中央部分から両側面に向かって傾斜を有する形状である、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記ゲート領域は、前記第2導電型の不純物のイオン注入を複数回行うことにより形成され、前記ゲート領域の側面における上面から下面へ向かう方向の濃度分布が均一である、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記(f)工程と前記(g)工程との間に、
(j)前記エピタキシャル層の上面に絶縁膜および窒化チタン膜を順次形成する工程、
(k)前記窒化チタン膜をエッチングして、前記ソース領域の側壁に前記窒化チタン膜からなるサイドウォールを形成する工程、
(l)露出している前記絶縁膜を除去して、前記ゲート領域の上面および前記ソース領域の上面を露出させる工程、
(m)前記ゲート領域の上面および前記ソース領域の上面に選択的にシリサイド層を形成する工程、
(n)前記サイドウォールを除去する工程、
を含む、半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記シリサイド層はニッケルシリサイドからなる、半導体装置の製造方法。 - 炭化シリコンからなる第1導電型の基板と、
前記基板の表面に形成された前記第1導電型のエピタキシャル層と、
前記エピタキシャル層の上面から第1深さを有して、第1方向に互いに離間して前記エピタキシャル層に設けられた複数の前記第1導電型のソース領域と、
前記複数のソース領域の下の前記エピタキシャル層に位置する複数のチャネル形成領域と、
隣り合う前記チャネル形成領域の間の前記エピタキシャル層に設けられた複数の前記第1導電型と異なる第2導電型のゲート領域と、
前記複数のソース領域と電気的に接続するように形成されたソース電極と、
前記複数のゲート領域と電気的に接続するように形成されたゲート電極と、
前記基板の裏面と電気的に接続するように形成されたドレイン電極と、
を備え、
前記ゲート領域の上面は、前記ソース領域と前記チャネル形成領域との境界よりも下に位置し、前記第1方向に沿った断面において、前記ゲート領域の側面から前記ゲート領域の中央に向かって低くなる傾斜を有し、
前記ゲート領域の下面は、前記基板の表面に対して平行であり、
前記ゲート領域の側面は、前記基板の表面に対して垂直である、半導体装置。 - 請求項8記載の半導体装置において、
前記第1方向に沿った断面において、前記ゲート領域の上面の形状は、V字形状、U字形状、または中央部分が前記基板の表面に対して平行で、前記中央部分から両側面に向かって傾斜を有する形状である、半導体装置。 - 請求項8記載の半導体装置において、
前記ゲート領域の側面における下面から上面までの距離が、前記ゲート領域の中央における下面から上面までの距離よりも長い、半導体装置。 - 請求項8記載の半導体装置において、
前記ゲート領域の側面における上面から下面へ向かう方向の濃度分布が均一である、半導体装置。 - 請求項8記載の半導体装置において、
前記ゲート領域の上面にシリサイド層を有する、半導体装置。 - 請求項12記載の半導体装置において、
前記シリサイド層はニッケルシリサイドからなる、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013157692A JP6138619B2 (ja) | 2013-07-30 | 2013-07-30 | 半導体装置の製造方法および半導体装置 |
US14/325,614 US9466734B2 (en) | 2013-07-30 | 2014-07-08 | Method of manufacturing semiconductor device and semiconductor device |
CN201410368009.8A CN104347428A (zh) | 2013-07-30 | 2014-07-30 | 制造半导体器件的方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013157692A JP6138619B2 (ja) | 2013-07-30 | 2013-07-30 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015028994A JP2015028994A (ja) | 2015-02-12 |
JP6138619B2 true JP6138619B2 (ja) | 2017-05-31 |
Family
ID=52426865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013157692A Active JP6138619B2 (ja) | 2013-07-30 | 2013-07-30 | 半導体装置の製造方法および半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9466734B2 (ja) |
JP (1) | JP6138619B2 (ja) |
CN (1) | CN104347428A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6324838B2 (ja) * | 2014-08-04 | 2018-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9543304B2 (en) * | 2015-04-02 | 2017-01-10 | Stmicroelectronics, Inc. | Vertical junction FinFET device and method for manufacture |
JP6535204B2 (ja) * | 2015-04-23 | 2019-06-26 | 株式会社タムラ製作所 | Ga2O3系結晶膜の形成方法 |
JP6867188B2 (ja) * | 2017-02-27 | 2021-04-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4423068C1 (de) * | 1994-07-01 | 1995-08-17 | Daimler Benz Ag | Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung |
US5702987A (en) * | 1996-08-26 | 1997-12-30 | Chartered Semiconductor Manufacturing Pte Ltd | Method of manufacture of self-aligned JFET |
JP2003209263A (ja) | 2002-01-11 | 2003-07-25 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
JP4230869B2 (ja) * | 2003-09-25 | 2009-02-25 | 株式会社東芝 | 高耐圧半導体装置 |
JP4777676B2 (ja) * | 2005-03-23 | 2011-09-21 | 本田技研工業株式会社 | 接合型半導体装置および接合型半導体装置の製造方法 |
JP4996828B2 (ja) * | 2005-03-23 | 2012-08-08 | 本田技研工業株式会社 | 接合型半導体装置の製造方法 |
JP2007142243A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 窒化物半導体電界効果トランジスタ及びその製造方法 |
US7314799B2 (en) * | 2005-12-05 | 2008-01-01 | Semisouth Laboratories, Inc. | Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making |
NZ592399A (en) * | 2008-11-05 | 2013-12-20 | Power Integrations Inc | Vertical junction field effect transistors having sloped sidewalls and methods of making |
JP2010147405A (ja) | 2008-12-22 | 2010-07-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2010119789A1 (ja) * | 2009-04-13 | 2010-10-21 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
EP2510539A4 (en) * | 2009-12-08 | 2013-07-31 | Ss Sc Ip Llc | METHOD FOR PRODUCING SEMICONDUCTOR DEVICES WITH IMPLANTED SIDE WALLS AND DEVICES MADE IN THIS METHOD |
JP5607947B2 (ja) * | 2010-02-17 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
DE102010038736A1 (de) * | 2010-07-30 | 2012-02-02 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zum Steuern der kritischen Abmessungen von Gräben in einem Metallisierungssystem eines Halbleiterbauelements während des Ätzens einer Ätzstoppschicht |
-
2013
- 2013-07-30 JP JP2013157692A patent/JP6138619B2/ja active Active
-
2014
- 2014-07-08 US US14/325,614 patent/US9466734B2/en active Active
- 2014-07-30 CN CN201410368009.8A patent/CN104347428A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2015028994A (ja) | 2015-02-12 |
US9466734B2 (en) | 2016-10-11 |
CN104347428A (zh) | 2015-02-11 |
US20150035015A1 (en) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6874797B2 (ja) | 半導体装置 | |
US10236372B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP6759563B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5544918B2 (ja) | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 | |
JP6477912B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP6140823B2 (ja) | 炭化珪素半導体装置 | |
JP6855793B2 (ja) | 半導体装置 | |
JP7029710B2 (ja) | 半導体装置 | |
JP6073719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2016072482A (ja) | 半導体装置およびその製造方法 | |
JP7537483B2 (ja) | 半導体装置 | |
WO2016052203A1 (ja) | 半導体装置 | |
JP2011040675A (ja) | 半導体装置 | |
JP6848382B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2013114477A1 (ja) | 半導体装置及びその製造方法 | |
WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
JP5971218B2 (ja) | 半導体装置 | |
JP6138619B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5997426B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012064741A (ja) | 半導体装置およびその製造方法 | |
JP6005903B2 (ja) | 半導体装置の製造方法 | |
JP6549972B2 (ja) | 半導体装置およびその製造方法 | |
JP2016058661A (ja) | 半導体装置 | |
JP5223040B1 (ja) | 半導体装置及びその製造方法 | |
JP2009194165A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6138619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |