JP2012199537A - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP2012199537A JP2012199537A JP2012049003A JP2012049003A JP2012199537A JP 2012199537 A JP2012199537 A JP 2012199537A JP 2012049003 A JP2012049003 A JP 2012049003A JP 2012049003 A JP2012049003 A JP 2012049003A JP 2012199537 A JP2012199537 A JP 2012199537A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- semiconductor
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 230000002093 peripheral effect Effects 0.000 claims description 15
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ジャンクションバリアショットキー構造をもつダイオードにおいて、ショットキー接合部の逆サージ耐量を改善することが可能なショットキーバリアダイオードを提供する。
【解決手段】ガードリング層１５に隣接した第二半導体層１６１と、この第二半導体層１６１に隣接する第二半導体層１６２との間に跨るように、基板１１の中心領域Ａｃにおいて第三絶縁層２３が形成されている。即ち、第二半導体層１６１と第二半導体層１６２との間で、基板１１の一面（一方の主面）１１ａに露呈された第一半導体層１３を覆うように第三絶縁層２３が形成される。これによって、第三絶縁層２３は、第二半導体層１６１と第二半導体層１６２との間で基板１１の一面１１ａに露呈された第一半導体層１３と、金属層１４との間を電気的に絶縁する。
【選択図】図２
【解決手段】ガードリング層１５に隣接した第二半導体層１６１と、この第二半導体層１６１に隣接する第二半導体層１６２との間に跨るように、基板１１の中心領域Ａｃにおいて第三絶縁層２３が形成されている。即ち、第二半導体層１６１と第二半導体層１６２との間で、基板１１の一面（一方の主面）１１ａに露呈された第一半導体層１３を覆うように第三絶縁層２３が形成される。これによって、第三絶縁層２３は、第二半導体層１６１と第二半導体層１６２との間で基板１１の一面１１ａに露呈された第一半導体層１３と、金属層１４との間を電気的に絶縁する。
【選択図】図２
Description
本発明は、ショットキーバリアダイオードに関し、詳しくは、ショットキーバリアダイオードの逆サージ耐量を改善する技術に関する。
本願は、２０１１年３月７日に、日本に出願された特願２０１１−０４９６２１号に基づき優先権を主張し、その内容をここに援用する。
本願は、２０１１年３月７日に、日本に出願された特願２０１１−０４９６２１号に基づき優先権を主張し、その内容をここに援用する。
ショットキーバリアダイオード（以下、ＳＢＤと称する）は、半導体層と金属層とをショットキー接合させたショットキー障壁の整流作用を利用した半導体素子である。ＳＢＤは、一般的なＰＮ接合ダイオードより高速動作が可能で、順方向電圧降下が小さいという特性を持つ。
こうしたＳＢＤを備えたスイッチング電源では、例えば、非常時における緊急停止などを行うと、ｎ型半導体層から金属層に向けて印加される逆方向電圧が、ＳＢＤの耐圧上限（以下、逆サージ耐量と称する）を超えてしまう場合がある。逆方向電圧が逆サージ耐量を超えてしまうとＳＢＤの破壊を招く懸念がある。
逆サージ耐量を改善するダイオードの一例として、図１に示すジャンクションバリアショットキー（Junction Barrier Schottky：以下ＪＢＳと称する）構造を採用したダイオードが知られている。
図４に、従来のＪＢＳダイオードの一例を示す。ＪＢＳダイオード１００は、例えば、ＳｉＣなどからなる半導体基板１０１の一面に形成されたｎ型半導体層１０２に、金属層１０３がショットキー接合されている。また、この金属層１０３の周縁付近から外側には絶縁層１０４が形成されている。そして、金属層１０３と絶縁層１０４との接続部分、即ち絶縁層１０４の周縁部分に重なるように、Ｐ型半導体からなるガードリング層１０５が形成されている。こうしたガードリング層１０５は、ｎ型半導体層１０２にイオン注入等で不純物を拡散することによって形成され、ショットキー接合されたｎ型半導体層１０２と金属層１０３との周縁領域で生じる電界集中を緩和する。
図４に、従来のＪＢＳダイオードの一例を示す。ＪＢＳダイオード１００は、例えば、ＳｉＣなどからなる半導体基板１０１の一面に形成されたｎ型半導体層１０２に、金属層１０３がショットキー接合されている。また、この金属層１０３の周縁付近から外側には絶縁層１０４が形成されている。そして、金属層１０３と絶縁層１０４との接続部分、即ち絶縁層１０４の周縁部分に重なるように、Ｐ型半導体からなるガードリング層１０５が形成されている。こうしたガードリング層１０５は、ｎ型半導体層１０２にイオン注入等で不純物を拡散することによって形成され、ショットキー接合されたｎ型半導体層１０２と金属層１０３との周縁領域で生じる電界集中を緩和する。
一方、ガードリング層１０５の内側、即ち中心領域にはＪＢＳ構造が形成される。例えば、ガードリング層１０５の内側に、所定の間隔ごとにｐ型半導体からなる第二半導体層１０６が複数形成される。こうしたｎ型半導体層１０２との間でｐｎ接合された第二半導体層１０６は、ｎ型半導体層１０２と金属層１０３とのショットキー接合部や、その周辺の絶縁層１０４よりも耐圧が低くなるように設計される。これにより、第二半導体層１０６からなるＪＢＳに逆方向電流（逆サージ）の負荷を誘引し、ショットキー接合部の逆サージ耐量を改善することができるとされている（例えば、非特許文献１を参照）。
Material Science Forum Vols.527-529(2006),pp1155-1158
しかしながら、上述したような従来のＪＢＳダイオードでは、ｐ型の第二半導体層がｎ型半導体層と金属層とのショットキー接合部に近接して配置されているために、ショットキー接合部から第二半導体層に沿って空乏層が延びてしまう。これによって、第二半導体層の耐圧を充分に小さくすることができなくなる。結果的に、こうした従来のＪＢＳ構造をもつＳＢＤでは、実際には周縁領域での電界集中は殆ど緩和されず、逆サージ耐量を改善するには至っていない。
本発明は上記課題に鑑みてなされたものであり、ジャンクションバリアショットキー構造をもつダイオードにおいて、ショットキー接合部の逆サージ耐量を改善することが可能なショットキーバリアダイオードを提供することを目的とする。
上記課題を解決するために、本発明のいくつかの態様は、次のようなショットキーバリアダイオードを提供した。
本発明の一実施形態に係るショットキーバリアダイオードは、炭化珪素からなる基板と、前記基板に含まれ、該基板の第一面隣接するｎ型半導体からなる第一半導体層と、該第一半導体層にショットキー接合された金属層と、該金属層の周縁領域に接して外側に広がる第一絶縁層と、該第一絶縁層と前記金属層とが接する周縁領域に沿って、前記第一半導体層内に形成されたｐ型半導体からなるガードリング層と、該ガードリング層から前記基板の中心領域に向かって、前記第一半導体層内に第１の間隔ごとに複数形成されたｐ型半導体からなる第二半導体層と、前記基板の第一面上にあり、前記ガードリング層と該ガードリング層に隣接した前記第二半導体層との間に形成された第二絶縁層と、前記基板の第一面上にあり、互いに隣接する前記第二半導体層どうしの間に形成された第三絶縁層と、を備える。
本発明の一実施形態に係るショットキーバリアダイオードは、炭化珪素からなる基板と、前記基板に含まれ、該基板の第一面隣接するｎ型半導体からなる第一半導体層と、該第一半導体層にショットキー接合された金属層と、該金属層の周縁領域に接して外側に広がる第一絶縁層と、該第一絶縁層と前記金属層とが接する周縁領域に沿って、前記第一半導体層内に形成されたｐ型半導体からなるガードリング層と、該ガードリング層から前記基板の中心領域に向かって、前記第一半導体層内に第１の間隔ごとに複数形成されたｐ型半導体からなる第二半導体層と、前記基板の第一面上にあり、前記ガードリング層と該ガードリング層に隣接した前記第二半導体層との間に形成された第二絶縁層と、前記基板の第一面上にあり、互いに隣接する前記第二半導体層どうしの間に形成された第三絶縁層と、を備える。
前記第二半導体層は、Ｐ＋型半導体領域と、Ｐ−型半導体領域とから構成されていてもよい。
前記第一絶縁層、前記第二絶縁層、および前記第三絶縁層は、前記第一半導体層に重ねて形成した均一に広がる絶縁体をパターニングしてなる構造を有していてもよい。
前記第一絶縁層は、半導体酸化物から構成されていてもよい。
前記ショットキーバリアダイオードは、前記第一面上にあり、前記第二半導体層と接合されるオーミック電極をさらに備えてもよい。
前記第二絶縁層が平面視で前記第三絶縁層を囲み、前記第一絶縁層が平面視で前記第二絶縁層を囲むように構成されていてもよい。
前記第一絶縁層が前記ガードリングの外縁部分を覆い、前記金属層が前記ガードリングの内縁部分と接するように構成されていてもよい。
前記第一絶縁層、前記第二絶縁層、および前記第三絶縁層は、前記第一半導体層に重ねて形成した均一に広がる絶縁体をパターニングしてなる構造を有していてもよい。
前記第一絶縁層は、半導体酸化物から構成されていてもよい。
前記ショットキーバリアダイオードは、前記第一面上にあり、前記第二半導体層と接合されるオーミック電極をさらに備えてもよい。
前記第二絶縁層が平面視で前記第三絶縁層を囲み、前記第一絶縁層が平面視で前記第二絶縁層を囲むように構成されていてもよい。
前記第一絶縁層が前記ガードリングの外縁部分を覆い、前記金属層が前記ガードリングの内縁部分と接するように構成されていてもよい。
本発明のショットキーバリアダイオードによれば、第二絶縁層、第三絶縁層によって、第一半導体層と金属層とのショットキー接合部から、第二半導体層の側面に沿って空乏層が延びることを防止する。
これによって、第一半導体層と金属層とのショットキー接合部における逆サージ耐量が大きく改善される。例えば、第一半導体層から金属層に向かって印加される逆方向電圧が生じても、第二絶縁層、第三絶縁層によって空乏層の延びが抑制されることにより第二半導体層部に電界が集中し耐圧が低くなり、第二半導体層に逆サージ電流が流れることで逆サージ耐量が増加するので、ショットキーバリアダイオードの逆方向電圧による損傷を防止することが可能になる。
以下、図面を参照して、本発明に係るショットキーバリアダイオードの一実施形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図１Ａおよび図１Ｂは、本発明のショットキーバリアダイオードの一実施形態を示す平面図および断面図である。
この実施形態に係るショットキーバリアダイオード（以下、ダイオードと称する）１０は、炭化珪素（ＳｉＣ）からなる基板１１を備えている。この基板１１は、例えば、高濃度の不純物を含んだｎ＋型ＳｉＣからなる高濃度半導体層（ｎ型領域）１２と、低濃度の不純物を含んだｎ−型ＳｉＣからなる第一半導体層１３とを積層してなる。なお、以下の説明では、基板１１の互いに対向する二つの面のうち、第一半導体層１３（ｎ−型ＳｉＣ層）１３が隣接する面を基板１１の第一面（一方の主面）１１ａとし、高濃度半導体層（ｎ＋型ＳｉＣ層）１２が隣接する面を基板１１の第二面（他方の主面）１１ｂとする。
この実施形態に係るショットキーバリアダイオード（以下、ダイオードと称する）１０は、炭化珪素（ＳｉＣ）からなる基板１１を備えている。この基板１１は、例えば、高濃度の不純物を含んだｎ＋型ＳｉＣからなる高濃度半導体層（ｎ型領域）１２と、低濃度の不純物を含んだｎ−型ＳｉＣからなる第一半導体層１３とを積層してなる。なお、以下の説明では、基板１１の互いに対向する二つの面のうち、第一半導体層１３（ｎ−型ＳｉＣ層）１３が隣接する面を基板１１の第一面（一方の主面）１１ａとし、高濃度半導体層（ｎ＋型ＳｉＣ層）１２が隣接する面を基板１１の第二面（他方の主面）１１ｂとする。
基板１１の第一面（一方の主面）１１ａには、第一半導体層１３にショットキー接合された金属層（ショットキー電極）１４が重ねて形成される。この金属層１４は、例えば、Ｍｏ（モリブデン）、Ｔｉ（チタン）等の一種類の金属材料からなる。また、金属層１４は、基板１１の第一面１１ａ側のうち、後述する第一絶縁層２１によって囲まれた領域全体に形成され、さらに、その周縁領域は、第一絶縁層２１に重なるように形成されている。
基板１１の第一面（一方の主面）１１ａには、金属層１４の周縁領域に接して外側に広がる第一絶縁層２１が形成されている。この第一絶縁層２１は、例えば、シリコン酸化膜等によって、リング状に形成されていればよい。
第一絶縁層２１と金属層１４とが接する基板１１の周縁領域Ａｅには、第一半導体層１３に対して平面視リング状となるようにｐ型半導体からなるガードリング層（ｐ型リサーフ層）１５が形成される。ガードリング層１５は、例えばＡｌ（アルミニウム）イオンやＢ（ボロン）を不純物として用いた構成であればよい。第一絶縁層２１は、リング状とされたガードリング層１５の外縁部分を覆うように配されており、ガードリング層１５の内縁部分は第一絶縁層２１によって覆われず、金属層１４と接する。
第一半導体層１３には、ガードリング層１５よりも内側である基板１４の中心領域Ａｃに向かって、所定の間隔（第１の間隔）ごとにｐ型半導体からなる第二半導体層１６が複数形成されている。
こうした構成によって、金属層１４は、ｎ−型ＳｉＣからなる第一半導体層１３の表面、複数のｐ型半導体からなる第二半導体層１６、およびｐ型半導体からなるガードリング層１５に接触する。そして、金属層１４は、第一半導体層１３に対しては、ショットキー接触で接続される。また、金属層１４は、オーミック層２４、第二半導体層１６、ガードリング層１５に対してはオーミック接触で接続される。なお、オーミック層２４は、ＮｉやＴｉやＡｌ等を焼鈍して形成される。
一方、基板１１の第二面（他方の主面）１１ｂには、高濃度半導体層１２に重ねて、オーミック電極１８が形成されている。オーミック電極１８は、例えば、Ｎｉ、Ｔｉ等の金属材料からなり、ｎ＋型ＳｉＣからなる高濃度半導体層１２に対して、オーミック接触で接続されている。
図２は、ダイオードの周縁領域から中心領域に至る部分を拡大した、積層方向に沿った要部断面図である。
ガードリング層１５は、例えば、Ｐ＋型領域１５ａと、このＰ＋型領域１５ａの外縁を包むように形成されたＰ−型領域１５ｂとから構成されている。また、ガードリング層１５よりも内側である基板１４の中心領域Ａｃに向かって、所定の間隔（第１の間隔）ごとに形成された複数の第二半導体層１６のうち、例えば、ガードリング層１５に近い第二半導体層１６１，１６２も、それぞれＰ＋型領域１６ａと、このＰ＋型領域１６ａの外縁を包むように形成されたＰ−型領域１６ｂとから構成されている。
ガードリング層１５は、例えば、Ｐ＋型領域１５ａと、このＰ＋型領域１５ａの外縁を包むように形成されたＰ−型領域１５ｂとから構成されている。また、ガードリング層１５よりも内側である基板１４の中心領域Ａｃに向かって、所定の間隔（第１の間隔）ごとに形成された複数の第二半導体層１６のうち、例えば、ガードリング層１５に近い第二半導体層１６１，１６２も、それぞれＰ＋型領域１６ａと、このＰ＋型領域１６ａの外縁を包むように形成されたＰ−型領域１６ｂとから構成されている。
また、基板１１の第一面（一方の主面）１１ａにおいて、ガードリング層１５を構成するＰ＋型領域１５ａに接合されるように、オーミック電極２４が形成されている。オーミック電極２４は、例えばＮｉ，Ｔｉ，Ａｌ等を焼鈍していればよい。
更に、基板１１の第一面（一方の主面）１１ａにおいて、複数の第二半導体層１６のうち、それぞれのＰ＋型領域１６ａに接合されるようにオーミック電極２４が形成されている。こうしたオーミック電極２４も、例えば、Ｎｉ，Ｔｉ，Ａｌ等を焼鈍していればよい。
基板１１の第一面（一方の主面）１１ａには、少なくともガードリング層１５と、このガードリング層１５に隣接した第二半導体層１６１との間に跨るように、基板１１の周縁領域Ａｅにおいて第二絶縁層２２が形成されている。即ち、ガードリング層１５と、ガードリング層１５に隣接した第二半導体層１６１との間で、基板１１の第一面（一方の主面）１１ａに露呈された第一半導体層１３を覆うように第二絶縁層２２が形成される。
更に、ガードリング層１５に隣接した第二半導体層１６１と、この第二半導体層１６１に隣接する第二半導体層１６２との間に跨るように、基板１１の中心領域Ａｃにおいて第三絶縁層２３が形成されている。即ち、第二半導体層１６１と第二半導体層１６２との間で、基板１１の第一面（一方の主面）１１ａに露呈された第一半導体層１３を覆うように第三絶縁層２３が形成される。これによって、第三絶縁層２３は、第二半導体層１６１と第二半導体層１６２との間で基板１１の第一面１１ａに露呈された第一半導体層１３と、金属層１４との間を電気的に絶縁する。
なお、第二絶縁層２２は、基板１１の第一面（一方の主面）１１ａに露呈されたガードリング層１５のＰ−型領域１５ｂ、および第二半導体層１６１のＰ−型領域１６ｂまで覆うように形成することが好ましい。
同様に、第三絶縁層２３は、基板１１の第一面（一方の主面）１１ａに露呈された第二半導体層１６１のＰ−型領域１６ｂ、および第二半導体層１６２のＰ−型領域１６ｂまで覆うように形成することが好ましい。
同様に、第三絶縁層２３は、基板１１の第一面（一方の主面）１１ａに露呈された第二半導体層１６１のＰ−型領域１６ｂ、および第二半導体層１６２のＰ−型領域１６ｂまで覆うように形成することが好ましい。
第二絶縁層２２や第三絶縁層２３は、例えば、シリコン酸化膜等をリング状に形成したものであればよい。他にも、第二絶縁層２２や第三絶縁層２３は、金属酸化物や樹脂などの誘電材料から構成されていればよい。
また、図１Ａに示されるように、第一絶縁層２１は平面視で第二絶縁層２２を囲み、第二絶縁層２２は平面視で第三絶縁層２３を囲んでいる。
また、図１Ａに示されるように、第一絶縁層２１は平面視で第二絶縁層２２を囲み、第二絶縁層２２は平面視で第三絶縁層２３を囲んでいる。
なお、第三絶縁層２３は、基板１１の中心に向けて配列された複数の第二半導体層１６のそれぞれの間に、更に複数形成されていても良い。
また、第一絶縁層２１、第二絶縁層２２、および第三絶縁層２３は、第一半導体層１３に重ねて形成した均一に広がる絶縁体をパターニングして形成されてもよい。
また、第一絶縁層２１、第二絶縁層２２、および第三絶縁層２３は、第一半導体層１３に重ねて形成した均一に広がる絶縁体をパターニングして形成されてもよい。
以上のような構成の本発明のダイオード１０の作用を説明する。
Ｐ型半導体からなるガードリング層１５は、ショットキー接合されたｎ型半導体からなる第一半導体層１３と金属層１４との周縁領域Ａｅで生じる電界集中を緩和させる。
Ｐ型半導体からなるガードリング層１５は、ショットキー接合されたｎ型半導体からなる第一半導体層１３と金属層１４との周縁領域Ａｅで生じる電界集中を緩和させる。
一方、ガードリング層１５の内側、即ち中心領域Ａｃに所定の間隔ごとに形成され、第一半導体層１３との間でｐｎ接合された複数の第二半導体層１６は、第一半導体層１３と金属層１４とのショットキー接合部や、その周辺の第一絶縁層２１よりも耐圧が低くなるように設計されている。これにより、複数の第二半導体層１６と第一半導体層１３との間のｐｎ接合に逆方向電流（逆サージ）の負荷を誘引することで、逆サージ耐量を改善することができる。
そして、本発明のダイオード１０においては、第二絶縁層２２や第三絶縁層２３によって、第一半導体層１３と金属層１４とのショットキー接合部から、第二半導体層１６１，１６２の側面、即ち、第二半導体層１６１，１６２を構成するＰ−型領域１６ｂに沿って空乏層が延びることを防止する。
即ち、ＪＢＳ構造のダイオード１０においては、第一半導体層１３と金属層１４とのショットキー接合部から空乏層が延びてしまうと、ダイオードの周縁領域での電界集中が緩和されず、逆サージ耐量は改善されない。しかしながら、ガードリング層１５とこれに隣接する第二半導体層１６１との間に第二絶縁層２２を、および第二半導体層１６１とこれに隣接する第二半導体層１６１との間に第三絶縁層２３をそれぞれ形成することによって、第二半導体層１６１，１６２を構成するＰ−型領域１６ｂに沿って空乏層が延びることを阻止する。
特に、第二絶縁層２２、第三絶縁層２３が、第二半導体層１６を構成するＰ−型領域１６ｂまで覆うように形成されているので、Ｐ−型領域１６ｂに沿って空乏層が延びることを確実に防止することができる。
これによって、第一半導体層１３と金属層１４とのショットキー接合部における逆サージ耐量が大きく改善される。例えば、第一半導体層１３から金属層１４に向かって印加される逆方向電圧が生じても、第二絶縁層２２、第三絶縁層２３によって空乏層の延びが抑制される。その結果、第二半導体層部に電界が集中し、第一半導体層１３と金属層１４とのショットキー接合部における耐圧が低くなる。これにより、このｐｎ接合に逆方向電流（逆サージ）の負荷が誘引され、逆サージ耐量が増加するので、ダイオード１０の損傷を防止することが可能になる。
以下、本発明の効果を検証した実施例を示す。
この実施例では、Material Science Forum Vols. 353-356 (2000), pp675-678に示した構造のＪＢＳダイオードを比較例１、特許第３７０８０５７号公報およびMaterial Science Forum Vols. 527-529 (2006), pp1155-1158の構造を併せ持ったＪＢＳダイオードを比較例２とした。また、図１に示した本発明の一実施形態に係るダイオード１０を実施例とした。そして、比較例１、２および実施例におけるそれぞれダイオードの逆サージ耐量を測定した。こうした検証結果を図３に示す。
この実施例では、Material Science Forum Vols. 353-356 (2000), pp675-678に示した構造のＪＢＳダイオードを比較例１、特許第３７０８０５７号公報およびMaterial Science Forum Vols. 527-529 (2006), pp1155-1158の構造を併せ持ったＪＢＳダイオードを比較例２とした。また、図１に示した本発明の一実施形態に係るダイオード１０を実施例とした。そして、比較例１、２および実施例におけるそれぞれダイオードの逆サージ耐量を測定した。こうした検証結果を図３に示す。
図３に示した本発明の検証結果によれば、従来のＪＢＳダイオードである比較例１、２と比べて、本発明の実施例のダイオードは、逆サージ耐量が大幅に改善されていることが確認された。
１０…ショットキーバリアダイオード、１１…基板、１３…第一半導体層、１４…金属層、１５…ガードリング層、１６…第二半導体層、２１…第一絶縁層、２２…第二絶縁層、２３…第三絶縁層。
Claims (7)
- 炭化珪素からなる基板と、
前記基板に含まれ、該基板の第一面に隣接するｎ型半導体からなる第一半導体層と、
該第一半導体層にショットキー接合された金属層と、
該金属層の周縁領域に接して外側に広がる第一絶縁層と、
該第一絶縁層と前記金属層とが接する周縁領域に沿って、前記第一半導体層内に形成されたｐ型半導体からなるガードリング層と、
該ガードリング層から前記基板の中心領域に向かって、前記第一半導体層内に第１の間隔ごとに複数形成されたｐ型半導体からなる第二半導体層と、
前記基板の第一面上にあり、前記ガードリング層と該ガードリング層に隣接した前記第二半導体層との間に形成された第二絶縁層と、
前記基板の第一面上にあり、互いに隣接する前記第二半導体層どうしの間に形成された第三絶縁層と、
を備えたショットキーバリアダイオード。 - 前記第二半導体層は、Ｐ＋型半導体領域と、Ｐ−型半導体領域とから構成されている請求項１記載のショットキーバリアダイオード。
- 前記第一絶縁層、前記第二絶縁層、および前記第三絶縁層は、前記第一半導体層に重ねて形成した均一に広がる絶縁体をパターニングしてなる構造を有する請求項１または２記載のショットキーバリアダイオード。
- 前記第一絶縁層は、半導体酸化物からなる請求項１ないし３いずれか１項記載のショットキーバリアダイオード。
- 前記基板の第一面上にあり、前記第二半導体層と接合されるオーミック電極をさらに備える請求項１ないし４いずれか１項記載のショットキーバリアダイオード。
- 前記第二絶縁層は平面視で前記第三絶縁層を囲み、前記第一絶縁層は平面視で前記第二絶縁層を囲む請求項１記載のショットキーバリアダイオード。
- 前記第一絶縁層は、前記ガードリングの外縁部分を覆い、
前記金属層は、前記ガードリングの内縁部分と接する請求項１記載のショットキーバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012049003A JP5919033B2 (ja) | 2011-03-07 | 2012-03-06 | ショットキーバリアダイオード |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011049621 | 2011-03-07 | ||
| JP2011049621 | 2011-03-07 | ||
| JP2012049003A JP5919033B2 (ja) | 2011-03-07 | 2012-03-06 | ショットキーバリアダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012199537A true JP2012199537A (ja) | 2012-10-18 |
| JP5919033B2 JP5919033B2 (ja) | 2016-05-18 |
Family
ID=45787106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012049003A Active JP5919033B2 (ja) | 2011-03-07 | 2012-03-06 | ショットキーバリアダイオード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8937319B2 (ja) |
| EP (1) | EP2498292B1 (ja) |
| JP (1) | JP5919033B2 (ja) |
| CN (1) | CN102683430B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056471A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2019140138A (ja) * | 2018-02-06 | 2019-08-22 | パナソニックＩｐマネジメント株式会社 | 半導体素子およびその製造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5406171B2 (ja) * | 2010-12-08 | 2014-02-05 | ローム株式会社 | ＳｉＣ半導体装置 |
| DE112013003692T5 (de) * | 2012-03-30 | 2015-04-09 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| DE102013010187A1 (de) * | 2012-06-27 | 2014-01-02 | Fairchild Semiconductor Corp. | Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis |
| KR20140086688A (ko) * | 2012-12-28 | 2014-07-08 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| CN104282732B (zh) | 2013-07-01 | 2017-06-27 | 株式会社东芝 | 半导体装置 |
| JP2015032627A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社東芝 | 半導体装置 |
| JP6242633B2 (ja) * | 2013-09-03 | 2017-12-06 | 株式会社東芝 | 半導体装置 |
| KR20150026531A (ko) | 2013-09-03 | 2015-03-11 | 삼성전자주식회사 | 반도체 장치 그 제조 방법 |
| EP2905806B1 (en) * | 2013-10-08 | 2016-08-24 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing a silicon carbide semiconductor device. |
| US10361266B2 (en) * | 2014-06-09 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| EA027773B1 (ru) * | 2014-12-23 | 2017-08-31 | Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" | Диод шоттки |
| JP6363541B2 (ja) * | 2015-03-16 | 2018-07-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6363540B2 (ja) * | 2015-03-16 | 2018-07-25 | 株式会社東芝 | 半導体装置 |
| JP6523886B2 (ja) * | 2015-09-11 | 2019-06-05 | 株式会社東芝 | 半導体装置 |
| KR101846879B1 (ko) * | 2016-07-05 | 2018-04-09 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| JP2018067690A (ja) * | 2016-10-21 | 2018-04-26 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| CN109473482A (zh) | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | 肖特基器件及其制造方法 |
| CN113130626B (zh) * | 2021-03-26 | 2021-11-12 | 先之科半导体科技(东莞)有限公司 | 一种大功率肖特基二极管 |
| EP4141961A1 (en) * | 2021-08-25 | 2023-03-01 | Nexperia B.V. | Wide band-gap mps diode and method of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0923016A (ja) * | 1995-07-05 | 1997-01-21 | Hitachi Ltd | 複合ダイオードの製造方法 |
| JP2007042836A (ja) * | 2005-08-03 | 2007-02-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP2008251925A (ja) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | ダイオード |
| JP2010062513A (ja) * | 2008-08-05 | 2010-03-18 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| JP2010135392A (ja) * | 2008-12-02 | 2010-06-17 | Showa Denko Kk | 半導体デバイス及び半導体デバイスの製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59232467A (ja) * | 1983-06-16 | 1984-12-27 | Toshiba Corp | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
| JP2667477B2 (ja) * | 1988-12-02 | 1997-10-27 | 株式会社東芝 | ショットキーバリアダイオード |
| JP2870553B2 (ja) | 1990-11-08 | 1999-03-17 | 富士電機株式会社 | 高耐圧半導体装置 |
| JP3111827B2 (ja) | 1994-09-20 | 2000-11-27 | 株式会社日立製作所 | 半導体装置及びそれを使った電力変換装置 |
| JP2000312011A (ja) * | 1999-04-26 | 2000-11-07 | Rohm Co Ltd | 整流用半導体装置 |
| JP2001168351A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | 半導体装置 |
| US6426541B2 (en) * | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
| JP3708057B2 (ja) * | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
| FR2832547A1 (fr) * | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| JP2004127968A (ja) * | 2002-09-30 | 2004-04-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| DE10259373B4 (de) * | 2002-12-18 | 2012-03-22 | Infineon Technologies Ag | Überstromfeste Schottkydiode mit niedrigem Sperrstrom |
| US7061067B2 (en) * | 2003-07-04 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Schottky barrier diode |
| JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005243716A (ja) * | 2004-02-24 | 2005-09-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4610207B2 (ja) * | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP4829476B2 (ja) * | 2004-03-09 | 2011-12-07 | オンセミコンダクター・トレーディング・リミテッド | ショットキーバリアダイオードおよびその製造方法 |
| US20050242411A1 (en) * | 2004-04-29 | 2005-11-03 | Hsuan Tso | [superjunction schottky device and fabrication thereof] |
| CN101233615B (zh) * | 2005-07-25 | 2012-01-04 | 松下电器产业株式会社 | 半导体元件和电气设备 |
| JP4935192B2 (ja) | 2006-05-31 | 2012-05-23 | 三菱電機株式会社 | 半導体装置 |
| KR100763848B1 (ko) * | 2006-07-05 | 2007-10-05 | 삼성전자주식회사 | 쇼트키 다이오드 및 그 제조 방법 |
| JP4420062B2 (ja) * | 2007-05-10 | 2010-02-24 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP4375439B2 (ja) * | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP4333782B2 (ja) * | 2007-07-05 | 2009-09-16 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| US7851881B1 (en) * | 2008-03-21 | 2010-12-14 | Microsemi Corporation | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode |
| JP5453867B2 (ja) * | 2009-03-24 | 2014-03-26 | 株式会社デンソー | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 |
| JP5428435B2 (ja) | 2009-03-24 | 2014-02-26 | 株式会社デンソー | ショットキーバリアダイオードを備えた半導体装置およびその製造方法 |
| JP5224289B2 (ja) * | 2009-05-12 | 2013-07-03 | 三菱電機株式会社 | 半導体装置 |
| JP5365414B2 (ja) | 2009-08-25 | 2013-12-11 | 富士通株式会社 | メッセージ転送プログラム、メッセージ転送方法、およびノード |
| JP5175872B2 (ja) * | 2010-01-21 | 2013-04-03 | 株式会社東芝 | 半導体整流装置 |
-
2012
- 2012-03-02 US US13/410,542 patent/US8937319B2/en active Active
- 2012-03-05 EP EP12158048.4A patent/EP2498292B1/en active Active
- 2012-03-06 CN CN201210067432.5A patent/CN102683430B/zh active Active
- 2012-03-06 JP JP2012049003A patent/JP5919033B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0923016A (ja) * | 1995-07-05 | 1997-01-21 | Hitachi Ltd | 複合ダイオードの製造方法 |
| JP2007042836A (ja) * | 2005-08-03 | 2007-02-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP2008251925A (ja) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | ダイオード |
| JP2010062513A (ja) * | 2008-08-05 | 2010-03-18 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| JP2010135392A (ja) * | 2008-12-02 | 2010-06-17 | Showa Denko Kk | 半導体デバイス及び半導体デバイスの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056471A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2019140138A (ja) * | 2018-02-06 | 2019-08-22 | パナソニックＩｐマネジメント株式会社 | 半導体素子およびその製造方法 |
| JP7113220B2 (ja) | 2018-02-06 | 2022-08-05 | パナソニックＩｐマネジメント株式会社 | 半導体素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8937319B2 (en) | 2015-01-20 |
| EP2498292A3 (en) | 2014-04-30 |
| US20120228636A1 (en) | 2012-09-13 |
| EP2498292A2 (en) | 2012-09-12 |
| CN102683430B (zh) | 2015-06-17 |
| JP5919033B2 (ja) | 2016-05-18 |
| EP2498292B1 (en) | 2016-10-12 |
| CN102683430A (zh) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5919033B2 (ja) | ショットキーバリアダイオード | |
| JP5406171B2 (ja) | ＳｉＣ半導体装置 | |
| JP6021032B2 (ja) | 半導体素子およびその製造方法 | |
| JP6413104B2 (ja) | サージ保護素子 | |
| JP2008251772A (ja) | 半導体装置 | |
| JP7012137B2 (ja) | 窒化物半導体装置 | |
| JP6107156B2 (ja) | 半導体装置 | |
| JP2013251406A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP7030665B2 (ja) | 半導体装置 | |
| CN105990402B (zh) | 半导体装置 | |
| JP5655932B2 (ja) | 半導体装置 | |
| JP5735611B2 (ja) | ＳｉＣ半導体装置 | |
| JP2017139293A (ja) | ダイオード | |
| JP6730237B2 (ja) | 半導体装置 | |
| JP2017139289A (ja) | ダイオード | |
| JP2012248736A (ja) | 半導体装置 | |
| JP5358141B2 (ja) | 半導体装置 | |
| JP2013069784A (ja) | 電力用半導体装置 | |
| JP2008235588A (ja) | ショットキーバリアダイオード | |
| JP2015146368A (ja) | 半導体装置 | |
| JP7352151B2 (ja) | スイッチング素子 | |
| JP2018116979A (ja) | 半導体装置 | |
| JP2016162783A (ja) | 半導体装置 | |
| JP2017028149A (ja) | 半導体装置 | |
| EP3232478B1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5919033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |