JPH0923016A - 複合ダイオードの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的は、工程数を増加することなく安
定した特性が得られる複合ダイオードの製造方法を提供
することである。 【構成】半導体装置製造工程中に、ｐ型半導体層１４に
挟まれたｎ型半導体層１３表面に絶縁膜を残した状態で
熱処理を施す。 【効果】外方拡散によりｎ型半導体層１３表面にｎ型半
導体層表面より高濃度を有するｎ+ 型半導体層が形成さ
れないため、逆方向リーク電流の低減に優れた特性を得
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ショットキー接合とｐ
ｎ接合を有する複合ダイオードの製造方法に関する。

【０００２】

【従来の技術】図３は、従来の複合ダイオードの製造方
法における途中工程の構造の一部である。このダイオー
ドにおいては、ｐ型半導体層１４とｎ型半導体層１３が
複数のｐｎ接合を形成し、これら隣合うｐｎ接合の間の
ｎ型半導体層１３の表面にショットキー接合が形成され
る。そして、これら接合部が動作領域となる。なお、ｐ
型電界制御リング領域１６は耐圧を確保するためのいわ
ゆるＦＬＲ（Field Limitting Ring）である。

【０００３】図３の状態は、チャネルストッパーとなる
ｎ+ 型リング領域１７を形成するに当たって、リンをデ
ポジションした後のドライブイン拡散工程前の状態であ
る。従来は、本図に示すように、動作領域となるｐ型半
導体層１４及び隣接するｎ型半導体層１３の表面，ｐ型
電界制御リング領域１６の表面，ｎ+ 型リング領域１７
の表面を露出してからドライブインしていた。これによ
り酸化雰囲気中で行われるドライブイン後にこれらの表
面に形成される酸化膜の厚さが均一になる。よって、こ
れらの表面に電極コンタクト用の窓を開ける際のホトエ
ッチングのパターン精度が向上する。特に、ｐ型電界制
御リング領域１６及びｎ+ 型リング領域１７はパターン
寸法が微細であり、上記製法が有効である。また、除去
する酸化膜の厚さが均一になるので、部分的なオーバー
エッチングを防止できる。

【０００４】

【発明が解決しようとする課題】上記従来技術では、ド
ライブイン工程においてｎ+ 型リング領域１７の露出面
からこの領域の不純物元素（例えばリンなど）が外方拡
散し、ｎ型半導体層１３の露出面に不要なｎ+ 型層が形
成されるという問題がある。このようなｎ+ 型層が形成
されると、ダイオードの逆方向リーク電流が増大し、逆
方向電流・電圧特性が図４−ａのようになってしまう。

【０００５】なお、上記のように半導体層の表面を露出
しなくても、ドライブイン後にホトエッチング工程を複
数回繰り返せば少なくともオーバーエッチングは防止で
きる。この場合、外方拡散による不要なｎ+ 層の形成は
防げるが、工程数が増え、かつホトエッチング工程間の
パターン合わせ精度の為にパターンの寸法精度が低下す
るという問題がある。

【０００６】本発明は、上記のような問題点を考慮して
為されたものであり、工程数を増加することなく安定し
た特性が得られる製造方法を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】上記目的を達成する本発
明の複合ダイオードの製造方法は次のような工程を含
む。

【０００８】（１）第１導電型の半導体基板の表面に絶
縁膜を形成する第１の工程 （２）絶縁膜を複数個所部分的に除去し、該複数個所に
第２導電型の不純物を拡散する第２の工程 （３）第２の工程後に、前記絶縁膜を部分的に除去し、
除去された個所に第１導電型の不純物を導入する第３の
工程 （４）第２及び第３の工程により形成される第１導電型
の半導体層及び第２導電型の半導体層の間に位置する半
導体基体上に絶縁膜を残し、前記第２及び第３の工程に
より再形成される各半導体層上の絶縁膜を除去する第４
の工程 （５）第４の工程後に、半導体基板を熱処理する第５の
工程 ここで第１導電型と第２導電型は、ｐ型またはｎ型のい
ずれかであり、互いに逆導電型である。また、絶縁膜と
しては、酸化物や窒化物或いはこれらに不純物が含まれ
たものなど各種のものが適用できる。

【０００９】

【作用】第４の工程において、第１導電型の半導体層及
び第２導電型の半導体層の間に位置する半導体基体上に
絶縁膜を残しているので、第５の工程において、この半
導体基体上から外方拡散により不要な半導体層が形成さ
れることが防止される。また、第４の工程は、従来の絶
縁膜除去工程において除去の仕方を若干変更するだけの
ものであり、工程数は増加しない。また、第４の工程に
おいて第１導電型の半導体層及び第２導電型の半導体層
上の酸化膜を除去しているので、第５の工程、すなわち
熱処理工程において酸化物などの絶縁膜が再形成されて
も各半導体層上の膜厚が均一になる。従って、第５の工
程以降で、電極コンタクト用の窓開けなどの為に各半導
体層上の絶縁膜をホトリソグラフィーなどにより再度除
去する場合に、基板上でパターン寸法精度がばらつかず
精度が低下しない。

【００１０】

【実施例】以下、本発明の実施例を、図面を用いて詳細
に説明する。

【００１１】図１は、本発明の製造方法を用いて製作し
た複合ダイオードである。不純物濃度の低いｎ型半導体
層１３、及びｎ型半導体層１３より不純物濃度の高いｎ
+ 型半導体層１５を有しており、ｎ型半導体層１３表面
に、ｐ型電界制御リング領域１６，ｐ型半導体層１４、
さらにｎ型リング領域１７を有している。ｐ型電界制御
リング領域１６の間には、第１絶縁膜４，第２絶縁膜
６、を有する。また、ｐ型電界制御リング領域１６にオ
ーミックに接触する第１の補助電極５を有している。さ
らに、ｐ型半導体層１４にオーミックに接触している主
電極２を有している。この電極は、ｐ型半導体層に挟ま
れた領域ではｐ型のショットキーバリア層を形成する。
さらに、ｎ+ 型半導体層１５とオーミックに接触してい
る他方の主電極３を有している。

【００１２】次に、本発明の製造方法を図２により詳細
に説明する。

【００１３】まず、ｎ+ 型半導体層１５上に、例えばエ
ピタキシャル成長により、ｎ+ 型半導体層１５より不純
物濃度の低いｎ型半導体層１３を形成する（図２ａ）。

【００１４】次に、ｎ+ 型半導体層１５及びｎ型半導体
層１３の表面上に第１絶縁膜４を形成する（図２ｂ）。

【００１５】次に、ｎ型半導体層１３表面に形成されて
いる第１絶縁膜４をホトリソグラフィ製法により加工
し、ｎ型半導体層１３表面に一定の間隔で例えばボロン
（Ｂ）等によるｐ型不純物を導入（デポジション）す
る。その後、酸化性雰囲気にて熱処理（ドライブイン）
し、ｐ型半導体層１４及び、ｐ型電界制御リング領域１
６を形成する（図２ｃ）。

【００１６】次に、ホトリソグラフィ製法により、ｎ型
半導体層１３表面上の第１絶縁膜４のチップ最外周部を
除去し、引き続いて、例えばＰＯＣｌ₃ による気相拡散
やＰＳＧからの固相拡散により、チャネルストッパーと
なるｎ+ 型リング領域１７を形成する。ｎ+ 層上のリン
ガラス及びＰＳＧ膜はその後除去する（図２ｄ）。次
に、ｐ型電界制御リング領域１６上の第１絶縁膜４をホ
トリソグラフィ製法により除去する。この後、酸化性雰
囲気中でドライブインして、所望の深さのチャネルスト
ッパー層を形成する。このとき、ｐ型半導体層１４の間
のｎ型半導体層１３の表面は第１絶縁膜４でおおわれて
いるので、ドライブインの際にｎ型半導体層１７から不
純物が飛び出しても、ｎ型半導体層１３内への拡散は防
止される。本工程は、従来に比べ、第１絶縁膜４を除去
するためのホトリソグラフィー製法におけるホトマスク
パターンを変更すればよいだけであるから、工程数は増
えない。なお、本発明者の検討によると、外方拡散の防
止のためには、第１絶縁膜４の厚さは約５００Å以上と
するのが望ましい。また、ドライブインの際には、ｐ型
半導体層１４，ｐ型電界制御リング領域１６及びｎ型半
導体層リング領域１７の表面に薄い酸化膜が形成される
が、ドライブイン後の洗浄工程により除去される（図２
ｅ）。

【００１７】次に、第２絶縁膜６及び第３絶縁膜７を堆
積する（図２ｆ）。

【００１８】次に、ｐ型半導体層１４上，ｐ型半導体層
１４間のｎ型半導体層１３上、及びｐ型電界制御リング
領域１６上の第２絶縁膜６と第３絶縁膜７をホトリソグ
ラフィ製法により除去する。従って、ｐ型半導体層１４
とｎ型半導体層１３は、表面に露出する。このホトリソ
グラフィーにおいては、微細なパターンを必要とするｐ
型電界制御リング領域１６及びｎ型半導体層リング領域
１７上の絶縁膜の厚さが均一になるので、ホトリソグラ
フィーの精度が部分的に異なるような不都合は起きな
い。露出した部分に、シリコン（Ｓｉ）を含有するアル
ミニウム（Ａｌ）を例えばスパッタ法などにより被着
し、４３０℃〜５７７℃の範囲で熱処理を行い、一方の
主電極２及び第１の補助電極５を形成する。一方の主電
極２とｐ型半導体層１４，補助電極５とｐ型電界制御リ
ング１６は、それぞれオーミック接触する。また、主電
極２とｎ型半導体層１３との間には、ショットキーバリ
アが形成される（図２ｇ）。

【００１９】次に、ｎ+ 型半導体層１５の表面に、他方
の主電極３を形成させる(図２ｈ)。以上、図２ａ〜２ｈ
で示した様に、ｐ型半導体層１４の間に挟まれたｎ型半
導体層１３上の第１絶縁膜４を残す方法を用いれば、図
４−ａに示す従来の特性に比べ、図４−ｂに示すように
逆方向リーク電流を低減し優れた逆方向特性を得ること
ができる。

【００２０】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、工程数を増やすことなくリーク電流が小さな複合ダ
イオードを製造することができる。

【図面の簡単な説明】

【図１】本発明の製造方法で形成した複合ダイオードの
断面図。

【図２】本発明の製造方法を示す断面図。

【図３】従来の製造方法で形成した複合ダイオードの断
面図。

【図４】逆方向電圧特性の説明図。

【符号の説明】

２…一方の主電極、３…他方の主電極、４…第１絶縁
膜、５…第１の補助電極、６…第２の補助電極、７…第
３の補助電極、１３…ｎ型半導体層、１４…ｐ型半導体
層、１５…ｎ+ 型半導体層、１６…ｐ型電界制御リング
領域、１７…ｎ+型リング領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 睦宏 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１導電型の半導体基板の表面に絶縁膜を
   形成する第１の工程と、 絶縁膜を複数個所部分的に除去し、該複数個所に第２導
   電型の不純物を拡散する第２の工程と、 第２の工程後に、前記絶縁膜を部分的に除去し、除去さ
   れた個所に第１導電型の不純物を導入する第３の工程
   と、 第２及び第３の工程により形成される第１導電型の半導
   体層及び第２導電型の半導体層の間に位置する半導体基
   体上に絶縁膜を残し、前記第２及び第３の工程により再
   形成される各半導体層上の絶縁膜を除去する第４の工程
   と、 第４の工程後に、半導体基板を熱処理する第５の工程
   と、を含むことを特徴とする複合ダイオードの製造方
   法。
2. 【請求項２】請求項１において、第４の工程において半
   導体基体上に残す絶縁膜の厚さが５００Å以上であるこ
   とを特徴とする複合ダイオードの製造方法。